CN110828298A - 单晶薄膜复合基板及其制造方法 - Google Patents

单晶薄膜复合基板及其制造方法 Download PDF

Info

Publication number
CN110828298A
CN110828298A CN201911113721.2A CN201911113721A CN110828298A CN 110828298 A CN110828298 A CN 110828298A CN 201911113721 A CN201911113721 A CN 201911113721A CN 110828298 A CN110828298 A CN 110828298A
Authority
CN
China
Prior art keywords
layer
substrate
thin film
single crystal
crystal thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911113721.2A
Other languages
English (en)
Inventor
张秀全
朱厚彬
罗具廷
李真宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jinan Jingzheng Electronics Co Ltd
Original Assignee
Jinan Jingzheng Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinan Jingzheng Electronics Co Ltd filed Critical Jinan Jingzheng Electronics Co Ltd
Priority to CN201911113721.2A priority Critical patent/CN110828298A/zh
Publication of CN110828298A publication Critical patent/CN110828298A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种单晶薄膜复合基板及其制造方法，所述单晶薄膜复合基板包括：衬底基板；隔离层，位于衬底基板上；补偿层，位于衬底基板下；单晶薄膜功能层，位于隔离层上，其中，隔离层和补偿层由相同的材料形成。本发明解决了单晶薄膜复合基板中的衬底基板明显翘曲的缺陷，并且同时避免了制备工艺的繁琐且降低了工艺成本。

Description

单晶薄膜复合基板及其制造方法
技术领域
本发明涉及一种翘曲得到改善的单晶薄膜复合基板以及制造所述单晶薄膜复合基板的方法，具体地讲，涉及一种晶圆翘曲得到改善的单晶薄膜复合基板以及制造所述单晶薄膜复合基板的方法。
背景技术
铌酸锂薄膜、钽酸锂薄膜等压电薄膜材料具有优良的非线性光学特性、电光特性、声光特性，其在光信号处理、信息存储等电子器件领域具有广泛的应用。铌酸锂薄膜和钽酸锂薄膜等具备强导向高折射率对比结构，因此其可以作为基板为小体积范围内实现的光电结构提供材料支撑。
铌酸锂薄膜和钽酸锂薄膜复合基板在集成光学领域和声学领域具有非常广阔的应用前景。目前，铌酸锂薄膜复合基板的结构通常为以下两种结构：1)其直接利用铌酸锂裸片制备，即，上层为铌酸锂薄膜、中间层为SiO2、底层为铌酸锂衬底的三明治结构；2)上层为铌酸锂薄膜、中间层为SiO2、底层为Si衬底的三明治结构。在铌酸锂薄膜复合基板中，由于异质结合(两个不同材料的薄膜结合在一起，由于热膨胀系数不同，在受热后的收缩程度不同)会存在一些翘曲，这会影响后续的器件加工工艺。例如，后续工艺为光刻，如果衬底翘曲过大，则光刻机每步进一次均需重新聚焦，严重影响了光刻工艺的效率。
现有技术中，通常在晶圆成品或者衬底背部沉积硅化物层来改善已经发生翘曲的薄膜，但是如果薄膜的翘曲已经达到一定程度，此时在衬底背部沉积硅化物，则容易导致翘曲更严重。此外，现有技术中通常使用等离子体化学气相沉积来沉积硅化物，但是等离子体化学气相沉积时的温度较高，如果利用等离子体化学气相沉积在衬底背部沉积硅化物，则容易损坏晶圆表面的薄膜，并且晶圆表面的电极、半导体等器件的性能也会受到影响。另外，由于铌酸锂薄膜具有压电性，如果在成品铌酸锂薄膜的背部再沉积硅化物，则硅化物对铌酸锂薄膜施加应力(压力或拉力)，使铌酸锂薄膜的折射率发生改变，进而影响了铌酸锂薄膜的性能。
发明内容
本发明的目的在于提供一种能够显著改善晶圆的翘曲的单晶薄膜复合基板以及制造所述单晶薄膜复合基板的方法，从而解决了单晶薄膜复合基板中的衬底基板明显翘曲的缺陷，并且同时避免了制备工艺的繁琐且降低了工艺成本。
所述单晶薄膜复合基板通过在衬底基板的背面设置补偿层来抑制衬底基板的翘曲。本发明的技术方案可以通过简易的工艺来形成抑制衬底基板的翘曲的补偿层。所述单晶薄膜复合基板的补偿层和隔离层由相同的材料形成，使用相同的材料形成补偿层和隔离层可以保证隔离层和补偿层的应力相同，从而使施加到单晶薄膜功能层的应力均匀，进一步减小翘曲。
为了实现上述目的，本发明提供了一种单晶薄膜复合基板，所述单晶薄膜复合基板包括：衬底基板；隔离层，位于衬底基板上；补偿层，位于衬底基板下；单晶薄膜功能层，位于隔离层上，其中，隔离层和补偿层可以由相同的材料形成。
根据示例性实施例，隔离层与补偿层可以具有相同的厚度。
根据示例性实施例，隔离层与补偿层可以均为二氧化硅层或者可以均为氮化硅层。
根据示例性实施例，单晶薄膜功能层可以为铌酸锂层或钽酸锂层，衬底基板可以为硅基板、铌酸锂基板或钽酸锂基板。
根据示例性实施例，通过等离子体化学气相沉积或热氧化法形成隔离层和补偿层。
此外，本发明的示例性实施例提供了一种制备单晶薄膜复合基板的方法，所述方法包括以下步骤：在衬底基板上沉积隔离层，并且同时在衬底基板下沉积补偿层；通过离子注入法将离子注入到原始基板的表面，从而在原始基板中形成薄膜层、分离层和余料层，其中，薄膜层位于原始基板的所述表面，分离层位于薄膜层和余料层之间；对隔离层的表面和原始基板的所述表面进行等离子体处理，以形成键合体；对键合体加热达预定时间，使得薄膜层与余料层分离以得到单晶薄膜功能层，从而得到包括衬底基板、补偿层、隔离层和单晶薄膜功能层的单晶薄膜复合基板，其中，隔离层和补偿层由相同的材料形成。
根据示例性实施例，隔离层和补偿层可以具有相同的厚度。
根据示例性实施例，可以利用等离子体化学气相沉积或热氧化法形成隔离层和补偿层。
根据示例性实施例，当利用热氧化法形成隔离层和补偿层时，衬底基板可以为硅基板。
根据示例性实施例，隔离层和补偿层可以均为二氧化硅层或者可以均为氮化硅层。
本发明的有益效果是：可以抑制单晶薄膜复合基板的衬底基板明显翘曲，同时可以通过同一工艺由同一种材料同时形成隔离层和补偿层，可以利用较简单地工艺来明显地抑制衬底基板以及单晶薄膜复合基板的翘曲。
另外，在本发明的技术方案中，在生成单晶薄膜复合基板的过程中，在衬底基板背部沉积补偿层，用于补偿衬底基板的弯曲。因为在衬底基板上沉积隔离层后，衬底基板在隔离层的应力作用下会向上弯曲，导致转移至隔离层上的单晶薄膜功能层翘曲，所以为了防止单晶薄膜功能层的翘曲，在衬底基板底部沉积补偿层，使衬底基板和隔离层平展，从而从根本上防止了单晶薄膜功能层的翘曲。
附图说明
通过下面结合示例性地示出的附图进行的描述，本发明的上述和其他目的和特点将会变得更加清楚，在附图中：
图1是示出了根据本发明的示例性实施例的单晶薄膜复合基板的结构示意图；
图2示出了根据本发明的示例性实施例制造单晶薄膜复合基板的方法的流程图；
图3是示出根据本发明的示例性实施例形成隔离层和补偿层的步骤的示意结构图；
图4是示出通过离子注入法形成薄膜层、分离层和余料层的步骤的示意图；
图5是示出将原始基板与衬底基板进行键合以形成键合体的步骤的示意图；
图6是示出对键合体进行加热以使原始基板的薄膜层剥离的步骤的示意图；
图7示出了在未形成补偿层的情况下薄膜复合基板的翘曲情况以及根据示例性实施例制造的单晶薄膜复合基板的翘曲情况。
附图标记：
1000：单晶薄膜复合基板 410：薄膜层
100：衬底基板 420：分离层
200：隔离层 430：余料层
300：补偿层 10：原始衬底
400：单晶薄膜功能层 500：键合体
具体实施方式
现在将参照附图更充分地描述本发明的实施例，在附图中示出了本发明的示例性实施例。然而，本发明可以以许多不同的形式实施，而不应被解释为局限于在此阐述的实施例；相反，提供这些实施例使得本公开将是彻底的和完整的，并且这些实施例将向本领域的普通技术人员充分地传达本发明的实施例的构思。在下面详细的描述中，通过示例的方式阐述了多处具体的细节，以提供对相关教导的充分理解。然而，本领域技术人员应该清楚的是，可以实践本教导而无需这样的细节。在其它情况下，以相对高的层次而没有细节地描述了公知的方法、步骤和组件，以避免使本教导的多个方面不必要地变得模糊。附图中的同样的标号表示同样的元件，因此将不重复对它们的描述。在附图中，为了清晰起见，可能会夸大层和区域的尺寸和相对尺寸。
现在将在下文中参照附图更充分地描述本发明。
图1是示出了根据本发明的示例性实施例的单晶薄膜复合基板的结构示意图。
参照图1，根据本发明的示例性实施例的单晶薄膜复合基板1000包括：衬底基板100；隔离层200，位于衬底基板100上；补偿层300，位于衬底基板100下方；单晶薄膜功能层400，位于隔离层200上。
根据本发明，单晶薄膜复合基板1000的隔离层200使衬底基板100和单晶薄膜功能层300隔开，其具有低折射率。根据本发明的示例性实施例，隔离层200可以由二氧化硅或氮化硅形成，但是本发明不限于此。
根据本发明的示例性实施例，补偿层300同样可以为二氧化硅层或氮化硅层，其可以与隔离层200的材料相同。此外，补偿层300与隔离层200可以通过同一工艺同时形成，例如，在衬底基板100的两面通过等离子体化学气相沉积(PECVD)工艺或热氧化工艺同时衬底二氧化硅，其中一面的二氧化硅形成隔离层200，另一面的二氧化硅形成补偿层300。补偿层300可以抑制在形成隔离层200时衬底基板100的翘曲。隔离层200具有缓冲的作用，可以减少微波系数和光插入损耗。补偿层300可以补偿隔离层200对衬底基板100的应力，使衬底基板100平展，从而保证铌酸锂薄膜层或钽酸锂薄膜层的平展，进而减少薄膜层的翘曲。
根据本发明的单晶薄膜功能层400可以为铌酸锂层或钽酸锂层，但是本发明不限于此。根据本发明的示例性实施例，单晶薄膜功能层400的厚度可以为30nm至2000nm，优选地，为200nm至2000nm。例如，单晶薄膜功能层400可以具有400nm的厚度。
图2示出了根据本发明的示例性实施例制造单晶薄膜复合基板的方法的流程图。下面将参照图2描述根据本发明的示例性实施例的制造单晶薄膜复合基板的方法。
如图2中所示，本发明的制造单晶薄膜复合基板的方法包括：在衬底基板上沉积隔离层，并且同时在衬底基板下方沉积补偿层；对原始基板的一个表面进行离子注入从而在原始基板中形成薄膜层、分离层和余料层；使隔离层与原始基板的薄膜层接触，利用等离子体键合方法将原始基板与衬底基板键合在一起，以形成键合体；将键合体放置在预定温度下预定时间，使得薄膜层与余料层分离，进而形成初始单晶薄膜功能层；对单晶薄膜功能层进行抛光以形成纳米级厚度的单晶薄膜功能层，进而形成包括补偿层、衬底基板、隔离层以及单晶薄膜功能层的单晶薄膜复合基板。
在根据本发明的示例性实施例中，衬底基板100可以为钽酸锂基板、铌酸锂基板或硅基板，原始基板可以为钽酸锂基板或铌酸锂基板。钽酸锂基板、铌酸锂基板或硅基板的直径尺寸可以在3英寸～12英寸的范围内，例如，3英寸、4英寸、5英寸、6英寸、8英寸或12英寸，钽酸锂基板、铌酸锂基板或硅基板的初始厚度可以在200μm～500μm的范围内，钽酸锂基板、铌酸锂基板或硅基板的直径尺寸和初始厚度可以彼此相同或不同，但是本发明的示例性实施例不限于此。可以通过采用例如化学机械抛光工艺对衬底基板100和原始基板进行单面抛光处理或双面抛光处理，以获得光滑的晶圆面。在本发明的示例性实施例中，可以对衬底基板100进行双面抛光处理。在示例性实施例中，抛光后的钽酸锂基板、铌酸锂基板或硅基板可以具有400μm的厚度。另外，可以对抛光后的钽酸锂基板、铌酸锂基板或硅基板进行半导体级清洗，以获得洁净的表面。发明的示例性实施例不限于此，例如，可以对具有光滑面的钽酸锂基板、铌酸锂基板或硅基板直接进行清洗。
图3是示出根据本发明的示例性实施例形成隔离层和补偿层的步骤的示意结构图。
如图3中所示，可以在清洗后的衬底基板100上形成隔离层200，并且可以在衬底基板100下方形成补偿层300。隔离层200和补偿层300可以利用相同的工艺由相同的材料同时形成。根据本发明的示例性实施例，可以通过热氧化工艺、等离子体化学气相沉积工艺等同时形成包括二氧化硅或氮化硅的隔离层200和补偿层300，然后对隔离层200和补偿层300进行退火处理，以去除内部的杂质并消除应力。可选择地，还可以对隔离层200进行化学机械抛光，以获得适合直接键合工艺所需要的粗糙表面。例如，当隔离层200和补偿层300为二氧化硅层时，在形成隔离层200和补偿层300之后，对隔离层200进行化学机械抛光，使其厚度为2μm，其表面粗糙度小于0.5nm。
可以作为衬底基板100的铌酸锂的a轴的热膨胀系数为16.7×10-6，而二氧化硅热膨胀系数为0.5×10-6，两者热膨胀系数差别极大。此外，当单晶硅晶圆作为衬底基板100时，单晶硅晶圆的热膨胀系数为2.6×10-6，而二氧化硅热膨胀系数为0.5×10-6，两者热膨胀系数差别同样极大。因此，在这种情况下，如果衬底基板100单面形成有二氧化硅层，则衬底基板100在二氧化硅层的作用下会呈现出明显的翘曲。
然而，在示例性实施例中，可以通过PECVD工艺利用同一种材料，同时形成具有二氧化硅的隔离层200和补偿层300。在另一示例性实施例中，可以通过热氧化工艺同时形成隔离层200和补偿层300。
根据本发明的示例性实施例，由于隔离层200和补偿层300分别位于衬底基板100的上下两侧并且厚度相同，因此可以在衬底基板100与单晶薄膜功能层300键合之前，使衬底基板100保持两个面力学性能对称，保持衬底基板100本身的翘曲最小。如果仅在衬底基板上存在隔离层而没有下方的补偿层，衬底基板会表现出明显的翘曲。在这种情况下，由于衬底基板已经明显翘曲，则会在后续工艺中导致衬底基板的进一步翘曲，最终严重影响单晶薄膜复合基板的翘曲。此外，由于后续形成的单晶薄膜功能层400的厚度与衬底基板100的厚度相差极大，因此，衬底基板100的翘曲基本决定了最终的单晶薄膜复合基板1000的翘曲。因此，根据本发明的示例性实施例，可以最大化地减小衬底基板100的翘曲以及单晶薄膜复合基板1000的翘曲。
根据本发明的示例性实施例，可以通过同一工艺由同一种材料同时形成隔离层和补偿层，可以利用较简单地工艺来明显地抑制衬底基板以及单晶薄膜复合基板的翘曲。
此外，根据本发明的示例性实施例，补偿层300可以进一步加固衬底基板100，使衬底基板100在后续的工艺中相对不容易翘曲，从而进一步减少单晶薄膜复合基板1000的翘曲。
图4是示出通过离子注入法形成薄膜层、分离层和余料层的步骤的示意图。
如图4所示，通过离子注入法对清洗后的原始基板10进行离子注入，从而在原始基板10中形成为包括薄膜层410、余料层430以及位于薄膜层410和余料层430之间的分离层420，注入的离子分布在分离层420内。
根据本发明的示例性实施例，注入的离子可以为H+、H2+、He+或He2+。如图4中所示，通过对原始基板10的一个表面执行离子注入，使得注入的离子穿过原始基板10的这个表面而分布在原始基板10中的分离层420内。分离层420将原始基板10分为上、下两个区：一个为绝大部分注入离子均经过的区域，称为薄膜层410；另一个为绝大部分注入离子未经过的区域，称为余料层430，从而将原始基板10分为薄膜层410、分离层420和余料层430。注入的离子的深度是由注入离子的种类和注入能量决定的(例如，氦离子能量可以是200keV，与该氦离子能量相对应的薄膜层的厚度在25nm～4500nm之间，氦离子的注入剂量为4×1016离子/cm2)。
这里，离子注入法可包括常规离子注入机注入法、等离子体浸泡离子注入法以及不同注入温度的分段注入离子注入法。其中，离子注入法中所注入的离子可以是氢离子和氦离子中的至少一种。
执行离子注入的目的是为了将大量的离子注入到原始基板10的表层，分离层420中的离子在原始基板10内处于不稳定状态，离子嵌入晶格缺陷中，产生体积应变，导致分离层430变成应力集中区，从而使得原始基板10在分离层430附近之处的机械强度脆弱，由此在后续的键合工艺中使薄膜层410与余料层430分离。
图5是示出将原始基板与衬底基板进行键合以形成键合体的步骤的示意图。
如图5中所示，利用晶片键合法，在室温下使原始基板10的薄膜层410与隔离层200的抛光表面互相靠近，然后贴合在一起，并对其施加压力。由于薄膜层410和隔离层200的表面的分子力的作用(例如，范德华力)，两个表面的分子直接接触，从而形成键合体500。然而，本发明的示例实施例不限于此。例如，可以不对两个基板施加压力，而仅通过分子间的作用力形成键合体。根据本发明，晶片键合法可以选自于直接键合法、阳极键合法、低温键合法、真空键合法、等离子强化键合法和粘接键合法中的任意一种。
图6是示出对键合体进行加热以使薄膜层和余料层分离的步骤的示意图。
如图5所示，将键合体500放入加热设备以在350℃的条件下进行保温预定时间。在此过程中，分离层420中的离子发生化学反应变成气体分子或原子，并产生微小的气泡，随着加热时间的延长或加热温度的升高，气泡会越来越多，体积也逐渐增大。当这些气泡连成一片时，实现余料层430与分离层420分离，从而形成初始单晶薄膜功能层，并且初始单晶薄膜功能层转移到具有隔离层200的衬底基板100上。
最后，对衬底基板100上的初始单晶薄膜功能层进行表面抛光，将形成的薄膜层410进行抛光减薄至400nm，以获得单晶薄膜功能层400和单晶薄膜复合基板1000(如图1中所示)。
下面将结合实施例详细说明本发明制作单晶薄膜复合基板1000的具体过程。
实施例1
衬底基板是尺寸为3英寸、厚度为0.4mm的单晶铌酸锂晶圆，铌酸锂晶圆具有光滑的表面。将铌酸锂晶圆彻底清洗后，采用PECVD在铌酸锂晶圆的上下两面制备厚度均为2.7μm的二氧化硅层，并将二氧化硅层均化学机械抛光至2μm且表面粗糙度小于0.5nm。
原始基板是尺寸为3英寸的铌酸锂晶圆。采用离子注入方法，对铌酸锂晶圆注入剂量为4×1016ions/cm2的氦离子(He1+)，氦离子的能量是200keV。将离子注入铌酸锂晶圆后，形成薄膜层、分离层和余料层。在室温下，将单晶铌酸锂晶圆的一个表面上的二氧化硅层与铌酸锂晶圆的薄膜层进行键合，形成键合体。将键合体在350℃下保温预定时间，实现薄膜层的剥离。利用化学机械抛光法(CMP)将薄膜层抛光至目标厚度，得到纳米级厚度的铌酸锂单晶薄膜和单晶薄膜复合基板。
实施例2
衬底基板是尺寸为3英寸、厚度为0.4mm的单晶硅晶圆，单晶硅晶圆具有光滑表面。将单晶硅晶圆彻底清洗后，采用热氧化工艺在单晶硅晶圆的上下两面制备厚度均为2μm且表面粗糙度小于0.5nm的二氧化硅层。
原始基板是尺寸为3英寸的铌酸锂晶圆。采用离子注入方法，对铌酸锂晶圆注入剂量为4×1016ions/cm2的氦离子(He1+)，氦离子的能量是200keV。将离子注入铌酸锂晶圆后，形成薄膜层、分离层和余料层。在室温下，将单晶硅晶圆的一个表面上的二氧化硅层与铌酸锂晶圆的薄膜层进行键合，形成键合体。将键合体在350℃下保温预定时间，实现薄膜层的剥离。利用化学机械抛光法(CMP)将薄膜层抛光到目标厚度，得到纳米级厚度的铌酸锂单晶薄膜和单晶薄膜复合基板。
实施例3
衬底基板是尺寸为3英寸、厚度为0.4mm的单晶铌酸锂晶圆，铌酸锂晶圆具有光滑的表面。将铌酸锂晶圆彻底清洗后，采用PECVD在铌酸锂晶圆的上下两面制备厚度均为2.7μm的氮化硅层，并将氮化硅层均化学机械抛光至2μm且表面粗糙度小于0.5nm。
原始基板是尺寸为3英寸的铌酸锂晶圆。采用离子注入方法，对铌酸锂晶圆注入剂量为4×1016ions/cm2的氦离子(He1+)，氦离子的能量是200keV。将离子注入铌酸锂晶圆后，形成薄膜层、分离层和余料层。在室温下，将单晶铌酸锂晶圆的一个表面上的氮化硅层与铌酸锂晶圆的薄膜层进行键合，形成键合体。将键合体在350℃下保温预定时间，实现薄膜层的剥离。利用化学机械抛光法(CMP)将薄膜层抛光到目标厚度，得到纳米级厚度的铌酸锂单晶薄膜和单晶薄膜复合基板。
实施例4
衬底基板是尺寸为3英寸、厚度为0.4mm的单晶硅晶圆，单晶硅晶圆具有光滑表面。将单晶硅晶圆彻底清洗后，采用PECVD工艺在单晶硅晶圆的上下两面制备厚度均为2μm的氮化硅层，且表面粗糙度小于0.5nm。
原始基板是尺寸为3英寸的铌酸锂晶圆。采用离子注入方法，对铌酸锂晶圆注入剂量为4×1016ions/cm2的氦离子(He1+)，氦离子的能量是200keV。将离子注入铌酸锂晶圆后，形成薄膜层、分离层和余料层。在室温下，将单晶硅晶圆的一个表面上的氮化硅层与铌酸锂晶圆的薄膜层进行键合，形成键合体。将键合体在350℃下保温预定时间，实现薄膜层的剥离。利用化学机械抛光法(CMP)将薄膜层抛光到目标厚度，得到纳米级厚度的铌酸锂单晶薄膜和单晶薄膜复合基板。
尽管上述给出了若干个实施例，但本申请不限于此。例如，原始基板和衬底基板可以同时使用钽酸锂晶圆，或者衬底基板使用硅晶圆并且原始基板使用钽酸锂晶圆。
图7示出了在未形成补偿层的情况下薄膜复合基板的翘曲情况以及根据示例性实施例制造的单晶薄膜复合基板的翘曲情况。
图7示出了根据本发明的实施例2制备的单晶薄膜复合基板的平坦度与未形成有补偿层的一般单晶薄膜复合基板的平坦度相比的情况。图7中的(a)示出了对比示例的未形成有补偿层的单晶薄膜复合基板，图7中的(b)示出示例性实施例的单晶薄膜复合基板。除了未形成有示例性实施例的补偿层之外，图7中的(a)示出的对比示例的单晶薄膜复合基板与图7中的(b)示出的示例性实施例的单晶薄膜复合基板相同。
通过图7中所示出的内容，可以看出根据示例性实施例的单晶薄膜复合基板的翘曲可以明显得到改善。
综上所述，根据本发明的示例性实施例的单晶薄膜复合基板及其制造方法通过在衬底基板的下面形成补偿层，从而在键合前保持衬底基板的两个面力学性能对称，从产业源头上改善基板翘曲，使衬底基板的翘曲最小。进而，减小了翘曲对下游在制作集成电路、光电调制器等过程中的影响，从而无需在下游工序中采取相关措施减小翘曲。
虽然已经参照特定实施例示出并描述了本发明，但是本领域技术人员将理解的是，在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下，可在此进行形式上和细节上的各种变化。

Claims (10)

1.一种单晶薄膜复合基板，所述单晶薄膜复合基板包括：
衬底基板；
隔离层，位于衬底基板上；
补偿层，位于衬底基板下；
单晶薄膜功能层，位于隔离层上，
其中，隔离层和补偿层由相同的材料形成。
2.根据权利要求1所述的单晶薄膜复合基板，其中，隔离层与补偿层具有相同的厚度。
3.根据权利要求1所述的单晶薄膜复合基板，其中，隔离层与补偿层均为二氧化硅层或者均为氮化硅层。
4.根据权利要求1所述的单晶薄膜复合基板，其中，
单晶薄膜功能层为铌酸锂层或钽酸锂层，
衬底基板为硅基板、铌酸锂基板或钽酸锂基板。
5.根据权利要求1所述的单晶薄膜复合基板，其中，通过等离子体化学气相沉积或热氧化法形成隔离层和补偿层。
6.一种制备单晶薄膜复合基板的方法，所述方法包括以下步骤：
在衬底基板上沉积隔离层，并且同时在衬底基板下沉积补偿层；
通过离子注入法将离子注入到原始基板的表面，从而在原始基板中形成薄膜层、分离层和余料层，其中，薄膜层位于原始基板的所述表面，分离层位于薄膜层和余料层之间；
对隔离层的表面和原始基板的所述表面进行等离子体处理，以形成键合体；
对键合体加热达预定时间，使得薄膜层与余料层分离以得到单晶薄膜功能层，从而得到包括衬底基板、补偿层、隔离层和单晶薄膜功能层的单晶薄膜复合基板，
其中，隔离层和补偿层由相同的材料形成。
7.根据权利要求6所述的方法，其中，隔离层和补偿层具有相同的厚度。
8.根据权利要求6所述的方法，其中，利用等离子体化学气相沉积或热氧化法形成隔离层和补偿层。
9.根据权利要求8所述的方法，其中，当利用热氧化法形成隔离层和补偿层时，衬底基板为硅基板。
10.根据权利要求6所述的方法，其中，隔离层和补偿层均为二氧化硅层或者均为氮化硅层。
CN201911113721.2A 2019-11-14 2019-11-14 单晶薄膜复合基板及其制造方法 Pending CN110828298A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911113721.2A CN110828298A (zh) 2019-11-14 2019-11-14 单晶薄膜复合基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911113721.2A CN110828298A (zh) 2019-11-14 2019-11-14 单晶薄膜复合基板及其制造方法

Publications (1)

Publication Number Publication Date
CN110828298A true CN110828298A (zh) 2020-02-21

Family

ID=69555305

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911113721.2A Pending CN110828298A (zh) 2019-11-14 2019-11-14 单晶薄膜复合基板及其制造方法

Country Status (1)

Country Link
CN (1) CN110828298A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430533A (zh) * 2020-04-03 2020-07-17 济南晶正电子科技有限公司 一种周期极化薄膜基板及其制备方法
CN111487791A (zh) * 2020-04-23 2020-08-04 济南晶正电子科技有限公司 一种集成光学复合基板
CN111834518A (zh) * 2020-06-29 2020-10-27 中国科学院上海微系统与信息技术研究所 一种多层膜结构衬底上的压电单晶薄膜及其制备方法
CN111983825A (zh) * 2020-08-28 2020-11-24 济南晶正电子科技有限公司 电光晶体薄膜及其制备方法
CN112904598A (zh) * 2021-01-22 2021-06-04 济南晶正电子科技有限公司 一种电光晶体薄膜、制备方法及电子元器件
CN112951708A (zh) * 2021-01-26 2021-06-11 济南晶正电子科技有限公司 一种复合衬底及其制备方法、复合薄膜
CN113534335A (zh) * 2020-04-20 2021-10-22 济南晶正电子科技有限公司 一种复合薄膜结构及其制备方法，及电子元器件
CN113534336A (zh) * 2020-04-20 2021-10-22 济南晶正电子科技有限公司 一种复合薄膜结构及其制备方法，及电子元器件
WO2023077558A1 (zh) * 2021-11-08 2023-05-11 上海新硅聚合半导体有限公司 一种复合衬底结构及其形貌改善方法
CN116721966A (zh) * 2023-08-11 2023-09-08 青禾晶元(天津)半导体材料有限公司 一种改善压电薄膜厚度均匀性的方法及压电衬底与应用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060226412A1 (en) * 2005-04-11 2006-10-12 Saxler Adam W Thick semi-insulating or insulating epitaxial gallium nitride layers and devices incorporating same
CN103346078A (zh) * 2013-06-26 2013-10-09 上海宏力半导体制造有限公司 化学机械研磨的方法
CN105321806A (zh) * 2015-08-21 2016-02-10 济南晶正电子科技有限公司 复合单晶薄膜和制造复合单晶薄膜的方法
CN108110043A (zh) * 2017-12-15 2018-06-01 德淮半导体有限公司 晶圆弯曲度的优化方法
CN108183065A (zh) * 2017-12-29 2018-06-19 北京品捷电子科技有限公司 一种消除晶圆翘曲的方法及复合衬底
CN109671801A (zh) * 2017-10-13 2019-04-23 济南晶正电子科技有限公司 超薄超平晶片基板及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060226412A1 (en) * 2005-04-11 2006-10-12 Saxler Adam W Thick semi-insulating or insulating epitaxial gallium nitride layers and devices incorporating same
CN103346078A (zh) * 2013-06-26 2013-10-09 上海宏力半导体制造有限公司 化学机械研磨的方法
CN105321806A (zh) * 2015-08-21 2016-02-10 济南晶正电子科技有限公司 复合单晶薄膜和制造复合单晶薄膜的方法
CN109671801A (zh) * 2017-10-13 2019-04-23 济南晶正电子科技有限公司 超薄超平晶片基板及其制备方法
CN108110043A (zh) * 2017-12-15 2018-06-01 德淮半导体有限公司 晶圆弯曲度的优化方法
CN108183065A (zh) * 2017-12-29 2018-06-19 北京品捷电子科技有限公司 一种消除晶圆翘曲的方法及复合衬底

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430533A (zh) * 2020-04-03 2020-07-17 济南晶正电子科技有限公司 一种周期极化薄膜基板及其制备方法
CN111430533B (zh) * 2020-04-03 2022-03-08 济南晶正电子科技有限公司 一种周期极化薄膜基板及其制备方法
CN113534336A (zh) * 2020-04-20 2021-10-22 济南晶正电子科技有限公司 一种复合薄膜结构及其制备方法，及电子元器件
CN113534336B (zh) * 2020-04-20 2023-07-11 济南晶正电子科技有限公司 一种复合薄膜结构及其制备方法，及电子元器件
CN113534335A (zh) * 2020-04-20 2021-10-22 济南晶正电子科技有限公司 一种复合薄膜结构及其制备方法，及电子元器件
CN111487791A (zh) * 2020-04-23 2020-08-04 济南晶正电子科技有限公司 一种集成光学复合基板
CN111834518A (zh) * 2020-06-29 2020-10-27 中国科学院上海微系统与信息技术研究所 一种多层膜结构衬底上的压电单晶薄膜及其制备方法
CN111983825A (zh) * 2020-08-28 2020-11-24 济南晶正电子科技有限公司 电光晶体薄膜及其制备方法
CN111983825B (zh) * 2020-08-28 2022-04-29 济南晶正电子科技有限公司 电光晶体薄膜及其制备方法
CN112904598B (zh) * 2021-01-22 2022-07-01 济南晶正电子科技有限公司 一种电光晶体薄膜、制备方法及电子元器件
CN112904598A (zh) * 2021-01-22 2021-06-04 济南晶正电子科技有限公司 一种电光晶体薄膜、制备方法及电子元器件
CN112951708A (zh) * 2021-01-26 2021-06-11 济南晶正电子科技有限公司 一种复合衬底及其制备方法、复合薄膜
WO2023077558A1 (zh) * 2021-11-08 2023-05-11 上海新硅聚合半导体有限公司 一种复合衬底结构及其形貌改善方法
CN116721966A (zh) * 2023-08-11 2023-09-08 青禾晶元(天津)半导体材料有限公司 一种改善压电薄膜厚度均匀性的方法及压电衬底与应用
CN116721966B (zh) * 2023-08-11 2023-10-31 青禾晶元(天津)半导体材料有限公司 一种改善压电薄膜厚度均匀性的方法及压电衬底与应用

Similar Documents

Publication Publication Date Title
CN110828298A (zh) 单晶薄膜复合基板及其制造方法
CN108702141B (zh) 复合基板及复合基板的制造方法
US8530331B2 (en) Process for assembling substrates with low-temperature heat treatments
JP6070954B2 (ja) 補剛層を有するガラス上半導体基板及びその作製プロセス
US9064929B2 (en) Method for reducing the thickness of an SOI layer
US7018484B1 (en) Semiconductor-on-insulator silicon wafer and method of formation
US20100289115A1 (en) Soi substrate and method for manufacturing soi substrate
US8765576B2 (en) Process for producing laminated substrate and laminated substrate
US9496130B2 (en) Reclaiming processing method for delaminated wafer
JPH05102445A (ja) 半導体基材の作製方法
WO2007072632A1 (ja) Ｓｏｉ基板およびｓｏｉ基板の製造方法
JP7050940B2 (ja) ナノレベルの単結晶薄膜
KR20050084568A (ko) 버퍼층이 없는 웨이퍼로부터 완화된 유용층을 형성하는방법
WO2021201220A1 (ja) 複合基板およびその製造方法
KR101543748B1 (ko) Ｓｏｉ 웨이퍼의 제조방법
KR20090042139A (ko) 반도체 기판의 제조 방법
KR20080056630A (ko) 이중 플라즈마 ｕｔｂｏｘ
CN113193109A (zh) 一种复合薄膜的制备方法及复合薄膜
CN111477543A (zh) 一种键合衬底晶圆与单晶压电晶圆的方法及复合单晶压电晶圆基板
CN115915899A (zh) 一种优化注入颗粒的复合薄膜及其制备方法
KR100797210B1 (ko) 다층구조의 제조방법
JP6927143B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP5053252B2 (ja) 半導体材料の少なくとも１つの厚い層を含むヘテロ構造の製造方法
CN114420833A (zh) 一种基于分阶段热处理的薄膜制备方法及其复合薄膜
KR102449216B1 (ko) 복합 단결정 필름

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200221

RJ01 Rejection of invention patent application after publication