CN116721966B - 一种改善压电薄膜厚度均匀性的方法及压电衬底与应用 - Google Patents

一种改善压电薄膜厚度均匀性的方法及压电衬底与应用 Download PDF

Info

Publication number
CN116721966B
CN116721966B CN202311007183.5A CN202311007183A CN116721966B CN 116721966 B CN116721966 B CN 116721966B CN 202311007183 A CN202311007183 A CN 202311007183A CN 116721966 B CN116721966 B CN 116721966B
Authority
CN
China
Prior art keywords
substrate
layer
piezoelectric
etching
monocrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311007183.5A
Other languages
English (en)
Other versions
CN116721966A (zh
Inventor
高文琳
郭超
母凤文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jc Innovative Semiconductor Substrate Technology Co ltd
Qinghe Jingyuan Tianjin Semiconductor Materials Co ltd
Original Assignee
Jc Innovative Semiconductor Substrate Technology Co ltd
Qinghe Jingyuan Tianjin Semiconductor Materials Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jc Innovative Semiconductor Substrate Technology Co ltd, Qinghe Jingyuan Tianjin Semiconductor Materials Co ltd filed Critical Jc Innovative Semiconductor Substrate Technology Co ltd
Priority to CN202311007183.5A priority Critical patent/CN116721966B/zh
Publication of CN116721966A publication Critical patent/CN116721966A/zh
Application granted granted Critical
Publication of CN116721966B publication Critical patent/CN116721966B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本发明提供一种改善压电薄膜厚度均匀性的方法及压电衬底与应用,所述方法包括:(1)在硅衬底的抛光表面生长二氧化硅层,得到第一衬底;(2)在单晶衬底的表面进行离子注入,得到含有缺陷层的第二衬底;(3)将第一衬底与第二衬底进行异质键合,得到复合衬底;(4)复合衬底经过高温处理及静置后沿着缺陷层裂开,得到压电衬底半成品;(5)将压电衬底半成品依次进行化学机械抛光和离子束蚀刻,得到压电衬底;所述压电衬底中压电薄膜的表面粗糙度≤0.2nm,厚度≤10A。本发明提供的方法改善了压电薄膜的厚度均匀性,降低了压电薄膜的表面粗糙度,保证了光刻影像传递的精确度和分辨率,同时简化了工艺流程,有利于大规模推广应用。

Description

一种改善压电薄膜厚度均匀性的方法及压电衬底与应用
技术领域
本发明属于半导体制备技术领域,涉及一种改善压电薄膜厚度均匀性的方法,尤其涉及一种改善压电薄膜厚度均匀性的方法及压电衬底与应用。
背景技术
无线通信终端中包含有射频滤波器,其频率范围一般在800-2500MHz之间。目前,最广泛应用的射频滤波器为声表滤波器(简称SAW),是一种采用石英、铌酸锂、钽酸锂或钎钛酸铅等压电晶体作为基片,在其表面抛光后在上面蒸发一层金属膜,通过光刻工艺制成两组具有能量转换功能的交叉指型金属电极。为满足射频前端在集成化、小型化的发展趋势下,对下一代压电声学器件集成化、微型化、高频及大带宽的迫切需求,技术人员采用离子注入及键合技术,可以制备出绝缘体上压电衬底(POI,Piezo-On-Insulator),这为研制更高性能、更低成本的射频信号处理器件提供了新的解决途径和方案。基于POI薄膜材料的SAW器件具有体积小、带宽大、工作频率高和IC集成的优点,市场应用前景广阔。
POI作为一种新兴的压电单晶复合薄膜结构材料,由压电单晶材料薄层(单晶钽酸锂/铌酸锂)、二氧化硅层及硅衬底构成。利用离子注入和键合技术,实现了压电薄膜的转移,但是转移后的薄膜表层粗糙,无法直接使用,因此需要通过CMP(化学机械抛光)工艺进行抛光处理。然而,目前的化学机械研磨抛光工艺无法精准控制压电薄膜的厚度均匀性,进而难以保证光刻影像传递的精确度和分辨率。
由此可见,如何提供一种改善压电薄膜厚度均匀性的方法,降低压电薄膜的表面粗糙度,保证光刻影像传递的精确度和分辨率,同时简化工艺流程,成为了目前本领域技术人员迫切需要解决的问题。
发明内容
本发明的目的在于提供一种改善压电薄膜厚度均匀性的方法及压电衬底与应用,所述方法降低了压电薄膜的表面粗糙度,保证了光刻影像传递的精确度和分辨率,同时简化了工艺流程,有利于大规模推广应用。
为达到此发明目的,本发明采用以下技术方案:
第一方面,本发明提供一种改善压电薄膜厚度均匀性的方法,所述方法包括以下步骤:
(1)在硅衬底的抛光表面生长二氧化硅层,得到第一衬底;
(2)在单晶衬底的表面进行离子注入,得到含有缺陷层的第二衬底;
(3)将第一衬底的二氧化硅层与第二衬底上靠近缺陷层的一侧表面进行键合,得到复合衬底;
(4)复合衬底经过高温处理及静置后沿着缺陷层裂开,得到含有单晶层的压电衬底半成品;
(5)将压电衬底半成品的单晶层依次进行化学机械抛光和离子束蚀刻,得到压电衬底。
所述压电衬底包括层叠设置的硅衬底、二氧化硅层和压电薄膜,且所述压电薄膜的表面粗糙度≤0.2nm,厚度≤10A。
本发明中,所述压电薄膜的表面粗糙度≤0.2nm,例如可以是0.02nm、0.04nm、0.06nm、0.08nm、0.1nm、0.12nm、0.14nm、0.16nm、0.18nm或0.2nm,但并不仅限于所列举的数值,该数值范围内其他未列举的数值同样适用。
本发明中,所述压电薄膜的厚度≤10A,例如可以是1A、2A、3A、4A、5A、6A、7A、8A、9A或10A,但并不仅限于所列举的数值,该数值范围内其他未列举的数值同样适用。
针对现有的压电衬底普遍存在压电薄膜厚度不均匀的问题,本发明首先采用离子注入和键合技术,实现了膜层的顺利转移;然后对单晶层进行化学机械抛光,达到了改善表面粗糙度的效果,同时避免了过度抛光引起厚度均匀性变差的问题;最后利用离子束蚀刻技术以离子束直接作用小范围定焦,实现了压电薄膜在厚度方向上的同质性,完成了压电衬底整个表面的蚀刻处理,所得压电薄膜的厚度最终达到了原子级别。
此外,本发明在硅衬底的表面生长二氧化硅层,这一膜层的热膨胀系数介于硅衬底和单晶衬底(铌酸锂/钽酸锂)之间,可以起到很好的缓冲作用,避免了在后续的异质键合过程中因应力作用而产生碎片。
优选地,步骤(1)所述硅衬底在生长二氧化硅层之前依次进行抛光和清洗。
优选地,步骤(1)所述二氧化硅层的生长方法包括热氧氧化法或化学气相沉积法,且所述热氧氧化法的氧化温度为950-1130℃,例如可以是950℃、960℃、980℃、1000℃、1020℃、1040℃、1060℃、1080℃、1100℃、1120℃或1130℃,但并不仅限于所列举的数值,该数值范围内其他未列举的数值同样适用。
优选地,步骤(1)所述二氧化硅层的厚度≤100μm,例如可以是10μm、20μm、30μm、40μm、50μm、60μm、70μm、80μm、90μm或100μm,但并不仅限于所列举的数值,该数值范围内其他未列举的数值同样适用。
优选地,步骤(2)所述单晶衬底的材质包括铌酸锂和/或钽酸锂。
优选地,步骤(2)所述单晶衬底在离子注入之前进行清洗。
优选地,步骤(2)所述离子注入包括氢离子注入。
优选地,步骤(2)所述离子注入的注入能量为50-250keV,例如可以是50keV、60keV、80keV、100keV、120keV、140keV、160keV、180keV、200keV、220keV、240keV或250keV,但并不仅限于所列举的数值,该数值范围内其他未列举的数值同样适用。
优选地,步骤(2)所述离子注入的注入剂量为108-1015atoms/cm2,例如可以是108atoms/cm2、109atoms/cm2、1010atoms/cm2、1011atoms/cm2、1012atoms/cm2、1013atoms/cm2、1014atoms/cm2或1015atoms/cm2,但并不仅限于所列举的数值,该数值范围内其他未列举的数值同样适用。
优选地,步骤(3)所述第一衬底和第二衬底在异质键合之前进行清洗。
优选地,步骤(3)所述异质键合的温度为20-40℃,例如可以是20℃、22℃、24℃、26℃、28℃、30℃、32℃、34℃、36℃、38℃或40℃,但并不仅限于所列举的数值,该数值范围内其他未列举的数值同样适用。
优选地,步骤(3)所述异质键合的绝对真空度≤10-3Pa,例如可以是10-3Pa、10-4Pa、10-5Pa、10-6Pa、10-7Pa、10-8Pa、10-9Pa或10-10Pa,但并不仅限于所列举的数值,该数值范围内其他未列举的数值同样适用。
优选地,步骤(4)所述高温处理在氮气、氩气或真空的氛围中进行。
优选地,步骤(4)所述高温处理的温度为100-500℃,例如可以是100℃、150℃、200℃、250℃、300℃、350℃、400℃、450℃或500℃,但并不仅限于所列举的数值,该数值范围内其他未列举的数值同样适用。
优选地,步骤(4)所述静置的时间为4-12h,例如可以是4h、4.5h、5h、5.5h、6h、6.5h、7h、7.5h、8h、8.5h、9h、9.5h、10h、10.5h、11h、11.5h或12h,但并不仅限于所列举的数值,该数值范围内其他未列举的数值同样适用。
优选地,步骤(4)所述单晶层的材质与单晶衬底的材质相同。
优选地,步骤(5)所述化学机械抛光采用的抛光液pH值为2-4,例如可以是2、2.2、2.4、2.6、2.8、3、3.2、3.4、3.6、3.8或4,但并不仅限于所列举的数值,该数值范围内其他未列举的数值同样适用。
优选地,步骤(5)所述化学机械抛光采用的磨料材质包括二氧化硅。
优选地,步骤(5)所述化学机械抛光的去除厚度为200-600A,例如可以是200A、250A、300A、350A、400A、450A、500A、550A或600A,但并不仅限于所列举的数值,该数值范围内其他未列举的数值同样适用。
优选地,步骤(5)所述化学机械抛光后单晶层的厚度为30-50A,例如可以是30A、32A、34A、36A、38A、40A、42A、44A、46A、48A或50A,但并不仅限于所列举的数值,该数值范围内其他未列举的数值同样适用。
优选地,步骤(5)所述化学机械抛光后单晶层的表面粗糙度≤0.2nm,例如可以是0.02nm、0.04nm、0.06nm、0.08nm、0.1nm、0.12nm、0.14nm、0.16nm、0.18nm或0.2nm,但并不仅限于所列举的数值,该数值范围内其他未列举的数值同样适用。
优选地,步骤(5)所述离子束蚀刻采用的离子源包括射频离子源,具体分为以下步骤:
(5.1)测量待蚀刻单晶层的厚度分布,之后将压电衬底半成品转移至工艺腔室内;
(5.2)开启射频,同时向工艺腔室内通入氩气,形成等离子化的氩气分子;
(5.3)在离子束电压作用下,通过屏栅加速并筛选直线作用的离子到下一栅网;
(5.4)在加速电压作用下,将筛选出的离子通过加速栅极进行聚焦和径向加速;
(5.5)在栅网的下游设置中和器,并通过中和器向离子束注入电子以形成电荷平衡;
(5.6)将离子束作用于单晶层的表面,按照设定的蚀刻轨迹对压电衬底半成品进行连续蚀刻,并在蚀刻过程中,机台根据单晶层的厚度分布改变蚀刻时间,最终将单晶层蚀刻成压电薄膜。
优选地,步骤(5.1)所述待蚀刻单晶层的厚度分布利用光学膜厚检测设备测得。
优选地,步骤(5.1)所述工艺腔室内的绝对气压≤10-4mbar,例如可以是10-4mbar、10-5mbar、10-6mbar、10-7mbar、10-8mbar、10-9mbar或10-10mbar,但并不仅限于所列举的数值,该数值范围内其他未列举的数值同样适用。
优选地,步骤(5.2)所述射频的功率为100-130W,例如可以是100W、105W、110W、115W、120W、125W或130W,但并不仅限于所列举的数值,该数值范围内其他未列举的数值同样适用。
优选地,步骤(5.2)所述氩气的通入流量为1-10sccm,例如可以是1sccm、2sccm、3sccm、4sccm、5sccm、6sccm、7sccm、8sccm、9sccm或10sccm,但并不仅限于所列举的数值,该数值范围内其他未列举的数值同样适用。
优选地,步骤(5.3)所述离子束电压的设定值为1100-1300V,例如可以是1100V、1120V、1140V、1160V、1180V、1200V、1220V、1240V、1260V、1280V或1300V,但并不仅限于所列举的数值,该数值范围内其他未列举的数值同样适用。
优选地,步骤(5.4)所述加速电压的设定值为100-150V,例如可以是100V、105V、110V、115V、120V、125V、130V、135V、140V、145V或150V,但并不仅限于所列举的数值,该数值范围内其他未列举的数值同样适用。
优选地,步骤(5.5)所述中和器的电流为20-40mA,例如可以是20mA、22mA、24mA、26mA、28mA、30mA、32mA、34mA、36mA、38mA或40mA,但并不仅限于所列举的数值,该数值范围内其他未列举的数值同样适用。
优选地,步骤(5.6)所述离子束的直径为8-15mm,例如可以是8mm、9mm、10mm、11mm、12mm、13mm、14mm或15mm,但并不仅限于所列举的数值,该数值范围内其他未列举的数值同样适用。
优选地,步骤(5.6)所述蚀刻轨迹的范围超出单晶层的边缘3-5mm,例如可以是3mm、3.2mm、3.4mm、3.6mm、3.8mm、4mm、4.2mm、4.4mm、4.6mm、4.8mm或5mm,但并不仅限于所列举的数值,该数值范围内其他未列举的数值同样适用。
优选地,步骤(5.6)所述蚀刻轨迹的相邻轨迹之间存在离子束重叠,且重叠范围占离子束直径的1/8-1/2,例如可以是1/8、1/7、1/6、1/5、1/4、1/3或1/2,但并不仅限于所列举的数值,该数值范围内其他未列举的数值同样适用。
优选地,步骤(5.6)所述蚀刻时间满足以下函数关系式:
式中,为实际蚀刻目标值;为蚀刻时间;为蚀刻速率;为离子 束中心在单晶层表面的坐标值。
优选地,设定二氧化硅层的蚀刻速率为t,单晶层中铌酸锂的蚀刻速率为M,钽酸锂的蚀刻速率为N,则满足:1.2t<M<1.5t,1.3t<N<1.8t,且t为80-100A/min,例如可以是t=80A/min、82A/min、84A/min、86A/min、88A/min、90A/min、92A/min、94A/min、96A/min、98A/min或100A/min,但并不仅限于所列举的数值,该数值范围内其他未列举的数值同样适用。
第二方面,本发明提供一种压电衬底,所述压电衬底利用如第一方面所述方法制得。
第三方面,本发明提供一种如第二方面所述压电衬底的应用,所述压电衬底用于制备射频滤波器。
相对于现有技术,本发明具有以下有益效果:
(1)针对现有的压电衬底普遍存在压电薄膜厚度不均匀的问题,本发明首先采用离子注入和键合技术,实现了膜层的顺利转移;然后对单晶层进行化学机械抛光,达到了改善表面粗糙度的效果,同时避免了过度抛光引起厚度均匀性变差的问题;最后利用离子束蚀刻技术以离子束直接作用小范围定焦,实现了压电薄膜在厚度方向上的同质性,完成了压电衬底整个表面的蚀刻处理,所得压电薄膜的厚度最终达到了原子级别;
(2)本发明在硅衬底的表面生长二氧化硅层,这一膜层的热膨胀系数介于硅衬底和单晶衬底(铌酸锂/钽酸锂)之间,可以起到很好的缓冲作用,避免了在后续的异质键合过程中因应力作用而产生碎片。
附图说明
图1是本发明提供的改善压电薄膜厚度均匀性的方法示意图;
图2是实施例1-4提供的方法中蚀刻轨迹示意图。
其中:10-第一衬底;11-硅衬底;12-二氧化硅层;20-第二衬底;21-单晶衬底;22-缺陷层;23-单晶层;30-压电薄膜。
具体实施方式
下面通过具体实施方式来进一步说明本发明的技术方案。本领域技术人员应该明了,所述实施例仅仅是帮助理解本发明,不应视为对本发明的具体限制。
本发明提供一种改善压电薄膜厚度均匀性的方法,如图1所示,所述方法包括以下步骤:
(1)选取硅衬底11并依次进行抛光和清洗,在硅衬底11的抛光表面经过950-1130℃的热氧氧化生长出厚度≤100μm的二氧化硅层12,得到第一衬底10;
(2)在单晶衬底21的表面进行氢离子注入,并控制注入能量为50-250keV,注入剂量为108-1015atoms/cm2,得到含有缺陷层22的第二衬底20;所述单晶衬底21的材质包括铌酸锂和/或钽酸锂;
(3)清洗第一衬底10和第二衬底20,将第一衬底10的二氧化硅层12与第二衬底20上靠近缺陷层22的一侧表面进行异质键合,并控制异质键合的温度为20-40℃,绝对真空度≤10-3Pa,得到复合衬底;
(4)在氮气、氩气或真空的氛围中,复合衬底经过100-500℃的高温处理及静置4-12h后沿着缺陷层22裂开,得到含有单晶层23的压电衬底半成品,且所述单晶层23的材质与单晶衬底21的材质相同;
(5)将压电衬底半成品的单晶层23依次进行化学机械抛光和离子束蚀刻,得到压电衬底;所述化学机械抛光采用的抛光液pH值为2-4,磨料材质包括二氧化硅,去除厚度为200-600A,且化学机械抛光后单晶层23的厚度为30-50A,表面粗糙度≤0.2nm;所述离子束蚀刻采用的离子源包括射频离子源,具体分为以下步骤:
(5.1)利用光学膜厚检测设备测量待蚀刻单晶层23的厚度分布,之后将压电衬底半成品转移至工艺腔室内,并控制工艺腔室内的绝对气压≤10-4mbar;
(5.2)开启射频并控制射频的功率为100-130W,同时向工艺腔室内通入流量为1-10sccm的氩气,形成等离子化的氩气分子;
(5.3)在1100-1300V的离子束电压作用下,通过屏栅加速并筛选直线作用的离子到下一栅网;
(5.4)在100-150V的加速电压作用下,将筛选出的离子通过加速栅极进行聚焦和径向加速;
(5.5)在栅网的下游设置中和器并控制中和器的电流为20-40mA,通过中和器向离子束注入电子以形成电荷平衡;
(5.6)将直径为8-15mm的离子束作用于单晶层23的表面,按照设定的蚀刻轨迹对压电衬底半成品进行连续蚀刻,所述蚀刻轨迹的范围超出单晶层23的边缘3-5mm,相邻轨迹之间存在离子束重叠,且重叠范围占离子束直径的1/8-1/2;在蚀刻过程中,机台根据单晶层23的厚度分布改变蚀刻时间,最终将单晶层23蚀刻成压电薄膜30;所述蚀刻时间满足以下函数关系式:
式中,为实际蚀刻目标值;为蚀刻时间;为蚀刻速率;为离子 束中心在单晶层23表面的坐标值。
设定二氧化硅层12的蚀刻速率为t,单晶层23中铌酸锂的蚀刻速率为M,钽酸锂的蚀刻速率为N,则满足:1.2t<M<1.5t,1.3t<N<1.8t,且t为80-100A/min。
本发明最终所得压电衬底包括层叠设置的硅衬底11、二氧化硅层12和压电薄膜30,且所述压电薄膜30的表面粗糙度≤0.2nm,厚度≤10A。
针对现有的压电衬底普遍存在压电薄膜厚度不均匀的问题,本发明首先采用离子注入和键合技术,实现了膜层的顺利转移;然后对单晶层进行化学机械抛光,达到了改善表面粗糙度的效果,同时避免了过度抛光引起厚度均匀性变差的问题;最后利用离子束蚀刻技术以离子束直接作用小范围定焦,实现了压电薄膜在厚度方向上的同质性,完成了压电衬底整个表面的蚀刻处理,所得压电薄膜的厚度最终达到了原子级别。
此外,本发明在硅衬底的表面生长二氧化硅层,这一膜层的热膨胀系数介于硅衬底和单晶衬底(铌酸锂/钽酸锂)之间,可以起到很好的缓冲作用,避免了在后续的异质键合过程中因应力作用而产生碎片。
实施例1
本实施例提供一种改善压电薄膜厚度均匀性的方法,如图1所示,所述方法包括以下步骤:
(1)选取硅衬底11并依次进行抛光和清洗,在硅衬底11的抛光表面经过1040℃的热氧氧化生长出厚度为80μm的二氧化硅层12,得到第一衬底10;
(2)在单晶衬底21的表面进行氢离子注入,并控制注入能量为150keV,注入剂量为1012atoms/cm2,得到含有缺陷层22的第二衬底20;所述单晶衬底21的材质为铌酸锂;
(3)清洗第一衬底10和第二衬底20,将第一衬底10的二氧化硅层12与第二衬底20上靠近缺陷层22的一侧表面进行异质键合,并控制异质键合的温度为30℃,绝对真空度为10-5Pa,得到复合衬底;
(4)在氮气氛围中,复合衬底经过300℃的高温处理及静置8h后沿着缺陷层22裂开,得到含有单晶层23的压电衬底半成品,且所述单晶层23的材质与单晶衬底21的材质相同;
(5)将压电衬底半成品的单晶层23依次进行化学机械抛光和离子束蚀刻,得到压电衬底;所述化学机械抛光采用的抛光液pH值为3,磨料材质为二氧化硅,去除厚度为400A,且化学机械抛光后单晶层23的厚度为40A,表面粗糙度为0.1nm;所述离子束蚀刻采用的离子源为射频离子源,具体分为以下步骤:
(5.1)利用光学膜厚检测设备测量待蚀刻单晶层23的厚度分布,之后将压电衬底半成品转移至工艺腔室内,并控制工艺腔室内的绝对气压为10-5mbar;
(5.2)开启射频并控制射频的功率为120W,同时向工艺腔室内通入流量为5sccm的氩气,形成等离子化的氩气分子;
(5.3)在1200V的离子束电压作用下,通过屏栅加速并筛选直线作用的离子到下一栅网;
(5.4)在125V的加速电压作用下,将筛选出的离子通过加速栅极进行聚焦和径向加速;
(5.5)在栅网的下游设置中和器并控制中和器的电流为30mA,通过中和器向离子束注入电子以形成电荷平衡;
(5.6)将直径为12mm的离子束作用于单晶层23的表面,按照如图2所示的蚀刻轨迹对压电衬底半成品进行连续蚀刻,所述蚀刻轨迹的范围超出单晶层23的边缘4mm,相邻轨迹之间存在离子束重叠,且重叠范围占离子束直径的1/5;在蚀刻过程中,机台根据单晶层23的厚度分布改变蚀刻时间,最终将单晶层23蚀刻成压电薄膜30;所述蚀刻时间满足以下函数关系式:
式中,为实际蚀刻目标值;为蚀刻时间;为蚀刻速率; 为离子束中心在单晶层23表面的坐标值。
设定二氧化硅层12的蚀刻速率为t,铌酸锂的蚀刻速率为M,则满足:1.2t<M<1.5t,且t为90A/min。
本实施例最终所得压电衬底包括层叠设置的硅衬底11、二氧化硅层12和压电薄膜30,且所述压电薄膜30的表面粗糙度为0.1nm,厚度为8A。
实施例2
本实施例提供一种改善压电薄膜厚度均匀性的方法,如图1所示,所述方法包括以下步骤:
(1)选取硅衬底11并依次进行抛光和清洗,在硅衬底11的抛光表面经过950℃的热氧氧化生长出厚度为60μm的二氧化硅层12,得到第一衬底10;
(2)在单晶衬底21的表面进行氢离子注入,并控制注入能量为50keV,注入剂量为108atoms/cm2,得到含有缺陷层22的第二衬底20;所述单晶衬底21的材质为铌酸锂;
(3)清洗第一衬底10和第二衬底20,将第一衬底10的二氧化硅层12与第二衬底20上靠近缺陷层22的一侧表面进行异质键合,并控制异质键合的温度为20℃,绝对真空度为10-6Pa,得到复合衬底;
(4)在氩气氛围中,复合衬底经过100℃的高温处理及静置12h后沿着缺陷层22裂开,得到含有单晶层23的压电衬底半成品,且所述单晶层23的材质与单晶衬底21的材质相同;
(5)将压电衬底半成品的单晶层23依次进行化学机械抛光和离子束蚀刻,得到压电衬底;所述化学机械抛光采用的抛光液pH值为2,磨料材质为二氧化硅,去除厚度为600A,且化学机械抛光后单晶层23的厚度为30A,表面粗糙度为0.2nm;所述离子束蚀刻采用的离子源为射频离子源,具体分为以下步骤:
(5.1)利用光学膜厚检测设备测量待蚀刻单晶层23的厚度分布,之后将压电衬底半成品转移至工艺腔室内,并控制工艺腔室内的绝对气压为10-6mbar;
(5.2)开启射频并控制射频的功率为100W,同时向工艺腔室内通入流量为1sccm的氩气,形成等离子化的氩气分子;
(5.3)在1100V的离子束电压作用下,通过屏栅加速并筛选直线作用的离子到下一栅网;
(5.4)在100V的加速电压作用下,将筛选出的离子通过加速栅极进行聚焦和径向加速;
(5.5)在栅网的下游设置中和器并控制中和器的电流为20mA,通过中和器向离子束注入电子以形成电荷平衡;
(5.6)将直径为8mm的离子束作用于单晶层23的表面,按照如图2所示的蚀刻轨迹对压电衬底半成品进行连续蚀刻,所述蚀刻轨迹的范围超出单晶层23的边缘3mm,相邻轨迹之间存在离子束重叠,且重叠范围占离子束直径的1/8;在蚀刻过程中,机台根据单晶层23的厚度分布改变蚀刻时间,最终将单晶层23蚀刻成压电薄膜30;所述蚀刻时间满足以下函数关系式:
式中,为实际蚀刻目标值;为蚀刻时间;为蚀刻速率; 为离子束中心在单晶层23表面的坐标值。
设定二氧化硅层12的蚀刻速率为t,铌酸锂的蚀刻速率为M,则满足:1.2t<M<1.5t,且t为80A/min。
本实施例最终所得压电衬底包括层叠设置的硅衬底11、二氧化硅层12和压电薄膜30,且所述压电薄膜30的表面粗糙度为0.2nm,厚度为10A。
实施例3
本实施例提供一种改善压电薄膜厚度均匀性的方法,如图1所示,所述方法包括以下步骤:
(1)选取硅衬底11并依次进行抛光和清洗,在硅衬底11的抛光表面经过1130℃的热氧氧化生长出厚度为100μm的二氧化硅层12,得到第一衬底10;
(2)在单晶衬底21的表面进行氢离子注入,并控制注入能量为250keV,注入剂量为1015atoms/cm2,得到含有缺陷层22的第二衬底20;所述单晶衬底21的材质为铌酸锂;
(3)清洗第一衬底10和第二衬底20,将第一衬底10的二氧化硅层12与第二衬底20上靠近缺陷层22的一侧表面进行异质键合,并控制异质键合的温度为40℃,绝对真空度为10-3Pa,得到复合衬底;
(4)在真空氛围中,复合衬底经过500℃的高温处理及静置4h后沿着缺陷层22裂开,得到含有单晶层23的压电衬底半成品,且所述单晶层23的材质与单晶衬底21的材质相同;
(5)将压电衬底半成品的单晶层23依次进行化学机械抛光和离子束蚀刻,得到压电衬底;所述化学机械抛光采用的抛光液pH值为4,磨料材质为二氧化硅,去除厚度为200A,且化学机械抛光后单晶层23的厚度为50A,表面粗糙度为0.1nm;所述离子束蚀刻采用的离子源为射频离子源,具体分为以下步骤:
(5.1)利用光学膜厚检测设备测量待蚀刻单晶层23的厚度分布,之后将压电衬底半成品转移至工艺腔室内,并控制工艺腔室内的绝对气压为10-4mbar;
(5.2)开启射频并控制射频的功率为130W,同时向工艺腔室内通入流量为10sccm的氩气,形成等离子化的氩气分子;
(5.3)在1300V的离子束电压作用下,通过屏栅加速并筛选直线作用的离子到下一栅网;
(5.4)在150V的加速电压作用下,将筛选出的离子通过加速栅极进行聚焦和径向加速;
(5.5)在栅网的下游设置中和器并控制中和器的电流为40mA,通过中和器向离子束注入电子以形成电荷平衡;
(5.6)将直径为15mm的离子束作用于单晶层23的表面,按照如图2所示的蚀刻轨迹对压电衬底半成品进行连续蚀刻,所述蚀刻轨迹的范围超出单晶层23的边缘5mm,相邻轨迹之间存在离子束重叠,且重叠范围占离子束直径的1/2;在蚀刻过程中,机台根据单晶层23的厚度分布改变蚀刻时间,最终将单晶层23蚀刻成压电薄膜30;所述蚀刻时间满足以下函数关系式:
式中,为实际蚀刻目标值;为蚀刻时间;为蚀刻速率; 为离子束中心在单晶层23表面的坐标值。
设定二氧化硅层12的蚀刻速率为t,铌酸锂的蚀刻速率为M,则满足:1.2t<M<1.5t,且t为100A/min。
本实施例最终所得压电衬底包括层叠设置的硅衬底11、二氧化硅层12和压电薄膜30,且所述压电薄膜30的表面粗糙度为0.1nm,厚度为6A。
实施例4
本实施例提供一种改善压电薄膜厚度均匀性的方法,除了将单晶衬底21的材质改为钽酸锂,并在离子束蚀刻过程中设定二氧化硅层12的蚀刻速率为t,钽酸锂的蚀刻速率为N,且满足1.3t<N<1.8t,t为90A/min,其余步骤及条件均与实施例1相同,故在此不做赘述。
本实施例最终所得压电衬底包括层叠设置的硅衬底11、二氧化硅层12和压电薄膜30,且所述压电薄膜30的表面粗糙度为0.1nm,厚度为9A。
对比例1
本对比例提供一种压电衬底的制备方法,所述制备方法除了去除步骤(5)中的离子束蚀刻,仅对压电衬底半成品的单晶层23进行化学机械抛光,其余步骤及条件均与实施例1相同,故在此不做赘述。
本对比例最终所得压电衬底包括层叠设置的硅衬底11、二氧化硅层12和压电薄膜30,且所述压电薄膜30的表面粗糙度为0.1nm,厚度为40A,远厚于实施例1中的8A。
对比例2
本对比例提供一种压电衬底的制备方法,所述制备方法除了去除步骤(1)中二氧化硅层12的制备,直接将硅衬底11的抛光表面与第二衬底20上靠近缺陷层22的一侧表面进行异质键合,其余步骤及条件均与实施例1相同,故在此不做赘述。
本对比例最终所得压电衬底包括层叠设置的硅衬底11和压电薄膜30,在异质键合过程中因应力作用极易产生大量碎片。
由此可见,针对现有的压电衬底普遍存在压电薄膜厚度不均匀的问题,本发明首先采用离子注入和键合技术,实现了膜层的顺利转移;然后对单晶层进行化学机械抛光,达到了改善表面粗糙度的效果,同时避免了过度抛光引起厚度均匀性变差的问题;最后利用离子束蚀刻技术以离子束直接作用小范围定焦,实现了压电薄膜在厚度方向上的同质性,完成了压电衬底整个表面的蚀刻处理,所得压电薄膜的厚度最终达到了原子级别。
此外,本发明在硅衬底的表面生长二氧化硅层,这一膜层的热膨胀系数介于硅衬底和单晶衬底(铌酸锂/钽酸锂)之间,可以起到很好的缓冲作用,避免了在后续的异质键合过程中因应力作用而产生碎片。
申请人声明,以上所述仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,所属技术领域的技术人员应该明了,任何属于本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,均落在本发明的保护范围和公开范围之内。

Claims (9)

1.一种改善压电薄膜厚度均匀性的方法,其特征在于,所述方法包括以下步骤:
(1)在硅衬底的抛光表面生长二氧化硅层,得到第一衬底;
(2)在单晶衬底的表面进行离子注入,得到含有缺陷层的第二衬底;
(3)将第一衬底的二氧化硅层与第二衬底上靠近缺陷层的一侧表面进行异质键合,得到复合衬底;
(4)复合衬底经过高温处理及静置后沿着缺陷层裂开,得到含有单晶层的压电衬底半成品;
(5)将压电衬底半成品的单晶层依次进行化学机械抛光和离子束蚀刻,得到压电衬底;
所述压电衬底包括层叠设置的硅衬底、二氧化硅层和压电薄膜,且所述压电薄膜的表面粗糙度≤0.2nm,厚度≤10A;
其中,步骤(5)所述离子束蚀刻采用的离子源包括射频离子源,具体分为以下步骤:
(5.1)测量待蚀刻单晶层的厚度分布,之后将压电衬底半成品转移至工艺腔室内;
(5.2)开启射频,同时向工艺腔室内通入氩气,形成等离子化的氩气分子;
(5.3)在离子束电压作用下,通过屏栅加速并筛选直线作用的离子到下一栅网;
(5.4)在加速电压作用下,将筛选出的离子通过加速栅极进行聚焦和径向加速;
(5.5)在栅网的下游设置中和器,并通过中和器向离子束注入电子以形成电荷平衡;
(5.6)将离子束作用于单晶层的表面,按照设定的蚀刻轨迹对压电衬底半成品进行连续蚀刻,并在蚀刻过程中,机台根据单晶层的厚度分布改变蚀刻时间,最终将单晶层蚀刻成压电薄膜;
所述蚀刻时间满足以下函数关系式:
式中,为实际蚀刻目标值;/>为蚀刻时间;/>为蚀刻速率;/>为离子束中心在单晶层表面的坐标值;
设定二氧化硅层的蚀刻速率为t,单晶层中铌酸锂的蚀刻速率为M,钽酸锂的蚀刻速率为N,则满足:1.2t<M<1.5t,1.3t<N<1.8t,且t为80-100A/min。
2.根据权利要求1所述的方法,其特征在于,步骤(1)所述硅衬底在生长二氧化硅层之前依次进行抛光和清洗;
步骤(1)所述二氧化硅层的生长方法包括热氧氧化法或化学气相沉积法,且所述热氧氧化法的氧化温度为950-1130℃;
步骤(1)所述二氧化硅层的厚度≤100μm。
3.根据权利要求1所述的方法,其特征在于,步骤(2)所述单晶衬底的材质包括铌酸锂和/或钽酸锂;
步骤(2)所述单晶衬底在离子注入之前进行清洗;
步骤(2)所述离子注入包括氢离子注入,且注入能量为50-250keV,注入剂量为108-1015atoms/cm2
4.根据权利要求1所述的方法,其特征在于,步骤(3)所述第一衬底和第二衬底在异质键合之前进行清洗;
步骤(3)所述异质键合的温度为20-40℃,绝对真空度≤10-3Pa。
5.根据权利要求1所述的方法,其特征在于,步骤(4)所述高温处理在氮气、氩气或真空的氛围中进行;
步骤(4)所述高温处理的温度为100-500℃;
步骤(4)所述静置的时间为4-12h;
步骤(4)所述单晶层的材质与单晶衬底的材质相同。
6.根据权利要求1所述的方法,其特征在于,步骤(5)所述化学机械抛光采用的抛光液pH值为2-4,磨料材质包括二氧化硅;
步骤(5)所述化学机械抛光的去除厚度为200-600A;
步骤(5)所述化学机械抛光后单晶层的厚度为30-50A;
步骤(5)所述化学机械抛光后单晶层的表面粗糙度≤0.2nm。
7.根据权利要求1所述的方法,其特征在于,步骤(5.1)所述待蚀刻单晶层的厚度分布利用光学膜厚检测设备测得;
步骤(5.1)所述工艺腔室内的绝对气压≤10-4mbar;
步骤(5.2)所述射频的功率为100-130W;
步骤(5.2)所述氩气的通入流量为1-10sccm;
步骤(5.3)所述离子束电压的设定值为1100-1300V;
步骤(5.4)所述加速电压的设定值为100-150V;
步骤(5.5)所述中和器的电流为20-40mA;
步骤(5.6)所述离子束的直径为8-15mm;
步骤(5.6)所述蚀刻轨迹的范围超出单晶层的边缘3-5mm;
步骤(5.6)所述蚀刻轨迹的相邻轨迹之间存在离子束重叠,且重叠范围占离子束直径的1/8-1/2。
8.一种压电衬底,其特征在于,所述压电衬底利用如权利要求1-7任一项所述方法制得。
9.一种如权利要求8所述压电衬底的应用,其特征在于,所述压电衬底用于制备射频滤波器。
CN202311007183.5A 2023-08-11 2023-08-11 一种改善压电薄膜厚度均匀性的方法及压电衬底与应用 Active CN116721966B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311007183.5A CN116721966B (zh) 2023-08-11 2023-08-11 一种改善压电薄膜厚度均匀性的方法及压电衬底与应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311007183.5A CN116721966B (zh) 2023-08-11 2023-08-11 一种改善压电薄膜厚度均匀性的方法及压电衬底与应用

Publications (2)

Publication Number Publication Date
CN116721966A CN116721966A (zh) 2023-09-08
CN116721966B true CN116721966B (zh) 2023-10-31

Family

ID=87868402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311007183.5A Active CN116721966B (zh) 2023-08-11 2023-08-11 一种改善压电薄膜厚度均匀性的方法及压电衬底与应用

Country Status (1)

Country Link
CN (1) CN116721966B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036252A (en) * 1988-04-26 1991-07-30 Hauzer Holding Bv Radio frequency ion beam source
JP2011120062A (ja) * 2009-12-04 2011-06-16 Murata Mfg Co Ltd 圧電デバイスの製造方法
JP2012074462A (ja) * 2010-09-28 2012-04-12 Murata Mfg Co Ltd 圧電デバイスの製造方法
CN102668376A (zh) * 2009-11-26 2012-09-12 株式会社村田制作所 压电设备以及压电设备的制造方法
JP2012199762A (ja) * 2011-03-22 2012-10-18 Murata Mfg Co Ltd 圧電デバイスの製造方法
CN110828298A (zh) * 2019-11-14 2020-02-21 济南晶正电子科技有限公司 单晶薄膜复合基板及其制造方法
CN111092148A (zh) * 2019-12-27 2020-05-01 厦门市三安集成电路有限公司 一种压电材料复合基板的制造方法
CN111740008A (zh) * 2020-06-17 2020-10-02 中国科学院上海微系统与信息技术研究所 一种提高离子束剥离薄膜厚度均匀性的方法
WO2023084164A1 (fr) * 2021-11-10 2023-05-19 Soitec Procede de preparation d'une couche mince en materiau ferroelectrique
WO2023116896A1 (zh) * 2021-12-24 2023-06-29 江苏鲁汶仪器股份有限公司 一种去除离子束刻蚀系统颗粒的方法和离子束刻蚀系统

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036252A (en) * 1988-04-26 1991-07-30 Hauzer Holding Bv Radio frequency ion beam source
CN102668376A (zh) * 2009-11-26 2012-09-12 株式会社村田制作所 压电设备以及压电设备的制造方法
JP2011120062A (ja) * 2009-12-04 2011-06-16 Murata Mfg Co Ltd 圧電デバイスの製造方法
JP2012074462A (ja) * 2010-09-28 2012-04-12 Murata Mfg Co Ltd 圧電デバイスの製造方法
JP2012199762A (ja) * 2011-03-22 2012-10-18 Murata Mfg Co Ltd 圧電デバイスの製造方法
CN110828298A (zh) * 2019-11-14 2020-02-21 济南晶正电子科技有限公司 单晶薄膜复合基板及其制造方法
CN111092148A (zh) * 2019-12-27 2020-05-01 厦门市三安集成电路有限公司 一种压电材料复合基板的制造方法
CN111740008A (zh) * 2020-06-17 2020-10-02 中国科学院上海微系统与信息技术研究所 一种提高离子束剥离薄膜厚度均匀性的方法
WO2023084164A1 (fr) * 2021-11-10 2023-05-19 Soitec Procede de preparation d'une couche mince en materiau ferroelectrique
WO2023116896A1 (zh) * 2021-12-24 2023-06-29 江苏鲁汶仪器股份有限公司 一种去除离子束刻蚀系统颗粒的方法和离子束刻蚀系统

Also Published As

Publication number Publication date
CN116721966A (zh) 2023-09-08

Similar Documents

Publication Publication Date Title
KR101196990B1 (ko) 복합 압전 기판의 제조방법
US10622544B2 (en) Composite substrate and acoustic wave device
US20210111332A1 (en) Bonded body and elastic wave element
WO2009142223A1 (ja) スパッタリング用ターゲット、薄膜の製造法及び表示装置
CN116721966B (zh) 一种改善压电薄膜厚度均匀性的方法及压电衬底与应用
JP2019193242A (ja) 表面弾性波素子用複合基板とその製造方法
WO2019244461A1 (ja) 接合体および弾性波素子
EP1478089B1 (en) Surface acoustic wave device
JPH0769790A (ja) 薄膜作製装置
CN116845027B (zh) 一种fd-soi衬底的制备方法及soi器件
JP2019161634A (ja) 表面弾性波素子用複合基板とその製造方法
JP4768967B2 (ja) イオン注入用ステンシルマスク及びその作製方法
EP3985869A1 (en) Composite substrate, elastic wave element, and production method for composite substrate
KR102249060B1 (ko) 접합체 및 탄성파 소자
JP3492933B2 (ja) 水晶体のエッチング加工法
CN113764574A (zh) 一种异质薄膜衬底的制备方法及声滤波器
CN117460388A (zh) 一种复合衬底及其制备方法
JPS61272928A (ja) ドライエツチング方法
JP2020022049A (ja) 表面弾性波素子用複合基板とその製造方法
JPS60182090A (ja) イオン注入バブルデバイスの作製方法
Yankov et al. Bulk wave membrane quartz resonators fabricated by a hollow cathode RF plasma etching technique
JPS60115220A (ja) 三極グロ−放電型表面処理装置
JPH08339963A (ja) プラズマ処理装置および処理方法
JPS6360476B2 (zh)
JPH08133785A (ja) 石英系ガラス膜の製造方法及び製造装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant