JP4768967B2 - イオン注入用ステンシルマスク及びその作製方法 - Google Patents

イオン注入用ステンシルマスク及びその作製方法 Download PDF

Info

Publication number
JP4768967B2
JP4768967B2 JP2004139451A JP2004139451A JP4768967B2 JP 4768967 B2 JP4768967 B2 JP 4768967B2 JP 2004139451 A JP2004139451 A JP 2004139451A JP 2004139451 A JP2004139451 A JP 2004139451A JP 4768967 B2 JP4768967 B2 JP 4768967B2
Authority
JP
Japan
Prior art keywords
ion implantation
diamond
stencil
stencil mask
diamond layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004139451A
Other languages
English (en)
Other versions
JP2005012187A (ja
Inventor
仁 野口
勉 西橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Ulvac Inc
Original Assignee
Shin Etsu Chemical Co Ltd
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd, Ulvac Inc filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2004139451A priority Critical patent/JP4768967B2/ja
Publication of JP2005012187A publication Critical patent/JP2005012187A/ja
Application granted granted Critical
Publication of JP4768967B2 publication Critical patent/JP4768967B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electron Beam Exposure (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、半導体デバイス作製におけるイオン注入(Ion Implantation)工程で用いる、イオン注入用ステンシルマスクに関する。
半導体デバイス作製では、シリコン単結晶基板にIII族およびV族の不純物原子を導入し、その導電型や不純物プロファイルを制御することが重要である。その不純物原子を導入する方法としては、拡散法とイオン注入法が挙げられる。
拡散法は基板結晶格子中に所望の原子を熱的に拡散させるもので、一般的には不純物を含むガラス層を基板表面へ形成し、それと基板原子との間の酸化還元反応による置換で、不純物原子を基板内へ導入するものである。
しかし、近年、LSIの高集積化に対応して、より精密な不純物制御(接合深さ、抵抗のバラつきの低減等)が求められ、また量産化に対応して、再現性の向上、処理能力の向上が求められてきた。
そこでもう一つの不純物制御法である、イオン注入法の重要度が増し、従来の拡散法に置き代えて実用化されるようになってきた。その原理は、高エネルギーのイオンを基板に衝突させて、物理的に埋め込み、その後熱処理によって欠陥の回復と不純物のキャリアとしての活性化をする方法である。基板がシリコンである場合、例えばIII族のB、V族のP、As、Sb等のイオンが不純物として注入される。
このイオン注入法の基本的な特徴として、注入領域を制御するためのマスキングが可能なことが挙げられる。注入されるイオンの飛程よりも充分に厚いマスク材を用いればイオンはその内部で停止し、マスク下の基板内には到達しない。このようなイオン注入用マスクとして、従来、基板上にフォトリソグラフィ工程により所望の領域に必要な厚みで形成したレジストマスクを用いる方法が使われてきた。しかしながら、従来のフォトリソグラフィによるレジストマスクでは、レジストの塗布、露光、現像を行ってレジストマスクを形成し、そのマスクを半導体デバイス作製におけるイオン注入工程で使用した後は、不要となったレジストマスクを、アッシング除去し、最後に洗浄するといった長い工程が必要であり、工程時間の短縮が求められていた。
そのような中、最近になって、イオン注入用ステンシルマスクを用いた、イオン注入技術が提案された(非特許文献1参照。)。本イオン注入技術では、プロセス時間の短縮、コスト低減、必要とする装置占有面積の低減が得られると報告されている。
しかし、従来のイオン注入用ステンシルマスクは、入手が容易なSOI(Silicon On Insulator)基板を基に作製したものであり、ステンシル部がシリコン単結晶材料のものであった。例えば、前記非特許文献1に記載されたイオン注入用ステンシルマスクは、5μm〜10μm厚のシリコンからなる、パターンを形成したステンシル部を、500μm厚のシリコンからなる基材部が支持する構造である。しかし、このようにステンシル部がシリコンからなるものである場合、実使用における寿命が問題であった。
具体的には、(1)イオンの照射を受けてシリコンからなるステンシル部の応力が変化し注入精度が低下する、(2)ステンシルマスクのシリコンの結合が切れてシリコン原子が不純物として注入されてしまうといった問題があった。
T.Shibata , et al.,"Stencil Mask Ion Implantation Technology for High Performance MOSFETs", IEDM 2000 Proceedings, San Francisco, CA (Dec.11-13,2000)
本発明はこのような問題点に鑑みてなされたもので、半導体デバイスの作製におけるイオン注入工程で使用するイオン注入用ステンシルマスクであって、イオン照射耐性に優れ、長時間に渡って、高精度かつ高純度のイオン注入を安定して行うことができるイオン注入用ステンシルマスクを提供することを目的とする。
本発明は、上記課題を解決するためになされたもので、半導体デバイスの作製における、イオン注入工程で使用する、イオン注入用ステンシルマスクであって、少なくとも、基材部、ステンシル部を具備し、前記ステンシル部がダイヤモンド層を有するものであることを特徴とするイオン注入用ステンシルマスクを提供する
このように、ステンシル部がダイヤモンド層を有するものであるイオン注入用ステンシルマスクを用いれば、半導体デバイス作製におけるイオン注入工程で、長時間イオンの照射を受けても、ステンシル部の応力変化は小さく、また、ステンシル部の原子が不純物として半導体デバイスに注入されることもない。したがって、長時間に渡って、高精度かつ高純度のイオン注入を安定して行うことができるし、半導体デバイス製造歩留りが向上しコスト低減の効果もある。
この場合、前記ダイヤモンド層が、マイクロ波CVD法又は熱フィラメントCVD法により成膜されたものであるのが好ましい
マイクロ波CVD法又は熱フィラメントCVD法を用いることで、大面積でしかも結晶性の良いダイヤモンド層を成膜することができる。したがって、このように成膜されたダイヤモンド層は非常に高品質なものである。
この場合、前記ダイヤモンド層の厚みが、0.1μm以上30.0μm以下の範囲であるのが好ましい
このように、ダイヤモンド層の厚みが、0.1μm以上30.0μm以下の範囲であれば、注入されるイオンの飛程よりも十分に厚く、イオン注入用ステンシルマスクとして確実に機能できる厚みであるし、ダイヤモンド層の成膜コストの点からも上記範囲の厚さであることが有利である。
この場合、前記ダイヤモンド層の全部又は一部が、電気伝導性を有するダイヤモンドであって、該電気伝導性を有するダイヤモンドの電気抵抗率が、20℃で1013Ω・cm以下の範囲であるが好ましい
このように、ダイヤモンド層の全部又は一部が、電気伝導性を有するダイヤモンドであって、該電気伝導性を有するダイヤモンドの電気抵抗率が、20℃で1013Ω・cm以下の範囲であれば、半導体デバイス作製におけるイオン注入工程で、ステンシル部の電荷蓄積を確実に防ぐことが可能であり、長時間、精度の高い注入が可能となる。
前記ダイヤモンド層の一部の電気伝導性を有するダイヤモンドは、ダイヤモンド層の全表面又は一部表面に形成されているものであって、厚みが25.0μm以下の範囲であるものであるのが好ましい
このように、ダイヤモンド層の一部の電気伝導性を有するダイヤモンドが、ダイヤモンド層の全表面又は一部表面に形成されているものであって、厚みが25.0μm以下の範囲であるものであれば、バルク部における純度の高いダイヤモンドの強い共有結合力に起因する高いイオン照射耐性といった優れた特性を十分に利用しつつ、表面における電気伝導性ダイヤモンドによって電荷蓄積の問題を十分に解消できる。しかも、例えば電気伝導性を付与するためにドーパントを用いる場合、ドーパントの量を減らすことなどができるため、ダイヤモンドの結晶性低下を最小限に抑えることができるし、また、コスト低減の効果もある。
この場合、前記電気伝導性を有するダイヤモンドのドーパントが、ボロン又はリンであるのが好ましい
このように、前記電気伝導性を有するダイヤモンドのドーパントが、ボロン又はリンであれば、これらのドーパントは比較的容易にダイヤモンドにドープすることができるため、ダイヤモンドの電気抵抗率を、所望の電気抵抗率に制御することが簡単にできる。
また、ダイヤモンド層の全表面もしくは一部表面上に、電気伝導性を有するダイヤモンドでない材料が形成されたものであって、該電気伝導性を有する材料は、電気抵抗率が20℃で1013Ω・cm以下の範囲で、かつ厚さが0.001μm以上2.000μm以下の範囲であるものとすることもできる
本構造を有するイオン注入用ステンシルマスクであっても、イオン注入工程において、ダイヤモンド層の上の電気伝導性を有する材料により、長時間、電荷蓄積を防ぐことができ、イオン注入精度の低下を確実に防ぐことができる。また、ダイヤモンド層は純度の高いダイヤモンドを使用できるため、ダイヤモンドの強い共有結合力に起因する高いイオン照射耐性といった優れた特性を十分に利用することもできる。
この場合、前記電気伝導性を有する材料が、Si、SiC、SiN、ダイヤモンド構造でないC、Ti、Cr、Mo、Ru、Rh、Ag、In、Sn、Ta、W、Ir、Pt、Auから成る群から選択される単体又は化合物で構成されるものであるのが好ましい
これらの電気伝導性を有する材料は、イオン注入の際に、イオン注入用ステンシルマスクへの電荷蓄積を確実に抑制することができるものであり、またマスクの長寿命化の点でも十分に効果があるものである。
さらに、本発明は、半導体デバイスの作製における、イオン注入工程で使用する、イオン注入用ステンシルマスクの作製方法であって、少なくとも、基材を用意し、該基材の上にダイヤモンド層を成膜して、基材部の上にダイヤモンド層を有するステンシル部を形成することを特徴とするイオン注入用ステンシルマスクの作製方法を提供する
このようにして作製したイオン注入用ステンシルマスクは、基材部の上のステンシル部がダイヤモンド層を有するものとなる。そのため、この作製方法により作製したイオン注入用ステンシルマスクは、半導体デバイス作製におけるイオン注入工程で、長時間イオンの照射を受けても、ステンシル部の応力変化が小さく、また、ステンシル部の原子が不純物として半導体デバイスに注入されることもない。したがって、このように作製したイオン注入用ステンシルマスクを用いることで、長時間に渡って、高精度かつ高純度のイオン注入を安定して行うことができるし、半導体デバイス製造歩留りが向上しコスト低減の効果もある。
この場合、前記ダイヤモンド層を、マイクロ波CVD法又は熱フィラメントCVD法により成膜するのが好ましい
このように、マイクロ波CVD法又は熱フィラメントCVD法によりダイヤモンド層を成膜することで、大面積でしかも結晶性の良いダイヤモンド層を得ることができる。
以上説明したように、本発明によれば、イオン注入用ステンシルマスクの少なくともステンシル部をダイヤモンド層を有するものとすることで、高いイオン照射耐性を有するものとすることができる。さらに、ステンシル部のダイヤモンド層の全部又は一部、特に全表面又は一部表面が、電気伝導性を有するダイヤモンドを有するものとすることで、イオン注入の際に、電荷蓄積による注入精度低下を防止することができる。このような、本発明のイオン注入用ステンシルマスクを実際のイオン注入に用いれば、高精度かつ高純度なイオン注入を長期に渡って行うことが可能となる。
以下、本発明について説明する。
本発明者らは、鋭意検討を重ねた結果、イオン注入用ステンシルマスクの少なくともステンシル部がダイヤモンド層を有するものであれば、ダイヤモンドは、強い共有結合力に起因する高いイオン照射耐性を有するため、イオン注入工程において、高精度かつ高純度なイオン注入を長期に渡って行うことが可能であることに想到し、本発明を完成させたものである。
以下、本発明の実施の形態について説明するが、本発明はこれらに限定されるものではない。
本発明の、イオン注入用ステンシルマスクは、半導体デバイスの作製における、イオン注入工程で使用する、イオン注入用ステンシルマスクであって、少なくとも、基材部、ステンシル部を具備し、前記ステンシル部がダイヤモンド層を有するものである。
このような本発明のイオン注入用ステンシルマスクの一例を図1に示す。
このイオン注入用ステンシルマスク10は、所望のパターン11にステンシル加工された、ダイヤモンド層を有するステンシル部12が、中央部が除去されたシリコン等の基材部13に支持された構造となっている。
このように、ステンシル部がダイヤモンド層を有するものであるイオン注入用ステンシルマスクを用いれば、半導体デバイス作製におけるイオン注入工程で、長時間イオンの照射を受けても、ステンシル部の応力変化は小さく、また、ステンシル部の原子が不純物として半導体デバイスに注入されることもない。このように、ステンシル部のダイヤモンドはイオン照射耐性の高い材料であるため、長時間に渡って、高精度かつ高純度のイオン注入を安定して行うことができるし、半導体デバイス製造歩留りが向上しコスト低減の効果もある。
尚、ステンシル部のダイヤモンド層の厚みは、0.1μm以上30.0μm以下の範囲であることが好ましい。ダイヤモンド層の厚みが、0.1μm以上であれば、イオン注入の際に、イオンに対して確実なマスキング効果を得ることができるし、一方30.0μm以下であれば、これを超えるイオンの飛程は通常なく、余分な厚さまでダイヤモンド層を成膜することがないため、コストの面からも有利である。
ここで、ステンシル部は、イオン注入の際に荷電粒子であるイオンの照射を受けるため、電気伝導率が低いと電荷が蓄積して高精度なイオン注入ができなくなる恐れがある。そこで、本発明者らは、鋭意検討した結果、ステンシル部のダイヤモンド層の全部又は一部のダイヤモンドの電気抵抗率が、20℃で1013Ω・cm以下の範囲であれば確実に電荷蓄積を防げることを見出した。
すなわち、本発明のイオン注入用ステンシルマスクは、ステンシル部のダイヤモンド層の全部又は一部が、電気伝導性を有するダイヤモンドであって、該電気伝導性を有するダイヤモンドの電気抵抗率が、20℃で1013Ω・cm以下の範囲であるものである。
このようなイオン注入用ステンシルマスクは、半導体デバイス作製におけるイオン注入工程で、ステンシル部の電荷蓄積を確実に防ぐことが可能であり、長時間に渡り、精度の高いイオン注入が可能となる。
特に、イオン注入工程では、電荷は、ダイヤモンド層の表面に蓄積し易いため、これを防ぐためには、電気伝導性を有するダイヤモンドは、ダイヤモンド層の全表面又は一部表面に形成されているものであって、厚みが25.0μm以下の範囲であるものとするのが好ましい。このようにすることで、電荷の蓄積をより効果的に防止することができる。また、ダイヤモンド層のその他の部分、特にバルク部は純度の高いダイヤモンドであるため、ダイヤモンドの高イオン照射耐性といった優れた特性をそのまま利用することができる。しかも、ダイヤモンドに電気伝導性を付与するためにドーパントを用いる場合には、全体としてドーパントの使用量を減らすことができるため、ダイヤモンドの結晶性低下を最小限に抑えることができるし、コスト低減の効果もある。
尚、電気伝導性を有するダイヤモンドのドーパントが、ボロン又はリンであれば、これらのドーパントは、比較的容易にダイヤモンドにドープすることができるため、ダイヤモンドの電気抵抗率を、所望の電気抵抗率に制御することが簡単にできる。
一方、ステンシル部のダイヤモンド層の全表面もしくは一部表面上に、電気伝導性を有するダイヤモンドでない材料が形成されたものであって、該電気伝導性を有する材料は、電気抵抗率が20℃で1013Ω・cm以下の範囲で、かつ厚さが0.001μm以上2.000μm以下の範囲であるものとすることもできる。
このようなイオン注入用ステンシルマスクであれば、ダイヤモンド層が純度の高いダイヤモンドとすることができるため、ダイヤモンドの強い共有結合力に起因する高いイオン照射耐性といった優れた特性を十分に利用することができる。また、イオン注入工程では、特にダイヤモンド層の表面に電荷が蓄積し易いため、ダイヤモンド層の上に電気伝導性を有する材料を具備することにより、効率的に電荷蓄積を防ぐことができ、長時間、イオン注入精度の低下を防ぐことができる。尚、上記のように、電気伝導性を有する材料の電気抵抗率が、20℃で1013Ω・cm以下の範囲で、かつ厚さが0.001μm以上2.000μm以下の範囲であるものであれば、確実に電荷蓄積を防ぐことができる。
このような電気伝導性を有する材料としては、例えば、Si、SiC、SiN、ダイヤモンド構造でないC、Ti、Cr、Mo、Ru、Rh、Ag、In、Sn、Ta、W、Ir、Pt、Auから成る群から選択される単体又は化合物で構成されるものが挙げられる。これらのものは、イオン注入の際に、イオン注入用ステンシルマスクへの電荷蓄積を確実に抑制することができるものであり、またマスクの長寿命化でも十分に効果があるものである。
以下、本発明のイオン注入用ステンシルマスクの作製方法について図2を参照しながら説明するが、作製方法はこれに限定されるものではない。
先ず、図2(a)に示すように、例えばシリコンウェーハといった基材26を用意する。
次に、図2(b)に示すように、基材26の上にステンシル部12を形成する。本発明では、このステンシル部12がダイヤモンド層を有するものである。
このようなダイヤモンド層の成膜方法としては、例えば気相合成法がある。ここでは、気相合成法によりダイヤモンド層を成膜する方法について説明する。
まず、ダイヤモンド層を基材上に成膜する際には、基材表面上にダイヤモンド粒子を存在させることで、ダイヤモンドの核発生密度を高くでき、気相合成ダイヤモンドの形成が容易となる。そこで、薄くても均一な連続膜を得るために、基材表面にダイヤモンド懸濁液の塗布、ダイヤモンド懸濁液での超音波処理、ダイヤモンド粒子でのスクラッチ処理等によって、ダイヤモンド粒子を基材表面に種つけする前処理を行うことが有効である。
このような前処理をした基材上に、例えば、DCアーク放電、DCグロー放電、燃焼炎、高周波(RF)、マイクロ波、熱フィラメント等をエネルギー源として用いた気相合成法によりダイヤモンド層を成膜することができる。特に、マイクロ波CVD法および熱フィラメントCVD法は、大面積でしかも結晶性の良いダイヤモンド層を成膜することができるので好ましい。
ここで、マイクロ波CVD法によりダイヤモンドを成膜する方法について、図3に示したマイクロ波CVD装置を参照して説明する。
このマイクロ波CVD装置20は、ガス導入管21とガス排出管22を備えたチャンバー23内に、ヒーター等の加熱体が装着されたステージ25が配置されている。そして、チャンバー23内にプラズマを発生できるように、マイクロ波電源27が導波管28を介してマイクロ波導入窓24に接続されている。
このマイクロ波CVD装置20を用いてダイヤモンド層の成膜を行うには、先ずダイヤモンド層の成膜を行う基材26をステージ25上に載置し、その後チャンバー23内を不図示のロータリーポンプで排気して減圧する。次に、所望流量の原料ガス(例えば、メタン+水素)をガス導入管21からチャンバー23内に導入する。この時、例えば、所定のドーパントの元素を含むガス(例えば、B(OCH、ジボラン(B)、ホスフィン(PH)等)を、原料ガスに添加することで、ダイヤモンドにドーパントをドープすることが可能である。次に、ガス排出管22のバルブを調節してチャンバー23内を所定気圧にした後、マイクロ波電源27および導波管28からマイクロ波を印加してチャンバー23内にプラズマを発生させ基材26上にダイヤモンド層を成膜する。ドーパントガスの導入をCVD反応の後半でのみ導入するようにすれば、ダイヤモンド層の表面のみが導電性を有するものとすることができる。
次に、図2(c)に示すように、基材26を、裏面中央部を除いてマスキングし、裏面から、例えばKOH水溶液、HF酸などでウェットエッチング法によりエッチングして、基材部13を形成する。
そして、図2(d)に示すように、ステンシル部12をドライエッチングなどで所望のパターン11にパターン形成して、イオン注入用ステンシルマスク10を完成させる。
以下、本発明を実施例および比較例を挙げて具体的に説明する。
(実施例1)
図2に示す作製手順で、イオン注入用ステンシルマスクを作製した。
直径100mm、厚みが1mmで方位<100>の両面研磨単結晶シリコンウェーハを基材26として用意した(図2(a))。
そして、この基材26上に、前処理工程、成膜工程を経てダイヤモンド層を成膜した。
前処理工程では、ダイヤモンドの核発生密度を向上させるために、以下のような前処理を行う。
先ず、基材をスピン塗布装置に真空吸着し、表面にダイヤモンド粒子の懸濁液(平均粒径50nmクラスターダイヤモンド)を50ml滴下した。
次に、基材を3000r.p.m.で30秒間回転させて表面のダイヤモンド粒子の懸濁液を均一塗布状態とした。その後自然乾燥させて、基材表面にダイヤモンドの種付け層を形成した。
次に、上記前処理工程後の成膜工程では、前処理した基材上にマイクロ波CVD法によりダイヤモンド層を成膜する。
先ず、図3に示したマイクロ波CVD装置20のチャンバー23内の基材台25上に前処理した基材26をセットした。
次に、ロータリーポンプで10−3Torr以下の減圧状態に排気した後、メタンガス、水素ガス、B(OCHガスからなる原料ガスをガス導入管21から供給した。各ガスは、メタンガス40.0sccm、水素ガス950.0sccm、B(OCHガス10.0sccmでチャンバー23内に導入し、体積比率を、メタンガス/水素ガス/B(OCHガス=4.0/95.0/1.0とした。
次に、ガス排出管22のバルブを調節してチャンバー23内を20Torrとして、マイクロ波電源27により3000Wのマイクロ波を印加してプラズマを発生させ、基材上にボロンドープダイヤモンド層の成膜を19時間行った。この成膜時に、基材はマイクロ波吸収で発熱し、表面温度は860℃に達していた。
次に、この様にして得られたボロンドープダイヤモンド層を、研磨加工してステンシル部12とした(図2(b))。
研磨加工後、ダイヤモンド層からなるステンシル部12の中央35mm角領域では、厚みが10μm、表面粗さがRaで2nmであり、当該ダイヤモンド層からなるステンシル部12の電気抵抗率値を測定したところ、20℃で200Ω・cmであった。
その後、基材26を、裏面から、95℃のKOH水溶液でウェットエッチングして基材部13を形成し、ダイヤモンドのメンブレンが35mm角の形になるようにした(図2(c))。更に、酸素を含むガスによりプラズマエッチングでダイヤモンドメンブレンを所望のパターン11にパターン形成してイオン注入用ステンシルマスク10を完成させた(図2(d))。
このステンシル部12がダイヤモンド層で構成されたイオン注入用ステンシルマスク10を100keV、Bイオンの実際の注入に使用した結果、1021ions/cmの注入でもパターン位置精度4nm以下、Cの汚染が注入原子イオン数に対して10ppm未満であった。また、本イオン注入において電荷蓄積による注入精度低下も全く発生しなかった。従って、本イオン注入用ステンシルマスクは極めて高いイオン照射耐性を有することが確認できた。
(実施例2)
マイクロ波CVD法によるダイヤモンド層の成膜工程において、ドーパントとしてB(OCHガスを成膜中の最後の2時間だけに導入して、導電性を有するダイヤモンドをダイヤモンド層の表面のみとしたこと以外は、実施例1と同様にしてイオン注入用ステンシルマスクを作製した。
このステンシル部がダイヤモンド層(表面のみ導電性あり。)で構成されたイオン注入用ステンシルマスクを100keV、Bイオンの実際の注入に使用した結果、1021ions/cmの注入でもパターン位置精度2nm以下、Cの汚染が注入原子イオン数に対して7ppm未満であった。また、本イオン注入において電荷蓄積による注入精度低下も全く発生しなかった。従って、本イオン注入用ステンシルマスクは実施例1と比較して、一層高いイオン照射耐性を有することが確認できた。
(比較例1)
直径100mm、シリコンからなるベース層の厚みが1mm、中間層の絶縁体層(SiO層)が0.5μm、上層のシリコン層が10μmのSOI基板を用意した。上層のシリコン層の電気抵抗率は20℃で200Ω・cmであった。基材裏面のベース層の中央部を、上層のシリコン層が所望の形状にメンブレンとして残る様に、95℃のKOH水溶液でエッチングして除去して、続いて中間層のSiO層を50%のHF酸でエッチングして除去した。これによって、上層のシリコン層が35mm角にメンブレン化されていて、かつベース層の枠(基材部)に支持されている状態となった。その後、CF含有ガスのプラズマエッチングで35mm角のシリコンメンブレンを所望のパターンにパターン形成してイオン注入ステンシルマスクを完成させた。
このステンシル部がシリコン層で構成されたイオン注入用マスクを、実施例1と同様に100keV、Bイオンの実際の注入に使用した結果、わずか1015ions/cmの注入で、パターン位置が500μm以上歪み、シリコンの汚染が注入原子イオン数に対して15ppm以上であった。ステンシル部が導電性のあるシリコン層であるため、電荷蓄積は発生しなかったものの、イオン照射耐性が低く、実施例1のものと比較して実用性にかなり劣るものであった。
尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明のイオン注入用ステンシルマスクの一例を示す概略断面図である。 イオン注入用ステンシルマスクの作製方法の一例を示す説明図である。 マイクロ波CVD装置の一例を示す概略図である。
符号の説明
10…イオン注入用ステンシルマスク、 11…パターン、
12…ステンシル部、 13…基材部、 26…基材、
20…マイクロ波CVD装置、 21…ガス導入管、 22…ガス排出管、
23…チャンバー、 24…マイクロ波導入窓、 25…ステージ、
27…マイクロ波電源、 28…導波管。

Claims (8)

  1. 半導体デバイスの作製における、イオン注入工程で使用する、イオン注入用ステンシルマスクであって、少なくとも、基材部、ステンシル部を具備し、前記ステンシル部がダイヤモンド層を有し、かつ、前記ダイヤモンド層の一部が、電気伝導性を有するダイヤモンドであって、該電気伝導性を有するダイヤモンドは前記ダイヤモンド層の全表面又は一部表面に形成され、厚みが25.0μm以下の範囲であり、該電気伝導性を有するダイヤモンドの電気抵抗率が、20℃で1013Ω・cm以下の範囲であるものであることを特徴とするイオン注入用ステンシルマスク。
  2. 前記ダイヤモンド層が、マイクロ波CVD法又は熱フィラメントCVD法により成膜されたものであることを特徴とする請求項1に記載のイオン注入用ステンシルマスク。
  3. 前記ダイヤモンド層の厚みが、0.1μm以上30.0μm以下の範囲であることを特徴とする請求項1又は請求項2に記載のイオン注入用ステンシルマスク。
  4. 前記電気伝導性を有するダイヤモンドのドーパントが、ボロン又はリンであることを特徴とする請求項1に記載のイオン注入用ステンシルマスク。
  5. 前記ダイヤモンド層の全表面もしくは一部表面上に、電気伝導性を有するダイヤモンドでない材料が形成されたものであって、該電気伝導性を有する材料は、電気抵抗率が20℃で1013Ω・cm以下の範囲で、かつ厚さが0.001μm以上2.000μm以下の範囲であるものであることを特徴とする請求項1乃至請求項3のいずれか1項に記載のイオン注入用ステンシルマスク。
  6. 前記電気伝導性を有する材料が、Si、SiC、SiN、ダイヤモンド構造でないC、Ti、Cr、Mo、Ru、Rh、Ag、In、Sn、Ta、W、Ir、Pt、Auから成る群から選択される単体又は化合物で構成されるものであることを特徴とする請求項5に記載のイオン注入用ステンシルマスク。
  7. 半導体デバイスの作製における、イオン注入工程で使用する、イオン注入用ステンシルマスクの作製方法であって、少なくとも、基材を用意し、該基材の上にダイヤモンド層を成膜して、基材部の上に、一部が、電気伝導性を有するダイヤモンドであって、該電気伝導性を有するダイヤモンドは前記ダイヤモンド層の全表面又は一部表面に形成され、厚みが25.0μm以下の範囲であり、該電気伝導性を有するダイヤモンドの電気抵抗率が、20℃で1013Ω・cm以下の範囲であるダイヤモンド層を有するステンシル部を形成することを特徴とするイオン注入用ステンシルマスクの作製方法。
  8. 前記ダイヤモンド層を、マイクロ波CVD法又は熱フィラメントCVD法により成膜することを特徴とする請求項7に記載のイオン注入用ステンシルマスクの作製方法。
JP2004139451A 2003-05-27 2004-05-10 イオン注入用ステンシルマスク及びその作製方法 Expired - Fee Related JP4768967B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004139451A JP4768967B2 (ja) 2003-05-27 2004-05-10 イオン注入用ステンシルマスク及びその作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003149445 2003-05-27
JP2003149445 2003-05-27
JP2004139451A JP4768967B2 (ja) 2003-05-27 2004-05-10 イオン注入用ステンシルマスク及びその作製方法

Publications (2)

Publication Number Publication Date
JP2005012187A JP2005012187A (ja) 2005-01-13
JP4768967B2 true JP4768967B2 (ja) 2011-09-07

Family

ID=34106682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004139451A Expired - Fee Related JP4768967B2 (ja) 2003-05-27 2004-05-10 イオン注入用ステンシルマスク及びその作製方法

Country Status (1)

Country Link
JP (1) JP4768967B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103386A (ja) * 2006-10-17 2008-05-01 Toppan Printing Co Ltd イオン注入用ステンシルマスクの製造方法
JP5310978B2 (ja) * 2007-08-29 2013-10-09 凸版印刷株式会社 ステンシルマスク製造方法
JP5515564B2 (ja) * 2009-09-29 2014-06-11 凸版印刷株式会社 イオン注入用ステンシルマスクの製造方法
JP5581725B2 (ja) * 2010-02-22 2014-09-03 凸版印刷株式会社 イオン注入用ステンシルマスクの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3118429B2 (ja) * 1996-12-26 2000-12-18 ホーヤ株式会社 転写マスク及びその製造方法
JP4068817B2 (ja) * 2001-05-11 2008-03-26 信越化学工業株式会社 ダイヤモンド膜の製造方法及びダイヤモンド膜
JP3678199B2 (ja) * 2001-05-16 2005-08-03 ソニー株式会社 半導体装置製造用マスクの作製方法、及び半導体装置の製造方法
JP4655411B2 (ja) * 2001-05-21 2011-03-23 ソニー株式会社 マスクおよびその製造方法と半導体装置の製造方法
JP4686914B2 (ja) * 2001-06-20 2011-05-25 凸版印刷株式会社 ステンシルマスクの製造方法
JP2003068624A (ja) * 2001-08-29 2003-03-07 Mitsubishi Materials Corp 高精度回路パターンの描画が可能な電子線リソグラフィー用転写マスク
JP2004179410A (ja) * 2002-11-27 2004-06-24 Toppan Printing Co Ltd ステンシルマスク及び露光方法
JP2004319909A (ja) * 2003-04-18 2004-11-11 Tadahiro Omi 電子線露光用マスク及びその製造方法

Also Published As

Publication number Publication date
JP2005012187A (ja) 2005-01-13

Similar Documents

Publication Publication Date Title
JPH0794431A (ja) アモルファス半導体用基板、該基板を有するアモルファス半導体基板、及び該アモルファス半導体基板の製造方法
JPH05211127A (ja) プラズマ強化化学気相成長法
US5306529A (en) Process for forming an ohmic electrode on a diamond film involving heating in a vacuum atmosphere
JPS63233564A (ja) 接合型トランジスタの製造法
JPH06326024A (ja) 半導体基板の製造方法及び非晶質堆積膜の形成方法
CN101363118B (zh) 在硅衬底上生长碳化硅薄膜的方法
KR101179936B1 (ko) 다이아몬드막 및 그 제조방법
JP4768967B2 (ja) イオン注入用ステンシルマスク及びその作製方法
KR101075080B1 (ko) 이온 주입용 스텐실 마스크
JP4068817B2 (ja) ダイヤモンド膜の製造方法及びダイヤモンド膜
KR20050012149A (ko) 다이아몬드막의 제조방법
JPH1081968A (ja) 非晶質シリコン膜の作製法
JP6248458B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP3220523B2 (ja) X線マスク
JPH01313974A (ja) 珪素基体上の珪素の多結晶半導体抵抗層の製造方法及びこれにより製造する珪素圧力センサ
CN115369386B (zh) 一种在微结构衬底上沉积金刚石的方法
KR19980030530A (ko) 고방향성 다이아몬드막 cvd장치 및 막형성 방법
JP2002299263A (ja) 半導体装置の作製方法
JPH021365B2 (ja)
JP2000211998A (ja) シリコンの酸化方法及びそれを用いた単結晶シリコン酸化膜の製造方法
JP4828089B2 (ja) ダイヤモンド膜の製造方法
JP2682734B2 (ja) 誘電体膜堆積方法および装置
JP4781617B2 (ja) ダイヤモンド膜の製造方法
KR20020080028A (ko) 급속가열화학증착장치 및 그 장치를 이용한 기판 및박막제조방법
JP2001185479A (ja) リソグラフィ用マスク基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110617

R150 Certificate of patent or registration of utility model

Ref document number: 4768967

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees