JPH021365B2 - - Google Patents
Info
- Publication number
- JPH021365B2 JPH021365B2 JP56182652A JP18265281A JPH021365B2 JP H021365 B2 JPH021365 B2 JP H021365B2 JP 56182652 A JP56182652 A JP 56182652A JP 18265281 A JP18265281 A JP 18265281A JP H021365 B2 JPH021365 B2 JP H021365B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- thin film
- film
- substrate
- silicon thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 claims description 65
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 59
- 239000000758 substrate Substances 0.000 claims description 55
- 238000005530 etching Methods 0.000 claims description 46
- 239000004065 semiconductor Substances 0.000 claims description 44
- 239000011521 glass Substances 0.000 claims description 26
- 239000013078 crystal Substances 0.000 claims description 13
- 230000003746 surface roughness Effects 0.000 claims description 12
- 239000000243 solution Substances 0.000 claims description 8
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 239000007864 aqueous solution Substances 0.000 claims description 6
- 238000002441 X-ray diffraction Methods 0.000 claims description 4
- 238000010894 electron beam technology Methods 0.000 claims description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 3
- 229960000583 acetic acid Drugs 0.000 claims description 3
- 239000012362 glacial acetic acid Substances 0.000 claims description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 3
- 229910017604 nitric acid Inorganic materials 0.000 claims description 3
- 238000002156 mixing Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 59
- 238000000034 method Methods 0.000 description 33
- 229910052739 hydrogen Inorganic materials 0.000 description 28
- 239000001257 hydrogen Substances 0.000 description 27
- 230000037230 mobility Effects 0.000 description 27
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 26
- 239000007789 gas Substances 0.000 description 23
- 229910052710 silicon Inorganic materials 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 238000010438 heat treatment Methods 0.000 description 12
- 230000005669 field effect Effects 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 150000002500 ions Chemical group 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052777 Praseodymium Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000007733 ion plating Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000005169 Debye-Scherrer Methods 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Weting (AREA)
Description
本発明は、電界効果薄膜トランジスタ等の半導
体素子に関し、更に詳しくは、動作特性、信頼
性、及び安定性の高い、多結晶シリコン薄膜半導
体層でその主要部を構成した半導体素子に関す
る。 最近、画像読取用としての、長尺化一次元フオ
トセンサや大面積化二次元フオトセンサ等の画像
読取装置の走査回路部、或いは液晶（LCと略記
する）や、エレクトロクローミー材料（ECと略
記する）或いはエレクトロルミネツセンス材料
（ELと略記する）を利用した画像表示デバイスの
駆動回路部を、これ等の大型化に伴つて所定の基
板上に形成したシリコン薄膜を素材として形成す
ることが提案されている。 斯かるシリコン薄膜は、より高速化、より高機
能化された大型の画像読取装置や画像表示装置の
実現から、非晶質であるよりも多結晶であること
が望まれている。その理由の１つとして上記の如
きの高速、高機能の読取装置の走査回路部や画像
表示装置の駆動回路部を形成する為の素材となる
シリコン薄膜の実効キヤリア移動度（effective
carrier mobility）μeffとしては、大きいことが
要求されるが、通常の放電分解法で得られる非晶
質シリコン薄膜においては精々0.1cm2／Ｖ・sec程
度であり、かつ、ゲートにDC電圧を印加してい
くうちにドレイン電流が減少しトランジスターの
閾値電圧が移動していくなどの経時変化が著し
く、安定性に乏しいなどの欠点を有している。 これに対して、多結晶シリコン薄膜は、実際に
測定されたデータからも非晶質シリコン薄膜に較
べて、その実効キヤリア移動度μeffが遥かに大き
く、理論的には現在得られている値よりも、更に
大きな値の移動度μeffを有するものが作成され得
る可能性を有している。 而乍ら、従来種々の方法によつて作製された多
結晶シリコン薄膜を素材とした素子或いはデバイ
スが、所望された特性及び信頼性を充分発揮でき
なかつたのが現状である。本発明者らは、多くの
半導体素子又は、積層構造的には接合（PN接合
やMIS構造）を有しており、素子の機能として接
合面の特性及び信頼性が素子の性能や信頼性を決
定するという考え方に基き、上記の諸点に鑑みて
の鋭意検討の結果、多結晶シリコン薄膜半導体素
子においてシリコン薄膜中に含有する水素原子(H)
量とシリコン薄膜表面の凹凸性及び特定のエツチ
ング液によるエツチング速度（エツチングレイ
ト）が素子の性能及信頼性を決定することを見出
した。 更に詳しくは、多結晶シリコン薄膜を素材とし
て電界効果薄膜トランジスタを形成するに際し
て、従来の多結晶シリコン薄膜は薄膜の表面凹凸
が大きかつたり不揃いであるため、素子の特性、
例えば実効キヤリアーモビリテイ（μeff）、ゲー
トリーク等による歩留り及び動作の経時変化各素
子のバラツキ等を低下又は悪化させていることを
見い出した。又、多結晶シリコン薄膜中にある範
囲の量のＨが含有されていること及びエツチング
速度がある値以下であることが、上記素子の特性
を実用上使用可能ならしめ、又各素子のバラツキ
を低減させて更に実用性が高められることを見出
した。又、多結晶薄膜の配向性及び結晶粒径（グ
レインサイズ）が、上述した様な各種の特性をよ
り向上せしめることも合せて見出したものであ
る。 本発明の目的は、高性能の多結晶シリコン薄膜
半導体層を有する半導体素子を提供することを主
たる目的とする。 更には、基板上に形成される多結晶シリコン薄
膜半導体を用いて高性能で信頼性が高く、安定性
の高い電界効果薄膜トランジスタを提供すること
を目的とする。 又、別には、優れた多結晶シリコン薄膜半導体
層を用いた電界効果薄膜トランジスタを構成素子
とする大面積化半導体デバイスを提供することも
目的とする。 本発明の半導体素子は0.01〜3atomic％の水素
原子を含有し、表面凹凸性を示す凹凸の最大が実
質的に800Å以下であつて、弗酸（50vol％水溶
液）・硝酸（ｄ＝1.38、60vol％水溶液）・氷酢酸
から成り、それ等の混合比が１：３：６であるエ
ツチング液によるエツチング速度が20Å／sec以
下の特性を有する多結晶シリコン薄膜半導体層で
その主要部を構成した事を特徴とする。 この様なＨ含有量、表面凹凸性、エツチング特
性を有する多結晶シリコン薄膜を素材として作製
される半導体素子の一例としての電界効果薄膜ト
ランジスタ（FE−TFT）は、トランジスタ特性
（実効キヤリアーモビリテイ、スレシユホールド
電圧、ON／OFF比、gm等）が良好となり、連
続動作によるトランジスタ特性の経時変化もな
く、かつ素子の歩留り及びバラツキも著しく向上
させることが出来るためにLC，EL或はEC等を
利用した表示或いは画像デバイス等の走査回路や
駆動回路を安定して提供することが出来る。 本発明の多結晶シリコン薄膜を素材として作成
される半導体素子の一例としての電界効果型の薄
膜トランジスタ（TFT）は半導体層、電極層、
絶縁層を用いたトランジスタとして知れている。
即ち、半導体層に隣接したオーミツクなコンタク
トを持つたソース電極・ドレイン電極間に電圧を
印加し、そこを流れるチヤンネル電流を絶縁層を
介して設けたゲート電極にかけるバイアス電圧に
より変調される。 第１図にはこのようなTFTの典型的な基本構
造の一例が示される。絶縁性基板１０１上に設け
られた半導体層１０２上にソース電極１０３、ド
レイン電極１０４が接して設けてあり、これ等を
被覆する様に絶縁層１０５が設けられ、該絶縁層
１０５上にゲート電極１０６がある。 本発明に於ける第１図に示される構造を有する
TFTに於いては、半導体層１０２は、前述した
特性を有する多結晶シリコン薄膜で構成され、半
導体層１０２と２つの電極、即ち、ソース電極１
０３、ドレイン電極１０４の各々との間には、非
晶質シリコンで構成された第１のｎ＋層１０７、
第２のn+層１０８が設けられ、オーミツクコン
タクトを形成している。 絶縁層１０５はCVD（Chemical Vapour
Deposition）、LPCVD（Low Presure Chemical
Vapour Deposition）、又はPCVD（Plasma
Chemical Vapour Deposition）等で形成される
シリコンナイトライド、SiO2、Al2O3、等の材料
で構成される。 半導体層１０２を構成する多結晶シリコン薄膜
の作製に用いる反応性気体としては、シリコンを
構成原子とする物質である、例えば、モノシラン
（SiH4）、ジシラン（Si2H6）等が挙げられ、これ
等は必要に応じてH2、Ar、He等のガスで稀釈さ
れて用いることも出来る。 電界効果型TFTはゲート電極上にゲート絶縁
層がある型（下ゲート型）とゲート絶縁層上にゲ
ート電極がある型（上ゲート型）に分類され、他
方、ソース、ドレイン電極が絶縁層と半導体層の
界面にある型（Coplanar型）とソースドレイン
電極が絶縁層と半導体層の界面と対向した半導体
面上にある（stagger型）に分類され、各々の組
合せで４つの型があることがよく知られている。
第１図で示された構造は上ゲートCoplanar型電
界効果TFTと呼ばれる例を示したが、本発明に
係る電界効果TFTはこのいずれでもよいことは
勿論である。 本発明においては、半導体素子の主要部である
半導体層を構成する多結晶シリコン薄膜に含有す
るＨ量を0.01atomic％以上にすることによつて、
種々のトランジスタ特性を向上させることが出来
る。多結晶シリコン薄膜に含有されるＨは、主に
多結晶シリコンのグレインバウダリーに存在し、
Si−Ｈの形でSi原子と結合しているが、Si＝H2、
Si≡H3の如き結合形態のものや遊離水素も含ん
でいることが予想され、これ等の不安定な状態で
含有されている水素に起因して、その特性の経時
的変化が生じているものと思われるが、本発明者
らの多くの実験事実から3atomic％以下のＨ量に
おいては、トランジスタ特性の劣化、特に経時変
化を起させることは、ほとんどなく、安定してそ
の特性を維持し得ることが観察されている。即
ち、例えば3atomic％以上のＨ量では、上述のよ
うに連続的にトランジスタ動作を行つた場合、実
効キヤリアーモビリテイの減少が見られかつ出力
ドレイン電流が時間とともに減少し、スレシヨホ
ールド電圧が変化するという経時変化が観察され
た。本発明に於いてはＨ量は0.01〜3atomic％と
されるが、好適には0.05〜2atomic％最適には0.1
〜1atomic％程度とするのが望ましい。 本発明に於いて規定する多結晶シリコン薄膜中
に含まれている水素量の測定は、0.1atomic％以
上は通常化学分析で用いられている水素分析計
（Perkin Elmer社製Model−240型元素分析計）
により行つた。いずれも試料は５mgを分析計ホル
ダー中に装填して、水素重量を測定し、膜中に含
まれる水素量をatomic％で算出した。 0.1atomic％以下の微小量分析は二次イオン質
量分析計−SIMS−（Cameca社製Model IMS−
3f）により行つた。その分析法に於いては通常の
方法を跡襲した。即ち、チヤージアツプ防止のた
め薄膜上に200Å厚の金を蒸着し、一次イオンビ
ームのイオンエネルギーを8KeVとし、サンプル
電流５×10-10A、スポツトサイズ50μｍ径としエ
ツチング面積は250×250μｍとして、Si+に対する
H+イオンの検出強度比を求め水素含有量を
atomic％で算出した。 又、本発明に於いて、その目的を達成する為の
重要な要素として期定するエツチング特性に就て
は、種々の条件で作製した多結晶シリコン薄膜に
就て、その一部を利用して以下に記すエツチング
液を使用し、エツチング温度25℃でエツチングし
た場合のエツチング速度（エツチングレイト）を
測定し、他方、残部を用いて、第１図に示す様な
構造のFE−TFTを作製してトランジスタ特性を
測定し、エツチング速度と該トランジスタ特性と
の相関々係より決定されたものである。 エツチング液としては、通常電子工業用薬品と
して市販されている弗酸（50vol％水溶液）、硝酸
（ｄ＝1.38、60vol％水溶液）、及び氷酢酸の容量
比で１：３：６の混合液を用いた。 このエツチング液は、ρ＝0.3Ω・cmのシリコ
ンウエハーをエツチングした場合25℃で15Å／
secのエツチング速度を持つ、エツチング特性を
有していた。 本発明者等の多くの実験結果からすれば、多結
晶シリコン薄膜のエツチングレートは膜作成条件
により種々変り上記エツチング液では15Å／sec
〜80Å／secに亘つて変ることが判つた。エツチ
ングレートの異る種々な多結晶シリコン薄膜を半
導体層としてTFTを作成し、エツチングレート
との相関を調べたところ、TFT特性として好ま
しい膜のエツチングレートは20Å／sec以下のも
のであることを見出した。即ちエツチングレート
が20Å／secを越える多結晶シリコン薄膜でその
主要部を構成したTFTでは移動度は0.5cm2／Ｖ・
sec以下と小さく、かつ、TFTの経時変化が大き
い。 又、本発明の効果を示す為の多結晶シリコン薄
膜トランジスターの経時変化に関しては次のよう
な方法によつて行つた。 第２図に示す構成のTFTを作製しゲート２０
１にゲート電圧、VG＝40V、ソース２０３とド
レイン２０２間にドレイン電圧、VD＝40Vを印
加しソース２０３とドレイン間に流れるドレイン
電流IDをエレクトロメーター（Keithley 610Cエ
レクトロメーター）により測定しドレイン電流の
時間的変化を測定した。経時変化率は、500時間
の連続動作後のドレイン電流の変動量を初期ドレ
イン電流で割りそれを100倍し％表示で表わした。 TFTの閾値電圧VTHは、MOS FETで通常行わ
れているVD−√D曲線における直線部分を外挿し
横軸であるVD軸と交差した点によつて定義した。
経時変化前と後のVTHの変化も同時にしらべ、変
化量をボルトで表示した。 更に、多結晶シリコン薄膜の表面凹凸を最大が
800Å以下とすることによつて、この多結晶シリ
コン薄膜の表面にゲート用の絶縁層を形成した上
ゲート型電界効果トランジスタの場合のゲートリ
ークを著しく減少させることができる。ゲート用
絶縁層は通常トランジスタ特性の向上のために出
来るだけ薄くされるが、数百Å〜数千Åの範囲内
で形成されるため膜表面の凹凸が800Åを越える
場合には、実用上、ゲートリークを避ける範囲と
するのが困難である。更に又、800Åを越える凹
凸は、トランジスタ特性特に実効キヤリアーモビ
リテイを著しく減少させ、かつ経時変化も増加さ
せるものである。 これらの事実は、絶縁層を多結晶シリコン表面
をドリフトするキヤリアーが、凹凸の影響を強く
受けていることを示しており、トランジスタの特
性と安定性のために表面凹凸の低減が必須の条件
である。 本発明者等によれば多結晶シリコン薄膜の表面
の凹凸の最大が800Åを越えるものは、基板表面
近傍において結晶配向性が乏しいアモルアスや微
細結晶層が成長し、成長途中から膜成長方向が扇
状に拡がる結晶成長が起こり凹凸を増大させるこ
とが多くの膜断面写真から判明した。従つてこの
ような表面凹凸の最大が800Åを越える多結晶シ
リコン薄膜を半導体層に用いた下ゲート型のトラ
ンジスタ特性は、実効キヤリヤモビリテイが極め
て小さくトランジスタの連続動作の経時変化も大
きく実用上の使用特性が劣る。 本発明で開示される表面凹凸性をその凹凸の最
大の800Å以下に押えて形成される多結晶シリコ
ン薄膜は、基板界面から密な結晶成長が起り膜厚
方向での結晶性、配向性に著しい差違は見られな
いものであり、トランジスタ特性においても、良
好なものを与える。 多結晶シリコン薄膜の表面凹凸の最大を800Å
以下とすることが上又は下ゲート型のいずれにも
拘らず電界効果トランジスタにとつて望しく、最
適には、最大凹凸が500Å以下とされるのがよい。
本発明に於いてはこの表面凹凸の測定は、電界放
射型走査電子顕微鏡（JFSM−30型：日本電子社
製）により25KVの加速電子による多結晶薄膜シ
リコンの表面断面の10万倍像から求めた。形成さ
れる多結晶シリコン薄膜半導体層に含有されるＨ
量及びその凹凸性を前記の様に制限するには、
種々の方法において実現しうる。例えば、SiH4、
Si2H6等の水素化シリコンをグロー放電分解法
（GD）によつて析出させる方法、Siターゲツトを
用いH2を含むガス中でスパツタ（SD）する方
法、H2プラズマ雰囲気でSiを電子ビーム等を用
いて蒸着する（IP）方法超高真空度のH2雰囲気
下で蒸着する方法（HVD法）を始め、CVDや
LPCVD等で形成された多結晶シリコン膜をH2プ
ラズマ処理する方法等々の特定の条件下によつて
実現されうる。本発明で特記すべきことは、GD
法やSP法、IP法及びHVD法によつて形成された
多結晶シリコン薄膜半導体層によると、本発明で
開示されるように350℃〜450℃という低温におい
てもＨ量及び表面凹凸の制限を守る限り、例えば
CVDやLPCVDで高温（600℃以上）の下で作製
されH2プラズマアニールした従来知られている
多結晶シリコン膜と遜色のないトランジスタ特性
を与え、かつそれ以上の安定性及信頼性を与える
ものであり、本発明の有用性を端的に表わしてい
る。 更に、多結晶シリコン薄膜のＨ量及び表面凹凸
性を満足しかつ（220）配向が強くなるにつれて、
トランジスタ特性特に実効キヤリアモビリテイの
更に向上することが認められ、又連続動作時の経
時変化に大きく影響する。 多結晶シリコン薄膜の結晶性、配向性には、膜
作成法、膜作成条件によつて種々のものが得られ
ることが知られている。 本発明に於いては配向性を調べる方法としては
Ｘ線回折、電子線回折をあわせて行つた。 作成した各多結晶シリコン膜のＸ線回折強度を
Rigaku電機製Ｘ線デイフラクトメーター（銅管
球、35KV、10ｍＡ）により測定し、比較を行つ
た。回折角2θは20゜〜65゜まで変化させて（111）、
（220）、（311）の回折ピークを検出してその回折
強度より求めた。 又電子線回折強度を日本電子社製JEM−100V
により測定し同様に各回折強度を求めた。
ASTMカード（No.27−1977）によれば、配向の
全くない多結晶シリコンの場合回折強度の大きい
面（ｈ、ｋ、１）表示で（111）：（220）：（331）＝
100：55：30で（220）だけ取り出してみると全回
折強度に対する比、即ち （220）の回折強度／（総回折強度）は約
（55／250）×100＝22（％）である。 この値を基準にしてこの値の大きな（220）配
向性の良いもの特に30％以上の値をもつものが、
更に良好なトランジスタ特性を示し30％未満にお
いては経時変化が大きくなり好しくない。 又更に、多結晶シリコン薄膜のＨ量及表面凹凸
性を満足しかつ平均結晶粒径（平均的グレインサ
イズ）が大きくなるにつれてトランジスタ特性特
に実効キヤリアモビリテイの向上することが認め
られた。平均的グレインサイズの値は、上述のＸ
線回折パターンの（220）ピークの半値巾から通
常の用いられているScherrer法によつて求めた。
平均的グレインサイズが、200Å以上で特に実効
キヤリアモビリテイが向上する。特に最適には、
300Å以上が望ましい。グレインサイズ（結晶粒
径）は、膜厚の違いによつて成長度合の差があら
われて、その大きさが異なる場合が多い。多結晶
シリコン薄膜の作製方法や作製条件によつてこの
膜厚によるグレインサイズの差の程度も異なる。
従つて各作製法によつて、適宜膜厚が定められ
る。 本発明において、開示されるように、特に水素
化シリコン化合物のガスのグロー法電分解法
（AD法）、H2雰囲気でのシリコンのスパツタリン
グ法（SP法）、イオンプレーテイング法（IP法）、
超高真空蒸着法（HVD法）においては、基板表
面温度が500℃以下（約350〜500℃の範囲）で本
発明の目的に合致しうる多結晶シリコン薄膜の形
成が可能である。この事実は、大面積のデバイス
用の大面積にわたる駆動回路や走査回路の作製に
おいて、基板の均一加熱や安価な大面積基板材料
という点で有利であるだけでなく、透過型の表示
素子用の基板や基板側入射型の光電変換受光素子
の場合等画像デバイスの応用において透光性のガ
ラス基板が多く望まれており、この要求に答えう
るものとして重要である。 従つて、本発明によれば従来技術に較べて、低
温度領域をも実施することが出来る為に、従来法
で使用されている高融点ガラス、硬ガラス等の耐
熱性ガラス、耐熱性セラミツクス、サフアイヤ、
スピネル、シリコンウエーハー等の他に、一般の
低融点ガラス、耐熱性プラスチツクス、等も使用
され得る。 ガラス基板としては、軟化点温度が630℃の並
ガラス、軟化点が780℃の普通硬質ガラス、軟化
点温度が820℃の超硬質ガラス（JIS1級超硬質ガ
ラス）、等が考えられる。 本発明の製法に於てはいずれの基板を用いても
基板温度が軟化点より低く押えられるため、基板
をそこなうことなく、膜を作成できる利点があ
る。 本発明の実施例に於いては基板ガラスとして軟
化点の低い並ガラス（ソーダガラス）のうち主と
してコーニング＃7059ガラスを用いたが、軟化点
が1500℃の石英ガラス等を基板としても可能であ
る。しかし、実用上からは並ガラスを用いること
は安価で大面積にわたつて薄膜トランジスター
TFTを作製する上で有利である。 以下に、本発明を更に詳細に説明するために多
結晶シリコン薄膜の形成からTFTの作製プロセ
スとTFT動作結果について実施例によつて具体
的に説明する。 実施例 １ 本実施例は多結晶シリコン薄膜を基板上に形成
しTFTを作成したもので第３図に示した装置を
用いたものである。基板３００はコーニング
＃7059ガラスを用いた。 先ず、基板３００を洗浄した後、（HF＋HNO3
＋CH3COOH）の混合液でその表面を軽くエツ
チングし、乾燥した後、ペルジヤー真空堆積室３
０１内のアノード側においた基板加熱ホルダー３
０２に装着した。 その後ペルジヤー３０１を拡散ポンプ３０９で
バツクグラント真空度２×10-6Torr以下まで排
気を行つた。この時、この真空度が低いと反応性
ガスが有効に膜析出して働かないばかりか膜中に
Ｏ、Ｎが混入し、著しく膜の抵抗を変化させる。
次に基板温度Tsを上げて基板３００の温度を500
℃に保持した（基板温度は熱電対３０３で監視す
る。）。次に、H2ガスをマスクローコントローラ
ー３０６で制御し乍らベルジヤー３０１内に導入
して基板３００表面をクリーニングした後、反応
性気体を導入する様にした。基板温度Tsは450℃
に設定した。 本実施例に於ては導入する反応性気体としては
取扱いの容易なH2ガスで1Vol％に稀釈したSiH4
ガス（SiH4(1)／H2と略記する）を用いた。ガス
流量は50SCCMになる様にマスフローコントロー
ラー３０４でコントロールして導入した。ペルジ
ヤー３０１内の圧力はペルジヤー３０１の排気側
の圧力調整バルブ３１０を調節し、絶対圧力計３
１２を用いて0.01Torrの圧力に設定した。ペル
ジヤー３０１内の圧力が安定した後、カソード電
極３１３に13.56MHzの高周波電界を電源３１４
によつて加え、グロー放電を開始させた。このと
きの電圧は0.5KV、電流は48ｍＡ、RF放電パワ
ーは10Wであつた。形成された膜の膜厚は5000Å
でその均一性は円形リング型吹き出し口を用いた
場合には120×120mmの基板の大きさに対して±10
％内に収つていた。 形成された膜中の水素量は0.5atomic％であつ
た。又、表面凹凸性は200Åであり、前記したエ
ツチング液でのエツチングレートは15Å／secで、
ρ＝0.3Ωcmの値を有するシリコンウエーハーの
エツチングレートと同じであつた。 又、Ｘ線回折のデータより、上記薄膜の配向特
性を調べたところ、90％（＝Ｉ（220）／Itotal×
100）であり、平均結晶粒径は900Åであつた。 次にこの膜を素材として第４図に概略を示すプ
ロセスに従つてTFTを作成した。工程(a)に示す
ようにガラス基板３００上に上記の様にして形成
した多結晶シリコン膜４０１を析出した後、水素
ガスで100vol ppmに希釈されたPH3ガス（PH3
（100ppm）／H2と略記する）をH2で10vol％に希
釈されたSiH4（SiH4(10)／H2と略記する）ガスに
対して、mol比にして５×10-3の割合でベルジヤ
ー３０１内に流入させ、ベルジヤー３０１内の圧
力を0.12Torrに調整してグロー放電を行いＰの
ドープされたｎ＋層４０２を500Åの厚さに形成
した〔工程(b)〕。次に工程(c)のようにフオトエツ
チングによりｎ＋層４０２をソース電極４０３の
領域、ドレイン電極４０４の領域をのぞいて除去
した。次にゲート絶縁膜を形成すべくベルジヤー
３０１内に再び上記の基板が、アノード側の加熱
ホルダー３０２に装置された。多結晶シリコンを
作製する場合と同様にベルジヤー３０１が排気さ
れ、基板温度Tsを250℃としてNH3ガスを
20SCCM、SiH4(10)／H2ガスを5SCCM導入してグ
ロー放電を生起させてSiNH膜４０５を2500Åの
厚さに堆積させた。 次にフオトエツチング工程によりソース電極４
０３、ドレイン電極４０４用のコンタクトホール
４０６−１，４０６−２をあけ、その後で、
SiNH膜４０５全面にAlを蒸着して電極膜４０７
を形成した後、ホトエツチング工程によりAl電
極膜４０７を加工してソース電極用取出し電極４
０８、ドレイン電極用取出し電極４０９及びゲー
ト電極４１０を形成した。この後、H2雰囲気中
で250℃の熱処理を行つた。以上の条件とプロセ
スに従つて形成されたTFT（チヤンネル長Ｌ＝
10μ、チヤンネル幅Ｗ＝500μ）は安定で良好な特
性を示した。 このようにして試作したTFTの特性の一例VD
−ID曲線を図７に示した（但し、図に於いてVDは
ドレイン電圧、VGはゲント電圧、IDはドレイン電
流）。VG＝20VでID＝2.5×10-4A、VG＝0VでID＝
１×10-7(A)で、かつ閾値電圧は1.5Vであつた。ま
た通常、MOS−TFTデバイスで行われているVG
−√D曲線の直線部から求めた。実効移動度
（μeff）は8.5cm2／Ｖ・secであり良好なトランジ
スタ特性を有するTFTが得られた。このTFTの
安定性を調べるためゲートにDC電圧でVG＝40V
を印加し続けIDの変を500時間に亘り連続測定を
行つた。その結果IDの変化は殆んどなく±0.1％
以内であつた。かつTFTの経時変化前後の閾値
電圧の変化△VTHもなくTFTの安定性は極めて良
かつた。また斯様な経時変化後のTFT特性、VD
−ID、VG−ID等を測定したところ、経時変化測定
前と変らずμeffも8.5cm2／Ｖ・secと同一であつ
た。 本実施例で示された如く、多結晶シリコン膜の
水素量が0.5at％、表面凹凸の最大が200Å、エツ
チングレート５Å／sec、配向性が90％、平均結
晶粒径が900Åなる特性を有する多結晶シリコン
薄膜でその主要部を構成したTFTは高性能を示
すことが示された。 実施例 ２ 実施例１と同様の手順によつてRFパワー
（Po）50W、SiH4(1)／H2流量50SCCM、グロー
放電圧力（Pr）0.05Torrの条件でバイコールガ
ラス基板上に多結晶シリコン膜を作成した。基板
温度（Ts）は250℃〜700℃に亘つて50℃おきに
セツトし膜厚が0.5μ厚になるように作成し、各々
の多結晶シリコン膜の水素量、表面凹凸、エツチ
ングレート及び実施例１と同様の方法によつて各
膜を用いて作成したTFTの実効移動度μeffを第
１表に示した。 第１表から判るように水素量は3atomic％を越
えるもの又は0.01atomic％未満のものは実効移動
度が１cm2／Ｖ・sec以下であり、又、表面凹凸性
を示す最大凹凸が、400Å以上で且つエツチング
レートが20Å／secを越える試料は実効移動度が
１cm2／Ｖ・sec以下であつて、いずれも実用上劣
ることが示された。 更に、Ts＝700℃の試料は、表面凹凸の最大は
250Åと小さくかつエツチングレートも15Å／sec
とシリコンウエハーのエツチングレートと同等で
あるが水素量が0.01％未満のため実効移動度μeff
は0.25cm2／Ｖ・secと小さく、これも実用上劣る
ことが示された。
体素子に関し、更に詳しくは、動作特性、信頼
性、及び安定性の高い、多結晶シリコン薄膜半導
体層でその主要部を構成した半導体素子に関す
る。 最近、画像読取用としての、長尺化一次元フオ
トセンサや大面積化二次元フオトセンサ等の画像
読取装置の走査回路部、或いは液晶（LCと略記
する）や、エレクトロクローミー材料（ECと略
記する）或いはエレクトロルミネツセンス材料
（ELと略記する）を利用した画像表示デバイスの
駆動回路部を、これ等の大型化に伴つて所定の基
板上に形成したシリコン薄膜を素材として形成す
ることが提案されている。 斯かるシリコン薄膜は、より高速化、より高機
能化された大型の画像読取装置や画像表示装置の
実現から、非晶質であるよりも多結晶であること
が望まれている。その理由の１つとして上記の如
きの高速、高機能の読取装置の走査回路部や画像
表示装置の駆動回路部を形成する為の素材となる
シリコン薄膜の実効キヤリア移動度（effective
carrier mobility）μeffとしては、大きいことが
要求されるが、通常の放電分解法で得られる非晶
質シリコン薄膜においては精々0.1cm2／Ｖ・sec程
度であり、かつ、ゲートにDC電圧を印加してい
くうちにドレイン電流が減少しトランジスターの
閾値電圧が移動していくなどの経時変化が著し
く、安定性に乏しいなどの欠点を有している。 これに対して、多結晶シリコン薄膜は、実際に
測定されたデータからも非晶質シリコン薄膜に較
べて、その実効キヤリア移動度μeffが遥かに大き
く、理論的には現在得られている値よりも、更に
大きな値の移動度μeffを有するものが作成され得
る可能性を有している。 而乍ら、従来種々の方法によつて作製された多
結晶シリコン薄膜を素材とした素子或いはデバイ
スが、所望された特性及び信頼性を充分発揮でき
なかつたのが現状である。本発明者らは、多くの
半導体素子又は、積層構造的には接合（PN接合
やMIS構造）を有しており、素子の機能として接
合面の特性及び信頼性が素子の性能や信頼性を決
定するという考え方に基き、上記の諸点に鑑みて
の鋭意検討の結果、多結晶シリコン薄膜半導体素
子においてシリコン薄膜中に含有する水素原子(H)
量とシリコン薄膜表面の凹凸性及び特定のエツチ
ング液によるエツチング速度（エツチングレイ
ト）が素子の性能及信頼性を決定することを見出
した。 更に詳しくは、多結晶シリコン薄膜を素材とし
て電界効果薄膜トランジスタを形成するに際し
て、従来の多結晶シリコン薄膜は薄膜の表面凹凸
が大きかつたり不揃いであるため、素子の特性、
例えば実効キヤリアーモビリテイ（μeff）、ゲー
トリーク等による歩留り及び動作の経時変化各素
子のバラツキ等を低下又は悪化させていることを
見い出した。又、多結晶シリコン薄膜中にある範
囲の量のＨが含有されていること及びエツチング
速度がある値以下であることが、上記素子の特性
を実用上使用可能ならしめ、又各素子のバラツキ
を低減させて更に実用性が高められることを見出
した。又、多結晶薄膜の配向性及び結晶粒径（グ
レインサイズ）が、上述した様な各種の特性をよ
り向上せしめることも合せて見出したものであ
る。 本発明の目的は、高性能の多結晶シリコン薄膜
半導体層を有する半導体素子を提供することを主
たる目的とする。 更には、基板上に形成される多結晶シリコン薄
膜半導体を用いて高性能で信頼性が高く、安定性
の高い電界効果薄膜トランジスタを提供すること
を目的とする。 又、別には、優れた多結晶シリコン薄膜半導体
層を用いた電界効果薄膜トランジスタを構成素子
とする大面積化半導体デバイスを提供することも
目的とする。 本発明の半導体素子は0.01〜3atomic％の水素
原子を含有し、表面凹凸性を示す凹凸の最大が実
質的に800Å以下であつて、弗酸（50vol％水溶
液）・硝酸（ｄ＝1.38、60vol％水溶液）・氷酢酸
から成り、それ等の混合比が１：３：６であるエ
ツチング液によるエツチング速度が20Å／sec以
下の特性を有する多結晶シリコン薄膜半導体層で
その主要部を構成した事を特徴とする。 この様なＨ含有量、表面凹凸性、エツチング特
性を有する多結晶シリコン薄膜を素材として作製
される半導体素子の一例としての電界効果薄膜ト
ランジスタ（FE−TFT）は、トランジスタ特性
（実効キヤリアーモビリテイ、スレシユホールド
電圧、ON／OFF比、gm等）が良好となり、連
続動作によるトランジスタ特性の経時変化もな
く、かつ素子の歩留り及びバラツキも著しく向上
させることが出来るためにLC，EL或はEC等を
利用した表示或いは画像デバイス等の走査回路や
駆動回路を安定して提供することが出来る。 本発明の多結晶シリコン薄膜を素材として作成
される半導体素子の一例としての電界効果型の薄
膜トランジスタ（TFT）は半導体層、電極層、
絶縁層を用いたトランジスタとして知れている。
即ち、半導体層に隣接したオーミツクなコンタク
トを持つたソース電極・ドレイン電極間に電圧を
印加し、そこを流れるチヤンネル電流を絶縁層を
介して設けたゲート電極にかけるバイアス電圧に
より変調される。 第１図にはこのようなTFTの典型的な基本構
造の一例が示される。絶縁性基板１０１上に設け
られた半導体層１０２上にソース電極１０３、ド
レイン電極１０４が接して設けてあり、これ等を
被覆する様に絶縁層１０５が設けられ、該絶縁層
１０５上にゲート電極１０６がある。 本発明に於ける第１図に示される構造を有する
TFTに於いては、半導体層１０２は、前述した
特性を有する多結晶シリコン薄膜で構成され、半
導体層１０２と２つの電極、即ち、ソース電極１
０３、ドレイン電極１０４の各々との間には、非
晶質シリコンで構成された第１のｎ＋層１０７、
第２のn+層１０８が設けられ、オーミツクコン
タクトを形成している。 絶縁層１０５はCVD（Chemical Vapour
Deposition）、LPCVD（Low Presure Chemical
Vapour Deposition）、又はPCVD（Plasma
Chemical Vapour Deposition）等で形成される
シリコンナイトライド、SiO2、Al2O3、等の材料
で構成される。 半導体層１０２を構成する多結晶シリコン薄膜
の作製に用いる反応性気体としては、シリコンを
構成原子とする物質である、例えば、モノシラン
（SiH4）、ジシラン（Si2H6）等が挙げられ、これ
等は必要に応じてH2、Ar、He等のガスで稀釈さ
れて用いることも出来る。 電界効果型TFTはゲート電極上にゲート絶縁
層がある型（下ゲート型）とゲート絶縁層上にゲ
ート電極がある型（上ゲート型）に分類され、他
方、ソース、ドレイン電極が絶縁層と半導体層の
界面にある型（Coplanar型）とソースドレイン
電極が絶縁層と半導体層の界面と対向した半導体
面上にある（stagger型）に分類され、各々の組
合せで４つの型があることがよく知られている。
第１図で示された構造は上ゲートCoplanar型電
界効果TFTと呼ばれる例を示したが、本発明に
係る電界効果TFTはこのいずれでもよいことは
勿論である。 本発明においては、半導体素子の主要部である
半導体層を構成する多結晶シリコン薄膜に含有す
るＨ量を0.01atomic％以上にすることによつて、
種々のトランジスタ特性を向上させることが出来
る。多結晶シリコン薄膜に含有されるＨは、主に
多結晶シリコンのグレインバウダリーに存在し、
Si−Ｈの形でSi原子と結合しているが、Si＝H2、
Si≡H3の如き結合形態のものや遊離水素も含ん
でいることが予想され、これ等の不安定な状態で
含有されている水素に起因して、その特性の経時
的変化が生じているものと思われるが、本発明者
らの多くの実験事実から3atomic％以下のＨ量に
おいては、トランジスタ特性の劣化、特に経時変
化を起させることは、ほとんどなく、安定してそ
の特性を維持し得ることが観察されている。即
ち、例えば3atomic％以上のＨ量では、上述のよ
うに連続的にトランジスタ動作を行つた場合、実
効キヤリアーモビリテイの減少が見られかつ出力
ドレイン電流が時間とともに減少し、スレシヨホ
ールド電圧が変化するという経時変化が観察され
た。本発明に於いてはＨ量は0.01〜3atomic％と
されるが、好適には0.05〜2atomic％最適には0.1
〜1atomic％程度とするのが望ましい。 本発明に於いて規定する多結晶シリコン薄膜中
に含まれている水素量の測定は、0.1atomic％以
上は通常化学分析で用いられている水素分析計
（Perkin Elmer社製Model−240型元素分析計）
により行つた。いずれも試料は５mgを分析計ホル
ダー中に装填して、水素重量を測定し、膜中に含
まれる水素量をatomic％で算出した。 0.1atomic％以下の微小量分析は二次イオン質
量分析計−SIMS−（Cameca社製Model IMS−
3f）により行つた。その分析法に於いては通常の
方法を跡襲した。即ち、チヤージアツプ防止のた
め薄膜上に200Å厚の金を蒸着し、一次イオンビ
ームのイオンエネルギーを8KeVとし、サンプル
電流５×10-10A、スポツトサイズ50μｍ径としエ
ツチング面積は250×250μｍとして、Si+に対する
H+イオンの検出強度比を求め水素含有量を
atomic％で算出した。 又、本発明に於いて、その目的を達成する為の
重要な要素として期定するエツチング特性に就て
は、種々の条件で作製した多結晶シリコン薄膜に
就て、その一部を利用して以下に記すエツチング
液を使用し、エツチング温度25℃でエツチングし
た場合のエツチング速度（エツチングレイト）を
測定し、他方、残部を用いて、第１図に示す様な
構造のFE−TFTを作製してトランジスタ特性を
測定し、エツチング速度と該トランジスタ特性と
の相関々係より決定されたものである。 エツチング液としては、通常電子工業用薬品と
して市販されている弗酸（50vol％水溶液）、硝酸
（ｄ＝1.38、60vol％水溶液）、及び氷酢酸の容量
比で１：３：６の混合液を用いた。 このエツチング液は、ρ＝0.3Ω・cmのシリコ
ンウエハーをエツチングした場合25℃で15Å／
secのエツチング速度を持つ、エツチング特性を
有していた。 本発明者等の多くの実験結果からすれば、多結
晶シリコン薄膜のエツチングレートは膜作成条件
により種々変り上記エツチング液では15Å／sec
〜80Å／secに亘つて変ることが判つた。エツチ
ングレートの異る種々な多結晶シリコン薄膜を半
導体層としてTFTを作成し、エツチングレート
との相関を調べたところ、TFT特性として好ま
しい膜のエツチングレートは20Å／sec以下のも
のであることを見出した。即ちエツチングレート
が20Å／secを越える多結晶シリコン薄膜でその
主要部を構成したTFTでは移動度は0.5cm2／Ｖ・
sec以下と小さく、かつ、TFTの経時変化が大き
い。 又、本発明の効果を示す為の多結晶シリコン薄
膜トランジスターの経時変化に関しては次のよう
な方法によつて行つた。 第２図に示す構成のTFTを作製しゲート２０
１にゲート電圧、VG＝40V、ソース２０３とド
レイン２０２間にドレイン電圧、VD＝40Vを印
加しソース２０３とドレイン間に流れるドレイン
電流IDをエレクトロメーター（Keithley 610Cエ
レクトロメーター）により測定しドレイン電流の
時間的変化を測定した。経時変化率は、500時間
の連続動作後のドレイン電流の変動量を初期ドレ
イン電流で割りそれを100倍し％表示で表わした。 TFTの閾値電圧VTHは、MOS FETで通常行わ
れているVD−√D曲線における直線部分を外挿し
横軸であるVD軸と交差した点によつて定義した。
経時変化前と後のVTHの変化も同時にしらべ、変
化量をボルトで表示した。 更に、多結晶シリコン薄膜の表面凹凸を最大が
800Å以下とすることによつて、この多結晶シリ
コン薄膜の表面にゲート用の絶縁層を形成した上
ゲート型電界効果トランジスタの場合のゲートリ
ークを著しく減少させることができる。ゲート用
絶縁層は通常トランジスタ特性の向上のために出
来るだけ薄くされるが、数百Å〜数千Åの範囲内
で形成されるため膜表面の凹凸が800Åを越える
場合には、実用上、ゲートリークを避ける範囲と
するのが困難である。更に又、800Åを越える凹
凸は、トランジスタ特性特に実効キヤリアーモビ
リテイを著しく減少させ、かつ経時変化も増加さ
せるものである。 これらの事実は、絶縁層を多結晶シリコン表面
をドリフトするキヤリアーが、凹凸の影響を強く
受けていることを示しており、トランジスタの特
性と安定性のために表面凹凸の低減が必須の条件
である。 本発明者等によれば多結晶シリコン薄膜の表面
の凹凸の最大が800Åを越えるものは、基板表面
近傍において結晶配向性が乏しいアモルアスや微
細結晶層が成長し、成長途中から膜成長方向が扇
状に拡がる結晶成長が起こり凹凸を増大させるこ
とが多くの膜断面写真から判明した。従つてこの
ような表面凹凸の最大が800Åを越える多結晶シ
リコン薄膜を半導体層に用いた下ゲート型のトラ
ンジスタ特性は、実効キヤリヤモビリテイが極め
て小さくトランジスタの連続動作の経時変化も大
きく実用上の使用特性が劣る。 本発明で開示される表面凹凸性をその凹凸の最
大の800Å以下に押えて形成される多結晶シリコ
ン薄膜は、基板界面から密な結晶成長が起り膜厚
方向での結晶性、配向性に著しい差違は見られな
いものであり、トランジスタ特性においても、良
好なものを与える。 多結晶シリコン薄膜の表面凹凸の最大を800Å
以下とすることが上又は下ゲート型のいずれにも
拘らず電界効果トランジスタにとつて望しく、最
適には、最大凹凸が500Å以下とされるのがよい。
本発明に於いてはこの表面凹凸の測定は、電界放
射型走査電子顕微鏡（JFSM−30型：日本電子社
製）により25KVの加速電子による多結晶薄膜シ
リコンの表面断面の10万倍像から求めた。形成さ
れる多結晶シリコン薄膜半導体層に含有されるＨ
量及びその凹凸性を前記の様に制限するには、
種々の方法において実現しうる。例えば、SiH4、
Si2H6等の水素化シリコンをグロー放電分解法
（GD）によつて析出させる方法、Siターゲツトを
用いH2を含むガス中でスパツタ（SD）する方
法、H2プラズマ雰囲気でSiを電子ビーム等を用
いて蒸着する（IP）方法超高真空度のH2雰囲気
下で蒸着する方法（HVD法）を始め、CVDや
LPCVD等で形成された多結晶シリコン膜をH2プ
ラズマ処理する方法等々の特定の条件下によつて
実現されうる。本発明で特記すべきことは、GD
法やSP法、IP法及びHVD法によつて形成された
多結晶シリコン薄膜半導体層によると、本発明で
開示されるように350℃〜450℃という低温におい
てもＨ量及び表面凹凸の制限を守る限り、例えば
CVDやLPCVDで高温（600℃以上）の下で作製
されH2プラズマアニールした従来知られている
多結晶シリコン膜と遜色のないトランジスタ特性
を与え、かつそれ以上の安定性及信頼性を与える
ものであり、本発明の有用性を端的に表わしてい
る。 更に、多結晶シリコン薄膜のＨ量及び表面凹凸
性を満足しかつ（220）配向が強くなるにつれて、
トランジスタ特性特に実効キヤリアモビリテイの
更に向上することが認められ、又連続動作時の経
時変化に大きく影響する。 多結晶シリコン薄膜の結晶性、配向性には、膜
作成法、膜作成条件によつて種々のものが得られ
ることが知られている。 本発明に於いては配向性を調べる方法としては
Ｘ線回折、電子線回折をあわせて行つた。 作成した各多結晶シリコン膜のＸ線回折強度を
Rigaku電機製Ｘ線デイフラクトメーター（銅管
球、35KV、10ｍＡ）により測定し、比較を行つ
た。回折角2θは20゜〜65゜まで変化させて（111）、
（220）、（311）の回折ピークを検出してその回折
強度より求めた。 又電子線回折強度を日本電子社製JEM−100V
により測定し同様に各回折強度を求めた。
ASTMカード（No.27−1977）によれば、配向の
全くない多結晶シリコンの場合回折強度の大きい
面（ｈ、ｋ、１）表示で（111）：（220）：（331）＝
100：55：30で（220）だけ取り出してみると全回
折強度に対する比、即ち （220）の回折強度／（総回折強度）は約
（55／250）×100＝22（％）である。 この値を基準にしてこの値の大きな（220）配
向性の良いもの特に30％以上の値をもつものが、
更に良好なトランジスタ特性を示し30％未満にお
いては経時変化が大きくなり好しくない。 又更に、多結晶シリコン薄膜のＨ量及表面凹凸
性を満足しかつ平均結晶粒径（平均的グレインサ
イズ）が大きくなるにつれてトランジスタ特性特
に実効キヤリアモビリテイの向上することが認め
られた。平均的グレインサイズの値は、上述のＸ
線回折パターンの（220）ピークの半値巾から通
常の用いられているScherrer法によつて求めた。
平均的グレインサイズが、200Å以上で特に実効
キヤリアモビリテイが向上する。特に最適には、
300Å以上が望ましい。グレインサイズ（結晶粒
径）は、膜厚の違いによつて成長度合の差があら
われて、その大きさが異なる場合が多い。多結晶
シリコン薄膜の作製方法や作製条件によつてこの
膜厚によるグレインサイズの差の程度も異なる。
従つて各作製法によつて、適宜膜厚が定められ
る。 本発明において、開示されるように、特に水素
化シリコン化合物のガスのグロー法電分解法
（AD法）、H2雰囲気でのシリコンのスパツタリン
グ法（SP法）、イオンプレーテイング法（IP法）、
超高真空蒸着法（HVD法）においては、基板表
面温度が500℃以下（約350〜500℃の範囲）で本
発明の目的に合致しうる多結晶シリコン薄膜の形
成が可能である。この事実は、大面積のデバイス
用の大面積にわたる駆動回路や走査回路の作製に
おいて、基板の均一加熱や安価な大面積基板材料
という点で有利であるだけでなく、透過型の表示
素子用の基板や基板側入射型の光電変換受光素子
の場合等画像デバイスの応用において透光性のガ
ラス基板が多く望まれており、この要求に答えう
るものとして重要である。 従つて、本発明によれば従来技術に較べて、低
温度領域をも実施することが出来る為に、従来法
で使用されている高融点ガラス、硬ガラス等の耐
熱性ガラス、耐熱性セラミツクス、サフアイヤ、
スピネル、シリコンウエーハー等の他に、一般の
低融点ガラス、耐熱性プラスチツクス、等も使用
され得る。 ガラス基板としては、軟化点温度が630℃の並
ガラス、軟化点が780℃の普通硬質ガラス、軟化
点温度が820℃の超硬質ガラス（JIS1級超硬質ガ
ラス）、等が考えられる。 本発明の製法に於てはいずれの基板を用いても
基板温度が軟化点より低く押えられるため、基板
をそこなうことなく、膜を作成できる利点があ
る。 本発明の実施例に於いては基板ガラスとして軟
化点の低い並ガラス（ソーダガラス）のうち主と
してコーニング＃7059ガラスを用いたが、軟化点
が1500℃の石英ガラス等を基板としても可能であ
る。しかし、実用上からは並ガラスを用いること
は安価で大面積にわたつて薄膜トランジスター
TFTを作製する上で有利である。 以下に、本発明を更に詳細に説明するために多
結晶シリコン薄膜の形成からTFTの作製プロセ
スとTFT動作結果について実施例によつて具体
的に説明する。 実施例 １ 本実施例は多結晶シリコン薄膜を基板上に形成
しTFTを作成したもので第３図に示した装置を
用いたものである。基板３００はコーニング
＃7059ガラスを用いた。 先ず、基板３００を洗浄した後、（HF＋HNO3
＋CH3COOH）の混合液でその表面を軽くエツ
チングし、乾燥した後、ペルジヤー真空堆積室３
０１内のアノード側においた基板加熱ホルダー３
０２に装着した。 その後ペルジヤー３０１を拡散ポンプ３０９で
バツクグラント真空度２×10-6Torr以下まで排
気を行つた。この時、この真空度が低いと反応性
ガスが有効に膜析出して働かないばかりか膜中に
Ｏ、Ｎが混入し、著しく膜の抵抗を変化させる。
次に基板温度Tsを上げて基板３００の温度を500
℃に保持した（基板温度は熱電対３０３で監視す
る。）。次に、H2ガスをマスクローコントローラ
ー３０６で制御し乍らベルジヤー３０１内に導入
して基板３００表面をクリーニングした後、反応
性気体を導入する様にした。基板温度Tsは450℃
に設定した。 本実施例に於ては導入する反応性気体としては
取扱いの容易なH2ガスで1Vol％に稀釈したSiH4
ガス（SiH4(1)／H2と略記する）を用いた。ガス
流量は50SCCMになる様にマスフローコントロー
ラー３０４でコントロールして導入した。ペルジ
ヤー３０１内の圧力はペルジヤー３０１の排気側
の圧力調整バルブ３１０を調節し、絶対圧力計３
１２を用いて0.01Torrの圧力に設定した。ペル
ジヤー３０１内の圧力が安定した後、カソード電
極３１３に13.56MHzの高周波電界を電源３１４
によつて加え、グロー放電を開始させた。このと
きの電圧は0.5KV、電流は48ｍＡ、RF放電パワ
ーは10Wであつた。形成された膜の膜厚は5000Å
でその均一性は円形リング型吹き出し口を用いた
場合には120×120mmの基板の大きさに対して±10
％内に収つていた。 形成された膜中の水素量は0.5atomic％であつ
た。又、表面凹凸性は200Åであり、前記したエ
ツチング液でのエツチングレートは15Å／secで、
ρ＝0.3Ωcmの値を有するシリコンウエーハーの
エツチングレートと同じであつた。 又、Ｘ線回折のデータより、上記薄膜の配向特
性を調べたところ、90％（＝Ｉ（220）／Itotal×
100）であり、平均結晶粒径は900Åであつた。 次にこの膜を素材として第４図に概略を示すプ
ロセスに従つてTFTを作成した。工程(a)に示す
ようにガラス基板３００上に上記の様にして形成
した多結晶シリコン膜４０１を析出した後、水素
ガスで100vol ppmに希釈されたPH3ガス（PH3
（100ppm）／H2と略記する）をH2で10vol％に希
釈されたSiH4（SiH4(10)／H2と略記する）ガスに
対して、mol比にして５×10-3の割合でベルジヤ
ー３０１内に流入させ、ベルジヤー３０１内の圧
力を0.12Torrに調整してグロー放電を行いＰの
ドープされたｎ＋層４０２を500Åの厚さに形成
した〔工程(b)〕。次に工程(c)のようにフオトエツ
チングによりｎ＋層４０２をソース電極４０３の
領域、ドレイン電極４０４の領域をのぞいて除去
した。次にゲート絶縁膜を形成すべくベルジヤー
３０１内に再び上記の基板が、アノード側の加熱
ホルダー３０２に装置された。多結晶シリコンを
作製する場合と同様にベルジヤー３０１が排気さ
れ、基板温度Tsを250℃としてNH3ガスを
20SCCM、SiH4(10)／H2ガスを5SCCM導入してグ
ロー放電を生起させてSiNH膜４０５を2500Åの
厚さに堆積させた。 次にフオトエツチング工程によりソース電極４
０３、ドレイン電極４０４用のコンタクトホール
４０６−１，４０６−２をあけ、その後で、
SiNH膜４０５全面にAlを蒸着して電極膜４０７
を形成した後、ホトエツチング工程によりAl電
極膜４０７を加工してソース電極用取出し電極４
０８、ドレイン電極用取出し電極４０９及びゲー
ト電極４１０を形成した。この後、H2雰囲気中
で250℃の熱処理を行つた。以上の条件とプロセ
スに従つて形成されたTFT（チヤンネル長Ｌ＝
10μ、チヤンネル幅Ｗ＝500μ）は安定で良好な特
性を示した。 このようにして試作したTFTの特性の一例VD
−ID曲線を図７に示した（但し、図に於いてVDは
ドレイン電圧、VGはゲント電圧、IDはドレイン電
流）。VG＝20VでID＝2.5×10-4A、VG＝0VでID＝
１×10-7(A)で、かつ閾値電圧は1.5Vであつた。ま
た通常、MOS−TFTデバイスで行われているVG
−√D曲線の直線部から求めた。実効移動度
（μeff）は8.5cm2／Ｖ・secであり良好なトランジ
スタ特性を有するTFTが得られた。このTFTの
安定性を調べるためゲートにDC電圧でVG＝40V
を印加し続けIDの変を500時間に亘り連続測定を
行つた。その結果IDの変化は殆んどなく±0.1％
以内であつた。かつTFTの経時変化前後の閾値
電圧の変化△VTHもなくTFTの安定性は極めて良
かつた。また斯様な経時変化後のTFT特性、VD
−ID、VG−ID等を測定したところ、経時変化測定
前と変らずμeffも8.5cm2／Ｖ・secと同一であつ
た。 本実施例で示された如く、多結晶シリコン膜の
水素量が0.5at％、表面凹凸の最大が200Å、エツ
チングレート５Å／sec、配向性が90％、平均結
晶粒径が900Åなる特性を有する多結晶シリコン
薄膜でその主要部を構成したTFTは高性能を示
すことが示された。 実施例 ２ 実施例１と同様の手順によつてRFパワー
（Po）50W、SiH4(1)／H2流量50SCCM、グロー
放電圧力（Pr）0.05Torrの条件でバイコールガ
ラス基板上に多結晶シリコン膜を作成した。基板
温度（Ts）は250℃〜700℃に亘つて50℃おきに
セツトし膜厚が0.5μ厚になるように作成し、各々
の多結晶シリコン膜の水素量、表面凹凸、エツチ
ングレート及び実施例１と同様の方法によつて各
膜を用いて作成したTFTの実効移動度μeffを第
１表に示した。 第１表から判るように水素量は3atomic％を越
えるもの又は0.01atomic％未満のものは実効移動
度が１cm2／Ｖ・sec以下であり、又、表面凹凸性
を示す最大凹凸が、400Å以上で且つエツチング
レートが20Å／secを越える試料は実効移動度が
１cm2／Ｖ・sec以下であつて、いずれも実用上劣
ることが示された。 更に、Ts＝700℃の試料は、表面凹凸の最大は
250Åと小さくかつエツチングレートも15Å／sec
とシリコンウエハーのエツチングレートと同等で
あるが水素量が0.01％未満のため実効移動度μeff
は0.25cm2／Ｖ・secと小さく、これも実用上劣る
ことが示された。
【表】
上記の試料に於いては多結晶シリコン薄膜中の
水素量の増加するに従つて大きな表面凹凸を有す
る膜を用いた場合を示したが本発明との比較の為
に水素量が3atomic％以下であるが表面凹凸が大
きい場合、或いはエツチングレートが大きい場合
には、これも又実用上劣ることが以下の例から示
された。 実施例１と同様の手順によつてコーニング7059
ガラス基板上にTs＝450℃、SiH4(1)／H2ガス流
量50sccμ、Po＝100V、Pr＝0.2Torrの条件下で
膜厚が0.5μになるように作成した膜（試料Ａ）及
びTs＝450℃、SiH4(1)／H2ガス流量50sccμ、Po
＝300W、Pr＝0.05Torrの条件下で作成した膜
（試料Ｂ）の各々について水素量、表面凹凸、エ
ツチングレートを求めた。また実施例１と同様の
方法によつて試料Ａ、Ｂの膜を用いてTFTを作
成し、実効移動度μeffを求めた。その結果を第２
表に示した。 試料Ａは水素量が3atomic％以下でエツチング
レートも比較的小さいが表面凹凸の最大は900Å
と大きく、又試料Ｂは水素量が3atomic％以下で
表面凹凸の最大も250Åと小さいにも拘らずエツ
チングレートは32Å／secと大きかつた。 Ａ、Ｂ試料の各々を用いて作製したTFTの実
効移動度μeffは実施例１で示した試料に比らべ極
端に小さいことが実証され、又特性の安定性も比
較的劣つていた。
水素量の増加するに従つて大きな表面凹凸を有す
る膜を用いた場合を示したが本発明との比較の為
に水素量が3atomic％以下であるが表面凹凸が大
きい場合、或いはエツチングレートが大きい場合
には、これも又実用上劣ることが以下の例から示
された。 実施例１と同様の手順によつてコーニング7059
ガラス基板上にTs＝450℃、SiH4(1)／H2ガス流
量50sccμ、Po＝100V、Pr＝0.2Torrの条件下で
膜厚が0.5μになるように作成した膜（試料Ａ）及
びTs＝450℃、SiH4(1)／H2ガス流量50sccμ、Po
＝300W、Pr＝0.05Torrの条件下で作成した膜
（試料Ｂ）の各々について水素量、表面凹凸、エ
ツチングレートを求めた。また実施例１と同様の
方法によつて試料Ａ、Ｂの膜を用いてTFTを作
成し、実効移動度μeffを求めた。その結果を第２
表に示した。 試料Ａは水素量が3atomic％以下でエツチング
レートも比較的小さいが表面凹凸の最大は900Å
と大きく、又試料Ｂは水素量が3atomic％以下で
表面凹凸の最大も250Åと小さいにも拘らずエツ
チングレートは32Å／secと大きかつた。 Ａ、Ｂ試料の各々を用いて作製したTFTの実
効移動度μeffは実施例１で示した試料に比らべ極
端に小さいことが実証され、又特性の安定性も比
較的劣つていた。
【表】
更に、比較の為に次の様にして作製した試料に
就ても測定を行つた。 実施例１と同様の手順によつてコーニング7059
ガラス基板上にTs＝450℃、To＝50W、Pr＝
0.05Torr SiH4(1)／H2ガス流量500sccMの条件で
膜厚が0.5μ厚になるようにして、多結晶シリコン
薄膜を作成した。この膜の水素量は2.7at％、表
面凹凸の最大が300Å、エツチングレートは18
Å／sec、配向性が30％、平均結晶粒径が300Åで
あつた。 また実施例１と同様の方法によつてTFTを作
成し実効移動度μeffを求めたところ0.35cm2／Ｖ・
secであつた。またTFTの経時変化に関してはID
の経時変化は2.4％で△VTHも0.5Vと安定性が充分
でないことが示された。 実施例 ３ 実施例１と同様に準備されたコーニング＃7059
ガラス基板５００を２×10-11Torrまで減圧され
る超高真空槽５０１内の基板ホルダー５０２に装
填し、真空槽５０１内の圧力が５×10-11Torr以
下の圧力になるまで減圧した後タンタルヒーター
５０３により基板温度を400℃に設定した。続い
て電子銃５０４を8KVの加速電圧で動作させ、
発射される電子ビームをシリコン蒸発体５０５に
照射させシリコン蒸発体を蒸発させ、続いてシヤ
ツター５０７を開き基板５００に膜厚0.5μ厚にな
るよう水晶振動子膜圧計５０６でコントロールし
て、多結晶シリコン膜を形成した。この時の蒸発
中の圧力は１×10-9Torr、蒸着速度は1.4Å／sec
であつた（試料３−１）。 他方、洗滌したコーニング7059ガラス基板を再
び基板ホルダー５０２に固設し、真空槽５０１内
の圧力が５×10-11Torr以下の圧力になるまで減
圧した後高純度水素ガス（99.9999％）をバリア
ブルリークバルブ５０８により真空槽５０１内に
導入し、槽内圧力を５×10-7Torrに設定した。
基板温度400℃に設定し、膜形成速度を1.4Å／
secになるようにコントロールし、0.5μ厚の多結
晶シリコン膜を形成した（試料３−２）。 試料３−１、３−２について、膜の一部を利用
して各々の水素量、表面凹凸、エツチングレー
ト、配向性、結晶粒径を測定し又、膜の残部を利
用して実施例１と同様の方法によつて作成した
TFTの各々に統て実効移動度μeffを測定した結
果を第３表に示した。 第３表からわかるように試料３−１、３−２と
もに表面凹凸、エツチングレート、配向性、結晶
粒径はほぼ同一値を示しているが、水素量が試料
３−１は0.01atomic％未満と少なく、試料３−２
では0.2atomic％含まれていた。この為に作製さ
れたTFTの実効移動度は１桁以上試料３−２は
試料３−３に比べ大きく、TFTの安定性も試料
３−２が良好でTFT用の半導体層として好まし
いことが判つた。
就ても測定を行つた。 実施例１と同様の手順によつてコーニング7059
ガラス基板上にTs＝450℃、To＝50W、Pr＝
0.05Torr SiH4(1)／H2ガス流量500sccMの条件で
膜厚が0.5μ厚になるようにして、多結晶シリコン
薄膜を作成した。この膜の水素量は2.7at％、表
面凹凸の最大が300Å、エツチングレートは18
Å／sec、配向性が30％、平均結晶粒径が300Åで
あつた。 また実施例１と同様の方法によつてTFTを作
成し実効移動度μeffを求めたところ0.35cm2／Ｖ・
secであつた。またTFTの経時変化に関してはID
の経時変化は2.4％で△VTHも0.5Vと安定性が充分
でないことが示された。 実施例 ３ 実施例１と同様に準備されたコーニング＃7059
ガラス基板５００を２×10-11Torrまで減圧され
る超高真空槽５０１内の基板ホルダー５０２に装
填し、真空槽５０１内の圧力が５×10-11Torr以
下の圧力になるまで減圧した後タンタルヒーター
５０３により基板温度を400℃に設定した。続い
て電子銃５０４を8KVの加速電圧で動作させ、
発射される電子ビームをシリコン蒸発体５０５に
照射させシリコン蒸発体を蒸発させ、続いてシヤ
ツター５０７を開き基板５００に膜厚0.5μ厚にな
るよう水晶振動子膜圧計５０６でコントロールし
て、多結晶シリコン膜を形成した。この時の蒸発
中の圧力は１×10-9Torr、蒸着速度は1.4Å／sec
であつた（試料３−１）。 他方、洗滌したコーニング7059ガラス基板を再
び基板ホルダー５０２に固設し、真空槽５０１内
の圧力が５×10-11Torr以下の圧力になるまで減
圧した後高純度水素ガス（99.9999％）をバリア
ブルリークバルブ５０８により真空槽５０１内に
導入し、槽内圧力を５×10-7Torrに設定した。
基板温度400℃に設定し、膜形成速度を1.4Å／
secになるようにコントロールし、0.5μ厚の多結
晶シリコン膜を形成した（試料３−２）。 試料３−１、３−２について、膜の一部を利用
して各々の水素量、表面凹凸、エツチングレー
ト、配向性、結晶粒径を測定し又、膜の残部を利
用して実施例１と同様の方法によつて作成した
TFTの各々に統て実効移動度μeffを測定した結
果を第３表に示した。 第３表からわかるように試料３−１、３−２と
もに表面凹凸、エツチングレート、配向性、結晶
粒径はほぼ同一値を示しているが、水素量が試料
３−１は0.01atomic％未満と少なく、試料３−２
では0.2atomic％含まれていた。この為に作製さ
れたTFTの実効移動度は１桁以上試料３−２は
試料３−３に比べ大きく、TFTの安定性も試料
３−２が良好でTFT用の半導体層として好まし
いことが判つた。
【表】
【表】
実施例 ４
本発明を第６図に示すイオンプレーテイング堆
積装置を用いて作製した多結晶シリコン薄膜半導
体層を用いて薄膜トランジスターのを形成した例
を以下に記す。 初めに減圧にしうる堆積室６０３内にnon−
doped多結晶シリコンのシリコン蒸発体６０６を
ボート６０７内に置き、コーニング＃7059基板を
支持体２１１−１，２１１−２に設置し、堆積室
内ベースプレツシヤーが約１×10-7Torrになる
まで排気した後、ガス導入管６０５を通じて純度
99.999％のH2ガスをPHが１×10-4Torrになる様
にして堆積室内に導入した。使用したガス導入管
は内径２mmで先のループ状の部分にガス吹き出し
口が２cm間隔で0.5mmの孔が開いているものを用
いた。 次に、高周波コイル６１０（直径５mm）に
13.56MHzの高周波を印加して出力を100Wに設定
して、コイル内部分に高周波プラズマ雰囲気を形
成した。 他方、支持体６１１−１，６１１−２は回転さ
せながら、加熱装置６１２を動作状態にして約
450℃に加熱しておいた。 次に、蒸発体６０６にエレクトロンガン６０８
より照射し、加熱したシリコン粒子を飛翔させ
た。このときのエレクトロンガンのパワーは約
0.5KWであつた。 この様にして50分間で5000Åの多結晶シリコン
薄膜が形成された。 この薄膜を用いて前記の実施例と同様なプロセ
スで薄膜トランジスターを作製した。第４表に本
実施例における膜中に含まれる水素量、表面凹凸
及び膜のエツチング速度、作製した薄膜トランジ
スタの実効移動度μeffを示した。同時に水素分圧
PH2が４×10-4Torrの場合と水素を導入しないで
膜を形成した場合についての結果も併せて示し
た。
積装置を用いて作製した多結晶シリコン薄膜半導
体層を用いて薄膜トランジスターのを形成した例
を以下に記す。 初めに減圧にしうる堆積室６０３内にnon−
doped多結晶シリコンのシリコン蒸発体６０６を
ボート６０７内に置き、コーニング＃7059基板を
支持体２１１−１，２１１−２に設置し、堆積室
内ベースプレツシヤーが約１×10-7Torrになる
まで排気した後、ガス導入管６０５を通じて純度
99.999％のH2ガスをPHが１×10-4Torrになる様
にして堆積室内に導入した。使用したガス導入管
は内径２mmで先のループ状の部分にガス吹き出し
口が２cm間隔で0.5mmの孔が開いているものを用
いた。 次に、高周波コイル６１０（直径５mm）に
13.56MHzの高周波を印加して出力を100Wに設定
して、コイル内部分に高周波プラズマ雰囲気を形
成した。 他方、支持体６１１−１，６１１−２は回転さ
せながら、加熱装置６１２を動作状態にして約
450℃に加熱しておいた。 次に、蒸発体６０６にエレクトロンガン６０８
より照射し、加熱したシリコン粒子を飛翔させ
た。このときのエレクトロンガンのパワーは約
0.5KWであつた。 この様にして50分間で5000Åの多結晶シリコン
薄膜が形成された。 この薄膜を用いて前記の実施例と同様なプロセ
スで薄膜トランジスターを作製した。第４表に本
実施例における膜中に含まれる水素量、表面凹凸
及び膜のエツチング速度、作製した薄膜トランジ
スタの実効移動度μeffを示した。同時に水素分圧
PH2が４×10-4Torrの場合と水素を導入しないで
膜を形成した場合についての結果も併せて示し
た。
【表】
２×10-4Torrの水素分圧PH2で形成した膜（試
料４−３）を用いて作製したトランジスタではド
レイン電圧VD、ゲート電圧VGを40Vで連続印加
後のIDの経時変化が全くなく、移動度μeffも2.4と
大きく、良好なトランジスタ特性を示した。それ
に対し、水素量の多い場合は経時変化が大きく、
水素の少ない場合は移動度が小さいという結果を
得た。 実施例 ５ 実施例１と同様に準備された同等のコーニング
＃7059ガラス基板３００をベルジヤー３０１内の
上部アノード側の基板加熱ホルダー３０２に密着
して固定し、下部カソード３１３の電極板上に基
板と対向するように多結晶シリコン板（図示され
ない：純度99.99％）を静置した。ベルジヤー３
０１を拡散ポンプ３０９で真空状態とし、２×
10-6Torrまで排気し、基板加熱ホルダー３０２
を加熱して基板３００の表面温度を350℃に保つ
た。 続いて高純度水素ガスをマスフローメーター３
０８によつて0.5SCCMベルジヤー内に導入し、
更にArガスをマスフローメーター３０７によつ
て10SCCMの流量でベルジヤー３０１内に導入し
メインバルブ３１０を絞つてベルジヤー内圧を
0.005Torrに設定した。 ベルジヤー内圧が安定してから、下部カソード
電極３１３に13.56MHzの高周波電源３１４によ
つて、2.0KV印加してカソード３１２上の多結晶
シリコン板とアノード（基板加熱ホルダー）３０
２間にグロー放電を放電パワー200Wで生起させ
た。 この条件での膜成長速度は0.3Å／secで７時間
成長させて約0.5μ厚の膜を形成した。 斯様に形成した多結晶シリコン膜中に含まれる
水素量は1.2atomic％、シリコン膜表面の凹凸の
最大は約300Åでエツチングレートは18Å／secで
あつた。 続いて上記膜の一部を利用して実施例１と同様
の工程によつてTFTを作製した。この素子の実
効移動度μeffは1.2cm2／ｖ・secであり、VG＝VD＝
40Vの条件でID、Vthの変化を測定したところ500
時間でIDは0.2％であり、Vthの変化は認められな
く、安定性は良好であつた。 上記の試料との比較の為に以下の試料を作製し
て同様の測定を行つた。 実施例１と同様に準備された同等のコーニング
7059ガラス基板３００をベルジヤー３０１内の上
部アノード側の基板加熱ホルダー３０２に密着し
て固定し、下部カソード３１３の電極板上に基板
と対向するように多結晶シリコン板（図示されな
い：99.99％）を静置した。ベルジヤー３０１を
拡散ポンプ３０９で真空状態とし、２×
10-6Torrまで排気し、基板加熱ホルダー３０２
を加熱して基板３００の表面温度を350℃に保つ
た。続いて高純度H2ガスをマスフローメーター
３０８によつて2SCCMベルジヤー内に導入し、
更にArガスをマスフローメーター３０７によつ
て10SCCMの流量でベルジヤー３０１内に導入
し、メインバルブ３０１を絞つてベルジヤー内圧
を0.05Torrに設定した。 ベルジヤー内圧が安定してから、下部カソード
電極３１３に13.56MHzの高周波電源３１４によ
つて、2.6KV印加してカソード上の結晶シリコン
板３１２とアノード（基板加熱ホルダー）３０２
間にグロー放電を生起させた。この際のRF放電
パワー（進行波−反射波）は、300Wであつた。
この条件でのシリコン膜の成長速度は0.5Å／sec
であり、３時間成長させて約0.54μ膜厚の膜を形
成した。 多結晶シリコン薄膜中に含有するＨ量は
8.5atomic％、膜表面性を示す最大凹凸は約500
Å、エツチングレートは35Å／secであつた。 続いて実施例１と同様の工程（(a)〜(g)）によつ
てTFTを作製した。 この素子の実効モビリテイーμeffは、0.2cm2／
ｖ・secであり、VG＝40V、VD＝40Vの条件でID
及びVthの変化を測定したところ、500時間でIDは
12％減少し、△Vthは3VであつてTFTの安定性
は極めて乏しかつた。
料４−３）を用いて作製したトランジスタではド
レイン電圧VD、ゲート電圧VGを40Vで連続印加
後のIDの経時変化が全くなく、移動度μeffも2.4と
大きく、良好なトランジスタ特性を示した。それ
に対し、水素量の多い場合は経時変化が大きく、
水素の少ない場合は移動度が小さいという結果を
得た。 実施例 ５ 実施例１と同様に準備された同等のコーニング
＃7059ガラス基板３００をベルジヤー３０１内の
上部アノード側の基板加熱ホルダー３０２に密着
して固定し、下部カソード３１３の電極板上に基
板と対向するように多結晶シリコン板（図示され
ない：純度99.99％）を静置した。ベルジヤー３
０１を拡散ポンプ３０９で真空状態とし、２×
10-6Torrまで排気し、基板加熱ホルダー３０２
を加熱して基板３００の表面温度を350℃に保つ
た。 続いて高純度水素ガスをマスフローメーター３
０８によつて0.5SCCMベルジヤー内に導入し、
更にArガスをマスフローメーター３０７によつ
て10SCCMの流量でベルジヤー３０１内に導入し
メインバルブ３１０を絞つてベルジヤー内圧を
0.005Torrに設定した。 ベルジヤー内圧が安定してから、下部カソード
電極３１３に13.56MHzの高周波電源３１４によ
つて、2.0KV印加してカソード３１２上の多結晶
シリコン板とアノード（基板加熱ホルダー）３０
２間にグロー放電を放電パワー200Wで生起させ
た。 この条件での膜成長速度は0.3Å／secで７時間
成長させて約0.5μ厚の膜を形成した。 斯様に形成した多結晶シリコン膜中に含まれる
水素量は1.2atomic％、シリコン膜表面の凹凸の
最大は約300Åでエツチングレートは18Å／secで
あつた。 続いて上記膜の一部を利用して実施例１と同様
の工程によつてTFTを作製した。この素子の実
効移動度μeffは1.2cm2／ｖ・secであり、VG＝VD＝
40Vの条件でID、Vthの変化を測定したところ500
時間でIDは0.2％であり、Vthの変化は認められな
く、安定性は良好であつた。 上記の試料との比較の為に以下の試料を作製し
て同様の測定を行つた。 実施例１と同様に準備された同等のコーニング
7059ガラス基板３００をベルジヤー３０１内の上
部アノード側の基板加熱ホルダー３０２に密着し
て固定し、下部カソード３１３の電極板上に基板
と対向するように多結晶シリコン板（図示されな
い：99.99％）を静置した。ベルジヤー３０１を
拡散ポンプ３０９で真空状態とし、２×
10-6Torrまで排気し、基板加熱ホルダー３０２
を加熱して基板３００の表面温度を350℃に保つ
た。続いて高純度H2ガスをマスフローメーター
３０８によつて2SCCMベルジヤー内に導入し、
更にArガスをマスフローメーター３０７によつ
て10SCCMの流量でベルジヤー３０１内に導入
し、メインバルブ３０１を絞つてベルジヤー内圧
を0.05Torrに設定した。 ベルジヤー内圧が安定してから、下部カソード
電極３１３に13.56MHzの高周波電源３１４によ
つて、2.6KV印加してカソード上の結晶シリコン
板３１２とアノード（基板加熱ホルダー）３０２
間にグロー放電を生起させた。この際のRF放電
パワー（進行波−反射波）は、300Wであつた。
この条件でのシリコン膜の成長速度は0.5Å／sec
であり、３時間成長させて約0.54μ膜厚の膜を形
成した。 多結晶シリコン薄膜中に含有するＨ量は
8.5atomic％、膜表面性を示す最大凹凸は約500
Å、エツチングレートは35Å／secであつた。 続いて実施例１と同様の工程（(a)〜(g)）によつ
てTFTを作製した。 この素子の実効モビリテイーμeffは、0.2cm2／
ｖ・secであり、VG＝40V、VD＝40Vの条件でID
及びVthの変化を測定したところ、500時間でIDは
12％減少し、△Vthは3VであつてTFTの安定性
は極めて乏しかつた。
第１図は本発明の半導体素子の構造を説明する
為の模式的説明図、第２図は本発明の半導体素子
の特性を測定する為の回路を模式的に示した説明
図、第３図、第５図、第６図は各々本発明に係わ
る半導体膜作製装置の例を説明する為の模式的説
明図、第４図は本発明の半導体素子を作製する為
の工程を模式的に説明する為の工程図、第７図は
本発明の半導体素子のVD−ID特性の一例を示す説
明図である。 １０１……基板、１０２……薄膜半導体層、１
０３……ソース電極、１０４……ドレイン電極、
１０５……絶縁層、１０６……ゲート電極、１０
７，１０８……n+層。
為の模式的説明図、第２図は本発明の半導体素子
の特性を測定する為の回路を模式的に示した説明
図、第３図、第５図、第６図は各々本発明に係わ
る半導体膜作製装置の例を説明する為の模式的説
明図、第４図は本発明の半導体素子を作製する為
の工程を模式的に説明する為の工程図、第７図は
本発明の半導体素子のVD−ID特性の一例を示す説
明図である。 １０１……基板、１０２……薄膜半導体層、１
０３……ソース電極、１０４……ドレイン電極、
１０５……絶縁層、１０６……ゲート電極、１０
７，１０８……n+層。
Claims (1)
- 【特許請求の範囲】 １ 0.01〜3atomic％の水素原子を含有し、表面
凹凸の最大が実質的に800Å以下であつて、弗酸
（50vol％水溶液）・硝酸（ｄ＝1.38、60vol％水溶
液）・氷酢酸から成り、それ等の混合比が１：
３：６であるエツチング液によるエツチング速度
が20Å／sec以下の特性を有する多結晶シリコン
薄膜半導体層でその主要部を構成した事を特徴と
する半導体素子。 ２ 前記半導体層のＸ線回折パターン又は電子線
回折パターンによる（220）の回折強度の割合が
全回折強度に対して30％以上である特許請求の範
囲第１項に記載の半導体素子。 ３ 前記半導体層の平均結晶粒径が200Å以上で
ある特許請求の範囲第１項に記載の半導体素子。 ４ 前記半導体層がガラス製基板上に形成されて
いる特許請求の範囲第１項に記載の半導体素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56182652A JPS5884464A (ja) | 1981-11-13 | 1981-11-13 | 半導体素子 |
| DE19823241959 DE3241959A1 (de) | 1981-11-13 | 1982-11-12 | Halbleiterbauelement |
| US07/188,677 US4905072A (en) | 1981-11-13 | 1988-04-29 | Semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56182652A JPS5884464A (ja) | 1981-11-13 | 1981-11-13 | 半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5884464A JPS5884464A (ja) | 1983-05-20 |
| JPH021365B2 true JPH021365B2 (ja) | 1990-01-11 |
Family
ID=16122051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56182652A Granted JPS5884464A (ja) | 1981-11-13 | 1981-11-13 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5884464A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63307776A (ja) * | 1987-06-10 | 1988-12-15 | Hitachi Ltd | 薄膜半導体装置とその製造方法 |
| JPS63307431A (ja) * | 1987-06-10 | 1988-12-15 | Hitachi Ltd | 薄膜半導体表示装置 |
| US8106867B2 (en) | 1990-11-26 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US7154147B1 (en) | 1990-11-26 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5511329A (en) * | 1978-07-08 | 1980-01-26 | Shunpei Yamazaki | Semiconductor device |
| JPS5550663A (en) * | 1978-10-07 | 1980-04-12 | Shunpei Yamazaki | Semiconductor device and method of fabricating the same |
| JPS55151329A (en) * | 1979-05-14 | 1980-11-25 | Shunpei Yamazaki | Fabricating method of semiconductor device |
| JPS55154726A (en) * | 1979-05-22 | 1980-12-02 | Shunpei Yamazaki | Manufacture of semiconductor device |
| JPS56138929A (en) * | 1980-03-31 | 1981-10-29 | Canon Inc | Component solution for etching |
-
1981
- 1981-11-13 JP JP56182652A patent/JPS5884464A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5511329A (en) * | 1978-07-08 | 1980-01-26 | Shunpei Yamazaki | Semiconductor device |
| JPS5550663A (en) * | 1978-10-07 | 1980-04-12 | Shunpei Yamazaki | Semiconductor device and method of fabricating the same |
| JPS55151329A (en) * | 1979-05-14 | 1980-11-25 | Shunpei Yamazaki | Fabricating method of semiconductor device |
| JPS55154726A (en) * | 1979-05-22 | 1980-12-02 | Shunpei Yamazaki | Manufacture of semiconductor device |
| JPS56138929A (en) * | 1980-03-31 | 1981-10-29 | Canon Inc | Component solution for etching |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5884464A (ja) | 1983-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4814842A (en) | Thin film transistor utilizing hydrogenated polycrystalline silicon | |
| KR100469134B1 (ko) | 유도형플라즈마화학기상증착방법및그를이용하여생성된비정질실리콘박막트랜지스터 | |
| US5965904A (en) | Semiconductor device comprising silicon semiconductor layer | |
| TWI393191B (zh) | 低溫薄膜電晶體製程、裝置特性、和裝置穩定性改進 | |
| US4804640A (en) | Method of forming silicon and aluminum containing dielectric film and semiconductor device including said film | |
| JPH0620122B2 (ja) | 半導体素子 | |
| US4905072A (en) | Semiconductor element | |
| JPH0658966B2 (ja) | 半導体素子 | |
| JPH0794431A (ja) | アモルファス半導体用基板、該基板を有するアモルファス半導体基板、及び該アモルファス半導体基板の製造方法 | |
| JPH06326024A (ja) | 半導体基板の製造方法及び非晶質堆積膜の形成方法 | |
| Woo et al. | Polycrystalline silicon thin film transistors deposited at low substrate temperature by remote plasma chemical vapor deposition using SiF4/H2 | |
| JPH021367B2 (ja) | ||
| JPH04218928A (ja) | 薄膜半導体装置とその製造方法及びシリコン薄膜堆積法 | |
| JPH021365B2 (ja) | ||
| JPH1081968A (ja) | 非晶質シリコン膜の作製法 | |
| WO1998028463A1 (en) | Semiconducting devices and method of making thereof | |
| JPH0628313B2 (ja) | 半導体素子 | |
| JPH021366B2 (ja) | ||
| JP3130660B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100524874B1 (ko) | 비정질실리콘박막의결정화방법 | |
| JPH04318973A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS59124163A (ja) | 半導体素子 | |
| JPH05259458A (ja) | 半導体装置の製法 | |
| JP3387977B2 (ja) | 絶縁膜の作製方法 | |
| JPH0562913A (ja) | 堆積膜の成膜方法 |