JPS5884464A - 半導体素子 - Google Patents

半導体素子

Info

Publication number
JPS5884464A
JPS5884464A JP56182652A JP18265281A JPS5884464A JP S5884464 A JPS5884464 A JP S5884464A JP 56182652 A JP56182652 A JP 56182652A JP 18265281 A JP18265281 A JP 18265281A JP S5884464 A JPS5884464 A JP S5884464A
Authority
JP
Japan
Prior art keywords
film
silicon thin
thin film
polycrystalline silicon
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56182652A
Other languages
English (en)
Other versions
JPH021365B2 (ja
Inventor
Toshiyuki Komatsu
利行 小松
Yutaka Hirai
裕 平井
Katsumi Nakagawa
克己 中川
Yoshiyuki Osada
芳幸 長田
Tomoji Komata
小俣 智司
Takashi Nakagiri
孝志 中桐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP56182652A priority Critical patent/JPS5884464A/ja
Priority to DE19823241959 priority patent/DE3241959A1/de
Publication of JPS5884464A publication Critical patent/JPS5884464A/ja
Priority to US07/188,677 priority patent/US4905072A/en
Publication of JPH021365B2 publication Critical patent/JPH021365B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、電界効果薄膜トランジスタ等の半導体素子に
関し、更に詳しくは、動作特性、信頼性、及び安定性の
高い、多結晶シリ;ン薄膜半導体層でその主要部を構成
した半導体素子に関する。
最近、画像読取用としての、長尺化−次元フォトセンサ
や大面積化二次元フォトセンナ等の画像読取装置の走査
回路部、或いは液晶(LOと略記する)や、エレクトロ
クローミー材料(BOと略記する)或いはエレクトロル
ミネッセンス材料(BLと略記する)を利用した1倫表
示デバイスの駆動回路部を、これ等の大型化に伴って所
定の基板上に形成したシリコン薄膜を素材として形成す
ることが提案されている。
斯かるシリコン薄膜は、より高速化、より高機能化され
丸太型の画像読取装置や画像表示装置の実現から、非晶
質であるよりも多結晶であることが望まれている。その
理由の1つとして上記O如きの高速、高機能01!31
に装置の走査回路部子画像表示装置の駆動回路部を形成
する為の素材となるシリコン薄膜の実効キャリア移動度
(effect盃we carrier mobili
ty )、5effとしては、大きいことが要求される
が、通常の放電分解法で得られる非晶質シリコン薄膜に
おいては精#0.1a+f/V−see程度であり、か
つ、グー)KDO電圧を印加していくうちにドレイン電
流が減少しトランジスターOII値電圧が移動していく
などの経時変化が着しく、安定性に乏しいなどの欠点を
有している。
これに対して、多結晶シリコン薄膜は、実際に測定され
たデータからも非晶質シリコン薄膜に較べて、その実効
キャリア移動度μeff  が瘉かに大きく、理論的に
は現在得られている値よりも、#l!に大きな値の移動
度11effを有するものが作成され得る可能性を有し
ている。
丙午ら、従来種々の方法によって作製された多結晶シリ
コン薄膜を素材とし九素子或いはデバイスが、所望され
九特性及び信頼性を充分発揮でき壜かったのが現状であ
る。本発明者らは、多くの半導体素子又は、積層構造的
には接合(PN接合やMIS構造)を有しており、素子
の機能として接合面の特性及び信頼性が素子の性能や信
頼性を決定するという考え方に基き、上記0III点に
鎌みての鋭意検討の結果、多結晶シリコン薄膜半導体素
子においてシリコン薄膜中に含有する水素原子の)量と
シリコン薄膜表面の凹凸性及び特定のエツチング液によ
るエツチング速度(エツチングレイト)が素子の性能及
信頼性を決定することを見出した。
更に詳しくは、多結晶シリコン薄膜を素材として電界効
果薄膜トランジスタを形成するに際して、従来の多結晶
シリコン薄膜は薄膜の表面凹凸が大きかったり不揃いで
あるため、素子の特性、例えば実効キャリアーモビリテ
ィ(声eff )、ゲートリーク等による歩留り及び動
作の経時変化各素子のバラツキ等を低下又は悪化させて
いることを見い出した。又、多結晶シリコン薄膜中にあ
る範囲の量のHが含有されていること及びエツチング速
度がある値以下であることが、上記素子の特性を実用上
使用可能ならしめ、又各素子のバラツキを低減させて更
に実用性°が高められることを見出し九。又、多結品薄
IIO配向性及び結晶粒径(ダレインサイズ)が、上述
した様な各種の特性をより向上せしめることも合せて見
出したものである。
本発明の目的は、高性能の多結晶シリコン薄膜半導体層
を有する半導体素子を提供することを主たる目的とする
更には、基板上に形成される多結晶シリコン薄膜半導体
を用いて高性能で信頼性が高く、安定性の高い電界効果
薄膜トランジスタを提供することを目的とする。
又、別には、優れた多結晶シリコン薄膜半導体層を用い
た電界効果薄膜トランジスタを構成素子とする大面積化
半導体デバイスを提供することも目的とする。
A以下であって、弗酸(50マ0JPX*渉液)・硝酸
(d−1,38,60マol X水溶液)・水酸から成
り、それ等の混合比がl:3:6であるエツチング液に
よるエツチング速度が2QA/sec以下の特性を有す
る多結晶シリコン薄膜半導体層でその主要部を構成した
事を特徴とする。
この様なH含有量、表面凹凸性、エツチング特性を有す
る多結晶シリコン薄膜を素材としてによるトランジスタ
特性の経時変化もなく、かつ素子の歩留)及びバラツキ
も著しく向上させることが出来るためKLO,EL或は
BC等を利用した表示或いは画侭デバイス等の走査回路
中駆動回路を安定して提供することが出来る。
本発明の多結晶シリコン薄膜を素材として作型の 成される半導体素子の一例としての電界効す膜トランジ
スタ(TPT)は半導体層、電極層。
絶縁層を用い九トランジスタとして知られている。即ち
、半導体層に隣接し九オーξツクなコンタクトを持った
ソース電極・ドレイン電極間に電圧を印加し、そこを流
れるチャンネル電流を絶縁層を介して設けたゲート電極
にかけるバイアス電圧により変調される。
第1図にはこのようなTPTの典型的な基本構造の一例
が示される。絶縁性基板101上に設けられた半導体層
102上にソース電極103、)”レイン電極104が
接して設けてToり、これ等を被覆する様に絶縁層10
5が設けられ、該絶縁層105上にゲート電極106が
ある。
本発明に於ける第1図に示される構造を有するTPTに
於いては、半導体層102は、前述し九特性を有する多
結晶シリ;ン薄膜で構成され、半導体層102と2つの
電極、即ち、ソース電極103 、ドレイン電極104
の各々との間には、非晶質シリコンで構成された第1 
OnE;l@ 107、菖トを形成している。
絶縁層105はOV D (OhemicalVapo
urDeposition)、L P OVD (Lo
w Presure Ohemlca/Vapour 
Deposition )、又はP CV D (P/
asmaOhemicalVapour Deposi
tion)等で形成されるシリコンナイトライド、8f
0g−A−1ρ、9等の材料で構成される。
半導体層102を構成する多結晶シリコン薄膜の作製に
用いる反応性気体としては、シリコンを構成原子とする
物質である、例えば、モノシラン(81H4)t ジシ
ラン(S i、H,)等が挙げられ、これ等は必要に応
じてH,、Ar、He等のガスで一釈されて用いること
も出来る。
電界効果型TPTはゲート電極上にゲート絶縁層がある
型(下ゲー)It)とゲート絶縁層上にゲート電極があ
るm<上ゲート型)に分類され、他方、ソース、ドレイ
ン電極が絶縁層と半導体層の界面にある!l (0op
lanar II )とノースドレイン電極が絶縁層と
半導体層の界面と対向した半導体面上にある( sta
gger II ) K分類され、各々の組合せで4つ
の臘があることがよく知られでいる・第1図で示された
構造は上ゲー) Oop/anarll電界効果TPT
と呼ばれる例を示したが、本−明に係る電界効果TPT
はこのいずれでもよいことは勿論である。
本発明においては、半導体素子の主要部である半導体層
を構成する多結晶シリコン薄膜に含有するH量を0.0
1 st、に以上にすることによって、種々のトランジ
スタ特性を向上させるこ−に存在し、5i−Hの形で8
i原子と結合してい遊離水素も含んでいることが予想さ
れ、これ4不安定な状態で含有されている水素に超因し
て、その特性の経時的変化が生じているものと思われる
が、本発明者らの多°くの実験事実からaat%以tの
H量においては、トランジスタ特性の劣化、@に経時変
化を起させることは、はとんとなく、安定してその特性
を維持し得ることが観察されている。即ち、例えば31
t、に以上のH量では、上述のように連続的にトランジ
スタ動作を行り九場合、実効キャリアー毫ビ、リテイの
減少が見られかつ出力ドレイン電流が時間と、1に減少
し、スレショホールド電圧が変化すKは0,1〜1 s
t、に程度とするのが望ましい。
本発明に於いて規定する多結晶シリコン薄膜中に含まれ
ている水素量の測定は、0.1st、〜分析針)により
行つ九。いずれも試料は5mgを分析針ホルダー中に装
填して、水素重量を測定し、膜中に含まれる水素量をa
tornicにで算出した・ Q、IJlt、X以下の微小量分析は二次イオン質量分
析計−8IM8− (Oameca社iJModel 
II8−3f)により行った。その分析法に於いては通
常の々法を跡襲した。即ち、チャージアップ防止〇九ン
プル電流5 X 10−”A、スポットサイズ50am
掃としエツチング両種は250x250μmとして、8
i+に対する♂° イオンの検出強度比を求め水素含有
量をatomi c %で算出した。
又、零発15iK於いて、そO目的を達成する為0重畳
な要素として勘定するエツチング411kK就で社、種
々の条件で作製し九多結晶シリコン薄膜に就て、その一
部を利用して以下に記すエツチングレート用し、エツチ
ング温*2S℃でエツチングし良場合のエツチング適度
(エツテジスタ特性を一定し、エツチング適度と鋏トラ
ンジスタ特性との相関々係より決定されえ一〇である。
エツチング液としては、通常電子工業用部品として市販
されている弗酸(5Ovo IA* @ * )、硝酸
(d=1.38 、60vol−水溶液)、及び氷酢酸
O容量比で1:3:6の混合箪を用いた。
このエツチング液は、pxo、3Ω・aQシリ;ンクエ
ハーをエツチングし九場合25℃でXiム/ I@(I
 Oエツチング適度を持つ、エツテン1畳性を有してい
た。
本発明看等の多くの実験結果あらすれd1多結蟲シリコ
ン薄属のエツチングレートは膜作成条件によ)種々変)
上記エツチング液では15A/S・C〜80λ/see
にI′って変ることが判つk。
エツチングレートO異る種々な多結晶シリコンして好ま
しい膜Oエツチングレートは20A/’I・C以下のも
Oであることを見出し友。即ちエツチングレートが2O
A/seeを越える多結晶シリコン薄膜でそO主要St
−榔成しlF、TFTでは移wh度は0.5m/V’a
@e以下と小さく、かツ、TF′TIO経時変化が大き
い。
又、本発明の効果を示す為の多結晶シリコン薄膜トクン
ジスターの経時変化に関しては次のような方法によって
行った◇ 第2−に示す構造05テを作製しグー) 201にゲー
ト電圧、VQW40V、ツースgosとドレイエレクト
ロメーター(K・1thleF 61@Cエレクトaメ
ーター)Kよp量定しドレイン電流の時間的変化を測定
した。経時変化率は、500時間O違統動作後のドレイ
ン電流の変動量をaiaドレイン電流で―りそれをlO
O僑し一表示で#!わし−るVD −、/T’o il
i 111 Kおける直一部分を外挿し横軸であるvD
軸と交差しに点によりて定−し皮◎鰻時変化前と後(D
 VTM Of化も同時にしらぺ、以下とすることによ
って、この多醜晶シリコン薄属O表面にゲート用の絶縁
層を形属した上ゲート履電界効果ト2ンジスタO場合O
ゲートリークを着しく減少させることができる◎ゲート
層絶縁′履は通常ト2ンジ講り特性の向上の丸め凸は、
トランジスタ4I性善に実効キャリアーモビリティを著
しく減少させ、かつ経時変化も増加させるものでるる〇 これらO事実は、絶縁層を多結晶シリコン*函をドリフ
トするキャリアーが、凹凸の影響を強く受けていること
を示しており、トランジスタ特性と安定性の九めに表面
凹凸の低減が必須の条件である〇 において結晶配向性が乏しいアモルアスや微細結晶層が
成長し、成長途中から膜成長方向が扇状に拡がる結晶成
長が起こ9凹凸を増大させるコン薄膜を半導体層に用い
た下グー)liOト?ンジスタ特性は、実効キャリヤ・
そビリティが極めて小さくトランジスタの連続動作の経
時変化不党男″1″開不遁nる六N凹凸霞i1’ 80
0A以Fム− に押えて形成される多結晶シリコン薄膜は、基板昇藺か
ら密な結晶成長が起り膜厚方向でO結晶性、配向性に著
しい差違は見られな%/%40でhシ、トランジスタ特
性においても、嵐好なもとすることが上又は下グー)1
0いずれにも絢に於いてはこの表向凹凸の測定は、電界
放射履滝査電子顕微鏡(JP8M−30fi:日本電子
社顧)Kよ1)25KVの加速電子による多結晶薄膜シ
リコンのIIEI断面0断面0倚01形威される多結晶
シリコン薄膜半導体層に含有されるH量及びそor!B
凸性を前記O11に制限するには、種々の方法におーて
*llうるofllえSS気気下蒸着する方法(HVD
法)を始め、Gの中Wの等で形成され良多結晶シリコン
属を為プラズマII&鳳する方法勢々の特定O条件下形
成された多結晶シリコン薄膜中導体層によると、本実−
で霧水されるようK 3!0υ〜450℃という低温に
おiてもH量及び表面凹凸01m限を守る限り、例えば
G■中WΦで^温( 6OO℃以上)の下で作製され為
プフズiアニールし九従米知られている多結晶シリコン
膜と遜色のないトランジスタ特性を与え、かつそれ以上
O安定性及信頼性を与えるもOでTo)、本楯−O有用
性を端的に表わしているO 更に、多結晶シリコン薄1lOH量及び表mWJ凸性を
満足しかつ(22G)配向が強くなるにつれて、トラン
ジスタ411に41に実効午ヤリアモビリテイO更に向
上することが認められ、又違絖動作時の経時変化に大き
く影響する。
多結晶シリコン薄膜の結晶性、配向性には、膜作成法、
膜作成条件によって種々のもOが得られることが知られ
ている。
本発明に於いては配向性を調べる方法としてはxII闘
折、電子線回折をあわせて行った0作成し友各多結晶シ
リコン膜OXIIIim折強直をRJgaku電機ll
X電機llX線ディー2クトメーター 35に%r 、
 Ionム)によ)調定し、比較を行つえ。−折角2#
は20°〜65@まで変化させて(111) 、 (2
20) 、 (311) O回折ピークを検出して七の
WA折強度より求め九〇 又電子m−析強度を日本電子社刺J鵬(−100Vによ
夕測定し同1)K各回性強度を求め九〇A8ffMカー
ド( A 27−1977)によれば、配向O金〈な、
・仏参結晶シリコンの場合回折強度の大1に一画(ll
*に*五)衆示で(111) : (220) : (
311) − 1@0: ss : 3oで(22G)
だけ埴多出してみると食關折!II装置に対する比、即
ち (220) O回折強度/(線回折!1lll&)は約
(5M250) X 100 − 22 (54で6ゐ
0この値を基jlkKしてこO値O大きな(220)配
向おいては経時変化が大き(な夛好しくな%A6又−゛
に、多結晶シリコン薄膜OH量及表面凹凸性を―足しか
つ平均結晶粒*<平均的ダレインサイズ)が大きくなる
にりれてトランジスタ特性特に実効キャリアモビリティ
O向上することが臆められたoJFMl的グレインナイ
ズの値は、上述のXIHI折パターンの(220)ピー
クの半値中から通常OP@−られているSch・!Te
r法によって求め九。平均的ダレインサイズが、200
ムンサイズ(結晶粒II)は、膜厚O違いによって成長
度合O差があられれて、その大きさが異なる場合が多り
、多結晶シリコ・□ン薄膜の作製方法や作製条件によっ
てこO膜厚によるグレインサイズの差の祖度も異なる0
従って各作製法によって、適宜膜厚が定められる0 ては、基板表面温度が500υ以下(約350−sG。
℃ogmm!I )で本発明の目的に金款しうみ多結晶
シリコン薄膜の形成が可能で参る0こOSmは、大面積
のデバイス用の大面積にわたる11#−路中走査回路の
作11において、基板の均−加熱中安価な大面積基板材
料とめう点で有利でhhだけでなく、透過層の表示素子
用の基板中基板側入射臘の光電変換受光素子の場合等画
像デバイスの応用において透光性O′11ツス基板が多
く纏まれておシ、この要求に答えうるもOとして重畳で
ある。
従って、本発明によれば従来技暫に験べて、低温度領域
をも実施することが出来る為に、従来法で使用されてい
るII4融点ガ2ス、硬ガ2ス等の耐熱性ガラス、酎、
熱性セクイックス、ナ7アイヤ、スピネル、シリコンク
ニーパー等O倫に、一般O低融点ガラス、耐熱性プラス
チックス、等も使用され得る0 ガラス基板として杜、軟化点温度が630υO並ガラス
、軟化点が7801)O普通硬質ガラス、軟化A11度
*sgo’oos*質ガツx (JI81級超硬質ガラ
ス)、等が考えられる0 本実@O調法に於てはiずれOa板を用いても基11m
Rが軟化点よ〕低(押えられる丸め、基11Ltそこな
うことなく、膜を作成できる利点が6る〇 本発明のll麿例KIIkいて紘基板ガラスとして軟化
点の低い韮ガクス(ソーダガラス)Oうち主としてコー
ニングφ7059 #ラス音用いたが、軟化点が150
0υO石英ガラス等を基板としても可能である0しかし
、実用土からは並ガラスを以下に、本尭−を更KIPJ
IIKI!明する九めに多結晶シリコン薄膜の形成から
TFT O作展グ四セスとTFT m作艙果について実
施例によって具体的に説明する〇 実施例1゜ 本実施例は多結晶シリコン薄膜を基板上に形成しTFT
を作成し丸もので第3図に示し九装置を用いえものであ
るoiII@5ooaコーニン# ダ、70 $ 9ガラスを用いえ。
先ず、基板300を洗浄し丸後、0「◆田ノ。
+CH,CooH)0混合箪でその表両を軽くエツチン
グし、乾燥した後、ペルジャー真空堆積室301内のア
ノード側におい九基板加熱ホルダー302に装着した。
その後ペルジャー301を拡散ポンプ309でパックグ
ランド真空度2 X 10  Torr以下壕で排気を
行つ九〇この時、この真空度が低いと反応性ガスが有効
に膜析幽して働かないばかシか膜中にO,Nが混入し、
著しく膜O抵抗を変化させる。次に基板温度T$を上り
で基板30Gの温度を500℃に保持し九1(基板温度
線熱電対303で監視する0)。次に、鴇ガスを實スク
p−コント四−2−SO6で制御し乍らペルジャー30
1内に導入して基9300表面をクリーニングした後、
反応性気体を導入する様にした0基板温度T$は450
℃に設定した。
本実施例に於ては導入する反応性気体としては取扱いO
容易な烏ガスでIVojXK稀釈し九8iH,#ス(5
t)L(t)/Htと略記する)を用%Aえ。
ガス流量は508CCMKfiる様にマスフローコント
四−2−304でコント冑−ルして導入し丸。ペルジャ
ー301内の圧力はペルジャー3012)排気側の圧力
調整パルプ310を調節し、絶対圧力計312を用いて
α0ITorrの圧力に設定した。ペルジャー301内
の圧力が安電を開始させた。このときO電圧はQ、SK
Y、電流紘4g111A、RF放電パワーはIOWであ
つ輻形成された膜の膜厚は50GOAでその均一性は円
形リング型吹き出し口を用いた場合には120X120
−の基板の大きさに対して±10に内に収っていた。
形成された膜中O水素量はα5 ntomicXであつ
た。又、表面凹凸性は200^であシ、前記したエツチ
ング液でのエラチングレー) は1sA7鰭で、ρ=0
.3Ω国の値を有するシリコンウェーハーのエツチング
レートと同じであり工O又、X線回折のデータよシ、上
記薄膜の配向m性tesべたところ、90 % (= 
1 (zto)/1totalX100)でちゃ、平均
結晶粒径は900大であった。
次にこの膜を素材として第4図に概略を示すプロセスに
従ってTPTを作成し九〇工程(a) K示すようにガ
ラス基板30G上に上記の様にして形成した多結晶シリ
コン膜401を析出した後、水素ガスでl Q Q y
oj ppmに希釈されたP H3ガx (P Hs 
(100ppm) /Hzと略記する)をH!で10 
voj%に希釈され九8 iH,(S i&(10)&
と略記する)ガスに対して、mol比にして5×s 10  O1L&でペルジャー301内に流入させ、ペ
ルジャー301内の圧力を0.12 TorrK調整し
てグロー放電を行いPのドープされたn14層402を
500^O厚さに形成した〔工@(b))。
次に工程(e)のようにフォトエツチングによl nF
層402をソース電極403の領域、ドレイン電極40
4の領域をのぞいて除去した。次にゲート絶縁膜を形成
すべくペルジャー301内に再び上記の基板が、アノー
ド側の加熱ホルダー302に装置された。多結晶シリコ
ンを作製する場合と同様にペルジャー301が排気され
、基板温度T$を250℃としてNH,ガスを208C
CM。
SムHa(10)AXt  ガスを58CCM導入して
グロー放電を生起させて8!NH膜405を2500人
の厚さに堆積させた。
次にフォトエツチング工程によシノースミ極403、ド
レイン電極404用のコンタクトホール406−1.4
06−2をあけ、その後で、5iNH膜405全面にA
Iを蒸着して電極膜40フを形成した後、ホトエツチン
グ工程によlAj電極膜407を加工してソース電極用
亀山し電極408.ドレイン電極用取出し電極409及
びゲート電極410を形成した0この後、為雰囲気中で
250℃の熱処理を行ったO以上O条件とプレセスに従
って形成されたTPT(チャンネル長し=10μ、チャ
ンネル幅W=500声)は安定で良好な特性を示した。
このようKして試作したTPTの特性の一例VD−ID
IIIIIIt図7に示し九(但し、図に於いてVDは
ドレイン電圧、 VGはゲント電圧、 Inはドレイン
電流)oVG=20VでID=2.5XIOA。
Vo=OV −t’ID=IX10  (ム)で、かつ
閾値電圧あり嵐好なトランジスタ特性を有するTPTが
得られた。このTPTの安定性を調べる九めゲ−)KD
C電圧でVo=40Vを印加し続けIDの変を500時
間に亘シ連続測定を行った。その結果IDの変化は殆ん
どなく±0.1%以内であり九。
かつTPTの経時変化前後の閾値電圧の変化ΔVm %
なく:TFTの安定性は極めて良かった。
また斯様な経時変化後のTPT特性が−ID 。
■−ID畔を測定したとζろ、経時変化測定前と変らず
1lef fも8.5 cps”7AI−厩と同一であ
った。
チングレート5人/see配向性が90X、平均結晶粒
径が90OAなる特性を有する多結晶シリコン薄膜でそ
の主要部を構成したTFTd高性能を示すことが示され
丸。
実施例2 実施例1と同様の手順によりてl(Fパワー(Po)5
0 W 、 SiL (1)/Ht流量s o SCC
M eグルー放電圧力(Pr) 0.05Torrの条
件でバイコールガラス苓板上に多結晶シリコン膜を作成
した。基板温度(T8)は250℃〜700℃に亘って
50℃おきにセットし膜厚が0.5μ厚になるように作
成し、各々の多結晶シリコン膜の水累量1表面凹凸、エ
ツチングレート及び実施例1と同様の方法によって6膜
を用いて作成したTPTの実効移動度μeff  を第
1表に示した0第1表から判るように水素量3 atチ
を越える400Å以上で且つエツチングレートが20λ
7ti e eを越える試料は実効移動度が1 cPl
/V’aec以下250人と小さくかつエツチングレー
トも15 )Jaecとシリコンウェハーのエツチング
レートと同等であるが水素量が0.0196未満のため
実効移動度μeffは0.25 d/V−secと小さ
く、これも実用上方ることが示された。
第  1  表 上記の試料に於いては多結晶シリコン薄膜中の水素量の
増加するに従って大きな表面凹凸を有する膜を用いた場
合を示したが本発明との比較の為に水素量が3 atチ
以下であるが表面凹凸が大きい場合、或いはエツチング
レートが大きい場合には、これも又実用上方ることが以
下の例から示され九。
実施例1と同様の手順によってコーニング7059ガラ
ス基板上にTm電450℃。
5HL(1メ迅ガス流量505ecp @ Po=10
0VePr=0.2Torrの条件で膜厚が0.5 t
t Kなるように作成した膜(試料A)及びTs=45
0℃。
5iH4(1メルガス流t50 sccμt Po=3
00WtPr = 6.05 Torrの条件で作成し
た膜(試料B)の各々について水素量9表面凹凸、エツ
チングレートを求めた。また実施例1と同様の方法によ
って試料A、Bの膜を用いてTPTを作成し、実効移動
度μeffを求めた。その結果を第2表に示した。
も250λと小さいにも拘らずエツチングレートは32
λ/IN!eと大きかった。
A、’B試料の各々を用いて作製したTFvlrの実効
移動度μeffは実施例1で示し九試料に比らべ極端に
小さいことが実証され、又特性の安定性も比較的失って
いた。
第  2  表 更に、比較の為に次の様にして作製した試料に就ても測
定を行った。
実施例1と同様の手順によってコーニング7059ガラ
ス基板上にTa=450℃* To−50%Pr −0
,05Torr Sin、ぴ1.)/H,ガス流量50
0sccNの条件で膜厚が0.5μ厚になるようにして
、多結2.7at%、N面凹r!”y、z)Z 300
人、エッチ/グレートは18λ/8・C9配向性が30
−9平均結晶粒径が300五であり九〇 また実施例1と同様の方法によりてTFTを作成し実効
移動度μoffを求め九ところ0.35cMy −B 
6 Cであった。またTPTの経時変化に関L テハI
oO経時変化U 2.4 fb テΔuraも0.5■
と安定性が充分でないことが示されたO実施例1と同様
に準備されたコー二ンWossガラス基@ sooを2
 X 10”” Torr iで減圧される超高真空槽
501内の基板ホルダー502 K装填し、真空槽50
1内の圧力が5 X IQ”” Torr以下O圧力に
なるまで減圧し先後タンタルヒーター503 Kよ〉基
板温度を400℃に設定した0続いて電子銃504をg
xvo加速電圧で動作させ、発射される電子ビームをシ
リコン蒸発体508 K照射させシリコン蒸発体を蒸発
させ、続いてシー? ’) I −507を開き基板5
00Km[厚■〕厚にtkゐよう水晶振動子膜圧計50
6でコントロールして、多結晶シリコン属を形成し九〇
この時の蒸着中の圧力はI X 10”’、 Torr
%N1m速度#i1.4ム/酪?であった(試料3−1
)。
他方、洗滌したコーニング7059ガ2ス基板を再U基
11*kl−502KII設し、真空ill Sol内
O内力圧力11 X 10−1” Torr以下の圧力
Ktkるまで減圧し九後高純度水素ガス(99,999
9’ll)をパダアプルリークパルプ508により真空
* 501内に導入し、槽内圧力を5 X 1G−’T
orr K設定し九〇基板温度を400℃に設定し%膜
形成速度を14λ/ sec Kなるようにコントロー
ルし、0.5μ厚の多結晶シリコン膜を形成し九(試料
3 2)。
試料3−1.3−2について、膜の一部を利用して各々
の水素量、表ml!l凸、エツチングレート、配向性、
結晶粒径を測定し叉、膜の残部を利用して実施例1と同
様の方法によって作成したTPTの各々に統で実効移動
度μefftllll定した結果を第3表に示し九。
第3表かられかるように試料3−1.3−2と−に表面
凹凸、エツチングレート、配向性、結晶粒径はほぼ同一
値を示しているが、水素量が試料3−1は0.01at
−未満と少なく、試料3−2では0.2at−含まれて
い九〇この為に作製され九TPTの実効移動度は1桁以
上試料3−2は試料3−3に比べ太き(、TPTの安定
・1性も試料3−2が良好でTPT用の半導体層と+J
、(て好ましいことが判った0 第   3   表 実施例4 □本発明を第#IIK示すイオンブレーティング堆積装
置を用いて作製しえ多°結晶シリコン薄膜半導体層を用
いて薄膜ト2ンジスターOVt彫威した例を以下に記す
初めに滅正にしうる堆積nil @03内Kn6n−t
lo%ti多結晶シリコンのシリコン蒸発体606をボ
ート6Gγ内に置き、コーニングφ7059基板を支持
体211−1 、 !11−4 K設置し、堆積室内を
ベースプレッシャーが約1×10ierrKするまで排
気内に導入した。使用しえガス導入管状内l12■で先
のループ状の部分にガス吹き出し口が2cm間隔でα5
−の孔が開いているものを用いた。
次に、高周波コイル−11) (直径S■)Kl&B・
鼠−の高周波を印加して出力をxoowlIc設定して
、コイル内部分に高馬液グッズマ雰囲気を形成し友。
他方、支持体・11−1 、611−4は回転させなが
ら、加熱装置612を動作状mにして# 410@cに
加熱しておいた。
次に、蒸発体606にエレクトロンガン608よ)照射
し、加熱したシリコン粒子を飛翔させ九とのときのエレ
クトロンガンOパワーは約4L關Wでありえ。
この様にしてSO分間で5oooムの多結晶シリコン薄
膜が形成された。
この薄膜を用いて前記の実施例と同様なプロセスで薄膜
トランジスターを作製し良。第4表に本実施例における
膜中に含まれる水素量2表面凹凸及び膜のエツチング速
IK1作製し良薄膜トないで膜を形成した場合について
の結果も併せ第4IIlj 2X10  Torr O水嵩分圧P−で形成、・し九
−属(試料4−3)を用いて作製しえトランジスタz4
と大きく、巌好なトランジスタ譬性を示した。それに対
し、水素量O多い場合は経時変化が大惠<、水素の少な
い場合紘移動度が小さ−という結果を得た。
実施例5 実施例1と同様Kjl!備されたPl咎のコーニン着 グA7059ガラス基板300をペルジャー301内O
上部アノード偵′の基板加熱ホルダー302に密着して
同定し、下部カソードsrs o電@板上に基板と対向
するように多結晶シリコン板(図示されない:純11j
 IIL9111りを静置し九。ペルジャー畠・lを拡
散ポンプ309で真空状態とし、2×1・Torr t
で排気し、基板加熱ホルダー netを加熱して基板5
ooop画温度をsso’c K保つえ。
続いて高純度水素ガスをマスフローメーター308によ
ってa58ccMべ□ルジャー内に導入し。
更にムrガスをマスプローメーター367 Kよって1
@EICCM の流量でペルジャー301内に導入しメ
インパルプ31Oを絞ってペルジャー内圧を亀o@5T
orr に設定し丸。
ペルジャー内圧が安定してから、下部★ノード電極31
3 K 1龜SgM]Ehの高周波電源314によって
、 !OKV印加してカソードsl−上の多結晶シリ″
コン板とアノード(基板′IIaII!&ホルダー)s
Of闘にグロー放電を放電パワーzoowで生起させえ
この条件での膜成長速変はa3五〜で7時間成長させて
約11厚の膜を形成しえ。
約300五でエツチングレートは18ム/鱈であつえ。
絖いて上記go一部を利用して実施例1と岡の実効移動
一杯り諌/マ、繻であ〕、V、 −V、 −40VO条
件でlD、vthの変化を測定し喪ところSO・時間で
ID紘a2−であ6.v、、o変化紘認められなく、安
定性は嵐好であつえ。
上記の試料との比較の為に以下の試料を作製して岡橡O
II定を行った。
実施例1と同様に準備され九同等のコーニング705G
ガラス基板SOOをペルジャー301内の上部アノード
側の基板加熱ホルダーsow K密着して固定し、下部
カソード313の電極板上に基板と対向するように多結
晶シリコン板(図示されない: 99.111!j%)
を静置した。ペルジャー $01を拡散ポンプseeで
真空状態とし、 2XIOTorrまで排気し、基板加
熱ホルダー302を加熱して基板SOOの表面温度をS
SO℃に保つえ。続いて高純度迅ガスをマスフローメー
ター3・$によって2800Mペルジャー内に導入し、
更ににガスをマスプローメーター807によって101
080C流量でペルジャー301内に導入し、メインパ
ルプ$10を絞ってペルジャー内圧を(L(1!IT@
rr K設定した。
ペルジャー内圧が安定してから、下部カソード電極31
3 K 13L5@−の高周波電源30によって、 l
@KV印加してカソード上の結晶シリコン板312とア
ノード(基板加熱ホルダー)80!閾にグロー放電を生
起させえ。この際のRF放電パワー(進行波−反射波)
は、 30@Wでありえ。
との条件でのシリコン膜O成長速を社am五〜であ〉、
3時間成長させて約as4μ膜厚O膜を形成した。
五/織であった。
続いて実施例1と同様の工I!((−〜(哨)Kよって
TPTを作製した。
この素子の実効モビリティ−μ。ffは%a2ct/y
、g fあJ) 、 V、−40V、 V、”−40V
 t)条件チェ。
及び’tbの変化を測定した七ころ、 !!00時間で
II)til!1!減少し、残、はsv”t’あって’
rFl)安定性は極めて乏しかった。
【図面の簡単な説明】
第1図は本発WJ4の半導体素子の構造をI!明する為
の模式的説明図% 1K2Eは本発明の半導体素子の特
性を測定する為の回路を模式的に示しえ説明W11第1
図、第S図、第6図は各々重置1jllK係わる半導体
膜作製装置の例を説明する為の模式的説明図、第4図は
本発明の半導体素子を作製する為の工程を模式的に説明
する為の工1図、第7図は本発明の半導体素子のV、−
ID41性の一例を示す説明図であゐ。 101一基板、10!−薄膜半導体層、五〇3−ソース
電極、104−ドレインIE、1110B−絶縁層%1
0111−ゲート電極、107 、 H)11−n層第
2図

Claims (1)

  1. 【特許請求の範囲】 弗酸(50vo/ K水溶液)・硝酸(d=1.38゜
    60マo1%水溶液)・水酸から成り、それ等の混合比
    が1:3:6であるエツチング液によるエツチング速度
    が20 A / sec以゛下の特性を有する多結晶シ
    リコン薄膜半導体層でその主要部を構成し九番を特徴と
    する半導体素子。 (2)前記半導体層のX線回折パターン又は電子線回折
    パターンによる(220)の回折強度の割合が全回折強
    度に対して30%以上である特許請求の範囲711項に
    記載の半導体素子。 (3)前記半導体層の平均結晶粒径が200A以上であ
    る特許請求の範囲第1項に記載の半導体素子。 (4)前記半導体層がガラス製基板上に形成されている
    特許請求の範囲第1項に記載の半導体素子。
JP56182652A 1981-11-13 1981-11-13 半導体素子 Granted JPS5884464A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP56182652A JPS5884464A (ja) 1981-11-13 1981-11-13 半導体素子
DE19823241959 DE3241959A1 (de) 1981-11-13 1982-11-12 Halbleiterbauelement
US07/188,677 US4905072A (en) 1981-11-13 1988-04-29 Semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56182652A JPS5884464A (ja) 1981-11-13 1981-11-13 半導体素子

Publications (2)

Publication Number Publication Date
JPS5884464A true JPS5884464A (ja) 1983-05-20
JPH021365B2 JPH021365B2 (ja) 1990-01-11

Family

ID=16122051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56182652A Granted JPS5884464A (ja) 1981-11-13 1981-11-13 半導体素子

Country Status (1)

Country Link
JP (1) JPS5884464A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63307776A (ja) * 1987-06-10 1988-12-15 Hitachi Ltd 薄膜半導体装置とその製造方法
JPS63307431A (ja) * 1987-06-10 1988-12-15 Hitachi Ltd 薄膜半導体表示装置
US7154147B1 (en) 1990-11-26 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same
US8106867B2 (en) 1990-11-26 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5511329A (en) * 1978-07-08 1980-01-26 Shunpei Yamazaki Semiconductor device
JPS5550663A (en) * 1978-10-07 1980-04-12 Shunpei Yamazaki Semiconductor device and method of fabricating the same
JPS55151329A (en) * 1979-05-14 1980-11-25 Shunpei Yamazaki Fabricating method of semiconductor device
JPS55154726A (en) * 1979-05-22 1980-12-02 Shunpei Yamazaki Manufacture of semiconductor device
JPS56138929A (en) * 1980-03-31 1981-10-29 Canon Inc Component solution for etching

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5511329A (en) * 1978-07-08 1980-01-26 Shunpei Yamazaki Semiconductor device
JPS5550663A (en) * 1978-10-07 1980-04-12 Shunpei Yamazaki Semiconductor device and method of fabricating the same
JPS55151329A (en) * 1979-05-14 1980-11-25 Shunpei Yamazaki Fabricating method of semiconductor device
JPS55154726A (en) * 1979-05-22 1980-12-02 Shunpei Yamazaki Manufacture of semiconductor device
JPS56138929A (en) * 1980-03-31 1981-10-29 Canon Inc Component solution for etching

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63307776A (ja) * 1987-06-10 1988-12-15 Hitachi Ltd 薄膜半導体装置とその製造方法
JPS63307431A (ja) * 1987-06-10 1988-12-15 Hitachi Ltd 薄膜半導体表示装置
JPH0571193B2 (ja) * 1987-06-10 1993-10-06 Hitachi Ltd
US7154147B1 (en) 1990-11-26 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same
US7423290B2 (en) 1990-11-26 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same
US8026886B2 (en) 1990-11-26 2011-09-27 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same
US8106867B2 (en) 1990-11-26 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same

Also Published As

Publication number Publication date
JPH021365B2 (ja) 1990-01-11

Similar Documents

Publication Publication Date Title
EP0445535B1 (en) Method of forming an oxide film
US5504019A (en) Method for fabricating a thin film semiconductor
US4814842A (en) Thin film transistor utilizing hydrogenated polycrystalline silicon
US4766477A (en) Semiconductor device including a semiconductor layer having a polycrystalline silicon film with selected atomic constituency
TWI434420B (zh) 使用薄膜半導體材料的薄膜式電晶體
US4905072A (en) Semiconductor element
US4625224A (en) Thin film transistor having polycrystalline silicon layer with 0.01 to 5 atomic % chlorine
US20060124934A1 (en) Thin film transistor, production method and production apparatus therefor
JP2000269515A (ja) 低温薄膜トランジスタの作製方法およびトランジスタ・デバイス
JPH07176745A (ja) 半導体素子
JP2000012870A (ja) 薄膜トランジスタのための多段階cvd法
EP0571632B1 (en) Process for forming a polycrystalline silicon thin film at low temperature
US3629088A (en) Sputtering method for deposition of silicon oxynitride
JP3491903B2 (ja) 薄膜半導体装置の製造方法
JPS5884464A (ja) 半導体素子
JPH1081968A (ja) 非晶質シリコン膜の作製法
JPH021367B2 (ja)
US4982251A (en) Semiconductor element
JPS5884465A (ja) 半導体素子
JP3786580B2 (ja) 化学気相堆積装置及びそれを用いた半導体膜の製造方法
JP3532160B2 (ja) 結晶質シリコン薄膜
JPS5943575A (ja) 半導体素子
JPS59124163A (ja) 半導体素子
CN110747436A (zh) 一种铟铝共掺硫化锌薄膜及其制备方法
JPS58118162A (ja) 半導体素子