JPS58118162A - 半導体素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、薄膜の積層によって形成さＶ、る接合を有す
る半導体素子に関し、更に袢しくは、動作特性、信頼性
、及び安定性の簡い、多結゛晶シリコン薄膜半導体ｊ−
でその主要部を画成した半導体素子に関する。

最近、画像ｅｌ取用としての、大尺化−次元フオドセン
サや大面積化二次元フォトセンサ等の画１ｗ読取装置の
走置回路部、或いは成品（ＬＣと略記する）や、ニレ、
クトロクローミーＵＮ（ＥＣと略記する）或いはエレク
トロルミネッセンス材料（ＥＬと略記する）を利用した
画渾衣示デバイスの１ｇ５ｕ鮎部や上記のフォトセンサ
の受光素子部及び表示デバイスのスイッチング回路部を
、これ等の大型化に件って所定の基板トに形ｂｋシたシ
リコン薄膜を素材として形成することが提条されている
。

斯かるシリコン薄膜は、よりｆｉＩＪ運化、より画情Ｈ
し化された大型の画像読取装置や画像表示装置の実現か
ら、非晶質であるよりも多結晶であることがｍすれてい
る。その理由の１つとして一ヒｄ己の如きの蘭迷、−機
能の読取装置の受光部や走置回路部や画像表示装置のス
イッチング部や都動回路都を形成する馬の素材となるシ
リコン薄膜の例」えば屯を効果型トランジスタの実効キ
ャリア移動度（ｅｆｆｅｃｔｉｖｅ　ｃａｒｒｉｅｒ　
ｍｏｂｔｌｉｔｙ）μｅｆｆ　　としては、大きいこと
が要求されるが、通常の放電分解法゛で得られる非晶質
シリコン薄膜においては精々０．１−／　Ｖ−ｓｅｅ程
度であり、かつ、ゲートにＤＣ電圧を印加していくうち
にドレイン電流が減少しトランジスターの閾値電圧が移
動していくなどの経時変化が者しく、安定性に之しいな
どの欠点を有している。

これに対して％多結晶シリコン薄膜は、実際に測定され
たデータからも非晶質シリコン薄膜に較べて、その実効
キャリア桜鯛匿μｅｆｆが邊かに大きく、埋緬的にｒｉ
現在得られている埴よりも、更に大きな値の移動度μｅ
ｆｆを有するものが作成され得る６ＪＤ性を有している
。

内生ら、従来種々の方法によって作表された多結晶シリ
コン４膜を素材とした素子或いはデバイスが、所望され
た特性及びｆｉ幀性を充分発揮できなかったのが現状で
ある。不発明省らは、（ＰＮ接合やＭＩＳ接合）を有し
ており、菓子の＋ｆ＆能として嵌合面の時性及び信頼性
が菓子の性能やイぎ軸性を決定するという考え方に基き
、上記の諸点に鞠みての鋭意検討の精米、多結晶シリコ
ン薄膜半導体素子においてシリコン薄膜中に含有する水
素原子ａ−ｐｉｔとシリコン博膜衣面の凹凸性及び特足
のエツチング液によるエラチン ング速Ｋ（エツチングレイト）が素子の性能及、信頼性
を決定することを見出した。

史に詳しくは、多結晶シリコン薄膜を素材として薄膜の
核層によって形成される恢８を街する半導体素子を形成
するに除して％従来の多結晶シリコン薄膜は薄１模の表
面凹凸が大きかったり不情いであるため、素子の軸性、
例えばキャリアーモビリティ、キャリアーライフタイム
、菓子のリーク等による歩笛り及び動作の経時変化や各
素子のバラツキ等を低下又は感化させていることを児い
田した。父、多結晶シリコン薄膜中にある範囲の菫のＨ
がえ有されていること及びエツチング速度がある冊以下
であることが、上ｍ１本子の軸性を実用上便用Ｍ工ＷＦ
４ならしめ、又各素子のバラツキを低減させて史に実用
性が高められることを見出した。父、多結晶＃族の配向
性及び結晶粒径（グレイ串ンナイズ）が、上述した悼な
谷佳の狩性をより同上せしめることも合せて見出したも
のである。

本祐明の目的は、市性能の多結晶シリコン博腺牛尋体層
を有する半導体素子を提供することを主たる目的とする
。

史には、基板上に形成される多結晶シリコン薄膜半導体
を用いて＾性Ｆ１目で信１１１１性が筒く、安定性の尚
い＃膜のｔｌ曽によって竪成さＩ［る接台を翁する半４
体素子を提供することを目的とする０ 父、別には５ｍ１ｔた多結晶シリコンミｖ腹半導体噛を
用いた薄膜の積増によって形成される接合を有する半導
体索子を構成素子とする大ＩＩＩＩｆｊＴ化半導体デバ
イスを提供することも目的と／′−る。

本元明の半導体素子は０．０１〜３　ａｔ（ａｔｏｍｉ
ｃ）≠の水氷１京子金言有し、表向凹凸性をボす凹凸の
岐太が実貿的に８ｏｏλ以下であって、弗酸（５０ｖｏ
ｔＴｏ水浴ａ）−（＋Ａ酸（ｄ＝　１．：、５８゜６０
　ｖｏｌチ水鼾欣）・氷酸からノアにす、ぞノＬ寺の混
合比が１：３：６であるエツチング液によるエツチング
速度が２０Ａ／ｓｅｅ以上のせ注を有する多結晶シリコ
ン薄膜子導体層でその主女部を構成した争を待戚とする
。

この休なＨ言有醒、大面凹凸性、エツチング時性を肩す
る多結晶シリコン薄膜を木材として広４緘（ｐ型、ｉ型
、ｎ型）の戻なる多禾占晶７リコン薄膜を績ノーシて形
成さｔｌ、るｐ”ｔｐｉ”１ｐｔｚｐ　＋　ｓｐｎ接合
寺のダイオードやバイポーラトランジスタ、史にｔｌ′
ｉ接合型′ｄｉｆ、芥効釆薄膜トランジスタのμｍき櫨
々の半導体索子が良好に作製しうる０又ｓ　　ｐｔ　＋
　Ａｕ　％の金属やＩＴＯやＳｎｏｗ　　等−ミツク接
駐のために同梱の伝導型多結晶シリコンＩ−の接触に２
いても同１求に良好な特性を得られる。

これらの徨々の半導体素子の動作原理において共通の現
象は、制御されたキャリアー（電子。

止孔）の動きを槓ノーされたが而に対して垂直方向に走
行させる点にあり、接合界面及び界面近傍の特性が高子
特性を大きく支配することは予想されてきた。

本発明省らは、積層によって形成された接合界面及び界
面近傍の特性を実用に耐える性能と悟幀性を狩だせるた
めには、核層されるそれぞれの多結晶シリコン層自体が
、表向の形態かつ組成及び構造的に限定されたものであ
ること全明りょうに見い出したものである。

本発明の１実施形態として作映されるＰＮ接合素子を例
にとって読切する。

第１図に示さｎるように≠板１０１上に設けられた電憔
１０２上に恢述する種々の方法によって例えばｎ型の多
結シｈシリコン層１０３が形成され、幌いてｐ型の多結
晶シリコンｒ＊ｉ１ｏ＋が積置される。史に多結晶シリ
コン＃１ｔ１４上に′旺憔１０５が形成されてＰＮ嶺合
符性を有する高子か作製される。この場合、′電極１０
２．　１０５と多結晶シリコンノ−１ｏ３１　１０４の
接触は、実買的Ｖｉ−オーミックコンタクＩｆ持たせる
ようにされ、必安に心じてそれぞれの界面にｎ＋Ｉ曹や
ｐ十・冑を導１人することができる。

こうして形成さｎ、たｐｎ接合糸子のＫｍｌ（１２と 〆１０５にメ・１して止区位でバイアスしｐｎ接合に逆
バイアスを印加した時には制限された一匝が流れ、負成
位でバイアスした時にはＪ唄力回の大きな４流が匠７す
る。（第２図）。電流密笈Ｊは。

印加電圧■に対して Ｊ　＝　Ｊｏ　（ｅＸＰ（番）−１） で表わされる。ここでＪＯは、逆ノ（イアス時の飽和電
流密度、外は定数であり、ｐｎｎ会合空乏１−中の欠陥
の影響によって生ずる’Ｋｆｉｔ、を反映した姐で、１
〜２０間の１１をとる。ｎ＝２は、空乏ノー中の欠陥を
介した８結合醒流が支配的な場合であり、好しいｐｓ接
合特性ではない。ｎ値はＬｏｇ（Ｊ／Ｊｏ）と（ｅＶ／
ＡＴ）をプロットしてその傾きの逆数から求められる０ 父、逆バイアス時の飽和電流が維持できず接合のブレー
クダウンの生ずる電圧ＶＢＲが充分に大きい墨も実測用
の而からも接合を評価する一法である０史にＪＯも嵌合
９之ｊ−を評価する重要な値である０ −には、ｐｎ＋Ｒ合面に光励起用の光を入射させた時の
元ダイオード府性（第１図に点線に示される）のＶｏｃ
　、　Ｊｓｃ及び１１Ｊｌ］常光起電カセルで用いられ
る評価法のフィルファクター（ＦＦ）や効率；及。そ。

、、的、化、よ−ｐ−Ｃｐ？Ｌｔｊｊ’合素子が評価さ
れうる。

本発明においては、こうしたｐｎ接合累＋０はかに、シ
ョトキ−接合素子＋Ｐ”埃合型直界効果トランジスタ素
子Ｉ　　Ｐ？ＬＩ）やｎｐｎ型を橋本＋Ｓ成とするバイ
ポーラトランジスタ素子、史にはサイリスタ素子、そし
てこれらの檀々の素子におけイ るメーミック恢合尋々においてもそれぞれの評１曲法が
行なわれる。

本祐明の実施によって、これらの置台を南−する種々の
素子において、素子の動作時性、簀定性に凌れ、歩留り
、１６顧注等の生産性の間におと いても攪れたもの文なしうる０ 本発明においては、半導体素子の王女部である半導体盾
ｋ　ａ　ｏ７−する多結晶シリコン薄１県ＶＣも゛刹°
するＨｉｔを０．　（１１ａｔ、％以上にすることによ
って、個々の素子対性を向上させることが出来る０多結
晶シリコン博腺ｅＣ含ＭされるＨは、土に多結晶シリコ
ンのグレインバウダリーに存在し、５ｉ−Ｈの形でＳｉ
原子と結合しているが、Ｓ　１＝）ｂ　ｅ　Ｓ　ｉ；に
４ｓ　の如き結合形態のものや、遊離水素もｊんでいる
ことが予想され、これ等の不安定な抹廊で含有されてい
る水素に起因して、その特性の経時的変化が生じている
ものと思われるが、本発明者らの多くの実験事案から３
　ａｔ。

−以下のＨｔに制御した場合、素子特性の劣化、特に経
時変化を起させることは、はとんどなく、安定してその
特性を維持し得ることが＊祭されている。

即ち、例えば、３ａｔ＄以上の）Ｉｌｍを有する多結晶
シリコンを積層させたｐ％被接合は連続的に順逆バイア
スを交互にくシかえしてｌ：１．１加した場合の５埴の
増加変化、光励起による光起電力の効率の低下、光応答
速度の低下等々の経時的特性の変化が１１！！祭され九
。

本発明に於いてはｉｔは、０．０１〜３　ａｔｔｓとさ
れるが、好適には０．０５〜２　ａｔチ、最適には０．
１〜１　ａｔチ程度とするのが望しい。

本発明に於いて規定する多結晶シリコン薄膜中に含まれ
ている水素量の測定は、０．１ａｔ、％以上は通常化学
分析で用いられている水素分析１ｔｉ（ＰｅｒＫｉｎ　
Ｅｌｍｅｒ　　社Ｉｔ！　Ｍｏｄｅｌ　−２４０型冗素
分析［！＋）により行った。いずれも試料は５ｍｇを分
析針ホルダー中に装填して、水素１菫を測定し、膜中に
含まれる水素量をａｔｏｍｉｃｌで算出した０ ０、１　ａｔ、−以下の倣小量分町は二次イオン實菫分
析耐ＳＩＭＳ　−（Ｃａｒｎｅｅａ社製Ｍｏｄｅｌ　Ｉ
ＭＳ　−止のため薄膜上に２００＾厚の金を蒸膚し、−
次イオ／ビームのイオンエネルギーｔ　８　ＫｅＶとし
、サンプル電流５Ｘ１０”ＡＩスポットサイズ５０　厘
　径と−しヱｒツ・１チ［ング面槓は２５０Ｘ２５０勤
として、Ｓけに対するＨ＋イオンの構出強度比を求め水
素含有１をａｔｏｍｉｃ−で算出した。

就ては、種々の条件で作製した多結晶シリコン薄膜に就
て、その一部を利用して以下に記すエツチング液を使用
し、エツチング＠度２５℃でエツチングした場合のエツ
チング速度（エッチッチング速度と該素子特性との相関
々係より決足されたものである。

エツチング液としては、通常電子工業用薬品として市販
されている弗酸（５０マｏｌ−水溶ｉ＆）、硝［（ｄ　
＝　１．３８　、６０ｖｏｌ−水溶液）、及び氷酢酸の
容量比で１：３：６の混合液を用いた。

このエツチング液は、ρ＝０．３０・国のシリコンウェ
ハーをエツチングした場合２５℃で１５＾／ｓｅｅのエ
ツチング速度を持つ、エツチング特性をＭしてい九〇 本発明者等の多くの実験結果からすれは、多結晶シリコ
ン薄膜のエツチングレートは膜作成法や作成条件によシ
檀々質シ、上記エツチング液では１５　Ｘ／　ｓｅｅ　
〜８０　Ｘ／ｓｅｅ　　に亘って変Ｌ５とが判った。エ
ツチングレートの真る櫨々を多結晶シリコン薄膜を積層
して、種々の半導体素子を作成し、エツチングレートと
の相関を調べたところ、好ましく使用される多結晶シリ
コン薄膜のエツチングレートは２０　Ａ／ｓｅｅ以下の
ものであることを見出した。即ちエツチングレートが２
０　Ａ／ｓｅｅ以下の多結晶シリコン薄膜で構成した例
えばｐ％接合素子では％値は、１．１以下で経時変化も
ほとんど観察されない。又光起電力特性においても、効
率々５−以上で効率及び光に対する応答速度も経時変化
は全く観察されない。２方エツチングレートが２０大／
５ｅｃｔ越える多結晶シリコンを用いた場合では、％籠
が１．１を越え、Ｊｏも大きいものであった０又、晰減
少することが判明した。

このように、多結晶シリコン族のエツチングレートは、
主に膜のち密性と相関すると考えられ、ち靜性が小さい
多結晶シリコン膜の接合界向及び界面近傍は欠陥を形成
し、キャリアーの了 ライフタイムを減少させる一方、キャリＹ−がトラップ
され素子時性９女定性を悪化させていると推察される。

更に、多結晶シリコン薄膜の表面凹凸の最大を実質的に
８００λ以下とすることによってｓＰ”接合の特性を安
定して発揮せしむることができコン薄膜のｐ％積層接合
は、算値及びＪｏが大きく、逆バイアス時のブレークダ
ウン電圧ＶＢＲも小さい。この事実は界面の形成する積
層される両層の凹凸が９乏Ｎ１Ｉ３びその近傍に欠陥を
多く形成すること史には、凹凸によって内部電界が乱れ
、定時の経時変化も凹凸の大きさと対応している事実か
らもうかがえる。又界面の凹凸によって生じた欠陥は、
キャリアーのライフタイムを減少させるため、光起電力
素子としての効率（マ）を著しく悪化せしめることが観
察された。

本発明省等によれば多結晶シリコン薄膜の表面の凹凸の
最大が５ｏｏＸを越えるものは、基板表面近傍において
結晶量同性が乏しいアモルアスや微細結晶層が成長し、
成長途中から膜成長方向がｍ伏に拡がる結晶成長が起こ
シ凹凸を増大させることが多くの膜断面写真から判明し
た。

従ってこのような表面凹凸の重大が５ｏｏＸを越える多
結晶シリコン薄膜を用いた接合特性は、被積層表面の凹
凸のみならず、続いて積層される層の初期成長層が多結
晶シリコン層としての特性においても劣るためにｐ％接
合時性としては着しい悪化が認められるものである。

本発明で開示される表面凹凸性をその凹凸の最大の８０
０Ｘ以下に押えて形成される多結晶シリコン薄膜は、基
板面から密な結晶成長が起す膜厚方向での結晶性、配向
性に着しい差違は見られないものであり、接合特性にお
いても、良好なものを与える。

多結晶シリコン薄膜の表面凹凸の最大を５ｏｏＡ以下と
することが各種の接合を有する素子にとよ って望、、Ｌ＜、蛾適には、最大凹凸が５００大以下と
されるのがよい。本発明に於いてはこの表面凹凸の測定
は、電界放射型走査電子顕微鏡（ＪＦＳＭ−３０型二日
本電子社１１１）Ｋより２５ＫＶの加速電子による多結
晶薄膜シリコンの表面断面の１０万倍像から求めた。形
成される多結晶シリコン薄膜半導体層に含有されるＨｌ
、エツチングレーク及びその凹凸性を前記の様に制限す
ることは、従来から知られている復々の方法において実
現しうる。例えば、　ＳｉＬ　、　ＢｉｔＨｓ等の水素
化シリコンをグロー放電分解ｒｃ　ＧＤ法）によって析
出させる方法、Ｓｌターゲットを用いｈを含むガス中で
スパッタ（ｓＰ法）する方法、ルプラズマ雰囲気でＳｔ
を電子ビーム等を用いてＡ、ｔする（ＩＰ法）方法、超
簡真空度の烏雰囲気下で蒸着する方法（ＨＶＤ法）を始
め０■やＬＰｃＶＤ等で形成された多結晶シリコン膜を
迅プラズマ処理する方法等々の特定の条件下によりて実
現されうる。

本発明においては、形成される檎々の素子つまシｐ’　
＊　ＰＩ”　＋　ｐ％ｐｔ”Ｐ”　　史にはサイリスク
の如き更に多層の構成の場合あるいはこれらの積層構造
と電極とのオーミックコンタクトのた爲＋、ｐ＋の制御
は、通常よく知られた不純偕ドの 一ピングの櫨々方法によって実現されることが＾ できる。つまりｓ　　ｐ、ＡＩ等のＶ族原子をＳ二母体
に活性化された形ｍ（５１ｄＦｉ）で導入して、雲型に
、父Ｂ等の纏族凍子を導入してｐ型に制御することが出
来ｊ１導入される量は６作製方法の膜作製の条件を制御
することによって厳密に制御することが可能であり、電
型、ｐ型に対してｌ型（真性）の導電率からそれぞれ畝
ケタの範囲で連続的に制御され、実施例に示されるよう
に所望の伝導型の多結晶シリコン薄膜が用いられる。

これらの伝４型（ｐ　：：　ｔｓ　Ａ！ｉ　）　　やぞ
のドーピング−の異なる層の積層は、金属層との接触の
如き接合を形成している。本％明においてはｐ％＊　ｐ
ｌｙ”ｌｅ界＋”　ｖ　ｐ十ｐ＋“・°の如きすべての
接触について接合と叶ぶ。

本発明で特記すべきことは、ＧＤ法やＳＰ法、ＩＰ法及
びＨ■法によって形成された多結晶シリコン薄膜半導体
ｊ−によると、本発明中で開示されるように３５０℃〜
４５０℃という低温において％Ｈ１及び表面凹凸の制限
を守る限り、例えば通常＋７）　ＣＶＤ　−？　ＬＰＣ
ＶＤ　ｏ高温（６００℃以上）の下で作製されたａｓ　
Ｈｚプラズマアニールした従来知られている多結晶シリ
コン腺と遜色のない？” 素子特性を与え、かつそれ以上の安定性及声精性を与え
るものであり、本発明の有用性を端的に表わしている。

更に、多結晶シリコン薄膜のＨｔ及び表面凹凸性を満足
しかつ（２２０）配回が強くなるにつれて、素子特性、
特にキャリアモビリティやキャリアライフタイム等の特
性を更に向上することが耐められ、又連続動作時の経時
変化に大きく影響する。

多結晶シリコン薄膜の結晶性、配向性には、膜作成法、
膜作成栄件によって撞々のものが得られることが知られ
ている。

本珀明に於いては配向性を調べる方法としてはＸ線回折
、電子−回折をあわせて行った。

作成した各多結晶シリコ／膜のＸ−回折強度をＲｉｇａ
Ｋｕ　　電機製Ｘｉディフラクトメーター（銅管球、　
３５ＫＶ　、　１０ｍＡ　）　　により測定し、比較を
行った。回折角２θは２０’〜６５’まで変化させて（
１１１）　、　（２２０）　、　（３１１）の回折ピー
クを検出してその回折強度より求めた。又電子（ｈ、に
、１）表示で（１１１）　：　（２２０）　：　（３１
１）　＝　１００約（５５／２５０）　Ｘ　１００　＝
　２２−である。

この値を基準にしてこの１ｍの大きな（２２０）配向性
の良いもの特に３０１以上の値をもつものが、特 更に良好な接合性を示し３０％未満においては経へ 時変化が大きくなり好しくない。

Ｖ゛ 又更に、多結晶シリコン薄膜のＨｔ及表面凹ハ 凸性を満足しかつ平均結晶粒径（平均的グレインサイズ
）が大きくなるにつれて素子特性、特にキャリアモビリ
ティやキャリアライフタイムの向上することが認められ
ｆｔ−ｏ平均的グレインサイズの値は、上述のＸ１１回
折パターンの（２２０）ピークの半値巾から通常の用い
られている５ｅｈｅｒｒｅｒ　　法によって求めた。平
均的グレインサイズが、２００λ以上で特に実効キャリ
アモビリティが向上する０％に破過には、　ａｏｏＸ以
上が望ましい。

本発明において、開示されるように、％に水素化シリコ
ン化合物のガスのグロー法電分解法ＣＧＤ法））Ｉｔ雰
囲気でのシリコンのスパッタリング法（ＳＰ法）、イオ
ンブレーティング法（ＩＰ法）、超高真空蒸着法（Ｉｆ
ＶＤ法）においては、基叡弄面温度が５００℃以下（約
３５０〜５００℃の範囲）で本発明の目的に合致しうる
多結晶シリコン薄膜の形成が可能である。この亭爽は、
大面積のデバイス用の大面積にわたる駆動回路や走査回
路及び受光素子、スイッチング素子等の作製において、
基板の均一加熱や安価な大面積基板材料という点で有利
でめるｆｅけでなく、透過型の表示素子用の基板や基板
備入射型の光電変換受光素子の場合等ｍ律デバイスの応
用において透光性のガラス基板が多く望まれており、こ
の狭求に答えうるものとして重要である。

従って、本発明によれば従来技術に軟べて、低温度領域
をも実施することが出来る為に、従来法で便用されてい
る高融点ガラス、硬ガラス等の耐熱性ガラス、耐熱性セ
ラミックス、サファイヤ　スピネル、シリコンウェーハ
ー等の他に、一般の低融点ガラス、耐熱性プラスチック
ス、等も使用され得る。

ガラス基板としては、軟化点温度が６３０℃の並ガラス
、軟化点が７８０℃の普通硬質ガラス、軟化点温度が８
２０℃の超硬質ガラス（ＪＩＳ　１級超硬質ガラス）、
等が考えられる。

本発明の製法に於てはいずれの基板を用いても基板温度
が軟化点より低く押えられる丸め、基板をそこなうこと
なく、膜を作成できる利点がある。

本発明の実施例に於いては基板ガラスとして軟化点の低
い並ガラス（ソーダガラス）のうち主としてコーニング
＄　７０５９　　ガラスを用いたが、軟化点が１５００
℃の石英ガラス等本勿論基板として使用可能である。し
かし、実用上からは並ガ２スを用いることは安価で大曲
慎にゎたづて薄膜素子を作製する上で有利である〇 以下に、本発明を更に詳細にＷＪｌ＃ＪＡするために多
結１シリコン薄膜の形成から檀々の素子の作と 製プロセス諮素子の動作結腋について実施例によって具
体的に説明する。

実施例１ 以下に示す工程でコーニングガラス（＋７０５９）基板
上のＭｏ蒸蒸着展圧多結晶シリコン薄膜を種層形成しｓ
ｐ’１％接合素子を作製し友。１２０　Ｘ　１２０■。

０．７霧厚α７０５９コーニンクカラスヲ掛Ａ蝕星沈ル
Ｃ■Ｈの混合液で軽くエツチングし、流水洗浄液乾燥し
た懐、電子ビーム蒸着法によって１ｓｏｏＸのＭｏ腺を
形成した基板３００を準備した。基板３００を第３図に
示されたペルジャー堆Ｍ室３０１内の上部アノード側の
基板加熱ホルダー３０２に密着して固ボした。ペルジャ
ー３０１を拡散ポンプ３０９で真空状態に導びき、バッ
クグランド真空度を２　Ｘ　１０　’Ｔｏｒｒまで排気
した後、基板加熱ホルダー３０２を加熱して、基板３０
０の表面温度を４５０℃に保った。続いてルガラス１ｖ
ｏＬ％　に希釈した５ｉＦＬガス（ＳｉＬ（１）／Ｈ！
と略記する）をマスフローコントローラ３０４を用いて
５０　ＳＣＣＭの流電、更に、ルガスで１００ｖｏｔｐ
ｐｙｌに希釈されたＰＨｓガスＣ１％　（１００）／）
ｉｔと略記）をマスフローコントローラ３０６を用いて
２５ＳＣＧ！の流電で合せてリング状ガス吹き出し口３
１５からペルジャー３０１内に導入し、メインバルブ３
１０を絞って絶対圧力計３１２を用いてペルジャー内圧
を０．０１　ＴｏｒｒＫ　ｔＡ斃した。吐友ま１二ばｌ
ペルジャー３０１内の圧力が安定した後、カソード電極
３１３に１３．５６旙りの高周波電界を電源３１４によ
って加え、グロー放電を開始させ輻このときの電圧は０
．５　Ｋ　Ｖ　、電流は４８惧Ａ、　ＲＦ放電パワーは
ＩＯＷであり九。形成した膜の膜厚は１，０００λ　で
その均一性は円形リング型吹き出し口を用いた場合には
１２０Ｘ１２０■の基板の大きさに対して±１０％内に
収っていた。

形成された膜中の水素量は０．５ａｔ＄であった。

又、表面凹凸性は２００スであり、前記したエツチング
液でのエツチングレートは１５Ｘ／ｓｅｃで、ρ＝０．
３Ω個の値を有するシリコンウェーハーのエツチングレ
ートと−じてあった。

こうして得られ九ｓ＋型多結晶シリコン薄膜上に同一装
置内で汎（１００）／馬　全２．　ｓ　ＳＣＣＭ　ｔＳ
ｔ）ｌａ（ＬＶ迅を５０　ＳＣＣＭ流す以外は同一の条
件によって、負型多結晶シリコン鳩印ＯＯ大を積層し九
。

更にｎｍの多結晶シリコン薄膜上に同一装置内でＰＨＪ
ガスのかわシに山で１００　ｖｏＬ　ＰＰＭ　Ｋ　希釈
されたＢ＊Ｈｓガス（Ｂｔｕｓ　（１００）／１−　と
略記）を５８ＣＣＭ流すほかは同一条件によって膜厚１
ρＯＯＸのｐ型多結晶シリコン薄膜を積層させた。

積層されたｎ型及びｐ型多結晶シリコン薄膜中の水素量
は０．５ａｔチであった。

又、表面凹凸性は２００λであり、前記したエツチング
液でのエツチングレートは１５Ａ／ｓｅｅで、ρ＝０．
３Ω個の値を有するシリコンウェーハーのエツチングレ
ートと同じであった。

こうして得られたｐｎ接合のｐ型多結晶シリコン薄膜上
にＭドツト電極（真空加熱蒸着、ＩＪｘ、５ｏｏＸ厚）
を形成してｐｎ接合セルを形成した。

Ａｔ　電極と下地Ｍｏ１ｉ極間のＶ−ＩＱ性から、ｓ　
−１，０３ＶＢＲ＝　３５Ｖｓ　Ｊｏも小さく良好なダ
イ性が得られた。

実施例２ 実施例１と同様に、コーニングガラス（す７０５９）上
のＭｏ膜上にｎｌｔ更にはｐ型の多結畠シリコンを形成
ｆｆｌ、ＩＴＯ（インジュームスズ酸化物）電惨をスパ
ッタ法により２ρＯＯλ全面に形成後、ホトリソグラフ
ィ技術によって１ｍφ　ドツト電也を形成した。こうし
て形成されたｐｎ接合セルは１実施例１と同等の良好な
ダイオード特性が得られた。続いて、　　ＩＴＯ電他面
から藤−１（エアマス〜１；〜１００ｔ４Ｗ／ｌｄ　）
光を照射してＶ−Ｉ特性を測定した□　Ｖｏｅ　−０，
５９（Ｖ）、　Ｊｓｃ　ｘ＝　１８．９（ｍＡ／Ｊ）マ
ー８．４（轡が得られた。又この素子をＡＭ−１光下で
１，０００時間光起′ｌ１ｔＩＩＩＪ作させ九が、全（
Ｖ−Ｉ特性の変化はなかった。

実施例３ 実施ｖＡｌ　２と同様の手順でｐｎ接合セルを作製する
に際して、基板温度（Ｔ、）を２５００〜６５０℃に亘
って変化させ、ＲＦパワー５０Ｗ、ガス圧力０、０３　
Ｔｏｒｒ　　の条件とし、５ｉＨ４（ＩＶＨｓ及びＰ）
Ｌ（１００）／ル、　Ｂｔｌ（、（１００）／Ｈ１の施
蓋条件は実施例１と同様にした。こうして得られたｐｎ
接合セルのｎ値、　ＶＢＲ，ｒ）　（ＡＭ　−１光）ｌ
　Δη（ＡＭ−１光照射ｉ、ｏ　ｏ　ｏ時間挾のＡＭ−
１元下）を多結晶シリコン薄膜のＨｉｔ、　２面凹凸、
エツチングレートとともに第１表に示した。

第　　１　　表 水素鍼が３％を越え、同時にエツチングレートか２０Ｌ
／Ｓ以上の試料では（試＋＋１−１゜１−２）、ｆｉ値
が劣化し、光起電力の効率も低下するとともに、経時変
化も大きくなることが示されている。

実施例４ 基板温１ｉ　４５０℃、ＲＦパワーを１００　Ｗ及び２
ＬＩＯＷ（Ｄ栄杆以外は実施例３とすべで同様の条件と
＋順でｐｎｍ合セルを作製した結果を第２＊に示した〇 第　　２　　表 エツチングレートが２０込以上の試料（２−３）では％
辿、マ、△マか悪化することが示されている０又、ｐｎ
層の平均配向強度が３０１以上区科０特性がよシ攪れて
いる。

実Ｍ例５ 実施例２と同様の手順でｐｎ接合セルを作製５０ＷｃＤ
条件でＳｉ＆　（１０）／Ｈｓ　、　Ｐル（１００）７
１％　ＣＤΔ 流量条件は実施例１と同様にして、ガス圧力を変化させ
た場合について第２！！に示し丸。

第３表 表面凹凸が、ｇｏｏｆを越える試料（３−５）では％１
１の患化とともに、　ＶＢＲが著しく低下し、経時変化
も大きいことが示されている。

実施例６ 実施例１と同様に準備され九コーニングナ７０５９ガラ
ス番板とにＭｏ層を設けた橋板４００を２　Ｘ　１０　
”Ｔｏｒｒ　　まで減圧される超尚真空層４０１内の基
板ホルダー４０２にｇｃｊＪｌｌＬ、真空ノー４０１内
の圧力が５　Ｘ　ｌ　Ｏ”Ｔｏｒｒ　　以下の圧力にな
るまで減圧した恢タンタルヒーター４０３により基板温
度を４００℃に設定した。続いて電子銃４０４（シリコ
ン蒸発用）を８ＫＶの加速電圧で動作させ発射される電
子ビームを高純度シリコン蒸発体４０５に照射させ、加
熱ルツボ４０４’　（赤リン４０５′蒸発用）から同時
にリンを蒸発させてシャッター４０７をＡ方向に開いて
算＋多結晶シリコン層を１，０００膜厚になるように水
晶振動子膜厚［！ｒｉ４０６でコントロールして形成し
た。続いて、シャッター４０７を閉じ、電子銃４０４′
をｕＦＦし、再びシャッター４０７を開いて多結晶シリ
コン層を０．５μ厚形成した。この時の＃層中の圧力は
Ｉ　Ｘ　１０　　”Ｔｏｒｒ、蒸漕速匿は１．４　′Ａ
／ｓｅｃであった（試料Ａ）。

他方、同様に庵層を設は九コー二／グ＋７０５９ガラス
基板に駕１ノーを形成後、真受檜４０１内の圧力が５　
ｘ　１０　”Ｔｏｒｒ　　以下の圧力になるまで減圧し
た後高純度水素ガス（９９，９９９９％　）をバリアプ
ルリークパルプ４０８により真空槽４０１内に導入し、
僧内圧力を５　ｘ　１０　’Ｔｏｒｒに設定した。

橋板温度を４００℃に設定し、膜形成速度を１．４Ｘ／
ｓ　ｅ　ｅになるようにコントロールし、同様に０．５
μ厚の多結晶シリコン膜を形成し九（試料Ｂ）。

喚の一部金利用して各々の水素普、表面凹凸、エツチン
グレートを測定し父、腺の残部を利用形して試料Ａ、Ｂ
（０表向に、真空電子ビーム蒸着。− によって３０ＯＡ白金（ｐｔ）　　を蒸着し上部電極と
＾ した。こうして憎られたショトキ−ダイオードセル（試
料Ａ：４−１．Ｂ：４−２）のダイオード特性（％、　
ＶＢＲ）　、光起電力特性（マ、ΔＷ）を第４表に示し
た。

第　　４　　表 第４表に示されるように、水素をほとんど含まない試料
（４−１）ｄ、５諌が大きく、光起電力特性も悪く、水
素を０．２ａｔチ含む試料（４−２）は良好であること
が示される。

実施例７ 実施例１と同様に準備されたＭｏ層を設けたコーニング
ガラス幕板３００をペルジャー３０１内の上部アノード
側の基板加熱ホルダー３０２に密層して固定し、下部カ
ソード３１３の１１極板上に基板と対向するように多結
晶シリコン板（図示されていない：　９９．９９９９％
　）を静置した。ベルジャー３０１を拡散ポンプ３０９
で真空状態とし、ＩＸ　１０　”Ｔｏｒｒまで排気し、
基板加熱ホルダー３０２を加熱して幕板３００の表面温
度を５００℃に保った。絖いてＰＨ，（１００）／Ｌガ
スをマスフローメーター３０６によって５　ＳＣＣＭに
導入し、更にＡｒ／１（ｅ（５／９５比）混合ガスをマ
スフローメーター３０７によって５０８ＣＣＭの流量で
ペルジャー３０１内に導入しメインノくルプ３１０を絞
ってペルジャー内圧を０．０３　Ｔｏｒｒ　Ｋ設定した
。ペルジャー内圧が安定してから、下部カソード電極３
１３に１３．５６旧　の高周波電源３１４によって、１
．４Ｋｖ印加してカソード３１２上の多結晶シリコン板
とアノード（ｆｉ板加熱ホルダー）３０２間にグロー放
電を生起させた。ＲＦ放電ノくワー（進行波−反射波）
は９５Ｗでおった。この条件でｎ十多結晶シリコン薄膜
を６００　Ｘ形成した。

こうして得られた悴　多結晶シリコン層上に高純度ルガ
スをマス７ｏ−メーター３０８によって０．５　ＳＣＣ
Ｍ　、　史にＡｔ／Ｈｅ　（５／ａ　ｓ比）混合ガスを
マスフローメーター３０７によって５０８ＣＣＭの流量
でペルジャー内に導入し、ペルジャー内圧０．０３Ｔｏ
ｒｒ　　ＲＦパワー９５Ｗの条件でｉ（イントリンシッ
ク）型多紬晶シリコン層を５，０００大積層した。続い
てＢｔＨ８（１００）／Ｈｌガスをマスフローメーター
３０５　＠　Ａｒ／Ｈｅ（５／ａｓ比）混合ガスをマス
フローメーター３０７によって、それぞれＤＳｃｃＨ ５ＳＣＣＭ流した後、同一の条件によってｐ＋型１八 多結晶シリコン層６００大を更に積層した。

＋　　　　・ こうして得られる各’　　ｓｌ＋　ｐ＋層の水累童９表
面凹凸及びエツチングレートは％＋：１．６％　、　２
５０　Ｘ、　１７　Ｘ／ｓｅｅ；　ｉ　：　０．１チ、
３５０＾１５５、／８ｅｃ　；　ｐ＋：　１．６　％　
、　２５０＾、　１７９ｓｅｃであった。

続いて、得られたｐ−１−ｓ接合の表面ｐ＋層上に実施
例２と同様にしてＩＴｏ　１■φドツト電他を形成して
ｐｉｎ　接合セルを得た。

又％　ｉ層多結晶シリコン薄膜形成時のＲＦパワー（Ｐ
Ｏ）　　及び膜厚（ｄ）を変化させたときの平均グレイ
ンサイズをそのｐｎ接合特性を第５表に示した。

第　　５　　表 平均グレインサイズに関して、２００＾以上の多結晶シ
リコン族に関して、ダイオード特性がよシ愛れ九素子と
なしうろことが示されている。

実施例８ 第５図に示すイオンブレーティング堆積装置を用いて作
製し九１６図に示す多結晶シリコンｐｎ接合型電界効果
トランジスタを形成した例を以下（示す。

初めに減圧にしうる堆積室５０３内にｎｏｎ−ｄｏｐｅ
ｄ多結晶シリコンのシリコン＃発体５０６をボート５０
７内にｔｌｌｔき、コーニングφ７０５９銑板を支持体
５１１−１．５１１−２に設置し、堆積室内をペースプ
レッシャーが約Ｉ　Ｘ　１０”Ｔｏｒｒになるまで排気
した恢、ガス尋人管５０５を通じてＢｔ）ｌを５００Ｐ
ＰＭ含んだ山ガスをＰＨが１．５Ｘ１０１Ｔｏｒｒ　　
になる様にして４積室内に導入した０使用したガス導入
管は内径２−で先のループ状の部分にガス吹き出し口が
２ａ＋＋間隔で０．５−の孔が開いているものを用いた
。

次に、尚周波コイル５１０（直径５−）に１３．５６Ｍ
Ｈｚの高周波を印卯して出力を４０Ｗに設定して、コイ
ル内部分に高周波プラズマ雰囲気を形成した。

他方、支持体５１１−１．５１１−２は回転させながら
、加熱装置５１２を創作状態にして約５００℃に加熱し
ておいた。

次に、蒸発体５０６にエレクトロンガン５０８よシ照射
し、加熱したシリコン粒子を飛翔させた。

このときのエレクトロンガンのパワーは約０．２５ＫＷ
でめった。

この悼にして５０００　Ｘ　のｐ１ｉ多結晶シリコン薄
換６０１が形成された。

こうして併らｎたｐ型子結晶シリコン層上に続いてＰＨ
ａを２，５００　ＰＰＭ含んだ山ガスを１．５×１０　
　’Ｔｏｒｒ　　になるように堆積室内に導入して、同
様の牽件でｓ型の多結晶シリコン層８００Ｘ厚を積層し
た。この％型、ｐ型の内層の多結晶シリコン薄暎の平均
水素量は、０．３ａｔチ１表面凹凸は４００λエツチン
グレートは１７　ｐｓｅｃであった０ 続いて、ソース６０５−１．ドレイン６０５−２用のＡ
ｔ’ｌ！極を真空蒸着−ホトエッチングの工程ルダー３
０２に固定して多結晶シリコンを作製する場合と同様に
ペルジャー３０１が排気され、基板温度Ｔａを２５０℃
として凪ガスを２０ＳＣＣＭｔ　Ｓ　１ｌ（ａ　（Ｓ　
ｉＬ　（１０）／）＆　）　　ガスを５ＳＣＣＭマスフ
ローメーター３０８及び３０４によって導入して５Ｗで
グロー族゛（を生起させてＳ　ｉＮＨｔｍ　６０３を２
５００Ｘ　　の厚さに堆積させた。

続いてゲート電極用のＡｔ層が蒸着され、丹びホトエツ
チングによってソース、ドルインにゲート電極が形成さ
れた。こうして侍られたｐｎｎ置台型電界効果トランジ
スタ４）はＮチャネルのインバージョンタイプで良好に
動作しゲース トの渡しッショホールド電圧（Ｖ＋ｎ）は２Ｖと低く、
ｖＧ＝２０Ｖでの電流はＶＧ＝Ｏ時に比べ３シ、Ｖａ＝
ＶＤ＝４　０　Ｖの条件での遵＃．′ｌＩｄＪ作甲ドレ
イン電流及びスレッシヲホールド電圧の変化は５００時
間中全く鹸祭されなかった。

この例と比軟するために、Ｐル及びＢｔＨｎを含んだル
ガスのかわりにＰＨ．及びＢｔルを含んだＡｒガスを用
いて同様に作製したｐｎ接合型電界効効果ランジスタの
）更にルガス（ＰＨＪ　−　Ｂ晶を有）を第　　　６　
　　衆 大きい試料ｄも特性の患いことが示されている０

【図面の簡単な説明】 ＠１図，第６図は夫々本発明の半導体素子の好適な実施
態悼例のＩＩ成を説明する為の模式図、第２図は本発明
の半導体菓子のＶ−Ｊ有性の一例を示す説明図、第３図
，第４図，第５図は夫々本発明の半導体菓子を作製する
為の装置の模式的説明図である。 １０１・−・基板　　　　　　１０２　−　％　憧１０
３・・・多結晶シリコン層。 出願人　キャノン株式云仕

Claims (1)

1. 【特許請求の範囲】 （１１０，０１〜３　ａｔｏｍｉｃ％の水素原子金含有
   し、表面凹凸の最大が実質的に８００λ以下であって、
   弗［（５０ｖｏＬ％水浴欣水浴槽１１（ｄ＝１．３８，
   ６０ｖｏｔ％水＃＊）−氷酸から成り、それ寺の混合比
   が１：３：６であるエツチング液によるエツチング速度
   が２０Ｘ／ｓｅｃ以下の特性を有する多結晶シリコン薄
   膜に多結晶シリコン薄膜又はショットキー接合を形成す
   る金鵬或いは酸化物を積層させて接合を形成させて成る
   ことを特徴とした半導体素子。 （２）前８己多結晶シリコン薄暎の）１１回折パターン
   又は電子線回折パターンによる（２２０）の回折強度の
   割合が全回折強度に対して３０％以上である特許請求の
   範囲第１項に記載の半導体素子。 ｔａ＋　　ＡｉＪ記多帖多結リコン薄膜の平均頼晶柁径
   が２００＾以上である特許ｄ４水の範囲第１項にｉ己載
   の半導体素子。 （４）前記多結晶７リコ／薄膜が形成される橋板がガラ
   スであることを特徴とする特、ｆｆｍ木の範囲第１項乃
   至同第３項に記載の半導体素子。