JPS58123771A - 半導体素子 - Google Patents

半導体素子

Info

Publication number
JPS58123771A
JPS58123771A JP57007162A JP716282A JPS58123771A JP S58123771 A JPS58123771 A JP S58123771A JP 57007162 A JP57007162 A JP 57007162A JP 716282 A JP716282 A JP 716282A JP S58123771 A JPS58123771 A JP S58123771A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
substrate
thin film
chlorine
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57007162A
Other languages
English (en)
Other versions
JPH0620122B2 (ja
Inventor
Katsumi Nakagawa
克己 中川
Toshiyuki Komatsu
利行 小松
Yoshiyuki Osada
芳幸 長田
Tomoji Komata
小俣 智司
Yutaka Hirai
裕 平井
Takashi Nakagiri
孝志 中桐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP57007162A priority Critical patent/JPH0620122B2/ja
Priority to US06/456,717 priority patent/US4625224A/en
Publication of JPS58123771A publication Critical patent/JPS58123771A/ja
Publication of JPH0620122B2 publication Critical patent/JPH0620122B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78672Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、電界効果薄膜トランジスタ等の半導体素子に
関し、更に詳しく杜、動作特性、信頼性、及び安定性の
高い、多結晶シリコン薄膜半導体層でそO主要部を構成
し九牛導体素子に関する。
最近、画像読取用としての、長尺化−次元フオドセンサ
や大面積化二次元フォトセンサ等のii像読取装置の走
査園路部、或い祉液晶(LCと略記する)や、エレク[
ロクロー宅−材料(ECと略記する)或いはエレクトロ
ルミネツ七ンス材料(KLと略記する)を利用し良画像
表示デバイスの駆動回路部を、これ勢の大重化に伴って
所定の基板上に形成したシリコン薄膜を素材として形成
することが提案されている。
斯かるシリコン薄膜は、よシ高速化、よ)高橡能化され
九大wiovi*w、欺装置中ii*表示装置の夷講か
ら、非晶質であるよシも多結晶であることが望まれてい
る。その理由の1つとして上記の如iIO高速、高機能
の読取装置O矩査回路部や画像表示装置O駆動回路部を
形成する為の素材となるシリプン薄膜O夷効キャリア移
動度(offective earri@r nmbl
lity ) 7nff としては、大きいことが要求
されるが、通常の放電分解法で得られる非晶質シリコン
薄膜においては精々0、1 d/V−鱈程度であ)、か
つ、ゲートにDC電圧を印加していくうちにドレイン電
流が減少しトランジスターの閾値電圧が移動してi〈な
との経時変化が著しく、安定性に乏しいなどの欠点を有
している、 これに対して、多結晶シリコン薄膜は、実際に測定され
九データからも非晶質シリコン薄膜に較べて、その実効
キャリア移動度μeffが嬉かに大きく、理論的には現
在得られている値よ〕も、更に大きな値O移動度μ・f
fを有するものが作成され得る可能性を有している。
内争ら、従来種々の方法によって作製された多結晶シリ
コン薄膜を素材とした素子或いはデバイスが、所望され
九特性及び信頼性を充分発揮できなかったのが現状であ
る。
本発明者ら絋、塩素原子を会館する多結晶シリコンでそ
の主要部が構成された多結晶シリコン薄膜半導体素子に
おいて、シリコン薄膜中に含有する塩素原子量が素子の
性能及び信頼性をj、、  、ll’1 訣定することを見い出し丸。
本発明の目的は、高性能の多結晶シリコン薄膜半導体層
を有する半導体素子を提供するとと更には、基板上に形
成される多結晶シリコン薄膜半導体を用いて高性能で信
頼性が高く、安鎚性の高い電界効果薄膜トランジスタを
提供す体層を用い九電界効果薄膜トランジスタを構成素
子とする大面積化半導体デバイスを提供することも目的
とする。
この様な範囲の撮直の塩素を含む多結晶シリコン薄膜を
素材として作製される半導体素子の一列としての電界効
果薄膜トランジスタは、トラフジX1%性(実効キャリ
アー移動度、スレが良好とな)、連続動作によるトラン
ジスタ特性O経蒔変化もなく、かつ素子の歩留シ及びバ
ラツキも着しく向上するためKLC,EL或はEC等を
利用し丸表示或iは画像デバイス勢O走査回路やlK#
11回路を構成する素子として好適製される半導体素子
の一例としての電界効果薄膜トランジスタは半導体層、
電極層、絶縁層を用いたトランジスタとして知られてい
る。即ち、半導体層Kli接したオー(ツクなコンタク
トを持つ九ソース電極・ドレイン電極間に電圧を印加し
、そこを流れるチャンネル電流を絶縁層を介して設は九
ゲート電極にかけるバイアス電圧によ〕変−する。
第1a1にはこのような薄膜トランジスタ(TPT)の
基本構造の一例が示され4d−結縁性基板101上−に
設けられた半導体層102上にソース電極103 、ド
レイン電極104が接して設けて#、シ、これ勢を被覆
する様に絶縁層105が設けられ、該絶縁1脚105上
にゲート電極106がある。
本発明に於ける第1図に示される構造を有するTPTに
於いては、半導体層102は、前述し九4II&を有す
る多結晶シリコン薄膜で構成され、半導体層10mと3
つO電極、即ち、ソース電極103、ドレイン電極1G
404)々との関には、非晶質シリコンで構成され九I
EIOI+層107、第2のm層10Bが設けられ、オ
ーイックコンタクトを形成してiる。
絶縁層105kiCV D (Ckmieal Vap
ourD@position  )、 L P CVD
  (Lyv Pr*511re  CkemealV
apour D@positlon )、又はPCVD
(PlaamCk−@al Vapour D@pos
ition ) 11で形成されるシリコンナイトライ
ド、Slへ、ム1ton 、等0材料で構成される。
電界効果型薄膜トランジスタはダート電極上にゲート絶
縁層があるII(下ゲート11)とゲー面と対向した半
導体雨上にある( stagger型)に分類され、各
々の組合せで4つONがある゛ことがよ〈知られている
。第1図で示された構造紘上ゲー) Coplanar
 li電昇効果薄膜トランジスタと呼ばれる例を示し九
が、本発明に係ゐ電昇効果薄膜トランジスタはこのいず
れでもよVhことは勿論である。
本発明においては、半導体素子の主要部である半導体層
を構成する多結晶シリコン薄膜に含有する塩素含有量を
0.01stomia 4以上にするととによって、種
々のトランジスタ特性を′向上させることが出来る。多
結晶シリコン薄膜に含有される塩素は、主に多結晶シリ
コンOグレインバウダリーに存在する40と思われる。
本発明者らの多くの実験事実から5 atomieX以
下O塩素含有量においては、トランジスタ**0劣化、
特に経時変化を起させることは、はとんどなく安定して
その特性を維持し得ることが観察され! ている。坤ち、飼えば5 atomi*X、、越え九塩
素含有量では、上述のように連続的にトランジスタ動作
を行った場合、実効キャリアーモビリティの減少が見ら
れかつ幽カドレイン電流が時間とと−に減少しスレッシ
エホールド電圧が変化すると1.−51i時変化が観察
された6本発明においては、塩素含有量は0.01〜i
 at帷ic X好適には6.05〜3atomiaX
とされるー、・・最適には0゜05〜中に貴重れて−る
塩素原子の含有量は、通常の化学分析に用いられている
イオンクロマトグラフィー装置(ダイオネ・;ス社製1
0ffi)を用いて測定した。サンプルは、白金基板に
約10岬分堆積させ、塩素重量を測定し、膜中に含まれ
る塩素濃度をat−CXで算出した。
又、本発明の効果を示す為の多結晶シリコン薄膜トラン
ジスターの経時変化に関しては次のような方法によって
行っ九。
第2図に示す構造の薄膜トランジスタを作刺しグー) 
201 Kゲー′1.ト電圧va工40■、ソース20
3とドレイン202閾にドレイン電圧Vn −40Vを
印加しソースとドレイン関に流れるドレイン電流Inを
エレクトロメーター(K@1thlφ7610 Cエレ
クトロメーター)によシ測定しドレイン電流の時間的変
化を醐定し九。経時変化率紘、500時間の遍kIL!
II作後のドレイン電流の変動量を初期ドレイン電流で
割〕、それをlQO倚し%表示で表わした。
薄膜トランジスタの閾値電圧V?輩、紘、繍凋jばで通
常行われているVD−/a−纏Ks?ける直線部分を外
挿しVD軸と交差した点にようて定義した。経時変化前
と後のVTIの変化も同時にしらぺ、変化量をボルトで
表示した。
形成される多結晶シリコン薄膜半導体層に含有される塩
−濃度の制限は種々の方法で実現しガスをグロー放電分
解法(GD)によつて分解し堆積させる方法、Siター
ゲットを用−1ガス(烏 状の5iQiや塩素ガスを含むガス中でスパッタする方
法(SP)、塩素プラズマ雰囲気で81を電子ビームを
用いて加熱し蒸着する方法(IP)、CVD+LPCV
D等で形成された多結晶シリコン薄膜を塩素グツズ!!
&理する方法等の特定の条件下で実現しうる。
本発明で特記すべきことは、GD法、SP法。
及びIP法によつて形成された多結晶、シリコン薄膜半
導体層によると、本発明で開示されるようK 400℃
〜450℃とiう低温においても塩素含有量の制限を守
る限シ、飼えばCVDやLPGVDで高温(600℃以
上)O下で作製され水素プラズマアニールし九従来知ら
れてiる多結るものであり、本発明O有用性を端的に表
わしている。
更に、多結晶シリコン薄膜の塩素含有量を満足しかつ(
22G )配向が強くなるにつれて、トランジスタ特性
、%に実効キャリア移動匿の史に向上することが認めら
れ、又連続動作時の一時変化は大中に減少する。
多結晶シリコン薄膜の結晶性、配向性は、換作成法、*
作成条件によ−て種々のものが得られることか知られて
iる。
本発明において紘配向性を調べる方法としてX線回折、
電子−回折をあわせて行う丸。
作成した各多結晶シリツン属Ox曽回折強度をRiga
ku電機#/4x纏ディ7ラクトメーター(銅管球、 
35ff、 10mA )によ〉調定し、比較を行った
。回折角2aは2G’〜65°まで変化させて(111
) 、 (220) 、 (!111) 0回折ピーク
を検出してその回折強度よシ求めえ。
又電子線I折障度を日本電子社ml JIM −100
VKよ)III定し同様に各回折強度を求め九。AST
hf[カード(喝27−1977)Kよれば、配向の全
くない多結晶シリコンの場合回折強度の大きい爾(h、
に、1)表示で(111) : (2241) : (
311) −100: 55 : 3Gで(22G)だ
け取シ出してみると全回折強度に対する比、即ち  ・
11.1゜ (220)の回折強度/(総回折強度)は約(55/2
50) X 100 = 22(至)である。
この値を基準にしてこの値の大S ! (22G)配向
更に良好な)ツンジスタ特性を示し30X未満において
は、経時変化が大きくなシ好ましくない。
スパッタリング法(SP法)、イオンブレーティング法
においては、基板表面温度が500℃以下(約400〜
SOO℃の範II)で本発明の目的に合致しうみ多結晶
シリコン薄膜の形成が可能である。ζO事実は、大雨I
Rのデバイス用の大面積にわたる駆動回路中走査回路の
作製において、基板の均一加熱flR価な大面積基板材
料という点で有利であるだけでなく、透過量の表示素子
用O,111I板中基板側入射IIO党電変換受光木子
の場合等画像デバイ−!lc、の応用において透光性の
ガラス基板が多く望まれておシ、この要求に応えうるも
のとして重要である。
従うて、本実@によれtfiE来技術に較べて、低温度
領域をも実施することが出来る為に1従来法で使用され
ている゛高融点ガラス、硬ガラス等の耐熱性ガラス、耐
熱性セラiックス、サファイヤ、スピネル、シリプンウ
エーハー等の他に、一般の低融点ガラス、耐熱性プラス
チックス等も使用され得る。
ガラス基板としては、軟化点温度が630℃の並ガラス
、軟化点が780℃の普通硬質ガラス、軟化点温度が8
20℃の超硬質ガ□ラス(JI81級超硬質ガ2ス)、
勢が考えられる。
本発明の製法に於てはiずれO基板を用いても基板温度
が軟化点よ)低く押えられるため、基板をそこ表うむと
なく、膜を作成できる利点がある。
本発明の実施例に於いては基板ガラスとして軟化点の低
い並ガラス(ソーダガラス)のうち主トシてコーニング
φ7059ガラスを用い九が、軟化点が1500CO石
英ガラス等を基板としても可能である。しかし、実用上
からは並ガラスを用いることは安価で大面積にわ九って
薄層トランジスメーを作製する上で有利である。
以下に、本発明を更に詳細に説明するために多結晶シリ
コン薄膜O形威からTPTの作製プロセスとTF’r 
m作結果にクーで実施例によって具体的に説明する。
実施例1 本実施飼は多結晶シリコン薄膜を基板上に形成しTPT
を作製したものでJIs図に示し九装置を用いえもので
ある。基板300はコーニングφ7059ガラスを用i
え。
先ず、基板aOOを洗浄した後、(HF+HNO。
+ CHmCooB)の混合液で七O1I画を軽くエツ
チングし、乾燥し先後、ペルジャー償空堆積家)301
内Oアノード側においた基板加熱ホルダー302に装着
した。
そのiIペルジャー301を拡散ポンプ310でバック
グランド真空度2 X I G−’ Torr以下まで
排気を行つた。こ0時、ζO真空度−fi悪いと反応性
ガスが有効に膜析出して働かないばか)か麺中にO,N
が混入し、著しくgo低抵抗変化させる。次に基板温度
Tsをよけて基板30Gの温度を500℃に保持し九(
基板温度は熱電対303で監のガス流量は28CCMに
なる様にマス70−コン) o −5−304テ、H,
oガス流量は10 SCCM Kなる様にマスフローコ
ントローラー305でコントロールして導入した。
ペルジャー301内の圧力状べ°ルジャー301の排気
側の圧力調整パルプ311を調節し、絶対圧力針313
を用いて(L 3 Torrの圧力に設定しえ。
イルジャー301内の圧力が安定し死後、カソードt 
li、 314 K l &56Mk O高周波電界を
電源315によって加え、グロー放電を開始させた。こ
のと*O’lK圧はO,SKI、 電11u48MA、
RF放電パワーはioowであった。形成“誉′□れた
膜O膜厚は5000λでその均一性は円形リング型吹き
出し口を用いた場合に#1120 X 1!0■の基板
の大きさに対して±IOX内に駅っていた。
あうた。
又、X線回折のデータよ〉、上記薄膜の配向特性を調べ
九ところ、90 N (−1(220)/ 1 tot
alx roo )であp1平均結晶粒径はgoo ’
hであ一九。
次にこの膜を素材として第4図に概略を示すプロセスに
従ってTPTを作成し丸。工程(a) K示すようにガ
ラス基板30G上に上記の様にして形成し九多結晶シリ
コン膜401を析出した後、水素ガスでZoo vol
 PFII K希釈されたPHsガス(pHm (10
0Pμ)/迅と略記する)をH鵞で10volXK希釈
され九81H4(S iL (10) /Haと略記す
る)ガスに対して、m@l比にして5xio ”の割合
でイルジャー301内Km人させ、ペルジャー301内
の圧力を0.12 Torr K調整してグロー放・、
に 電を行いpoドープされえ1層402 t−500^の
厚さに形成した〔工1!(6)〕。
次に工程(e)のようにフォトエツチングによりn+層
402をソース電極4HO領域、ドレイン電極404の
領域を0(l−て除去した。次にゲート絶縁膜を形成す
べくペルジャー301内に再び上記の基板が、アノード
儒の加熱ホルダー302 K装置された。多結晶シリコ
ンを作製する場合と同様にペルジャー301が排気され
、基板温度Tiを250℃としてMもガスを2080 
CM −81H4(10)/Hlガスを5800M導入
してグロー放電を生起させて8iNHII 405を2
500ムの厚さに堆積させた。
次にフォトエツチングエ@によシソ−スミ極403、ド
レイン電極404用のコンタクトホール406−1 、
406−2をあゆ、その後で、stm膜405全面にA
lを蒸着して゛電極II 407を形成し死後、ホトエ
ツチング工程によ〉ムl電極属407を加工してソース
電極用取出し電極408.ドレイン電極用取出し電極4
0・及びゲート電極410を形成した。
この後、迅雰囲気中で250℃の熱処理を行った。
以上の条件とプ四セスに従って形成され丸薄膜トランジ
スタ(チャンネル長し=10μ、チャンネル輪W=50
0μ)は安定で嵐好な特性を示した。
このようにして試作したTFTO特性の一例のVD−I
pill線を第5図に示した(但し、図に於いてVDは
ドレイン電圧、 Meはゲイト電圧、 IDはドレイン
電流) o We =20V テID ;7.2 X 
10 ’A * We =OV ”t’ ID−I X
 10−’ (A)で、かつ閾値電圧atov”t’あ
、た、また通常、 MOS−TFTデパイメで行われて
いるwe−s/T;曲線の直線部から求めえ。実効移動
度(#のff)は4.8 j/V−seeであ如良好な
トランジスI特性を有するTPTが得られた。こ0TF
T+2)安定性を調べるためゲ果II)の変化は殆んど
なく±0.1 X以内であった。
かつ連続測定前後の閾値電圧の変化ΔVTHもなくTF
Tの安定性は極めて良かった。また斯様な連続測定後0
VD−ID yVe−In41性等を測定したところ、
連続測定前と変らすμeffも4.8ai/’V’sc
と同一であった。
本実施例で示され九如く、多結晶シリコン膜の塩素含有
撮直がlat、%、配向性が90%、平性能を示すこと
が示され丸。
実施例2 実施例1と同様の手J[によつてRFパワーこ身 (Po) 150 W 、 Si偽滝量28CCM、)
H,流量1108CC。
グロー放電圧力(Pr)0.3Torrの条件でバイコ
ールガラス基板上に多結晶シリコン膜を作製した。
基板温度、 (Ts >は350℃〜700℃Km、て
50℃おきにセットし膜厚が0.5μ厚になるように作
製し、各々の多結晶シリコン膜の塩素含有濃度。
配向性及び実施fs1と同様の方法によって各層を用い
て作成したTPTの実効移動度μeff  を@1表に
示した。
第1表から判るように塩素含有量が5at、Xを越える
も0xU101at、X未満のものは実効移動度がle
d/V−ssc以下であシト又、配向性が30%未満の
試料は実効移動度がlsi/V−se以下であって、い
ずれも実用上劣ることが示された。
、災に、Ts=700℃の試料は、配向性は90Xと高
いが塩素含有濃度が、0.01%未満のため実効キャリ
アモビリティ(−atl )は0.7 i/V−鱈と小
さく、これも実用上劣る事が示された。
第  ill 実m飼3 実施例1と同様に準備された同等のコーニングφ705
9ガラス基板30Gをペルジャー301内の上部7ノー
ド儒の基板加熱ホルダー302に密着して固定し、下部
カッ−j 314の電極板上に基板と対向するように多
結晶シリコン板(図示されない:NJil!99.99
N)を静置した。ペルジャー301 f @@ g y
ン、干11eX!l!all L゛2X”°°1Tor
r tで排気し、基板加熱ホルダー302を加熱して基
板300の表両温度を450℃に保った、。
(/4 絖−てSi−ガスを、マス70メーター304によって
0.25SCCMと流量を調節してペルジャー内に導入
し、更にArガスをマス70メーター309によって2
5 SCCM (D流量でペルジャー301内に導入し
メインパルプ311を絞うてペルジャー内圧を0.00
5Torrに設定した。
ペルジャー内圧が安定してから、下部カソード電極31
4 fc 13.56 MHz JD高周波電源315
によって、2.6U印加してカソード314上O多結晶
シリコン板とアノード(基板加熱ホル/ −) 302
間にグロー放電を放電パワー300Wで生起させ約0.
5μ厚の膜を形成した。
斯様に形成した多結晶シリコン膜中の塩素含有濃度は1
.3 at、X 、配向性は55%でありだ。
続いて上記膜の一部を利用して実施ガlと同様0工程に
よってTPTを作製した。この素子の実効移動度μ・f
f社1.8 d/V−麿であ〕、VG = Vp = 
40 V O条件”t’ I D 、 Vth Off
i化t ill 定り九ところ500時間でID a 
O,1%であ’)、Vthの変化は認められなく、安定
性は良好であった。
〔比較例〕
上記の試料とO比較の為に以下の試料を作製して同様の
測定を行つた。
実施Mlと同様に準1lIi4れた同勢のコーニングφ
7059ガラス基板300をペルジャー301円の上部
7ノード側の基板加熱ホルダー302に密層して固定し
、下部カソード314の電極板上に基板と対向するよう
に多結晶シリコン板(図示されない:9991%)を静
置した。ペルジャー301を拡散ポンプ310で真空状
態とし、2X10 ’Torrまで排気し、基板加熱ホ
ルダー302を加熱して基板aoo o表面温度を35
0℃に保つた。続いてSi社ガスをマス7叱メーター3
05 KよってI SOCMペルジャー内に導入し、頁
にArガスをマスフローメーター309によって2S8
CCMOR量でペルジャー301内に導入し、メインベ
ルブ311を絞ってペルジャー内圧をQ、QO5T@y
rに設定し丸。
ペルジャー内圧が安定してから、下部カソード電極31
4 K 1156 MHKの高周波電源315によって
、LeKI印加して★ソード上の結晶シリコン板312
とアノード(基板加熱ホルダー)302間にグロー放電
を生起させた。この際のRF放電パワー(進行波−反射
alE)は、300Wで、約0.5μ膜厚の膜を形成し
た。
多結晶シリコン薄膜中の塩素含有の濃度は65atX、
配向性は30X未満でありえ。
続いて実施例1と同様の工I!((−〜(X) )によ
ってTPTを作製した。
こO素子の実効キャリアモビリティ−μeffは0.2
 j/V −w、 テTo’)、VG = 40 V 
、 Vn−4ON’の条件でIp及びVtk o変化を
測定し九ところ500時間でIDは&4%減少しTPT
の安定性は乏しかった。
実施例4 多結晶シリコンのシリコン蒸発体606をボートを圧力
が4 X 1G ’Torrになる様にして堆積室内に
導入した。使用したガス導入管は内径2■で先のループ
状の部分にガス吹き出し口が2偶間隔で0.5■の孔が
開いているものを用いた。
次に、高周波コイル610 (直f!に5■)に13.
56MHzの高周波を印加して出力を100Wに設定し
て、コイル内部分に高周波グッズマ雰四気を形成し丸。
他方、支持体611−1 、611−2は回転させなが
ら加熱装置612を動作状態にして約450℃に加熱し
てお−た。次に蒸発体606にエレクトロンガン608
よシミ子線を照射し、加熱してシリコン粒子を飛翔させ
た。この時エレクトロンガンのパワーは約0.5 ff
で0.5μの薄膜の多結晶シリコン薄膜を形威しえ。こ
の薄膜を用いて前記−:1 0実施例と同様のプロセスで1.薄膜トランジスタ−を
作製した。第1真に本実施例における膜中の塩素含有鎖
直1作馴し丸薄膜ト2ンジスメのいで膜を形成し九場合
についての結果も併せて示し丸。
第2表
【図面の簡単な説明】
第1図は本発明の半導体素子の構造を説明する為の模式
的説明図、第2図は本実@O牛導体本子の特性を測定す
る為の回路を模式的に示し九説明図、第3図、第6図は
各々不発W14に係わる半導体膜作製装置の例を説明す
る為の模式的説明図、第4図は本発明の半導体素子を作
製する為の工程を模式的に説明する為の工程図、第s因
は本発明の半導体素子のVn−In41性の一例を示す
説明図である。 101・・・基板、102・・・薄膜中導体層、1G3
・・・ソース電極、104・・・ドレイン1!価、10
5・・・絶縁層、106・・・ゲート電極、107 、
108−n+層。 第42 10     ?0     30 To(v)

Claims (1)

    【特許請求の範囲】
  1. (1)  0.01〜5 atonde X O塩素を
    含有する多結晶シ請求の範11j11項に記載O半導体
    素子。
JP57007162A 1982-01-19 1982-01-19 半導体素子 Expired - Lifetime JPH0620122B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP57007162A JPH0620122B2 (ja) 1982-01-19 1982-01-19 半導体素子
US06/456,717 US4625224A (en) 1982-01-19 1983-01-10 Thin film transistor having polycrystalline silicon layer with 0.01 to 5 atomic % chlorine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57007162A JPH0620122B2 (ja) 1982-01-19 1982-01-19 半導体素子

Publications (2)

Publication Number Publication Date
JPS58123771A true JPS58123771A (ja) 1983-07-23
JPH0620122B2 JPH0620122B2 (ja) 1994-03-16

Family

ID=11658375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57007162A Expired - Lifetime JPH0620122B2 (ja) 1982-01-19 1982-01-19 半導体素子

Country Status (2)

Country Link
US (1) US4625224A (ja)
JP (1) JPH0620122B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63307776A (ja) * 1987-06-10 1988-12-15 Hitachi Ltd 薄膜半導体装置とその製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3300400A1 (de) * 1982-01-06 1983-07-14 Canon K.K., Tokyo Halbleiterbauelement
US5172203A (en) * 1983-12-23 1992-12-15 Sony Corporation Semiconductor device with polycrystalline silicon active region and method of fabrication thereof
JP2505736B2 (ja) * 1985-06-18 1996-06-12 キヤノン株式会社 半導体装置の製造方法
FR2586859B1 (fr) * 1985-08-27 1987-11-20 Thomson Csf Procede de fabrication d'un transistor de commande pour ecran plat de visualisation et element de commande realise selon ce procede
NL8801379A (nl) * 1988-05-30 1989-12-18 Imec Inter Uni Micro Electr Werkwijze voor het vervaardigen van een dunne-filmtransistor en een dergelijke dunne-filmtransistor.
FR2640809B1 (fr) * 1988-12-19 1993-10-22 Chouan Yannick Procede de gravure d'une couche d'oxyde metallique et depot simultane d'un film de polymere, application de ce procede a la fabrication d'un transistor
US6008078A (en) 1990-07-24 1999-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US5289030A (en) 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
US6849872B1 (en) * 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US5904550A (en) * 1992-02-28 1999-05-18 Casio Computer Co., Ltd. Method of producing a semiconductor device
JP2935446B2 (ja) * 1992-02-28 1999-08-16 カシオ計算機株式会社 半導体装置
US6624450B1 (en) * 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JP3320180B2 (ja) * 1993-12-22 2002-09-03 ティーディーケイ株式会社 薄膜トランジスタの製造方法
US6133620A (en) * 1995-05-26 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for fabricating the same
US5926701A (en) * 1994-12-21 1999-07-20 Sony Electronics, Inc. Thin film transistor fabrication technique
US5923050A (en) * 1995-02-08 1999-07-13 Samsung Electronics Co., Ltd. Amorphous silicon TFT
JP3565983B2 (ja) * 1996-04-12 2004-09-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6103138A (en) * 1998-01-21 2000-08-15 Canon Kabushiki Kaisha Silicon-system thin film, photovoltaic device, method for forming silicon-system thin film, and method for producing photovoltaic device
US7358194B2 (en) * 2005-08-18 2008-04-15 Tokyo Electron Limited Sequential deposition process for forming Si-containing films
US7616179B2 (en) * 2006-03-31 2009-11-10 Canon Kabushiki Kaisha Organic EL display apparatus and driving method therefor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5550663A (en) * 1978-10-07 1980-04-12 Shunpei Yamazaki Semiconductor device and method of fabricating the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4196438A (en) * 1976-09-29 1980-04-01 Rca Corporation Article and device having an amorphous silicon containing a halogen and method of fabrication
US4239554A (en) * 1978-07-17 1980-12-16 Shunpei Yamazaki Semiconductor photoelectric conversion device
US4310314A (en) * 1980-06-23 1982-01-12 Applied Color Systems, Inc. Reflected color simulator
US4520380A (en) * 1982-09-29 1985-05-28 Sovonics Solar Systems Amorphous semiconductors equivalent to crystalline semiconductors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5550663A (en) * 1978-10-07 1980-04-12 Shunpei Yamazaki Semiconductor device and method of fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63307776A (ja) * 1987-06-10 1988-12-15 Hitachi Ltd 薄膜半導体装置とその製造方法
JPH0571193B2 (ja) * 1987-06-10 1993-10-06 Hitachi Ltd

Also Published As

Publication number Publication date
JPH0620122B2 (ja) 1994-03-16
US4625224A (en) 1986-11-25

Similar Documents

Publication Publication Date Title
JPS58123771A (ja) 半導体素子
US5965904A (en) Semiconductor device comprising silicon semiconductor layer
JP2880322B2 (ja) 堆積膜の形成方法
US4804640A (en) Method of forming silicon and aluminum containing dielectric film and semiconductor device including said film
EP0445535B1 (en) Method of forming an oxide film
JP3649917B2 (ja) キャパシタ用誘電体膜
JP3090979B2 (ja) 基板付薄膜積層デバイスおよびその製法
US4905072A (en) Semiconductor element
JP2000269515A (ja) 低温薄膜トランジスタの作製方法およびトランジスタ・デバイス
US4692344A (en) Method of forming a dielectric film and semiconductor device including said film
JPH07268609A (ja) ガリウム酸化物薄膜
US5387542A (en) Polycrystalline silicon thin film and low temperature fabrication method thereof
Wang et al. Vapor deposition and characterization of metal oxide thin films for electronic applications
JP2502789B2 (ja) 薄膜トランジスタの製造方法
JPH04218928A (ja) 薄膜半導体装置とその製造方法及びシリコン薄膜堆積法
JP2001506809A (ja) 半導体装置及びその製造方法
US4982251A (en) Semiconductor element
JPS5884464A (ja) 半導体素子
CN109449247B (zh) 锡掺杂氧化钼薄膜、基于锡掺杂氧化钼薄膜的宽光谱光电探测器阵列及其制备方法
JPS5884466A (ja) 半導体素子
JP3366169B2 (ja) 多結晶シリコン薄膜積層体、シリコン薄膜太陽電池および薄膜トランジスタ
KR940005290B1 (ko) 유전체 박막을 형성하는 방법 및 그 박막을 포함하는 반도체 장치
JP2794833B2 (ja) 薄膜トランジスタの製造方法
JPH05259458A (ja) 半導体装置の製法
JPH021366B2 (ja)