JP3320180B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP3320180B2 JP3320180B2 JP32390993A JP32390993A JP3320180B2 JP 3320180 B2 JP3320180 B2 JP 3320180B2 JP 32390993 A JP32390993 A JP 32390993A JP 32390993 A JP32390993 A JP 32390993A JP 3320180 B2 JP3320180 B2 JP 3320180B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- gas
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000010409 thin film Substances 0.000 title claims description 10
- 239000010408 film Substances 0.000 claims description 65
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 38
- 239000000460 chlorine Substances 0.000 claims description 38
- 239000007789 gas Substances 0.000 claims description 29
- 239000007790 solid phase Substances 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 229910052801 chlorine Inorganic materials 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 230000003647 oxidation Effects 0.000 claims 2
- 238000007254 oxidation reaction Methods 0.000 claims 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims 1
- 150000003839 salts Chemical class 0.000 claims 1
- 239000010410 layer Substances 0.000 description 26
- 239000000758 substrate Substances 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000006303 photolysis reaction Methods 0.000 description 2
- 230000015843 photosynthesis, light reaction Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- KRTSDMXIXPKRQR-AATRIKPKSA-N monocrotophos Chemical compound CNC(=O)\C=C(/C)OP(=O)(OC)OC KRTSDMXIXPKRQR-AATRIKPKSA-N 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000348 solid-phase epitaxy Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタ（ＴＦ
Ｔ）の製造方法に関し、特に活性シリコン層の成膜を低
温化と、グロースレートの向上を図ったものである。
Ｔ）の製造方法に関し、特に活性シリコン層の成膜を低
温化と、グロースレートの向上を図ったものである。
【０００２】
【従来の技術】薄膜トランジスタ用ポリシリコンの製造
方法として、アモルファスシリコン（ａ−Ｓｉ）を形成
し、このａ−Ｓｉをレーザーまたは熱固相成長法によっ
てポリシリコン化することが試みられている。このよう
にして得られたポリシリコンの特性は、ａ−Ｓｉの製造
方法に大きく依存している。
方法として、アモルファスシリコン（ａ−Ｓｉ）を形成
し、このａ−Ｓｉをレーザーまたは熱固相成長法によっ
てポリシリコン化することが試みられている。このよう
にして得られたポリシリコンの特性は、ａ−Ｓｉの製造
方法に大きく依存している。
【０００３】ａ−Ｓｉの製造方法として、ＳｉＨ4 やＳ
ｉ2 Ｈ6 を減圧ＣＶＤ法（ＬＰＣＶＤ法）またはプラズ
マＣＶＤ法（Ｐ−ＣＶＤ法）によりａ−Ｓｉを形成して
いる。このようにして得られたａ−Ｓｉを使用して得ら
れたＴＦＴの特性は、低温でａ−Ｓｉを形成するほど、
また成膜の成長速度が大きい程良い特性が得られる傾向
にある。
ｉ2 Ｈ6 を減圧ＣＶＤ法（ＬＰＣＶＤ法）またはプラズ
マＣＶＤ法（Ｐ−ＣＶＤ法）によりａ−Ｓｉを形成して
いる。このようにして得られたａ−Ｓｉを使用して得ら
れたＴＦＴの特性は、低温でａ−Ｓｉを形成するほど、
また成膜の成長速度が大きい程良い特性が得られる傾向
にある。
【０００４】さらにＬＰＣＶＤ法とＰ−ＣＶＤ法を使用
したものについては、Ｐ−ＣＶＤ法はＬＰＣＶＤ法より
も低温でａ−Ｓｉを形成することができるものの、反応
室に存在する酸素を含むガスを活性化するため、酸素そ
の他の不純物がａ−Ｓｉ中に存在することになるので、
ＬＰＣＶＤ法により得られたものより良い特性を得るの
は困難である（ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩ
ＣＥ ＬＥＴＴＥＲＳＶＯＬ．１２、Ｎ０．７、ＪＵＬ
Ｙ １９９１）。しかもこの文献に示されたものはａ−
Ｓｉに酸化膜を形成するために高圧酸素下で酸化させて
いる。
したものについては、Ｐ−ＣＶＤ法はＬＰＣＶＤ法より
も低温でａ−Ｓｉを形成することができるものの、反応
室に存在する酸素を含むガスを活性化するため、酸素そ
の他の不純物がａ−Ｓｉ中に存在することになるので、
ＬＰＣＶＤ法により得られたものより良い特性を得るの
は困難である（ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩ
ＣＥ ＬＥＴＴＥＲＳＶＯＬ．１２、Ｎ０．７、ＪＵＬ
Ｙ １９９１）。しかもこの文献に示されたものはａ−
Ｓｉに酸化膜を形成するために高圧酸素下で酸化させて
いる。
【０００５】またＳｉ2 Ｃｌ6 ＋ＳｉＨ4 或いはＳｉ2
Ｃｌ6 ＋Ｓｉ2 Ｈ6 系の材料を使用してａ−Ｓｉを製造
することが、特開昭６３−６６９１９号公報に記載され
ているが、これは単純な熱分解でａ−Ｓｉを製造する方
法ではなく、光分解法又はプラズマ放電法を使用するも
のである。
Ｃｌ6 ＋Ｓｉ2 Ｈ6 系の材料を使用してａ−Ｓｉを製造
することが、特開昭６３−６６９１９号公報に記載され
ているが、これは単純な熱分解でａ−Ｓｉを製造する方
法ではなく、光分解法又はプラズマ放電法を使用するも
のである。
【０００６】
【発明が解決しようとする課題】従って前記光分解法
は、光があたる部分の基板上にのみａ−Ｓｉが形成され
ないので、基板を重ねることができず、該公報の第３頁
左下欄及び第１図に記載の如く、基板をヒータ上のボー
トホルダ上に縦方向に１枚しか載置できない。従って生
産効率を高くすることができない。また前記プラズマ放
電法は、これまた該公報第４頁左上欄や第１図に記載の
如く、基板をヒータ上のボートホルダ上に配設すること
が必要であり、これまたボートホルダ上に基板を縦方向
に１枚しか載置できないので、生産効率を高くすること
ができない。
は、光があたる部分の基板上にのみａ−Ｓｉが形成され
ないので、基板を重ねることができず、該公報の第３頁
左下欄及び第１図に記載の如く、基板をヒータ上のボー
トホルダ上に縦方向に１枚しか載置できない。従って生
産効率を高くすることができない。また前記プラズマ放
電法は、これまた該公報第４頁左上欄や第１図に記載の
如く、基板をヒータ上のボートホルダ上に配設すること
が必要であり、これまたボートホルダ上に基板を縦方向
に１枚しか載置できないので、生産効率を高くすること
ができない。
【０００７】しかもこの公報に記載のように、容器がス
テンレスで作成されているため、プラズマ放電法ではメ
タル汚染が生じ、またＳｉ3 Ｃｌ3 、Ｃｌがエッチング
作用を持つため、ａ−Ｓｉの製造上困難がある。
テンレスで作成されているため、プラズマ放電法ではメ
タル汚染が生じ、またＳｉ3 Ｃｌ3 、Ｃｌがエッチング
作用を持つため、ａ−Ｓｉの製造上困難がある。
【０００８】従って本発明の目的は、これらの問題点を
改善した、石英容器を使用できる、生産性の高い、しか
も性能のよいＴＦＴ及びその製造方法を提供することで
ある。
改善した、石英容器を使用できる、生産性の高い、しか
も性能のよいＴＦＴ及びその製造方法を提供することで
ある。
【０００９】
【課題を解決するための手段】前記目的を達成するた
め、本発明では、図１に示す如く、基板１にＳｉＯ2 膜
２を形成して、その上にＳｉ n Ｈ 2 (n+1) （但しｎは１
以上の整数）に、Ｃｌ 2 ガスを添加してＣＶＤ法でａ−
Ｓｉ層３を形成する。そしてこの上側にゲート酸化膜４
を形成する。また前記ａ−Ｓｉ層３を固相成長させて活
性Ｓｉ層とする。ゲート酸化膜４の上側にゲート電極と
なるシリコン層５を形成する。これによりＴＦＴを構成
する。
め、本発明では、図１に示す如く、基板１にＳｉＯ2 膜
２を形成して、その上にＳｉ n Ｈ 2 (n+1) （但しｎは１
以上の整数）に、Ｃｌ 2 ガスを添加してＣＶＤ法でａ−
Ｓｉ層３を形成する。そしてこの上側にゲート酸化膜４
を形成する。また前記ａ−Ｓｉ層３を固相成長させて活
性Ｓｉ層とする。ゲート酸化膜４の上側にゲート電極と
なるシリコン層５を形成する。これによりＴＦＴを構成
する。
【００１０】この場合、Ｓｉ n Ｈ 2 (n+1) にＣｌ 2 ガス
を添加してＣＶＤ法で形成したａ−Ｓｉ層３にゲート酸
化膜４を形成したあと、ａ−Ｓｉ層３を固相成長させ
て、活性Ｓｉ層を得る。
を添加してＣＶＤ法で形成したａ−Ｓｉ層３にゲート酸
化膜４を形成したあと、ａ−Ｓｉ層３を固相成長させ
て、活性Ｓｉ層を得る。
【００１１】
【作用】これにより低温でａ−Ｓｉ層を形成することが
できるのみならず、速い成長速度でａ−Ｓｉ層を形成す
ることが可能になり、特性のよいＴＦＴを生産効率よく
得ることができる。
できるのみならず、速い成長速度でａ−Ｓｉ層を形成す
ることが可能になり、特性のよいＴＦＴを生産効率よく
得ることができる。
【００１２】
【実施例】本発明の一実施例を図１〜図８に基づき説明
する。図１は本発明の一実施例の薄膜トランジスタの構
成を示す断面図、図２及び図３は図１に示す薄膜トラン
ジスタの製造工程図、図４〜図８は本発明の一実施例の
特性図である。
する。図１は本発明の一実施例の薄膜トランジスタの構
成を示す断面図、図２及び図３は図１に示す薄膜トラン
ジスタの製造工程図、図４〜図８は本発明の一実施例の
特性図である。
【００１３】まず図２及び図３により本発明のＴＦＴの
一実施例構成及びその製造方法について説明する。 （１）基板１として、例えばコーニング社の商品名７０
５９というガラス板を用い、この基板１上にスパッタ法
によりＳｉＯ2 膜２を約１０００Åの厚さで成膜する
（図２（Ａ）参照）。
一実施例構成及びその製造方法について説明する。 （１）基板１として、例えばコーニング社の商品名７０
５９というガラス板を用い、この基板１上にスパッタ法
によりＳｉＯ2 膜２を約１０００Åの厚さで成膜する
（図２（Ａ）参照）。
【００１４】（２）このＳｉＯ2 膜２の上に非晶質シリ
コン（ａ−Ｓｉ）層３を約２０００Åの厚さでＣＶＤ法
により成膜する（図２（Ｂ）参照）。この時の成膜条件
は例えば以下の通りである。
コン（ａ−Ｓｉ）層３を約２０００Åの厚さでＣＶＤ法
により成膜する（図２（Ｂ）参照）。この時の成膜条件
は例えば以下の通りである。
【００１５】 ＳｉＨ4 ガス １００ ＳＣＣＭ 圧力 ０．３ Ｔｏｒｒ Ｃｌ2 ガス １〜１００ ＳＣＣＭ ＴＥＭＰ ５５０℃ 成長速度 １００ Å／ｍｉｎ （３）次に、前記（２）により成膜したａ−Ｓｉ層３を
アイランドを形成するためパターニングする（図２
（Ｃ）参照）。
アイランドを形成するためパターニングする（図２
（Ｃ）参照）。
【００１６】（４）このパターニングしたａ−Ｓｉ層３
にゲート酸化膜４を形成する（図２（Ｄ）参照）。この
ゲート酸化膜４の形成条件は、例えば以下の通りであ
る。 Ｈ2 ４ ＳＬＭ Ｏ2 １０ ＳＬＭ ＴＥＭＰ ６００℃ 処理時間 ５ｈｒ （５）前記ゲート酸化膜４を形成したのち、このａ−Ｓ
ｉ層３を固相成長させポリシリコンにする。この固相成
長の条件は、例えば以下の通りである。
にゲート酸化膜４を形成する（図２（Ｄ）参照）。この
ゲート酸化膜４の形成条件は、例えば以下の通りであ
る。 Ｈ2 ４ ＳＬＭ Ｏ2 １０ ＳＬＭ ＴＥＭＰ ６００℃ 処理時間 ５ｈｒ （５）前記ゲート酸化膜４を形成したのち、このａ−Ｓ
ｉ層３を固相成長させポリシリコンにする。この固相成
長の条件は、例えば以下の通りである。
【００１７】Ｎ2 １ ＳＬＭ ＴＥＭＰ ６００℃ 処理時間 ５ｈｒ〜２０ｈｒ なお前記（４）におけるゲート酸化膜形成は固相成長も
兼ねられるため、プロセス時間を縮めることができる。
このようにしてａ−Ｓｉ層３を活性Ｓｉ層とすることが
できる。
兼ねられるため、プロセス時間を縮めることができる。
このようにしてａ−Ｓｉ層３を活性Ｓｉ層とすることが
できる。
【００１８】（６）このようにしてゲート酸化膜４を形
成し、固相成長を行った後に、このゲート酸化膜４の上
に、ゲート電極となるシリコン層５を減圧ＣＶＤ法によ
り、厚さ約２０００Åに形成する（図２（Ｅ）参照）。
その成膜条件は、前記（２）と同様であるが、この膜の
成膜時にリン等のドーパントを混入することも可能であ
る。
成し、固相成長を行った後に、このゲート酸化膜４の上
に、ゲート電極となるシリコン層５を減圧ＣＶＤ法によ
り、厚さ約２０００Åに形成する（図２（Ｅ）参照）。
その成膜条件は、前記（２）と同様であるが、この膜の
成膜時にリン等のドーパントを混入することも可能であ
る。
【００１９】（７）次に、所定のパターンに従ったエッ
チング工程により、ゲート電極５とゲート酸化膜４とを
形成する（図２（Ｆ）参照）。 （８）それからこのゲート電極５をマスクとして、ソー
ス、ドレイン領域となるべき部分にイオンドーピング法
により、例えばリンをドーピングしてゲート電極に対し
てセルファラインとなるようにソース、ドレイン領域
６、９を形成する（図３（Ａ）参照）。
チング工程により、ゲート電極５とゲート酸化膜４とを
形成する（図２（Ｆ）参照）。 （８）それからこのゲート電極５をマスクとして、ソー
ス、ドレイン領域となるべき部分にイオンドーピング法
により、例えばリンをドーピングしてゲート電極に対し
てセルファラインとなるようにソース、ドレイン領域
６、９を形成する（図３（Ａ）参照）。
【００２０】（９）これらの素子を含む基板を窒素雰囲
気中にて５５０℃で５時間加熱し、ドーパントの活性化
を行う。さらに水素雰囲気中で４００℃で３０分間熱処
理し、水素化を行い半導体層の欠陥準位密度を減少させ
る。
気中にて５５０℃で５時間加熱し、ドーパントの活性化
を行う。さらに水素雰囲気中で４００℃で３０分間熱処
理し、水素化を行い半導体層の欠陥準位密度を減少させ
る。
【００２１】（１０）さらに、この基板全体にＴＥＯＳ
を出発材料として、ＳｉＯ2 膜を層間絶縁膜７として厚
さ約４０００Åに形成する。このＳｉＯ2 膜の成膜条件
は、例えば以下の通りである。
を出発材料として、ＳｉＯ2 膜を層間絶縁膜７として厚
さ約４０００Åに形成する。このＳｉＯ2 膜の成膜条件
は、例えば以下の通りである。
【００２２】 ＴＥＯＳガス １０〜５０ ＳＣＣＭ Ｏ2 ガス ５００ ＳＣＣＭ パワー ５０〜３００（Ｗ） 加熱温度 ４００℃ そしてこのＳｉＯ2 膜を形成後、各電極の配線のため、
必要とするパターンに従ってパターニングを行い、層間
絶縁膜７等を形成する（図３（Ｂ）参照）。
必要とするパターンに従ってパターニングを行い、層間
絶縁膜７等を形成する（図３（Ｂ）参照）。
【００２３】（１１）次に電極用の第二のドープドシリ
コン膜８を同様に成膜し、パターニングして図１に示す
ような、薄膜トランジスタを完成する。なお前記（８）
等において、リン（Ｐ）の代りにホウ素（Ｂ）を使用し
てもよい。
コン膜８を同様に成膜し、パターニングして図１に示す
ような、薄膜トランジスタを完成する。なお前記（８）
等において、リン（Ｐ）の代りにホウ素（Ｂ）を使用し
てもよい。
【００２４】このようにして製造された本発明のＴＦＴ
の特徴を以下に説明する。本発明においては、前記
（２）に示す如く、ａ−Ｓｉ層をＳｉ n Ｈ 2 (n+1) （但
しｎは１以上の整数）に、Ｃｌ 2 ガスを添加して、ＣＶ
Ｄ法で形成する。これにより図４に示す如く、成膜を低
い温度で速く形成できることがわかる。
の特徴を以下に説明する。本発明においては、前記
（２）に示す如く、ａ−Ｓｉ層をＳｉ n Ｈ 2 (n+1) （但
しｎは１以上の整数）に、Ｃｌ 2 ガスを添加して、ＣＶ
Ｄ法で形成する。これにより図４に示す如く、成膜を低
い温度で速く形成できることがわかる。
【００２５】図４において、縦軸は成膜速度をÅ／ｍｉ
ｎでログスケールにより表し、横軸は、生成温度をＫと
したとき（１／Ｋ×１０００）で表したものである。な
お上の部分の横軸にそのときの温度を℃で表している。
そして直線ａは圧力０．３ＴｏｒｒでＳｉＨ4 ガスを１
００ＳＣＣＭの状態でａ−Ｓｉを成膜したときの成膜状
態を示し、直線Ａは、直線ａの場合に比してＣｌ2 ガス
を１００ＳＣＣＭ添加した場合を示す。また直線ｂは圧
力０．３ＴｏｒｒでＳｉ2 Ｈ6 ガスを１００ＳＣＣＭの
状態でａ−Ｓｉを成膜したときの成膜状態を示し、直線
Ｂは直線ｂの場合に比してＣｌ2 ガスを１００ＳＣＣＭ
添加した場合を示す。
ｎでログスケールにより表し、横軸は、生成温度をＫと
したとき（１／Ｋ×１０００）で表したものである。な
お上の部分の横軸にそのときの温度を℃で表している。
そして直線ａは圧力０．３ＴｏｒｒでＳｉＨ4 ガスを１
００ＳＣＣＭの状態でａ−Ｓｉを成膜したときの成膜状
態を示し、直線Ａは、直線ａの場合に比してＣｌ2 ガス
を１００ＳＣＣＭ添加した場合を示す。また直線ｂは圧
力０．３ＴｏｒｒでＳｉ2 Ｈ6 ガスを１００ＳＣＣＭの
状態でａ−Ｓｉを成膜したときの成膜状態を示し、直線
Ｂは直線ｂの場合に比してＣｌ2 ガスを１００ＳＣＣＭ
添加した場合を示す。
【００２６】直線ａとＡを比較することによりＳｉＨ4
ガスのみでは５５０℃において８Å／ｍｉｎ程度の膜厚
成長であったものがＣｌ2 ガスを用いることにより１０
０Å／ｍｉｎ程度の膜厚成長とすることができる。また
直線ｂとＢを比較することにより、Ｓｉ2 Ｈ6 ガスのみ
では４３０℃において２０Å／ｍｉｎ程度の膜厚成長で
あったものがＣｌ2 ガスを用いることにより１３０Å／
ｍｉｎ程度の膜厚成長とすることができる。またＳｉ2
Ｈ6 ガスのみでは３５０℃ではａ−Ｓｉ層を得ることが
できなかったものが、Ｃｌ2 ガスを用いることにより１
３Å／ｍｉｎもの膜厚成長とすることができる。
ガスのみでは５５０℃において８Å／ｍｉｎ程度の膜厚
成長であったものがＣｌ2 ガスを用いることにより１０
０Å／ｍｉｎ程度の膜厚成長とすることができる。また
直線ｂとＢを比較することにより、Ｓｉ2 Ｈ6 ガスのみ
では４３０℃において２０Å／ｍｉｎ程度の膜厚成長で
あったものがＣｌ2 ガスを用いることにより１３０Å／
ｍｉｎ程度の膜厚成長とすることができる。またＳｉ2
Ｈ6 ガスのみでは３５０℃ではａ−Ｓｉ層を得ることが
できなかったものが、Ｃｌ2 ガスを用いることにより１
３Å／ｍｉｎもの膜厚成長とすることができる。
【００２７】また図５はＳｉＨ4 １００ＳＣＣＭ、温度
５００℃、圧力０．３Ｔｏｒｒの条件でＣｌ2 ガスの流
量を変えたときのａ−Ｓｉの膜厚成長を示し、図６はＳ
ｉ2Ｈ6 １００ＳＣＣＭ、温度３５０℃、圧力０．３Ｔ
ｏｒｒの条件でＣｌ2 ガスの流量を変えたときのａ−Ｓ
ｉの膜厚成長を示す。これらより明らかな如く、添加す
るＣｌ2 ガスの流量を大にすることによりその成長速度
を大きくすることができる。
５００℃、圧力０．３Ｔｏｒｒの条件でＣｌ2 ガスの流
量を変えたときのａ−Ｓｉの膜厚成長を示し、図６はＳ
ｉ2Ｈ6 １００ＳＣＣＭ、温度３５０℃、圧力０．３Ｔ
ｏｒｒの条件でＣｌ2 ガスの流量を変えたときのａ−Ｓ
ｉの膜厚成長を示す。これらより明らかな如く、添加す
るＣｌ2 ガスの流量を大にすることによりその成長速度
を大きくすることができる。
【００２８】これら図４〜図６よりわかるように、低温
において数１０倍のグロースレートを向上できる。図７
により酸化膜を形成する際における塩素濃度と、処理時
間の関係を説明する。図７は、Ｈ2 が６ＳＬＭ、Ｏ2 が
８ＳＬＭのウエットの雰囲気で酸化膜を形成した状態を
示す。縦軸は酸化膜の厚さを示し、横軸は処理時間を示
す。曲線Ｃは塩素濃度が２×１０20／ｃｍ3 のａ−Ｓｉ
を６００℃で酸化した状態を示し、曲線Ｄは同じく塩素
濃度が２×１０20／ｃｍ3 のａ−Ｓｉを５５０℃で酸化
した状態を示す。曲線Ｅは塩素が含まれていないａ−Ｓ
ｉを６００℃で酸化した状態を示し、曲線Ｆは塩素が含
まれていないポリシリコンを６００℃で酸化した状態を
示す。
において数１０倍のグロースレートを向上できる。図７
により酸化膜を形成する際における塩素濃度と、処理時
間の関係を説明する。図７は、Ｈ2 が６ＳＬＭ、Ｏ2 が
８ＳＬＭのウエットの雰囲気で酸化膜を形成した状態を
示す。縦軸は酸化膜の厚さを示し、横軸は処理時間を示
す。曲線Ｃは塩素濃度が２×１０20／ｃｍ3 のａ−Ｓｉ
を６００℃で酸化した状態を示し、曲線Ｄは同じく塩素
濃度が２×１０20／ｃｍ3 のａ−Ｓｉを５５０℃で酸化
した状態を示す。曲線Ｅは塩素が含まれていないａ−Ｓ
ｉを６００℃で酸化した状態を示し、曲線Ｆは塩素が含
まれていないポリシリコンを６００℃で酸化した状態を
示す。
【００２９】図７により明らかなように、５５０℃での
低温酸化膜の生成を可能にするのみならず、その生成時
間も曲線Ｅ、Ｆのものに比較してはるかに短時間で生成
処理できることがわかる。しかも耐圧も７ＭＶ／ｃｍと
良く、界面準位密度も５×１０10個／ｃｍ2 と小さい値
であった。
低温酸化膜の生成を可能にするのみならず、その生成時
間も曲線Ｅ、Ｆのものに比較してはるかに短時間で生成
処理できることがわかる。しかも耐圧も７ＭＶ／ｃｍと
良く、界面準位密度も５×１０10個／ｃｍ2 と小さい値
であった。
【００３０】一般にＣＶＤ法やスパッタ法で形成したゲ
ートＳｉＯ2 膜は、いくら良い膜をつけても活性Ｓｉ層
の表面にナチュラルオキサイドが存在するため、良好な
界面を得るのが困難であるが、これを改善することがで
きる。しかもこのゲート酸化膜の形成は、固相成長処理
も兼ねられるため、固相成長処理時間を短縮することが
できる。
ートＳｉＯ2 膜は、いくら良い膜をつけても活性Ｓｉ層
の表面にナチュラルオキサイドが存在するため、良好な
界面を得るのが困難であるが、これを改善することがで
きる。しかもこのゲート酸化膜の形成は、固相成長処理
も兼ねられるため、固相成長処理時間を短縮することが
できる。
【００３１】図８において曲線ＧはＣｌ濃度と移動度と
の関係を示し、曲線ＨはＣｌ濃度とＣｌ流量との関係を
示す。図８は前記（５）の条件で６００℃で処理したも
のである。曲線Ｇにより明らかなように、Ｃｌ濃度が低
くなると移動度に影響しなくなることがわかる。また点
ｈに示す如く、Ｃｌ濃度が大きくなると固相成長してい
るときに膜はがれが生ずる。またＣｌ濃度が多いとポリ
シリコン化しない。
の関係を示し、曲線ＨはＣｌ濃度とＣｌ流量との関係を
示す。図８は前記（５）の条件で６００℃で処理したも
のである。曲線Ｇにより明らかなように、Ｃｌ濃度が低
くなると移動度に影響しなくなることがわかる。また点
ｈに示す如く、Ｃｌ濃度が大きくなると固相成長してい
るときに膜はがれが生ずる。またＣｌ濃度が多いとポリ
シリコン化しない。
【００３２】次に本発明の第２実施例を図９にもとづき
説明する。図９に示す第２実施例では、ａ−Ｓｉをポリ
シリコン化して先ず活性Ｓｉを作り、その上に前記
（２）と同様の手法によりＣｌを含むａ−Ｓｉ層を作
り、これを酸化してゲート酸化膜とするものである。
説明する。図９に示す第２実施例では、ａ−Ｓｉをポリ
シリコン化して先ず活性Ｓｉを作り、その上に前記
（２）と同様の手法によりＣｌを含むａ−Ｓｉ層を作
り、これを酸化してゲート酸化膜とするものである。
【００３３】（１）基板１として、例えばコ−ニング社
の商品名７０５９というガラス板を用い、この基板１に
スパッタ法によりＳｉＯ2 膜２を約１０００Åの厚さで
成膜する。このＳｉＯ2 膜２の上に、ａ−Ｓｉ層１１
を、例えばＬＰＣＶＤ法により約１０００Åの厚さで成
膜する（図９（Ａ）参照）。
の商品名７０５９というガラス板を用い、この基板１に
スパッタ法によりＳｉＯ2 膜２を約１０００Åの厚さで
成膜する。このＳｉＯ2 膜２の上に、ａ−Ｓｉ層１１
を、例えばＬＰＣＶＤ法により約１０００Åの厚さで成
膜する（図９（Ａ）参照）。
【００３４】このときの成膜条件は以下の通りである。 Ｓｉ2 Ｈ6 ガス １００〜５００ ＳＣＣＭ Ｈｅガス ５００ ＳＣＣＭ 圧力 ０．１〜１ Ｔｏｒｒ 加熱温度 ４３０〜５００℃ （２）このａ−Ｓｉ層１１を固相成長し、ポリシリコン
にする。この固相成長の条件は、例えば以下の通りであ
る。
にする。この固相成長の条件は、例えば以下の通りであ
る。
【００３５】Ｎ2 １ ＳＬＭ ＴＥＭＰ ６００℃ 処理時間 ５ｈｒ〜２０ｈｒ （３）このポリシリコン膜上に、Ｃｌを含むａ−Ｓｉ層
１２を、前記（２）の手法により、即ち下記の条件で約
１０００Åの厚さで成膜する（図９（Ｂ）参照）。
１２を、前記（２）の手法により、即ち下記の条件で約
１０００Åの厚さで成膜する（図９（Ｂ）参照）。
【００３６】ＳｉＨ4 ガス １００ ＳＣＣＭ 圧力 ０．３ Ｔｏｒｒ Ｃｌ2 ガス １〜１００ ＳＣＣＭ ＴＥＭＰ ５５０℃ 成長速度 １００ Å／ｍｉｎ （４）このＣｌを含むａ−Ｓｉ層１２を形成後、例えば
下記の条件でゲート酸化膜１３を形成する（図２（Ｃ）
参照）。
下記の条件でゲート酸化膜１３を形成する（図２（Ｃ）
参照）。
【００３７】Ｈ2 ４ ＳＬＭ Ｏ2 １０ ＳＬＭ ＴＥＭＰ ５５０℃ 処理温度 ８ｈｒ 以下は前記第１実施例と同様にしてＴＦＴを得る。なお
前記第２実施例では説明簡略化のため、パターニングの
説明は省略した。
前記第２実施例では説明簡略化のため、パターニングの
説明は省略した。
【００３８】前記各実施例では基板にガラス板を使用し
た例について説明したが、本発明はこれに限定されるも
のではない。石英基板を使用すれば処理時間を１０００
℃位まで上げることができる。
た例について説明したが、本発明はこれに限定されるも
のではない。石英基板を使用すれば処理時間を１０００
℃位まで上げることができる。
【００３９】なお、本発明において、塩素濃度が１×１
０17ａｔｏｍ／ｃｍ3 以下ではＴＦＴの特性が変わらな
い。また５×１０21ａｔｏｍ／ｃｍ3 以上では固相成長
したときポリシリコン化せずしかも膜はがれが生じ、Ｔ
ＦＴの特性が低下する。
０17ａｔｏｍ／ｃｍ3 以下ではＴＦＴの特性が変わらな
い。また５×１０21ａｔｏｍ／ｃｍ3 以上では固相成長
したときポリシリコン化せずしかも膜はがれが生じ、Ｔ
ＦＴの特性が低下する。
【００４０】そしてＣ、Ｏ、Ｎの濃度が５×１０18ａｔ
ｏｍ／ｃｍ3 以上の場合には結晶粒子が大きくならず、
核成長を止めるものである。
ｏｍ／ｃｍ3 以上の場合には結晶粒子が大きくならず、
核成長を止めるものである。
【００４１】
【発明の効果】本発明により活性シリコン層の成膜を、
グロースレートを速くし、しかも低温化を図ることがで
き、ＴＦＴの移動度の向上、閾値の低下を図ることがで
き、信頼性の高いＴＦＴを生産効率よく提供することが
できる。しかも酸化膜の生成に際しては、高圧を要せ
ず、常圧の雰囲気で行うことができる。
グロースレートを速くし、しかも低温化を図ることがで
き、ＴＦＴの移動度の向上、閾値の低下を図ることがで
き、信頼性の高いＴＦＴを生産効率よく提供することが
できる。しかも酸化膜の生成に際しては、高圧を要せ
ず、常圧の雰囲気で行うことができる。
【図１】本発明の第１実施例構成説明図である。
【図２】本発明の第１実施例における製造工程説明図
（その１）である。
（その１）である。
【図３】本発明の第１実施例における製造工程説明図
（その２）である。
（その２）である。
【図４】本発明における成膜温度・成膜度特性図であ
る。
る。
【図５】本発明におけるＣｌ2 ガス流量と成膜度特性図
（その１）である。
（その１）である。
【図６】本発明におけるＣｌ2 ガス流量と成膜度特性図
（その２）である。
（その２）である。
【図７】Ｃｌの有無と酸化膜生成状態説明図である。
【図８】Ｃｌ濃度と移動度、Ｃｌ流量説明図である。
【図９】本発明の第２実施例説明図である。
１ 基板 ２ ＳｉＯ2 膜 ４ ゲート酸化膜 ５ ゲート電極 ６、９ ソース、ドレイン領域 ７ 層間絶縁膜 ８ ドープドシリコン膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−55581（ＪＰ，Ａ) 特開 昭62−158872（ＪＰ，Ａ) 特開 平４−144123（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/336 H01L 21/20 H01L 21/205
Claims (4)
- 【請求項１】 Ｓｉ n Ｈ 2 (n+1) （但しｎは１以上の整
数）に、Ｃｌ 2 ガスを添加してＣＶＤ法で形成したａ−
Ｓｉ層にゲート酸化膜を熱酸化形成し、前記ａ−Ｓｉ層
を固相成長させて活性ポリシリコン層を形成することを
特徴とする薄膜トランジスタの製造方法。 - 【請求項２】 前記Ｓｉ n Ｈ 2 (n+1) はＳｉＨ4 又はＳ
ｉ2 Ｈ6 であることを特徴とする請求項１記載の薄膜ト
ランジスタの製造方法。 - 【請求項３】 前記活性ポリシリコン層中における、塩
素濃度が１×１０ 17〜５×１０21ａｔｏｍ／ｃｍ3 であ
り、炭素、酸素、窒素の各濃度が５×１０18ａｔｏｍ／
ｃｍ3 以下であることを特徴とする請求項１記載の薄膜
トランジスタの製造方法。 - 【請求項４】 塩素を含まないａ−Ｓｉを固相成長させ
てポリシリコンとし、その上にＳｉ n Ｈ 2 (n+1) （但し
ｎは１以上の整数）に、Ｃｌ 2 ガスを添加してＣＶＤ法
で形成したａ−Ｓｉ層にゲート酸化膜を熱酸化形成する
ことを特徴とする薄膜トランジスタの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32390993A JP3320180B2 (ja) | 1993-12-22 | 1993-12-22 | 薄膜トランジスタの製造方法 |
| US08/451,752 US5565691A (en) | 1993-12-22 | 1995-05-26 | Thin film semiconductor system |
| US08/963,588 US6514803B1 (en) | 1993-12-22 | 1997-11-04 | Process for making an amorphous silicon thin film semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32390993A JP3320180B2 (ja) | 1993-12-22 | 1993-12-22 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07183525A JPH07183525A (ja) | 1995-07-21 |
| JP3320180B2 true JP3320180B2 (ja) | 2002-09-03 |
Family
ID=18159974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32390993A Expired - Fee Related JP3320180B2 (ja) | 1993-12-22 | 1993-12-22 | 薄膜トランジスタの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5565691A (ja) |
| JP (1) | JP3320180B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5923050A (en) * | 1995-02-08 | 1999-07-13 | Samsung Electronics Co., Ltd. | Amorphous silicon TFT |
| US6060755A (en) * | 1999-07-19 | 2000-05-09 | Sharp Laboratories Of America, Inc. | Aluminum-doped zirconium dielectric film transistor structure and deposition method for same |
| US20020020840A1 (en) * | 2000-03-10 | 2002-02-21 | Setsuo Nakajima | Semiconductor device and manufacturing method thereof |
| US7288444B2 (en) * | 2001-04-04 | 2007-10-30 | Samsung Sdi Co., Ltd. | Thin film transistor and method of manufacturing the same |
| KR100437474B1 (ko) * | 2001-04-04 | 2004-06-23 | 삼성에스디아이 주식회사 | 듀얼채널층을 갖는 박막 트랜지스터 및 그의 제조방법 |
| US6838396B2 (en) * | 2003-03-28 | 2005-01-04 | International Business Machines Corporation | Bilayer ultra-thin gate dielectric and process for semiconductor metal contamination reduction |
| KR100810638B1 (ko) * | 2006-12-06 | 2008-03-07 | 삼성에스디아이 주식회사 | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 |
| KR100810639B1 (ko) * | 2006-12-06 | 2008-03-07 | 삼성에스디아이 주식회사 | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 |
| KR101015847B1 (ko) * | 2008-01-18 | 2011-02-23 | 삼성모바일디스플레이주식회사 | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4027380A (en) * | 1974-06-03 | 1977-06-07 | Fairchild Camera And Instrument Corporation | Complementary insulated gate field effect transistor structure and process for fabricating the structure |
| US4007294A (en) * | 1974-06-06 | 1977-02-08 | Rca Corporation | Method of treating a layer of silicon dioxide |
| JPH0620122B2 (ja) * | 1982-01-19 | 1994-03-16 | キヤノン株式会社 | 半導体素子 |
| US4683144A (en) * | 1984-04-16 | 1987-07-28 | Canon Kabushiki Kaisha | Method for forming a deposited film |
| JPS61264720A (ja) * | 1985-05-20 | 1986-11-22 | Oki Electric Ind Co Ltd | 多結晶シリコンの製造方法 |
| JPH0651907B2 (ja) | 1985-12-28 | 1994-07-06 | キヤノン株式会社 | 薄膜多層構造の形成方法 |
| JPS6366919A (ja) | 1986-09-08 | 1988-03-25 | Semiconductor Energy Lab Co Ltd | 被膜作製方法 |
| JPS6480020A (en) * | 1987-09-19 | 1989-03-24 | Fuji Electric Co Ltd | Manufacture of silicon thin film |
| US5116771A (en) * | 1989-03-20 | 1992-05-26 | Massachusetts Institute Of Technology | Thick contacts for ultra-thin silicon on insulator films |
| JP2900497B2 (ja) * | 1990-04-17 | 1999-06-02 | 日本電気株式会社 | Ｓｉのエピタキシアル成長方法 |
| JPH04144123A (ja) | 1990-10-04 | 1992-05-18 | Seiko Epson Corp | 半導体装置の製造方法 |
| US5225356A (en) * | 1991-01-14 | 1993-07-06 | Nippon Telegraph & Telephone Corporation | Method of making field-effect semiconductor device on sot |
| JPH04252023A (ja) * | 1991-01-28 | 1992-09-08 | Nec Corp | シリコン結晶の選択的成長方法 |
| JPH04324628A (ja) * | 1991-04-24 | 1992-11-13 | Nippon Steel Corp | 珪素薄膜の製造方法 |
| JP3187086B2 (ja) | 1991-08-26 | 2001-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置および半導体装置の作製方法 |
-
1993
- 1993-12-22 JP JP32390993A patent/JP3320180B2/ja not_active Expired - Fee Related
-
1995
- 1995-05-26 US US08/451,752 patent/US5565691A/en not_active Expired - Lifetime
-
1997
- 1997-11-04 US US08/963,588 patent/US6514803B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5565691A (en) | 1996-10-15 |
| JPH07183525A (ja) | 1995-07-21 |
| US6514803B1 (en) | 2003-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0383230B1 (en) | Manufacturing Method of a Semiconductor Device | |
| TW399227B (en) | Method of manufacturing a crystalline semiconductor | |
| US6399429B1 (en) | Method of forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device | |
| JP2000243946A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3320180B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH03187215A (ja) | シリコン薄膜の製造方法 | |
| JPH09213630A (ja) | 半導体装置の作製方法 | |
| JPH03215391A (ja) | 結晶の成長方法 | |
| JPH03289140A (ja) | 半導体装置の製造方法 | |
| JP3102772B2 (ja) | シリコン系半導体薄膜の製造方法 | |
| JPH04152640A (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
| JP2751420B2 (ja) | 半導体装置の製造方法 | |
| JPH04163910A (ja) | 半導体薄膜の製造方法 | |
| JP3325664B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS59134819A (ja) | 半導体基板の製造方法 | |
| JP3065528B2 (ja) | 半導体装置 | |
| JP3153202B2 (ja) | 半導体装置の作製方法 | |
| JP2003528443A5 (ja) | ||
| JPH0613404A (ja) | 半導体装置及びその製造方法 | |
| JP3160269B2 (ja) | 半導体装置の作製方法 | |
| JP2004241784A (ja) | 薄膜トランジスタの製造方法 | |
| JP3111488B2 (ja) | 半導体装置及びその製造方法 | |
| JP3193813B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH04144165A (ja) | 半導体装置の製造方法 | |
| JPH08264791A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020604 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130621 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |