JPH09213630A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JPH09213630A
JPH09213630A JP4214796A JP4214796A JPH09213630A JP H09213630 A JPH09213630 A JP H09213630A JP 4214796 A JP4214796 A JP 4214796A JP 4214796 A JP4214796 A JP 4214796A JP H09213630 A JPH09213630 A JP H09213630A
Authority
JP
Japan
Prior art keywords
silicon film
film
crystalline silicon
gas
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4214796A
Other languages
English (en)
Inventor
Hisashi Otani
久 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP4214796A priority Critical patent/JPH09213630A/ja
Publication of JPH09213630A publication Critical patent/JPH09213630A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 レーザー光によって結晶化された珪素膜の表
面を均一にÅオーダーで、かつ損傷を与えずに平坦化し
得る半導体装置の作製方法を提供する。 【解決手段】ガラス基板101上に、下地膜102、非
晶質珪素膜103を順次に成膜する。加熱処理の後に、
レーザー光を照射して、表面に凹凸を有する結晶性珪素
膜104を形成する。CF4 ガスとO2 ガスの混合ガス
により、ドライエッチングして、高低差が20〜30Å
程度の略平坦な表面を有する結晶性珪素膜105を得
る。結晶性珪素膜105を島状にパターニングして、T
FTの活性層106を形成する。活性層106の表面が
平坦であるため、活性層106とCVD法によるゲイト
絶縁膜107との界面準位を低くすることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本明細書で開示する発明は、薄膜
トランジスタ、光電変換装置等の絶縁ゲイト型の半導体
装置の作製方法に関するものである。
【0002】
【従来の技術】アクティブマトリクス型の液晶表示装置
は、小型軽量であり、しかも微細で高速動画を表示する
ことができるので、今後のディスプレイの主力となるも
のと期待されている。
【0003】液晶表示装置を構成する基板は透光性を有
するという制約があるため、その種類は制限され、例え
ばガラス基板、石英基板、プラスチック基板を挙げるこ
とができる。しかしプラスチック基板は耐熱性に欠けて
おり、石英基板は1000℃程度の高温に耐え得るが、
極めて高価で、特に面積が大きくなると、価格がガラス
基板の10倍以上となり、コストパフォーマンスに欠け
る。従って、一般的には、耐熱性・経済性のため、ガラ
ス基板が広く使用されている。
【0004】現在、液晶表示装置に求められる性能は益
々高くなっており、スイチッング素子として使用されて
いる薄膜トランジスタ(以下、TFTと称する。)に求
められる性能・特性に対する要求も高くなっている。そ
のため、ガラス基板上に結晶性珪素膜を形成する研究が
盛んに行われている。現在、ガラス基板上に結晶性珪素
膜を形成するには、非晶質珪素膜を形成し、これを加熱
して結晶化させる方法が採用されている。
【0005】ガラス基板の耐熱温度は600℃程度であ
るため、結晶性珪素膜を形成する工程にはガラス基板の
耐熱温度を越えるプロセスを採用することはできない。
そのため、ガラス基板上に結晶性珪素膜を形成するに
は、プラズマCVD法又は減圧CVD法により非晶質珪
素膜を形成し、これをガラス基板の耐熱温度以下で加熱
して結晶化させる方法が採用されている。また、同様
に、ゲイト絶縁膜等の絶縁膜を形成する際には、100
0℃程度の加熱が必要な熱酸化法使用できないため、ス
パッタリング法やプラズマCVD法等の200〜300
℃の加熱で成膜可能な堆積型の成膜方法が採用されてい
る。
【0006】非晶質珪素膜はプラズマCVD法又は減圧
CVD法によって200〜300℃の温度で成膜するこ
とでできるが、600℃程度の温度で非晶質珪素膜を結
晶化させるには数10時間以上、一般的に24時間以上
の時間を要するため、実用性、生産性が極めて低い。
【0007】このような問題を解決する技術として、レ
ーザー光の照射を行うことにより、非晶質珪素膜を結晶
性珪素膜に変成する技術がある。レーザー光の照射は、
下地のガラス基板に熱的なダメージを与えないので、ガ
ラス基板の耐熱性の問題が生じない。
【0008】
【発明が解決使用とする課題】上述したような、レーザ
ー光による結晶化技術においては、レーザー光の吸収性
の問題から出発膜である非晶質珪素膜の膜厚が薄い程、
特に500Å以下であれば、より結晶性に優れた珪素膜
を得ることができる。しかしながら、1000Å以下の
膜厚の非晶質珪素膜にレーザー光を照射した場合は、結
晶性珪素膜の表面にリッジが形成されてしまうことが判
明している。
【0009】図6は結晶性珪素膜の表面を原子間力顕微
鏡によって観察した際の写真であり、この結晶性珪素膜
はガラス基板上に形成された500Å厚の非晶質珪素膜
に対して、レーザー光を照射して、結晶化されたもので
ある。図6に示すように、結晶性珪素膜表面にリッジ
(凹凸)が形成されて、平坦性が損なわれているのが分
かる。
【0010】レーザー光が照射されると、珪素膜は瞬間
的に溶融して、冷却されて、固化して、結晶化する。し
かしながら、この結晶化過程では、珪素膜が局所的に瞬
間的に溶融して、局所的に膨張する。膨張のために生じ
た内部応力を緩和するのに伴って、珪素膜の表面にリッ
ジが形成される。従って、レーザー光による結晶化にお
いて、珪素膜の表面にリッジが形成されることは不可避
である。リッジの高さは珪素膜の1/2〜1倍程度にな
る。
【0011】トップゲイト型のTFTは半導体薄膜、所
謂活性層の表面に接して、ゲイト絶縁膜が形成されてい
るので、活性層とゲイト絶縁膜との界面特性を決定する
上で、結晶性珪素膜の表面状態を平坦にすることは非常
に重要である。半導体薄膜の表面のリッジには、半導体
薄膜の表面に不対結合手や格子の歪み等に起因するポテ
ンシャル障壁やトラップが形成されるため、活性層とゲ
イト絶縁膜との界面準位を高くしてしまう。また、この
リッジの頂部は電界が集中するために、リーク電流の発
生源となり、絶縁破壊が生じやすくなっている。
【0012】また、ガラス基板上にTFTを作製工程に
おいては、ゲイト絶縁膜を形成するには、ガラス基板の
耐熱温度を考慮すると、スパッタリング、プラズマCV
D法等の堆積法を採用することになる。堆積法による膜
の被覆性はその被堆積面の形状に左右されるため、上記
のリッジが活性層(結晶性珪素膜)の表面にリッジが形
成されていると、ゲイト絶縁膜のステップカバレージ
(段差被覆性)が低下して、絶縁不良が生じ、信頼性を
低下させてしまう。
【0013】また、上述のような半導体薄膜表面に形成
されるリッジは、TFTのみでなく、例えば薄膜ダイオ
ードや光電変換装置の作製する上での障害となってい
る。
【0014】従来より、半導体薄膜の表面を平坦化する
技術が開発されており、例えば機械的化学的研磨法(C
MP)が知られている。しかしながら、CMP法では、
大面積をÅオーダで均一に、かつ損傷を与えずに平坦化
するのは困難である。
【0015】また、レーザー光によって非晶質珪素膜を
結晶化させる際に、珪素膜表面に凹凸が形成されないよ
うにするため、予め、非晶質珪素膜表面に酸化珪素膜等
のキャプ層を形成することも試みられている。しかしな
がら、キャプ層を表面に形成した状態で珪素膜にレーザ
ーを照射すると、結晶成長に伴う内部応力が緩和されな
いため、珪素の結晶成長を阻害してしまうことになる。
【0016】本発明の目的は、上述の問題点を解消し
て、レーザー光によって結晶化された珪素膜の表面を均
一にÅオーダーで、かつ損傷を与えずに平坦化し得る半
導体装置の作製方法を提供することにある。
【0017】また、本発明の他の目的は、上述の問題点
を解消して、TFT等の絶縁ゲイト型の半導体装置にお
いて、レーザー処理により得られる結晶性珪素膜からな
る活性層と、CVD法等の堆積型の成膜方法により形成
されるゲイト絶縁膜との界面特性を向上させ得る半導体
装置の作製方法を提供することにある。
【0018】
【課題を解決するための手段】上述の目的を達するため
に、本発明に係る半導体装置の作製方法は、非晶質珪素
膜を形成する工程と、前記非晶質珪素膜を結晶化して、
表面に凹凸を有する結晶性珪素膜を形成する工程と、前
記結晶性珪素膜の表面を平坦にする平坦化工程と、前記
平坦化された結晶性珪素膜の表面に絶縁膜を堆積する工
程とを有する半導体装置の作製方法において、前記平坦
化工程は、フッ素原子を供給するガスと、酸素原子を供
給するガスとが少なくとも混合されたガスによるドライ
エッチング工程であり、前記混合ガスにおいて、フッ素
原子に対する酸素原子に対する存在比は、0.8以上で
ある。
【0019】また、他の発明に係る半導体装置の作製方
法の構成は、非晶質珪素膜を形成する工程と、前記非晶
質珪素膜を結晶化して、表面に凹凸を有する結晶性珪素
膜を形成する結晶化工程と、前記結晶性珪素膜の表面を
平坦にする平坦化工程と、前記結晶性珪素膜の表面に、
絶縁膜を堆積する工程とを有する半導体装置の作製方法
において、前記平坦化工程は、フッ素原子を供給するガ
スと、酸素原子を供給するガスとが少なくとも混合され
たガスを使用するドライエッチング工程であり、前記結
晶性珪素膜の表面の凹部に、SiFx y (1<x<
4、1<y<2)を形成しながら、前記結晶性珪素膜の
表面の凸部を平坦化する。
【0020】上記の構成を有する半導体装置の作製方法
において、結晶性珪素膜を形成するには、非晶質珪素膜
を結晶化させる。非晶質珪素膜はガラスや石英基板表
面、又はそれらの基板の表面に形成された絶縁膜表面に
形成される。
【0021】非晶質珪素膜を結晶化させるには、レーザ
ー光を照射する方法と、加熱処理とが知られているが、
表面に凹凸を有する結晶性珪素膜を形成するためには、
レーザーを照射する必要がある。従って、非晶質珪素膜
を結晶化させる工程としては、レーザー光を照射する工
程、或いは加熱処理と、レーザー照射を併用すると工程
とが挙げられる。また、より優れた結晶性の珪素膜を得
るために、非晶質珪素膜の膜厚は100Å〜1000Å
として、レーザー光の熱エネルギが均一に供与されるよ
うし、且つ珪素膜の表面を露出した状態でレーザー光を
照射して、結晶成長させる。このため、従来例で述べた
ように、結晶性珪素膜の表面に凹凸(リッジ)が形成さ
れる。本発明は、この結晶性珪素膜の表面の凹凸をドラ
イエッチングによって除去するものである。
【0022】なお、非晶質珪素膜にFe、Co、Ni、
Ru、Rh、Pd、Os、Ir、Cu、Au等の金属元
素を添加して結晶化させると、これらの金属元素の触媒
作用により、結晶化に要する熱エネルギを下げて、処理
時間を短縮することができる。特に、ニッケルがその効
果が顕著である。
【0023】エッチングガスには、フッ素原子を供給す
るガスと、酸素原子を供給するガスとが少なくとも混合
されたガスを使用する。具体的には、CF4 ガスとO2
ガスとの混合ガスを使用する。また、混合ガスにおける
フッ素原子に対する酸素原子に対する存在比は、0.8
以上とする。また、被エッチング面にはプラズマが接触
しないようにする。
【0024】この結果、結晶性珪素膜の表面の凹部にS
iFx y (1<x<4、1<y<2)が堆積するた
め、凹部のエッチングは阻害される。他方、前記結晶性
珪素膜の表面の凸部はSiFx y が堆積するのが困難
なので、凸部に集中的にフッ素ラジカルが供給されて、
珪素のエッチングが進行して、結晶性珪素膜の表面が平
坦化される。
【0025】また、本発明はガラス基板等の高温で長時
間の処理が困難な基板を使用することを目的とするた
め、結晶性珪素膜の表面に絶縁膜を形成するには、10
00℃程度の高温処理が必要な熱酸化法を採用せずに、
200〜300℃程度の低温での成膜可能な、スパッタ
リング法や、プラズマCVD法、減圧CVD法等の堆積
型の成膜方法を採用する。
【0026】
【本発明の実施の形態】以下、凹凸を有する珪素膜表面
の平坦化の過程を説明する。酸素原子が過剰な雰囲気中
でフッ素ラジカルにより、珪素をエッチングすると、S
iとフッ素のラジカルとが化学的に反応して、揮発性の
フッ化シリコン(SiF4 )が形成され、珪素膜のエッ
チングが進行する。エッチングガスとしてCF4 ガスと
2 ガスとの混合ガスを使用した場合には、酸素はCF
3 、CF2 等のフッ素ラジカルと反応するために、CF
3 、CF2 等のラジカルとフッ素原子との再結合が抑制
されるので、エッチング速度は増加することとになる。
CF4ガスに対して、O2 ガスの流量比が2倍程度まで
あれば、O2 ガスの流量比が増加するのに伴って、エッ
チング速度が増加した。
【0027】例えば、CF4 ガスの流量を50sccm
とし、O2 ガスの流量を100sccmとし、その全圧
を0.3Torrとした場合に、多結晶珪素に対するエ
ッチング速度は1000Å/分程度であった。しかしO
2 ガスの流量比が2倍以上になると、O2 ガスの流量比
が増加するのに伴って、エッチング速度が急激に減少し
てしまう。例えば、CF4 ガスの流量を50sccmと
し、O2 ガスの流量を200sccmとし、その全圧を
0.3Torrとした場合に、多結晶珪素に対するエッ
チング速度は500Å/分であった。更に、前記O2
スの流量比が4倍以上になると、流量比に対するエッチ
ング速度の減少率は10Å/分程度になる。
【0028】O2 ガスの流量比が増加するのに伴って、
エッチング速度が減少するのは、フッ素ラジカルに対し
てより酸素原子が過剰な状態となるために、SiF
x (x=1〜4)と酸素原子が反応して、SiFx y
(1<x<4、1<y<2)が形成されるためである。
減圧状態であるためにSiFx y は気化しないで、珪
素膜表面に堆積される。SiFx y はフッ素ラジカル
に対してマスク膜として機能するため、珪素膜にフッ素
ラジカルが供給されるのが阻害され、エッチングの進行
が緩慢になる。なお反応物質SiFx y はエッチング
後の結晶性珪素膜の表面をオージェ電子分光法によって
観察することにより、確認されている。
【0029】本発明は、上記の現象を利用して、CF4
ガスとO2 ガスの流量比を制御することにより、エッチ
ング反応と、SiFx y 形成反応とを同時に進行させ
て、珪素膜表面のリッジ(凸部)を選択的に除去して、
レーザー光で結晶化された珪素膜表面を平坦にすること
を特徴とする。図1に従って、結晶性珪素膜が平坦化さ
れる過程を説明する。
【0030】図1(A)に示すように、レーザーにより
結晶化された結晶性珪素膜11には、リッジ12が形成
されている。この結晶性珪素膜11をO2 ガスが過剰な
雰囲気中でCF4 ガスによってエッチングすると、Si
x y 13が結晶性珪素膜11表面の凹部から順次に
堆積されるため、凹部はエッチングが阻害される。
【0031】他方、フッ素ラジカルは曲率半径の小さい
領域に集中的に供給されるので、リッジ12の頂部はエ
ッチングが最も速く進行する。従って図1(A)〜図1
(C)に示すように、先ずリッジ12の先端部からエッ
チングされて、丸められ、最終的に、図1(D)に示す
ように結晶性珪素膜11の表面は平坦になる。
【0032】この結晶性珪素膜11を使用して、TFT
等の絶縁ゲイト型の半導体装置や半導体素子を作製する
際には、SiFx y 13をフッ酸によって除去した後
に、結晶性珪素膜11を所望の形状にパターニングすれ
ばよい。なお、結晶性珪素膜11は表面が平坦化される
のに伴って、その膜厚が薄くなるので、結晶性珪素膜1
1の出発膜である非晶質珪素膜の膜厚はエッチングで除
去される分を考慮して、予め厚くする必要がある。
【0033】なお、珪素膜の表面を平坦にするには、単
結晶珪素であれば、フッ素原子に対する酸素原子の存在
比が1以上であることが必要であり、非晶質珪素膜が結
晶化されたような多結晶珪素であれは、その存在比は
0.8以上であればよい。これらの値以下であると、平
坦化の効果を適切に得ることが困難となる。
【0034】従って、本発明に係る半導体装置の作製方
法により、機械的な損傷を与えずに図1(D)に示すよ
うに、結晶性珪素膜の表面を平坦化することができる。
このため、プラズマCVD法等の堆積型の成膜方法を採
用しても、結晶性珪素膜表面に、ステップカバレッジの
優れた絶縁膜を形成することが可能になる。従って、T
FT等の半導体装置において、ゲイト絶縁膜と活性層と
の界面の特性を向上することができる。
【0035】
【実施例】以下に、図2〜5に図示の実施例1、2に基
づいて、本発明を詳細に説明する。
【0036】〔実施例1〕本実施例は、加熱処理とレー
ザー処理とを併用して、結晶化された珪素膜の表面を平
坦化する工程に関する。図3は、本実施例の結晶性珪素
膜の形成工程の説明図であり、図3(A)に示すよう
に、ガラス基板101(コーニング1737、歪点66
7℃)上に、下地膜として酸化珪素膜102を3000
Åの厚さにプラズマCVD法または減圧熱CVD法で成
膜する。さらにプラズマCVD法又は減圧熱CVD法に
より、非晶質珪素膜103を800Åの厚さに成膜す
る。
【0037】次に、図3(B)に示すように加熱処理を
行う。加熱温度を620℃とし、加熱時間を4時間とす
る。加熱処理により、非晶質珪素膜103は結晶化され
るが、TFTの活性層に利用するには、その結晶性が十
分である。このため、レーザー光を照射して、珪素膜の
結晶性を向上させる。ここで非晶質珪素膜103の膜厚
は800Å程度であるので、レーザー光のエネルギーは
効果的に珪素膜に供与され、特にその表面近傍に吸収さ
れて、非晶質珪素膜103は結晶化されて、結晶性珪素
膜104が形成される。
【0038】しかしながら、図3(C)で示す工程で得
られる結晶性珪素膜104は、良好な結晶性を有する
が、図6に示すように、その表面に数100Å程度のリ
ッジが形成されている。結晶性珪素膜104の平均膜厚
が800Å程度であるので、このリッジの高さは200
Å〜500Å程度となる。本実施例では、このリッジを
ドライエッチングして、結晶性珪素膜の104表面を平
坦化する。
【0039】図2は本実施例のドライエッチング装置の
構成図であり、ダウンフロー型のエッチング装置であ
る。図2に示すように、気密性を保持可能な反応室21
には、基板Sを固定するための基板ホルダ22が設けら
れ、基板ホルダ22には加熱手段が設けられている。反
応室21の下部には排気口23が設けられ、図示しない
真空ポンプ等から成る排気系に接続されている。他方、
反応室21の上部には、石英から成る導波管24が接続
され、導波管24はアナライザ25を介して、マイクロ
波発振器26が接続されている。発振器26において、
2.45GHzのマイクロ波が発振される。また、導波
管24の外壁に沿って、磁気コイル27が配置され、更
に導波管24の発振器26側の端部には、エッチングガ
スを供給するためのガス供給系28が接続されている。
ガス供給系28において、エッチングガスの流量等が制
御可能とされている。
【0040】エッチングをする際には、ガラス基板10
1を基板ホルダ22に載置して、エッチング反応室21
内にガス供給系28から、CF4 ガスとO2 ガスの混合
ガスを供給する。所望の目的を達するように、フッ素原
子に対する酸素原子の存在比をガスの流量によって制御
する。結晶性珪素膜104の膜質によるが、例えば、C
4 ガスを50atms/分で供給し、O2 ガスを16
0atms/分で供給し、反応室21の圧力を0.3T
orrに保持する。
【0041】この状態で、発振器26から出力300W
で、2.45GHzのマイクロ波が発生され、アナライ
ザ25を経て導波管24に印加される。導波管24内部
に無電極放電が発生され、この放電によりCF4 ガスが
乖離して、フッ素ラジカルが発生される。
【0042】フッ素ラジカルは酸素原子と共に反応室2
1に拡散され、結晶性珪素膜108と反応して、図1に
示すように、結晶性珪素膜104表面において、その凹
部にSiFx y (1<x<4、1<y<2)が形成さ
れながら、凸部の先端が丸められ、最終的にリッジが除
去される。上記のエッチング条件ではエッチングレート
は500Å/分程度であり、エッチングを60秒実施し
たところ、結晶性珪素膜104の表面の高低差は20〜
30Å程度とされ、略平坦な表面を有する結晶性珪素膜
105を得ることができ、その膜厚は平均で600〜5
00Å程度である。また、結晶性珪素膜105の表面に
は、図示しないSiFx y 膜が20〜80Å程度の厚
さに堆積している。
【0043】エッチング時には、被エッチング面はプラ
ズマに触れないようされている。本実施例では、磁気コ
イル27を使用しないが、磁気コイル21によって磁場
を発生して、プラズマ流を制御することもできる。
【0044】次に、図示しないSiFx y 膜をフッ酸
等によって除去した後に、図3(D)に示すように、結
晶性珪素膜105を島状にパターニングして、TFTの
活性層106を形成する。そしてゲイト絶縁膜107と
して、酸化珪素膜を1000Åの厚さに、TEOSガ
ス、或いはモノシランガスとO2 ガス等を原料にして、
プラズマCVD法で成膜する。本実施例では、ガラス基
板101上にTFTを作製するようにしたため、ゲイト
絶縁膜107を形成するにはCVD法を採用することと
なるが、活性層106の表面が平坦であるため、ゲイト
絶縁膜107のステップカバレッジを良好にすることが
できる。
【0045】さらに、ゲイト絶縁膜107の表面にスカ
ンジウムを微量に含有したアルミニウムを主成分とする
膜を6000Åの厚さに電子ビーム蒸着法で成膜して、
パターニングして、ゲイト電極108を形成する。そし
て電解溶液中において、ゲイト電極109を陽極として
陽極酸化を行うことにより、酸化物層109を2000
Åの厚さに形成する。
【0046】次に、図3(D)に示すように、ソース/
ドレイン領域を形成するために不純物イオンの注入を行
う。ここではNチャネル型の薄膜トランジスタを形成す
るためにリンイオンの注入を行う。この工程でゲイト電
極108の直下の領域は、リンイオンが注入されないた
め、チャネル領域110として画定される。他の領域に
はリンイオンが注入され、ソース/ドレイン領域11
1、112として画定される。そしてレーザー光の照射
を行うことで、ドーピングによる損傷を回復すると共
に、注入された不純物イオンの活性化とを行う。
【0047】次に図3(E)に示すように、層間絶縁膜
113として酸化珪素膜を7000Åの厚さにプラズマ
CVD法で成膜しコンタクトホールを形成して、アルミ
ニウムを主成分とする材料でソース/ドレイン領域11
1、112に接続される電極114、115を形成す
る。以上の工程を経て、薄膜トランジスタが完成され
る。
【0048】本実施例に示すトップゲイト型のTFTに
おいては、チャネル領域110の表面(ゲイト絶縁膜1
07との界面側の面)をキャリアが伝導する。従って、
チャネル形成領域110の表面を平坦にすることによ
り、キャリアが散乱したり、トラップされることを抑制
するできるため、TFTの特性を向上することができ
る。
【0049】本実施例では、加熱処理とレーザー処理と
を併せて、非晶質珪素膜を結晶化させたが、レーザーの
照射のみで、非晶質珪素膜を結晶化させるようしてもよ
い。
【0050】〔実施例2〕本実施例においては、金属元
素の触媒作用を利用して、結晶化した珪素膜を使用し
て、TFTを作製する。図4、5は、本実施例のTFT
の作製工程の説明図であり、工程毎の断面図を示す。
【0051】図4(A)に示すように、ガラス基板20
1(コーニング1737、歪点667℃)上に、下地膜
202として酸化珪素膜を3000Åの厚さにプラズマ
CVD法又は減圧熱CVD法で成膜する。次にプラズマ
CVD法又は減圧熱CVD法により、非晶質珪素膜20
3を800Åの厚さに成膜する。
【0052】酸化性雰囲気中においてUV光を非晶質珪
素膜203の表面に照射して、その表面に図示しない酸
化膜を数20Åの厚さに形成する。この酸化珪素膜は、
後の工程で塗布される溶液の濡れ性を改善するためのも
のである。
【0053】そして珪素の結晶化を助長する金属元素で
あるニッケル元素含んだ溶液を塗布する。ここでは、ニ
ッケル元素を含有する溶液として、その含有量が1〜1
00ppm程度のニッケル酢酸塩溶液を用いる。スピナ
ーによって、ニッケル酢酸塩溶液を非晶質珪素膜203
表面に塗布して、乾燥して、ニッケル層204を形成す
る。ニッケル層204は完全な層を成しているとは限ら
ないが、この状態で図示しない酸化膜を介して、ニッケ
ル元素が非晶質珪素膜203の表面に接して保持されて
いる。
【0054】ただし、珪素膜中におけるニッケル濃度が
1×1016原子cm-3以下であると、結晶化を助長する
効果を得ることができず、他方ニッケル濃度が5×10
19原子cm-3以上であると、得られた珪素膜の半導体と
しての特性が損なわれて、金属としての特性が表れてし
まうので、最終的に得られる珪素膜中におけるニッケル
の平均濃度が1×1016原子cm-3〜5×1019原子c
-3となるように、予めニッケル酢酸溶液中のニッケル
の濃度や、塗布回数、塗布量等の工程条件を設定する。
なお、ニッケルの濃度はSIMS(2次イオン分析方
法)で計測すればよい。
【0055】非晶質珪素膜の表面にニッケル元素が保持
された状態を得たら、図4(B)に示すように、非晶質
珪素膜203を加熱処理して、結晶化させる。ここで
は、この加熱処理を窒素雰囲気中において行う。珪素を
結晶化させるには、450℃以上の温度で加熱する必要
があるが、450℃〜500℃程度の温度では、非晶質
珪素膜を結晶化させるのに数10時間以上要するので、
550℃以上の温度で加熱することが望ましい。また、
ガラス基板の加熱による変形や縮みを考慮すると、加熱
温度は基板の歪み点以下の温度する。本実施例は、歪点
が667℃のガラス基板201を使用しているため、加
熱温度を620℃とし、加熱時間を4時間として、結晶
性珪素膜205得る。
【0056】加熱処理によって得られる結晶性珪素膜2
05は、結晶性が十分でないため、レーザー光を照射し
て、結晶性珪素膜205の結晶性を向上させる。本実施
例では、KrFエキシマレーザーを使用し、レーザーエ
ネルギ密度を150〜350mJ/cm2 程度とする。
本実施例では、エネルギ密度を250mJ/cm2
し、レーザー光を線状ビームに加工して、結晶性珪素膜
205に照射する。
【0057】結晶性珪素膜205の平均の厚さは800
Å程度であるので、照射されたレーザー光のエネルギー
は効果的に珪素膜に供与され、特にその表面近傍に吸収
されて、結晶性がさらに助長される。結晶性珪素膜20
5は極めて良好な結晶性を有するが、レーザー光によっ
てアニールしたため、図6に示すようにその表面に高さ
がリッジが形成され、結晶性珪素膜205の表面の凹凸
の差は200Å〜500Åとなる。
【0058】次に図4(D)に示すように、CF4
ス、O2 ガスとによりドライエッチングして、結晶性珪
素膜205の表面の凸部を選択的に取り除く。本実施例
では、図2に示すエッチング装置を使用する。
【0059】ガラス基板201を基板ホルダ22に載置
して、エッチング反応室21内にガス供給系28から、
CF4 ガスとO2 ガスの混合ガスを供給する。CF4
スの流量を50atms/分とし、O2 ガスの流量を1
60atms/分とし、反応室21の圧力を0.3To
rrに保持し、発振器26の出力は300Wとする。こ
の条件下では、エッチングレートは500Å/分程度に
なるため、エッチング時間を60秒とする。
【0060】反応室21において、フッ素ラジカル、酸
素原子は結晶性珪素膜205と反応して、図1に示すよ
うに、結晶性珪素膜205の表面の凹部に図示しないS
iFx y (1<x<4、1<y<2)が形成されなが
ら、急峻なリッジの先端部が丸められ、最終的にリッジ
が除去され、高低差が20〜30Å程度の略平坦な表面
を有する結晶性珪素膜206を得ることができ、その膜
厚は500Å程度とされる。
【0061】次に、結晶性珪素膜206の表面の図示し
ないSiFx y 膜をフッ酸系のエッチャントによって
除去した後に、図4(D)に示すように、結晶性珪素膜
206を島状にパターニングして、活性層207を形成
する。さらに、プラズマCVD法により、ゲイト絶縁膜
を構成する酸化珪素膜208を1000〜1500Å厚
さに成膜する。
【0062】次に、図4(E)に示すゲイト電極209
を構成するアルミニウム膜をスパッタ法により5000
Åの厚さに堆積する。アルミニウムには、予め、スカン
ジウムを0.2重量%含有させておくと、後の加熱工程
等において、ヒロックやウィスカーが発生するのを抑制
することがてきる。
【0063】次に、アルミニウム膜の表面を陽極酸化し
て、図示しない緻密な陽極酸化物を極薄く形成する。次
に、アルミニウム膜の表面にレジストのマスク200を
形成する。この際に、アルミニウム膜の表面に図示しな
い緻密な陽極酸化物208が形成されているため、レジ
ストのマスク200を密着させて形成することができ
る。レジストのマスク200を使用して、アルミニウム
膜をエッチングして、ゲイト電極209を形成する。
【0064】図5(A)に示すように、レジストのマス
ク200を残したまま、ゲイト電極209を陽極酸化し
て、多孔質の陽極酸化物210を4000Åの厚さに形
成する。この際に、ゲイト電極209の表面にレジスト
のマスク200が密着しているため、多孔質の陽極酸化
物210はゲイト電極209の側面のみに形成される。
【0065】次に、図5(B)に示すように、レジスト
のマスク200を剥離した後に、ゲイト電極209を電
解溶液中で再び陽極酸化して、緻密な陽極酸化物211
を1000Åの厚さに形成する。
【0066】陽極酸化物の作り分けは使用する電解溶液
を変えればよく、多孔質の陽極酸化物210を形成する
場合には、クエン酸、シュウ酸、クロム酸又は硫酸を3
〜20%含有した酸性溶液を使用すればよい。他方、緻
密な陽極酸化物211を形成する場合には、酒石酸、ほ
う酸、又は硝酸を3〜10%含有するエチレングリコー
ル溶液をPHを7程度に調整した電解溶液を使用すれば
よい。
【0067】図5(C)に示すように、ゲイト電極20
9及びその周囲の多孔質の陽極酸化物210、緻密な陽
極酸化物211をマスクにして、酸化珪素膜208をエ
ッチングして、ゲイト絶縁膜212を形成する。
【0068】図5(D)に示すように、多孔質の陽極酸
化物210を除去した後に、イオンドーピング法によ
り、ゲイト電極209、緻密な陽極酸化物211、及び
ゲイト絶縁膜212をマスクにして、活性層206に不
純物を注入する。本実施例では、Pチャネル型TFTを
形成するために、ドーピングガスにフォスフィン(PH
3 )を使用して、燐イオンをドーピングする。なおドー
ピングの際に、ゲイト絶縁膜212は半透過なマスクと
して機能するように、ドーズ量、加速電圧等の条件を制
御する。
【0069】ドーピングの結果、ゲイト絶縁膜212に
覆われていない領域は高濃度に燐イオンが注入されて、
ソース領域213、ドレイン領域214が形成される。
また、ゲイト絶縁膜212のみに覆われている領域に
は、低濃度に燐イオンが注入されて、低濃度不純物領域
215、216が形成される。ゲイト電極209の直下
の領域には不純物が注入されないため、チャネル領域2
17が形成される。ドーピイング工程の後に、熱アニー
ル、レーザアニール等を実施して、ドーピイングされた
燐イオンを活性化する。
【0070】低濃度不純物領域215、216は高抵抗
領域として機能するため、オフ電流の低減に寄与する。
特に、ドレイン領域211側の低濃度不純物領域213
はLDDと呼ばれている。また、緻密な陽極酸化物21
1を十分に厚くすることにより、緻密な陽極酸化物21
1の直下の領域をオフセット領域とすることができ、オ
フ電流をより低減することができる。
【0071】図5(E)に示すように、プラズマCVD
法により、層間絶縁物218として酸化珪素膜を500
0Åの厚さに成膜する。なお、層間絶縁物218とし
て、酸化珪素膜の単層膜の代わりに、窒化珪素膜の単層
膜、又は酸化珪素膜と窒化珪素膜の積層膜を形成しても
よい。次に、公知のエッチング法によって酸化珪素膜か
ら成る層間絶縁物218をエッチングして、ソース領域
213、ドレイン領域214それぞれに対するコンタク
トホールを形成する。次に、アルミニウム膜を4000
Åの厚さにスパッタリング法により成膜し、これをパタ
ーニングして、ソース領域213、ドレイン領域214
のコンタクトホールに電極219、220を形成する。
以上の工程を経て、LDD構造を有するTFTが作製さ
れる。
【0072】本実施例に示すトップゲイト型のTFTに
おいては、チャネル領域217の表面をキャリアが伝導
する。従って、チャネル形成領域217の表面を平坦に
することにより、キャリアが散乱したり、トラップされ
ることを抑制するできるため、TFTの移動度を向上を
することができる。
【0073】なお、本実施例では、ニッケル元素を添加
して図4(B)に示す結晶性珪素膜205を得ている。
ニッケル元素は珪素膜の結晶化工程では触媒元素として
有用であるが、最終的にはTFTの電気的な特性を阻害
する不純物であるため、活性層207、特にチャネル領
域217におけるニッケル濃度は低い程好ましい。
【0074】結晶性珪素膜205にはニッケル元素が含
有されているが、ニッケル元素は粒界に偏析するため、
表面のリッジ部においてニッケルが高濃度に存在してい
る。このため、エッチングによりこのリッジ部を除去す
ることにより、平坦化された結晶性珪素膜206内のニ
ッケル濃度を減少する効果も生ずる。リッジの高さが結
晶性珪素膜205の膜厚の1/2〜1倍程度であること
を考慮すると、平坦化された結晶性珪素膜206に含有
されるニッケルの平均の濃度を、結晶性珪素膜205に
おける濃度の最大で1/2程度まで減少させることが可
能である。
【0075】
【発明の効果】本発明に係る半導体装置の作製方法は、
フッ素原子を供給するガスと、酸素原子を供給するガス
とが少なくとも混合されたガスを使用して、ドライエッ
チングすることによって、凹凸を有する珪素膜の表面を
Åオーダで、均一に且つ損傷を与えずに平坦化すること
が可能である。このためレーザーによる結晶化工程にお
いて、表面が平坦な珪素膜を得るために、珪素膜の表面
にキャプ層する必要がなくなり、珪素膜を充分に結晶成
長させることが可能になる。
【0076】また、本発明の半導体装置の作製方法によ
り、結晶性の優れ、且つ平坦な表面を有する珪素膜を得
ることができる。このような結晶性珪素膜を利用して、
薄膜トランジスタを作製することで、ガラス基板にも移
動度の高い素子を作製することができる。
【0077】また、スパッタリング法やCVD法等の堆
積型の成膜方法によりゲイト絶縁膜を成膜しても、ステ
ップカバレッジを良好に成膜することができ、活性層と
の界面状態を良好にすることができる。即ち、活性層表
面にリーク源となる凸部を除去するようにしたため、活
性層とゲイト絶縁膜との界面準位を減少することができ
るため、S値を低くすることができる。更に、電界が集
中する領域がこの界面から除去されるので、TFTが劣
化することを抑制することができる。
【0078】従って、本発明に係る半導体装置の作製方
法によって、ガラス基板のように高温で長時間の処理を
することが困難な基板上にも、特性の良好なTFT等の
絶縁ゲイト型の半導体装置を形成することが可能にな
る。
【図面の簡単な説明】
【図1】 発明の実施の形態の説明図あり、結晶性珪素
膜表面の平坦化の過程を示す模式図である。
【図2】 実施例のエッチング装置の構成図である。
【図3】 実施例1のTFTの作製工程の説明図であ
る。
【図4】 実施例2のTFTの作製工程の説明図であ
る。
【図5】 実施例2のTFTの作製工程の説明図であ
る。
【図6】 レーザー光が照射された後の結晶性珪素膜の
表面の写真である。
【符号の説明】
11・・・結晶性珪素膜 12・・・リッジ 13・・・SiFx y 101、201・・・ガラス基板 102、202・・・下地膜 103、203・・・非晶質珪素膜 104、205・・・リッジを有する結晶性珪素膜 105、206・・・平坦化された結晶性珪素膜 106、207・・・活性層 107、212・・・ゲイト絶縁膜 108、209・・・ゲイト電極 110、217・・・チャネル領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/336

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】非晶質珪素膜を形成する工程と、 前記非晶質珪素膜を結晶化して、表面に凹凸を有する結
    晶性珪素膜を形成する工程と、 前記結晶性珪素膜の表面を平坦にする平坦化工程と、 前記平坦化された結晶性珪素膜の表面に絶縁膜を堆積す
    る工程とを有する半導体装置の作製方法において、 前記平坦化工程は、フッ素原子を供給するガスと、酸素
    原子を供給するガスとが少なくとも混合されたガスによ
    るドライエッチング工程であり、 前記混合ガスにおいて、フッ素原子に対する酸素原子に
    対する存在比は、0.8以上であることを特徴とする半
    導体装置の作製方法。
  2. 【請求項2】非晶質珪素膜を形成する工程と、 前記非晶質珪素膜を結晶化して、表面に凹凸を有する結
    晶性珪素膜を形成する結晶化工程と、 前記結晶性珪素膜の表面を平坦にする平坦化工程と、 前記結晶性珪素膜の表面に絶縁膜を堆積する工程とを有
    する半導体装置の作製方法において、 前記平坦化工程は、フッ素原子を供給するガスと、酸素
    原子を供給するガスとが少なくとも混合されたガスを使
    用するドライエッチング工程であり、前記結晶性珪素膜
    の表面の凹部にSiFx y (1<x<4、1<y<
    2)を形成しながら、前記結晶性珪素膜の表面の凸部を
    平坦化することを特徴とする半導体装置の作製方法。
  3. 【請求項3】請求項1又は請求項2において、前記非晶
    質珪素膜の平均膜厚は、100〜1000Åであること
    を特徴とする半導体装置の作製方法。
  4. 【請求項4】請求項1又は請求項2において、前記表面
    に凹凸を有する結晶性珪素膜を形成する工程は、レーザ
    ー光を照射する工程であることを特徴とする半導体装置
    の作製方法。
  5. 【請求項5】絶縁表面を有する基板上に薄膜トランジス
    タを作製工程において、 非晶質珪素膜を形成する工程と、 非晶質珪素膜を結晶化して、表面に凹凸を有する結晶性
    珪素膜を形成する工程と、 前記結晶性珪素膜の表面を平坦にする平坦化工程と、 前記平坦化された結晶性珪素膜を整形して、薄膜トラン
    ジスタの活性層を形成する工程と、 前記活性層の少なくともチャネル領域の表面に絶縁膜を
    堆積して、ゲイト絶縁形成する工程と、 前記ゲイト絶縁膜の表面に、ゲイト電極を形成する工程
    を有し、 前記平坦化工程は、フッ素原子を供給するガスと、酸素
    原子を供給するガスとが少なくとも混合されたガスによ
    るドライエッチング工程であり、前記混合ガスにおいて
    フッ素原子に対する酸素原子に対する存在比は、0.8
    以上であり、 前記平坦化工程の後に、前記ドライエッチング工程にお
    いて、前記結晶性珪素膜表面に形成されたSiFx y
    (1<x<4、1<y<2)膜を除去する工程を有する
    ことを特徴とする半導体装置の作製方法。
  6. 【請求項6】絶縁表面を有する基板上に薄膜トランジス
    タを作製工程において、 非晶質珪素膜を形成する工程と、 非晶質珪素膜を結晶化して、表面に凹凸を有する結晶性
    珪素膜を形成する工程と、 前記結晶性珪素膜の表面を平坦にする平坦化工程と、 前記平坦化された結晶性珪素膜を整形して、薄膜トラン
    ジスタの活性層を形成する工程と、 前記活性層の少なくともチャネル領域の表面に絶縁膜を
    堆積して、ゲイト絶縁膜を形成する工程と、 前記平坦化工程は、フッ素原子を供給するガスと、酸素
    原子を供給するガスとが少なくとも混合されたガスを使
    用するドライエッチング工程であり、前記結晶性珪素膜
    の表面の凹部に、SiFx y (1<x<4、1<y<
    2)を形成しながら、前記結晶性珪素膜の表面の凸部を
    平坦化する工程であり、 前記平坦化工程の後に、前記SiFx y を除去する工
    程を有することを特徴とする半導体装置の作製方法。
  7. 【請求項7】絶縁表面を有する基板上に薄膜トランジス
    タを作製工程において、 非晶質珪素膜を形成する工程と、 前記非晶質珪素膜を加熱して結晶化させる工程と、 前記結晶化された珪素膜の表面を露出させた状態でレー
    ザー光を照射して、表面に凹凸を有する結晶性珪素膜を
    形成する工程と、 前記結晶性珪素膜の表面を平坦にする平坦化工程と、 前記平坦化された結晶性珪素膜を整形して、薄膜トラン
    ジスタの活性層を形成する工程と、 前記活性層の少なくともチャネル領域の表面に絶縁膜を
    堆積して、ゲイト絶縁膜を形成する工程と、 前記ゲイト絶縁膜の表面に、ゲイト電極を形成する工程
    を有し、 前記平坦化工程は、フッ素原子を供給するガスと、酸素
    原子を供給するガスとが少なくとも混合されたガスによ
    るドライエッチング工程であり、前記混合ガスにおいて
    フッ素原子に対する酸素原子に対する存在比は、0.8
    以上であり、 前記平坦化工程の後に、前記ドライエッチング工程にお
    いて前記結晶性珪素膜表面に形成されたSiFx
    y (1<x<4、1<y<2)膜を除去する工程を有す
    ることを特徴とする半導体装置の作製方法。
  8. 【請求項8】請求項5又は請求項6において、前記表面
    に凹凸を有する結晶性珪素膜を形成する工程は、レーザ
    ー光を照射する工程であることを特徴とする半導体装置
    の作製方法。
  9. 【請求項9】請求項5乃至7において、前記非晶質珪素
    膜の平均膜厚は、100〜1000Åであることを特徴
    とする半導体装置の作製方法。
  10. 【請求項10】請求項5乃至7において、前記表面に凹
    凸を有する結晶性珪素膜を形成する工程は、レーザー光
    を照射する工程であることを特徴とする半導体装置の作
    製方法。
  11. 【請求項11】請求項5乃至7において、前記非晶質珪
    素膜の形成工程後に、前記非晶質珪素膜に珪素の結晶化
    を助長する金属元素を添加する工程を有することを特徴
    とする半導体装置の作製方法。
  12. 【請求項12】請求項5乃至7において、前記非晶質珪
    素膜の形成工程後に、前記非晶質珪素膜に珪素の結晶化
    を助長する金属元素を1×1016〜5×1019原子/c
    3 の濃度で添加する工程を有することを特徴とする半
    導体装置の作製方法。
  13. 【請求項13】請求項11又は12において、前記金属
    元素は、Fe、Co、Ni、Ru、Rh、Pd、Os、
    Ir、Cu、Auから選ばれた一種類又は複数種類の金
    属元素をであることを特徴とする半導体装置の作製方
    法。
JP4214796A 1996-02-05 1996-02-05 半導体装置の作製方法 Pending JPH09213630A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4214796A JPH09213630A (ja) 1996-02-05 1996-02-05 半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4214796A JPH09213630A (ja) 1996-02-05 1996-02-05 半導体装置の作製方法

Publications (1)

Publication Number Publication Date
JPH09213630A true JPH09213630A (ja) 1997-08-15

Family

ID=12627841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4214796A Pending JPH09213630A (ja) 1996-02-05 1996-02-05 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JPH09213630A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000001016A1 (fr) * 1998-06-30 2000-01-06 Matsushita Electric Industrial Co., Ltd. Transistor a film mince et son procede de fabrication
KR100411321B1 (ko) * 2000-03-07 2003-12-18 미쓰비시덴키 가부시키가이샤 박막 전계 효과 트랜지스터를 구비한 반도체 장치 및 그제조 방법
JP2004193593A (ja) * 2002-11-26 2004-07-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2005039249A (ja) * 2003-06-30 2005-02-10 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法、及び半導体装置の作製方法
JP2005064488A (ja) * 2003-07-31 2005-03-10 Semiconductor Energy Lab Co Ltd 結晶性半導体膜、薄膜トランジスタの作製方法、及び半導体装置の作製方法、並びにレーザ照射装置
KR100479402B1 (ko) * 2001-06-29 2005-03-28 산요덴키가부시키가이샤 반도체 막, 반도체 막의 형성 방법, 반도체 장치의 제조방법
JP2005513785A (ja) * 2001-12-17 2005-05-12 サムスン エレクトロニクス カンパニー リミテッド 多結晶シリコンを利用した薄膜トランジスタの製造方法
KR100480552B1 (ko) * 1997-09-02 2005-05-16 삼성전자주식회사 실리콘막의결정화방법
KR100685396B1 (ko) * 2004-07-22 2007-02-22 삼성에스디아이 주식회사 반도체 장치의 제조 방법 및 이 방법에 의하여 제조되는반도체 장치
JP2007059601A (ja) * 2005-08-24 2007-03-08 Sharp Corp 半導体装置の製造方法
CN100352022C (zh) * 1999-12-10 2007-11-28 株式会社半导体能源研究所 半导体器件及其制造方法
US7459354B2 (en) 2001-01-29 2008-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device including top gate thin film transistor and method for manufacturing an active matrix device including top gate thin film transistor
US7863114B2 (en) 2002-11-26 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2011238812A (ja) * 2010-05-12 2011-11-24 Japan Steel Works Ltd:The 結晶化半導体薄膜の製造方法および結晶化半導体薄膜
CN112368807A (zh) * 2018-12-21 2021-02-12 玛特森技术公司 工件的表面平滑化
US11315955B2 (en) 2018-03-08 2022-04-26 Samsung Display Co., Ltd. Thin film transistor substrate, display device having the same, method of manufacturing thin film transistor substrate, and method of manufacturing display device

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480552B1 (ko) * 1997-09-02 2005-05-16 삼성전자주식회사 실리콘막의결정화방법
US6506669B1 (en) 1998-06-30 2003-01-14 Matsushita Electric Industrial Co., Ltd. Method of fabricating a thin film transistor
US6534353B1 (en) 1998-06-30 2003-03-18 Matsushita Electric Industrial Co., Ltd. Method of fabricating a thin-film transistor
CN100373563C (zh) * 1998-06-30 2008-03-05 东芝松下显示技术有限公司 顶栅型薄膜晶体管的制造方法
WO2000001016A1 (fr) * 1998-06-30 2000-01-06 Matsushita Electric Industrial Co., Ltd. Transistor a film mince et son procede de fabrication
CN100352022C (zh) * 1999-12-10 2007-11-28 株式会社半导体能源研究所 半导体器件及其制造方法
KR100411321B1 (ko) * 2000-03-07 2003-12-18 미쓰비시덴키 가부시키가이샤 박막 전계 효과 트랜지스터를 구비한 반도체 장치 및 그제조 방법
US7459354B2 (en) 2001-01-29 2008-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device including top gate thin film transistor and method for manufacturing an active matrix device including top gate thin film transistor
KR100479402B1 (ko) * 2001-06-29 2005-03-28 산요덴키가부시키가이샤 반도체 막, 반도체 막의 형성 방법, 반도체 장치의 제조방법
JP2005513785A (ja) * 2001-12-17 2005-05-12 サムスン エレクトロニクス カンパニー リミテッド 多結晶シリコンを利用した薄膜トランジスタの製造方法
US7863114B2 (en) 2002-11-26 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8455335B2 (en) 2002-11-26 2013-06-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2004193593A (ja) * 2002-11-26 2004-07-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4651933B2 (ja) * 2002-11-26 2011-03-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005039249A (ja) * 2003-06-30 2005-02-10 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法、及び半導体装置の作製方法
JP2005064488A (ja) * 2003-07-31 2005-03-10 Semiconductor Energy Lab Co Ltd 結晶性半導体膜、薄膜トランジスタの作製方法、及び半導体装置の作製方法、並びにレーザ照射装置
KR100685396B1 (ko) * 2004-07-22 2007-02-22 삼성에스디아이 주식회사 반도체 장치의 제조 방법 및 이 방법에 의하여 제조되는반도체 장치
US7465614B2 (en) 2004-07-22 2008-12-16 Samsung Sdi Co., Ltd. Method of fabricating semiconductor device and semiconductor fabricated by the same method
JP2007059601A (ja) * 2005-08-24 2007-03-08 Sharp Corp 半導体装置の製造方法
JP2011238812A (ja) * 2010-05-12 2011-11-24 Japan Steel Works Ltd:The 結晶化半導体薄膜の製造方法および結晶化半導体薄膜
US11315955B2 (en) 2018-03-08 2022-04-26 Samsung Display Co., Ltd. Thin film transistor substrate, display device having the same, method of manufacturing thin film transistor substrate, and method of manufacturing display device
CN112368807A (zh) * 2018-12-21 2021-02-12 玛特森技术公司 工件的表面平滑化

Similar Documents

Publication Publication Date Title
US6063654A (en) Method of manufacturing a thin film transistor involving laser treatment
US5994172A (en) Method for producing semiconductor device
US5693541A (en) Method for manufacturing a semiconductor device using a silicon nitride mask
US6093935A (en) Transistor and method for manufacturing the same
JP3295679B2 (ja) 半導体装置の作製方法
TW515101B (en) Method for fabrication of field-effect transistor
JPH07335906A (ja) 薄膜状半導体装置およびその作製方法
JPH09213630A (ja) 半導体装置の作製方法
US20020036289A1 (en) Liquid crystal display element and method of manufacturing the same
US6391747B1 (en) Method for forming polycrystalline silicon film
US7394130B2 (en) Transistor and method for manufacturing the same
JPH08255916A (ja) 薄膜半導体装置の作製方法
US6156627A (en) Method of promoting crystallization of an amorphous semiconductor film using organic metal CVD
JP2700277B2 (ja) 薄膜トランジスタの作製方法
JPH08153699A (ja) 薄膜半導体装置の作製方法
US6979632B1 (en) Fabrication method for thin-film semiconductor
JPH10200120A (ja) 半導体装置の製造方法
JPH09153457A (ja) 半導体装置の作製方法
JP4162727B2 (ja) 半導体装置の作製方法
JPH07335548A (ja) 結晶性半導体作製方法
JPH04152640A (ja) 絶縁ゲイト型半導体装置の作製方法
JP3925085B2 (ja) 半導体装置の製造方法、光変調素子の製造方法、および表示装置の製造方法
JPH0799323A (ja) 半導体装置の作製方法
JP3488361B2 (ja) 半導体装置の作製方法
JP3173757B2 (ja) 半導体装置の作製方法