JPH07335906A - 薄膜状半導体装置およびその作製方法 - Google Patents

薄膜状半導体装置およびその作製方法

Info

Publication number
JPH07335906A
JPH07335906A JP6156647A JP15664794A JPH07335906A JP H07335906 A JPH07335906 A JP H07335906A JP 6156647 A JP6156647 A JP 6156647A JP 15664794 A JP15664794 A JP 15664794A JP H07335906 A JPH07335906 A JP H07335906A
Authority
JP
Japan
Prior art keywords
film
thickness
thin film
semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6156647A
Other languages
English (en)
Inventor
Naoto Kusumoto
直人 楠本
Hisashi Otani
久 大谷
Yasuhiko Takemura
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP6156647A priority Critical patent/JPH07335906A/ja
Priority to US08/487,166 priority patent/US5656825A/en
Publication of JPH07335906A publication Critical patent/JPH07335906A/ja
Priority to US08/844,856 priority patent/US5940690A/en
Priority to US10/001,819 priority patent/US6541795B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1233—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different thicknesses of the active layer in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Abstract

(57)【要約】 【目的】 良好な特性を示す薄膜トランジスタ（ＴＦ
Ｔ）を提供する。 【構成】 絶縁表面上に、４００Å以上の厚さの非晶質
半導体膜を形成し、それを全面的にもしくは選択的にエ
ッチングして、厚さ３００Å以下の領域を形成し、これ
をＴＦＴのチャネル形成領域として使用する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、絶縁表面上に薄膜状の
絶縁ゲイト型半導体装置（薄膜トランジスタもしくはＴ
ＦＴ）の構造および作製方法に関する。本発明による半
導体装置は、液晶ディスプレー等のアクティブマトリク
スやイメージセンサー等の駆動回路、あるいはＳＯＩ集
積回路や従来の半導体集積回路（マイクロプロセッサー
やマイクロコントローラ、マイクロコンピュータ、ある
いは半導体メモリー等）に使用されるものである。
【０００２】
【従来の技術】近年、絶縁基板上、もしくは半導体基板
上であっても厚い絶縁膜によって半導体基板と隔てられ
た表面（絶縁表面）上に絶縁ゲイト型半導体装置（ＭＩ
ＳＦＥＴ）を形成する研究が盛んに成されている。特に
半導体層（活性層）が薄膜状である半導体装置を薄膜ト
ランジスタ（ＴＦＴ）という。このような半導体装置に
おいては、単結晶の半導体のような良好な結晶性を有す
る素子を得ることは困難で、通常は結晶性は有するが単
結晶でない、非単結晶の半導体を用いていた。
【０００３】
【発明が解決しようとする課題】このような非単結晶半
導体は、単結晶半導体に比較して特性が悪く、特に、ゲ
イト電極に逆電圧（すなわち、Ｎチャネル型ＴＦＴの場
合には負、Ｐチャネル型ＴＦＴの場合には正の電圧）を
印加した場合には、ソース／ドレイン間のリーク電流が
増加するという問題があった。この問題は、特にアクテ
ィブマトリクス回路のスイッチングトランジスタにＴＦ
Ｔを用いる場合には致命的であった。
【０００４】従来、この問題に関しては、ＴＦＴにおい
てチャネルの形成される半導体層（活性層）を薄くする
ことによって解決できるという報告があった。例えば、
林久雄他は、Jpn.J.Appl.Phys. vol.23 (1984) L819 に
おいて、結晶性のシリコンの活性層の厚さを１００Åか
ら１０００Åまで変化させてＴＦＴの特性を調べ、活性
層が薄くなると、電界効果移動度が向上し、しきい値電
圧、リーク電流が低下するという好ましい特性が得られ
た、と報告している。
【０００５】しかしながら、この報告では電界効果移動
度は最大でも１０ｃｍ2 ／Ｖｓと極めて低く、アクティ
ブマトリクス回路のスイッチングトランジスタには用い
ることができても、それを駆動するための回路に用いる
ことは不可能であった。そもそも、この報告では、結晶
性シリコン膜は、ａｓ−ｄｅｐｏの状態で得られたもの
を利用したものであり、好ましい結晶性を有していなか
った。
【０００６】一方、良好な結晶性を有する半導体膜を非
単結晶半導体膜から得るには、熱アニールによって結晶
成長させる方法（固相成長法、ＳＰＣ）もしくは、レー
ザーもしくはそれと同等な強光を照射して液相状態を経
て、あるいは固相のまま結晶化させる方法（光アニール
法）が知られていた。例えば、シリコン膜を非単結晶シ
リコンから熱アニール法によって得るには、非晶質シリ
コン膜を５００〜６５０℃で加熱することが必要であっ
た。
【０００７】しかしながら、これらの方法では、基板
（下地を含む）の影響があるため、少なくとも５００Å
の厚さのシリコン膜を用いなければ良好な結晶性は得ら
れなかった。本発明はこのような問題点に鑑みてなされ
たものであり、良好な結晶性シリコン膜を用いて、より
高い特性が得られるＴＦＴを提供することを課題とす
る。また、このような良好な特性のＴＦＴを用いて作製
される半導体集積回路の好ましい構成を提供することを
別の課題とする。
【０００８】
【課題を解決するための手段】本発明は、厚さ４００Å
以上の非晶質半導体膜を熱アニール法もしくは光アニー
ル法、あるいはそれらの併用によって結晶化させたの
ち、これを全面的もしくは選択的にエッチングすること
によって、厚さ３００Å以下の薄い結晶性半導体膜と
し、これをＴＦＴの活性層（チャネル形成領域の形成さ
れる部分、すなわち、その上にゲイト電極が形成される
部分）として用いることを特徴とするものである。
【０００９】本発明は活性層の厚さに特色があるのであ
るが、以下、特に指示しない場合の厚さとは、指定され
た領域の平均的な厚さのことをいう。これは、多結晶材
料であると、粒界等の存在によって、凹凸が形成され
る。そして、何らかの理由によって、部分的に膜厚が異
常に小さかったり大きかったりすることがある。しか
し、このような異常な部分が素子や回路全体に影響を及
ぼすことはないので、無視してもよい。本発明が特定の
部分の平均的な厚さに着目するのはこのような理由から
である。
【００１０】本発明においては、活性層の半導体膜の結
晶性が優れていることが特色でもあり、その点で従来の
ＴＦＴ等とは異なる。しかしながら、結晶性について客
観的に論じることは極めて難しい。そこで、本発明では
結晶性が良好であることを、それを用いて作製したＴＦ
Ｔの電界効果移動度によって評価する。ただし、電界効
果移動度はゲイト電圧やその他の条件によって変動する
ものであるが、最大値はそのＴＦＴの活性層の結晶性を
客観的に反映しているものと考えられるので、評価には
適している。本発明においては、典型的には、最大の電
界効果移動度が、５０ｃｍ2 ／Ｖｓ以上、好ましくは、
１００ｃｍ2 ／Ｖｓ以上の特性が得られるに十分な結晶
性を有し、厚さが３００Å以下のシリコン膜を得ること
ができる。
【００１１】本発明において、半導体としてシリコンを
用いる場合には上記のエッチング工程は２通りの方法を
採用することが可能である。第１の方法は、シリコン膜
を薄く酸化して、酸化珪素膜を形成し、これをエッチン
グする、という工程を必要な数だけ繰り返しておこなう
ことを特徴とする。この方法は、シリコン膜を直接、溶
解させてエッチングするという方法に比較するとエッチ
ング深さの制御性に優れている。
【００１２】上記工程において酸化をおこなうには、熱
酸化や陽極酸化、あるいは酸化剤による酸化をおこなえ
ばよい。熱酸化あるいは陽極酸化では、酸化されるシリ
コン膜の厚さは温度や電圧、時間によって決定されるの
で、大きな基板を処理する場合にも極めて均一に制御で
きる。酸化剤を用いる場合も同様である。酸化剤を用い
る場合には、酸化剤としては、硝酸や過酸化水素、重ク
ロム酸塩、過マンガン酸塩の溶液を用いればよい。例え
ば、過酸化水素とアンモニアの混合溶液は極めて安定に
酸化をおこなうことができる。
【００１３】以上の方法によって薄い酸化珪素膜を形成
したのち、酸化珪素をエッチングするが、シリコンはエ
ッチングしないエッチャント（例えば、１％フッ酸等の
フッ化水素系の溶液）にシリコン膜をさらすことによっ
て、表面に形成された酸化珪素膜をエッチングする。こ
の結果、酸化された分だけシリコン膜は薄くなる。この
方法の問題点は工程を繰り返す必要から、エッチングす
る深さが大きくなると時間がかかることである。
【００１４】第２の方法は酸化剤に加えて、酸化珪素を
も積極的にエッチングする成分を含有する溶液を用いて
エッチングをおこなう方法であり、工程が１段階で済む
ことが第１の方法と異なり、そのため量産性の点で優れ
ている。溶液としては、過酸化水素もしくは硝酸等の酸
化剤にフッ酸を加えたものを用いればよい。エッチング
レートの調整はフッ酸の濃度や緩衝溶液（酢酸等）の添
加量を選択すればよい。しかしながら、溶液の成分、温
度、エッチングの時間等を精密に制御しないと、エッチ
ング深さが大きくバラついてしまう。精密な深さ制御が
難しいことが問題である。以上、第１の方法か、第２の
方法か、いずれを選択するかは量産性、精密制御性等を
考慮して決定すればよい。
【００１５】本発明においては、上記の工程によってシ
リコン膜をエッチングし、薄膜化する操作は、基板全面
に対しておこなってもよいが、必要な箇所だけおこなう
とより効果的である。上記の操作が必要とされるのは、
ＴＦＴのチャネルが形成される部分であるので、上にゲ
イト電極が形成される部分（チャネル形成領域）を含む
領域に対して上記の薄膜化をおこなうとよい。逆に、ソ
ース／ドレイン電極を設ける領域に対しては、ある程度
の厚さのシリコン膜が有るほうがコンタクトホールを形
成する上で有利であるので、上記の薄膜化は避ける方が
好ましい。
【００１６】また、複数のＴＦＴを有する場合には、特
にリーク電流が低いことが要求される回路（例えば、ア
クティブマトリクス回路のスイッチングトランジスタ）
やオン電流が小さくても構わない回路において、上記の
薄膜化を適用すると効果が大きい。
【００１７】本発明は、結晶化の促進のためにニッケ
ル、パラジウム、白金、コバルト、鉄等の重金属を含有
せしめた場合におこなうと極めて効果的である。これら
の重金属元素は非晶質シリコン膜中において、熱アニー
ルによる結晶化の際の触媒として機能し、熱アニール時
間の短縮と、熱アニール温度の低温化の点で効果があ
る。しかしながら、これらの元素がシリコン中に残留す
ると、様々なＴＦＴ特性に悪影響を与える。特にリーク
電流は、これらの元素をトラップセンターとして生じる
ものと類推されており、これらの元素の除去が課題とさ
れていた。これらの元素はシリコン膜と他の膜の界面に
偏析しやすく、特にゲイト絶縁膜との界面に存在するこ
とは好ましいことではなかった。
【００１８】しかしながら、上記の工程によって活性層
の薄膜化をおこなうと、酸化珪素のエッチング工程にお
いて、これらの元素の濃度の大きな部分もエッチングさ
れてしまうので、これら結晶化促進のための元素の濃度
を低減できる。その際には、図１１に示すように、薄膜
化されたシリコン活性層領域ｃのうち、ニッケル等の濃
度の高かった領域が選択的にエッチングされ、ホールａ
が多数形成される。（図１１（Ａ）、（Ｂ））
【００１９】その結果、チャネルの断面積ｂが増加し、
実質的なチャネル幅はａ幾何学的なチャネル長ｄよりも
大きくなる。このことは、オン電流の大きいことを要求
されるＴＦＴにとっては都合がよい。（図１１（Ｂ）） 本発明は、リーク電流の低減のために、ゲイト電極とソ
ース／ドレインの両方、もしくはいずれか一方と重なら
ないようにしたオフセットゲイト構造のＴＦＴに対して
実施すると、リーク電流抑制の効果を得る上でより効果
的である。
【００２０】本発明においては、結果的にソース／ドレ
インの全部、もしくは一部が極めて薄くなり、そのた
め、ソース／ドレインにおける抵抗が非常に高くなる。
このことは本発明が必要とされる回路（例えば、アクテ
ィブマトリクス回路のスイッチングトランジスタ）にお
いて問題となることは稀であるが、もし、ソース／ドレ
インの抵抗が問題となるようであれば、Ｎ型やＰ型の不
純物元素の活性化を十分におこなうことが有効であり、
必要である。そのためには、光アニールと熱アニールを
組み合わせて活性化することが有効である。例えば、レ
ーザー光の照射によって活性化をおこなった後、５００
〜６５０℃の熱アニールによる活性化を重ねておこなう
とよい。
【００２１】なお、本発明においては活性層の厚さが極
めて薄くなるので、レーザー光の照射に際しては、連続
発振レーザーよりもパルス幅１０μ秒以下のパルスレー
ザーが望ましい。本発明においては、チャネル形成領域
は極めて薄く形成されるので、５００Å以下のゲイト絶
縁膜をプラズマＣＶＤ法や減圧ＣＶＤ、大気圧ＣＶＤ、
ＥＣＲ（電子サイクロトロン共鳴）ＣＶＤ法等のＣＶＤ
法、あるいはスパッタ法によって堆積してもよい。この
結果、電界効果移動度、しきい値電圧、立ち上がり特性
（サブスレシュホールド特性、Ｓ値）が改善される。
【００２２】従来、単結晶半導体ウェハー上に形成され
るＭＯＳデバイスでは、ゲイト絶縁膜の厚さは５００Å
以下の薄いものが可能であった。これは、以下の２つの
理由による。第１は単結晶ウェハー上ではいわゆるＬＯ
ＣＯＳ技術等により、チャネル形成領域からフィールド
絶縁物へ移動する部分の段差が極めて緩やかであったこ
とである。第２は、ゲイト絶縁膜として用いられた酸化
膜が熱酸化によって得られたものであり、極めて被覆性
に優れていたためである。この２つの理由から極めて薄
いゲイト絶縁膜が可能であった。
【００２３】しかしながら、ＴＦＴにおいては第１の段
差の面では極めて不利であった。すなわち、活性層の厚
さが５００Å以上必要とされていた。また、第２の点で
も、特に８５０℃以上の高温プロセスによって熱酸化を
おこなわう場合を除いて、熱酸化による十分な厚さのゲ
イト絶縁膜を得ることは不可能であった。熱酸化の利用
できない場合には、ＣＶＤ法やスパッタ法のような非熱
酸化法を採用することを余儀なくされていたが、これら
の方法には段差被覆性の問題が常に付きまとっていた。
その結果、ゲイト絶縁膜の厚さを５００Å以下とするこ
とは不可能とされてきた。しかしながら、本発明によっ
てこれらの困難は解消された。
【００２４】本発明によって活性層の厚さが３００Å以
下となったことにより、ゲイト絶縁膜が５００Å、ある
いはそれより薄いものであっても、段差被覆性はほとん
ど問題でなくなった。特にゲイト絶縁膜を薄くできるこ
との効果は、スパッタ法によってゲイト絶縁膜を形成す
る場合に著しい。スパッタ法では、極めて熱酸化膜に近
い酸化珪素膜が得られるのであるが、成膜速度がＣＶＤ
法に比較して遅いためスパッタ法が採用されることは稀
であった。しかしながら、ゲイト絶縁膜が従来のものよ
り薄くてすむようになったことにより、この点では、Ｃ
ＶＤ法に対抗できるようになった。
【００２５】本発明においては、初期の表面の凹凸の激
しいシリコン膜に関し、その凹凸を緩和できるという効
果もある。例えば、シリコン膜を露出した状態でレーザ
ーを照射した場合には非常に凹凸の激しい表面となり、
ゲイト絶縁膜の段差被覆性の障害となったが、本発明に
よって解消できる。これは、本発明において、シリコン
膜を薄膜化する工程によってなされるものであり、例え
ば、過酸化水素とアンモニアの混合液によって酸化をお
こない、フッ酸によってそれをエッチングするという工
程では５００Å程度であった凹凸が、最終的にはほとん
ど無視できる程度にまで減少する。この凹凸を減少させ
る効果は用いるエッチャントによって異なり、必要とす
る程度に応じてエッチャントを選択すればよい。
【００２６】
【実施例】
〔実施例１〕本実施例を図１に示す。まず、基板１０１
（コーニング７０５９、１００ｍｍ×１００ｍｍ）上に
下地酸化膜として、酸化珪素膜１０２をスパッタリング
法により１０００〜５０００Å、例えば、４０００Åに
成膜した。この酸化珪素膜１０２は、ガラス基板からの
不純物の拡散を防ぐために設けられる。そして、非晶質
シリコン膜１０３をプラズマＣＶＤ法により４００〜１
５００Å、例えば、５００Åに成膜した。
【００２７】その後、非晶質シリコン膜上に数〜数十Å
のニッケルもしくはニッケル化合物を含む層１０４（ニ
ッケル含有層）を形成した。ニッケル含有層１０４を形
成するには、 ニッケル元素を含有した溶液を塗布したのち、乾燥さ
せる方法 ニッケルもしくはニッケル化合物をスパッタリング法
によって成膜する方法 ガス状の有機ニッケルを熱、光、プラズマによって分
解・堆積させる方法（気相成長法） のいずれかによって形成すればよい。の方法において
溶液を塗布するには、例えば、スピンコーティング法
や、ディッピング法を用いればよい。本実施例において
は、酢酸ニッケル膜をスピンコーティング法によって形
成した。以下にその方法を詳述する。
【００２８】まず、非晶質シリコン膜上にシリコン表面
を酸化することにより酸化珪素膜を１０〜５０Åに形成
した。酸化珪素膜を形成するには、酸素雰囲気中でのＵ
Ｖ光の照射、熱酸化、過酸化水素による処理等によって
おこなえばよい。ここでは、酸素雰囲気中でのＵＶ光の
照射により酸化膜を２０Åに成膜した。この酸化珪素膜
は、後のニッケル酢酸塩溶液を塗布する工程で、非晶質
シリコン膜の表面全体にニッケル酢酸塩溶液をゆき渡ら
せるため、すなわち、シリコン膜の表面特性を改善し、
水溶液を弾かなくするためのものである。
【００２９】つぎに、酢酸塩溶液中にニッケルを溶解し
て、ニッケル酢酸塩溶液を作製した。このとき、ニッケ
ルの濃度は１０ｐｐｍとした。そして、回転させた基板
上にこのニッケル酢酸塩溶液を基板表面に２ｍｌ滴下
し、この状態を５分間保持してニッケル酢酸塩溶液を均
一に基板上に行き渡らせた。その後、基板の回転数を上
げてスピンドライ（２０００ｒｐｍ、６０秒）をおこな
った。
【００３０】本発明者の研究では、ニッケル酢酸塩溶液
中におけるニッケルの濃度は、１ｐｐｍ以上であれば実
用になる。このニッケル酢酸塩溶液の塗布工程を、１〜
複数回おこなうことにより、スピンドライ後の非晶質シ
リコン膜の表面に平均２０Åの膜厚を有する酢酸ニッケ
ル層を形成することができた。なお、この層というの
は、完全な膜になっているとは限らない。他のニッケル
化合物を用いても同様にできる。このようにして、酢酸
ニッケル膜１０４を形成した。（図１（Ａ））
【００３１】本実施例においては、非晶質シリコン膜上
にニッケルもしくはニッケル化合物を導入する方法を示
したが、非晶質シリコン膜の下（すなわち、下地酸化膜
１０２とシリコン膜１０３の間）にニッケルもしくはニ
ッケル化合物を導入する方法を用いてもよい。この場合
は、非晶質シリコン膜の成膜前にニッケルもしくはニッ
ケル化合物を導入すればよい。
【００３２】ニッケル含有層形成後、加熱炉において、
窒素雰囲気中において５５０℃、４時間の加熱処理をお
こない結晶化せしめた。この熱アニールによって、大部
分の非晶質シリコンは結晶化したが、ところどころに非
晶質シリコンの部分が残されていた。そこで、結晶性向
上のためにＫｒＦエキシマレーザー光（波長２４８ｎ
ｍ）を照射し、これら不完全な結晶化部分をも結晶化さ
せた。レーザーのエネルギー密度は２００〜３５０ｍＪ
／ｃｍ2 とした。レーザーのエネルギー密度はシリコン
膜の厚さ、結晶化の度合い等を考慮して決定すればよ
い。
【００３３】その後、結晶性シリコン膜のエッチングを
おこない１５０〜３００Åの膜厚に形成した。このエッ
チングの工程は、まず、過酸化水素とアンモニアの混合
溶液を用いて結晶性珪素膜の表意面を酸化させて酸化珪
素を形成して、その後、フッ酸によって酸化珪素膜を除
去することによりおこなった。この工程は、一度に５０
〜１２０Å程度エッチングされるので、同じ操作を数回
繰り返すことにより、必要な厚さのエッチングをおこな
った。この混合溶液は、過酸化水素、アンモニア、水
が、５：２：２に混合されたものを使用したが、他の混
合比率のものでもよい。また、この他に硝酸を使用して
もよいし、結晶性珪素膜の表面を熱酸化した後、フッ酸
でエッチングしても構わない。（図１（Ｂ））
【００３４】つぎに、このようにして得られた結晶性シ
リコン膜１０５をドライエッチング法によってエッチン
グして、島状領域１０６（島状シリコン膜）を形成し
た。この島状シリコン膜１０６はＴＦＴの活性層を構成
する。そして、ゲイト絶縁膜１０７として、膜厚２００
〜１５００Å、例えば、５００Åの酸化珪素膜１０７を
スパッタ法によって形成した。
【００３５】その後、厚さ１０００Å〜３μｍ、例え
ば、５０００Åのアルミニウム（１ｗｔ％のＳｉ、もし
くは０．１〜０．３ｗｔ％のＳｃを含む）膜をスパッタ
リング法によって成膜して、これをパターニングして、
ゲイト電極１０８を形成した。つぎに基板をｐＨ≒７、
１〜３％の酒石酸のエチレングリコール溶液に浸し、白
金を陰極、アルミニウムのゲイト電極１０８を陽極とし
て、陽極酸化をおこなった。陽極酸化は、最初一定電流
で２２０Ｖまで電圧を上げ、その状態で１時間保持して
終了させた。このようにして、厚さ１５００〜３５００
Å、例えば、２０００Åの陽極酸化物被膜１０９を形成
した。（図１（Ｃ））
【００３６】その後、イオンドーピング法によって、島
状シリコン膜１０６に、ゲイト電極１０８および陽極酸
化物被膜１０９をマスクとして自己整合的に不純物（本
実施例においては燐）を注入した。ドーピングガスとし
てはフォスフィン（ＰＨ3 ）を用いた。この場合のドー
ズ量は１×１０13〜５×１０15ｃｍ-2、加速電圧は１０
〜９０ｋＶ、例えば、ドーズ量を５×１０14原子／ｃｍ
2 、加速電圧を８０ｋＶとした。この結果、Ｎ型不純物
領域１１０（ソース／ドレイン）が形成された。（図１
（Ｄ））
【００３７】さらに、ＫｒＦエキシマレーザー（波長２
４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドーピ
ングされた不純物領域１１０の活性化をおこなった。レ
ーザーのエネルギー密度は２００〜４００ｍＪ／ｃ
ｍ2 、好ましくは２５０〜３００ｍＪ／ｃｍ2 が適当で
あった。この工程は３５０〜５００℃の熱アニールによ
っておこなってもよい。つぎに、層間絶縁膜として、プ
ラズマＣＶＤ法によって酸化珪素膜１１１を厚さ３００
０Åに成膜した。（図１（Ｅ））
【００３８】そして、層間絶縁膜１１１、ゲイト絶縁膜
１０７のエッチングをおこない、ソース／ドレインにコ
ンタクトホールを形成した。その後、窒化チタン膜（厚
さ１０００Å）、アルミニウム膜（厚さ５０００Å）を
スパッタリング法によって成膜し、これをエッチングし
てソース／ドレイン電極１１２、１１３を形成し、ＴＦ
Ｔ回路を完成させた。（図１（Ｆ））
【００３９】ＴＦＴ作製後、さらに２００〜４００℃で
水素化処理をおこなってもよい。本実施例のように、ソ
ース／ドレインへのコンタクトの部分の活性層の厚さが
極めて薄い場合には、アルミニウムとシリコンが直接、
接触すると合金化によって、接触不良が発生する可能性
が高い。これを避けるためには、上述のように、アルミ
ニウムとシリコンの間に窒化チタンその他の導電性でシ
リコンやアルミニウムと反応しにくい膜を設けると良
い。
【００４０】本実施例では活性層の厚さを１００Åから
５００Åまで変化させて、その特性を測定した。図５に
は、活性層の厚さが上記実施例にしたがって、活性層を
薄膜化したもの（１００Å）と、従来の方法のもの（５
００Å）のドレイン電流（ＩD ）−ゲイト電圧（ＶG ）
特性の例を示す。この図から、本発明によって活性層を
薄くすることのより、ゲイト電極に逆バイアス（負）電
圧が印加された際のリーク電流の特性に大きく差が生じ
たことが分かる。
【００４１】リーク電流については、さらに詳しく測定
し、図７に示した。特にＶD ＝１０Ｖのときのリーク電
流は活性層を薄くすることのより格段に減少しているこ
とが分かる。このことは、ソース／ドレイン間に高い電
圧が印加される状態で低いリーク電流が要求されるアク
ティブマトリクス回路のスイッチングトランジスタとし
て好ましいものであった。その他に、電界効果移動度、
しきい値電圧についても測定したが、活性層が薄くなる
にしたがい、前者は大きく、後者は小さくなることが確
認された。いずれの場合も活性層の厚さが３００〜４０
０Åの間で急激な変化が起こることが確認された。
【００４２】〔実施例２〕本実施例では選択的にシリコ
ン層を薄膜化する場合について記述する。実施例１の場
合にはシリコン層は全面的に薄膜化した。この場合に
は、ソース／ドレインにコンタクトホールを形成する場
合にオーバーエッチングのマージンが取りにくくなると
いう問題以外に、マスク合わせのマーカーとして、別の
被膜を形成しなければならないという問題があった。特
に、これはトップゲイト型（ゲイト電極が活性層の上に
存在する）のＴＦＴを形成する場合には大きな障害であ
った。
【００４３】この問題について詳しく述べると、従来、
透明な基板上に被膜を重ねて、素子を形成してゆく工程
においては、初期の段階で何らかの被膜のパターンをマ
ーカーとして、その後のマスク合わせの工程で用いるこ
とが一般的であった。そして、そのマーカーを形成する
べき被膜としては、トップゲイト型のＴＦＴにおいて
は、シリコン膜を用いることが一般的であった。すなわ
ち、トップゲイト型ＴＦＴのプロセスにおいては、最初
におこなわれるパターン形成が、島状領域の形成だから
である。この島状領域の形成の際に、同時にマスク合わ
せのマーカーも形成される。以後、全てのマスク合わせ
の工程において、この際に形成されたマーカーを用い
る。
【００４４】このマーカーはシリコン膜が薄くなるとい
くつかの問題が生じた。特に、アルミニウム膜にパター
ンを形成する場合には、マーカーの部分とアルミニウム
被膜との段差を判別してマスク合わせをおこなうことが
要求されたが、シリコン膜が５００Å以下に薄くなる
と、十分な段差が確認できなくなり、マスク合わせ工程
において不良が発生しやすくなった。
【００４５】ＴＦＴ特性の改善に加えて、マスク合わせ
の面でも改善する方法を示す。本実施例を図２に示す。
まず、透明なガラス基板２０１上に下地酸化膜として、
酸化珪素膜２０２をスパッタリング法により１０００〜
５０００Å、例えば、２０００Åに成膜した。この酸化
珪素膜は、ガラス基板からの不純物の拡散を防ぐために
設けられる。そして、非晶質シリコン膜をプラズマＣＶ
Ｄ法により５００〜１５００Å、例えば、８００Åに成
膜した。ここで、シリコン膜の厚さを８００Åとしたの
は、マスク合わせにおいて、マーカーが十分に確認でき
る厚さを確保するためである。（図２（Ａ））
【００４６】さらに、結晶性シリコン膜上に酸化珪素膜
２０４を５００Åに形成した。酸化珪素の代わりに窒化
珪素でも構わない。この酸化珪素膜２０４は後の熱アニ
ールの際のキャップ膜となる。その後、非晶質シリコン
膜を５００〜６５０℃で熱アニールすることにより結晶
化せしめた。その際には、実施例１に示した如く、ニッ
ケル等を結晶化促進の触媒元素として添加してもよい。
また、結晶性向上のために、熱アニール工程の後にＫｒ
Ｆエキシマレーザー光を照射してもよい。
【００４７】そして、酸化珪素膜上にフォトレジスト２
０５を形成して、パターニングをおこない、チャネル領
域を形成する近傍がエッチングされるようにマスクを形
成した。この状態の断面図を図２（Ｂ）に、また、上方
から見た図面を図４（Ａ）に示す。本実施例では、第１
パターンおよび第２パターンという２つのパターンを形
成し、比較した。図４（Ａ）の矢印は、図２の断面の方
向を示す。（図２（Ｂ）、図４（Ａ））
【００４８】その後、実施例１と同様にシリコン膜のエ
ッチングをおこない、チャネル形成領域近傍を１５０〜
３００Åの膜厚に形成した。この際には、過酸化水素と
アンモニアの混合液による酸化と１％フッ酸によるエッ
チングを交互におこない、必要とする厚さまでシリコン
膜をエッチングした。（図２（Ｃ））
【００４９】そして、フォトレジスト２０５と酸化珪素
膜２０４を除去した。つぎに、このようにして得られた
結晶性シリコン膜をエッチングして、ＴＦＴを形成する
島状領域２０６（島状シリコン膜）とマスク合わせのマ
ーカー２０７、２０８を形成した。このときの上方から
見た図面を図４（Ｂ）に示す。この図では、先のシリコ
ン膜の薄膜化のパターンも点線で示してある。この結
果、第１パターン（図４左側）では、薄いシリコン層の
領域の形状が概略Ｈ型となった。第２パターンでは、薄
いシリコン層の領域の形状は長方形であった。第２パタ
ーンでは、島状領域をエッチングする際に、異常エッチ
ングの際に島状領域のクビレの部分が断絶してしまうこ
とがあったが、第１パターンではそのような現象は見ら
れなかった。（図４（Ｂ）） その後、ゲイト絶縁膜として、膜厚２００〜１５００
Å、例えば、１０００Åの酸化珪素膜２０９をプラズマ
ＣＶＤ法によって形成した。（図２（Ｄ））
【００５０】そして、厚さ１０００Å〜３μｍ、例え
ば、５０００Åの燐がドープされた多結晶のシリコン膜
を減圧ＣＶＤ法によって成膜して、これをパターニング
して、ゲイト電極・配線に対応するフォトレジストのパ
ターンを形成した。この際には、マーカー２０７を用い
た。そして、このフォトレジストのパターンによって多
結晶シリコン膜をエッチングして、ゲイト電極２１０を
形成した。このときの上方から見た図面を図４（Ｃ）に
示す。（図４（Ｃ））
【００５１】その後、イオンドーピング法によって、島
状シリコン膜２０６に、ゲイト電極２１０をマスクとし
て自己整合的に不純物（本実施例においては燐）を注入
した。ドーピングガスとしてはＰＨ3 を用いた。この場
合のドーズ量は１×１０13〜５×１０15ｃｍ-2、加速電
圧は１０〜９０ｋＶ、例えば、ドーズ量を１×１０15ｃ
ｍ-2、加速電圧を８０ｋＶとした。この結果、Ｎ型不純
物領域２１１（ソース／ドレイン）が形成された。（図
２（Ｅ））
【００５２】さらに、５００〜６５０℃、例えば、６０
０℃で熱アニールすることによって、ドーピングされた
不純物の活性化をおこなった。その後、層間絶縁膜とし
て、減圧ＣＶＤ法によって酸化珪素膜２１２を厚さ３０
００Åに成膜した。
【００５３】そして、層間絶縁膜２１２、ゲイト絶縁膜
２０９のエッチングをおこない、ソース／ドレインにコ
ンタクトホールを形成した。このとき、実施例１と異な
り、ソース／ドレイン領域は８００Åと厚いため、コン
タクトホールの形成が容易であった。その後、アルミニ
ウム膜をスパッタリング法によって形成し、パターニン
グしてソース／ドレイン電極・配線に対応するフォトレ
ジストのパターンを形成した。この際には、マーカー２
０８を用いた。そして、このフォトレジストのパターン
によってアルミニウム膜をエッチングして、ソース／ド
レイン電極・配線２１３、２１４を形成した。（図２
（Ｆ））
【００５４】ＴＦＴ作製後、さらに２００〜４００℃で
水素化処理をおこなってもよい。このようにして得られ
たＴＦＴは、従来のＴＦＴと比較して、半導体層のチャ
ネル形成領域近傍が薄いため、電界効果移動度、しきい
値電圧、リーク電流等の特性に関しては、実施例１と大
差無いものが得られた。一方、マーカーのシリコン膜が
十分な厚さであったために、マスク合わせの不良を減ら
すことができた。また、ソース、ドレインに関しては、
８００Åの厚さであったために、十分に低いシート抵抗
であった。また、本実施例では、ソース／ドレインの部
分の厚さが十分であったので、窒化チタン膜を設けなく
とも、ソース／ドレインでコンタクト不良が発生するこ
とはなかった。
【００５５】〔実施例３〕本実施例を図３に示す。本実
施例は、ＴＦＴ型液晶表示装置の周辺回路のシフトレジ
スタ回路に用いられるＣＭＯＳ素子とアクティブマトリ
クスのスイッチングトランジスタ（画素ＴＦＴ）の作製
に関して本発明を適用した例を示す。まず、基板３０１
上に下地酸化膜として、酸化珪素膜３０２をスパッタリ
ング法により１０００〜５０００Å、例えば、１０００
Åに成膜した。そして、非晶質シリコン膜をプラズマＣ
ＶＤ法により４００〜１５００Å、例えば、５００Åに
成膜した。
【００５６】その後、実施例１と同様にスピンコーティ
ング法によって非晶質シリコン膜上に数〜数十Åのニッ
ケル含有層を形成した。ニッケル含有層形成後、加熱炉
において、窒素雰囲気中において５５０℃、４時間の加
熱処理をおこない結晶化せしめた。その後、さらに、結
晶性向上のために、２００〜３５０ｍＪ／ｃｍ2 のエネ
ルギー密度のＫｒＦエキシマレーザー光を照射した。
（図３（Ａ））
【００５７】つぎに、このようにして得られた結晶性シ
リコン膜上に実施例２と同様にマスクを形成し、アクテ
ィブマトリクス回路の領域のみを薄膜化して、薄いシリ
コン領域３０３’を形成した。領域３０３’のシリコン
膜の厚さは３００Åとした。エッチングの方法は実施例
２と同様におこなった。（図３（Ｂ））
【００５８】その後、この様にして得られた結晶性珪素
膜をパターニングして、島状領域３０４、３０５、３０
６（島状珪素膜）を形成した。この島状珪素膜３０４、
３０５、３０６はＴＦＴの活性層であり、前二者は周辺
駆動回路のシフトレジスタの回路に用いられ、最後の１
つはアクティブマトリクス回路の画素ＴＦＴに用いられ
る。そして、ゲイト絶縁膜３０７として、膜厚２００〜
１５００Å、例えば、１０００Åの酸化珪素膜３０７を
プラズマＣＶＤ法によって形成した。（図３（Ｃ））
【００５９】その後、厚さ１０００Å〜３μｍ、例え
ば、５０００Åのアルミニウム膜をスパッタ法によって
成膜して、これをパターニングして、ゲイト電極３０
８、３０９、３１０を形成した。つぎに基板をｐＨ≒
７、１〜３％の酒石酸のエチレングリコール溶液に浸
し、白金を陰極、アルミニウムのゲイト電極３０８、３
０９、３１０を陽極として、陽極酸化をおこなった。陽
極酸化は、最初一定電流で２２０Ｖまで電圧を上げ、そ
の状態で１時間保持して終了させた。このようにして、
厚さ１５００〜３５００Å、例えば、２０００Åの陽極
酸化物を形成した。
【００６０】その後、イオンドーピング法によって、島
状珪素膜３０４、３０５、３０６に、ゲイト電極３０
８、３０９、３１０をマスクとして自己整合的に不純物
を注入した。この際には、最初に前面にフォスフィン
（ＰＨ）をドーピングガスとして燐を注入してＮ型不純
物領域３１１、３１２、３１３を形成した。（図３
（Ｄ））
【００６１】その後、Ｎチャネル型のＴＦＴを形成する
部分をフォトレジスト３１４で覆って、Ｐチャネル型の
ＴＦＴを形成する部分にジボラン（Ｂ2 Ｈ6 ）をドーピ
ングガスとして硼素を注入して、Ｎ型不純物領域３１１
であった領域が反転して、Ｐ型不純物領域３１５を形成
した。この場合、燐のドーズ量は２〜８×１０15ｃ
ｍ-2、加速電圧は８０ｋＶ、硼素のドーズ量は４〜１０
×１０15ｃｍ-2、加速電圧を６５ｋＶとした。（図３
（Ｅ））
【００６２】さらに、ＫｒＦエキシマレーザー（波長２
４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、不純物
領域３１２、３１３、３１５の活性化をおこなった。レ
ーザーのエネルギー密度は２００〜４００ｍＪ／ｃ
ｍ2 、好ましくは２５０〜３００ｍＪ／ｃｍ2 が適当で
あった。つぎに、層間絶縁膜３１６として、プラズマＣ
ＶＤ法によって酸化珪素膜３１６を厚さ３０００Åに成
膜した。
【００６３】そして、層間絶縁膜３１６、ゲイト絶縁膜
３０７のエッチングをおこない、ソース／ドレインにコ
ンタクトホールを形成した。その後、アルミニウム膜を
スパッタ法によって形成し、パターニングしてソース／
ドレイン電極３１７、３１８、３１９を形成した。（図
３（Ｆ））
【００６４】最後に、パッシベーション膜３２０として
厚さ２０００〜６０００Å、例えば、３０００Åの窒化
珪素膜をプラズマＣＶＤ法によって形成し、これと酸化
珪素膜３１６、ゲイト絶縁膜３０７をエッチングして、
不純物領域３１３に対してコンタクトホールを形成し
た。そして、インディウム錫酸化物膜（ＩＴＯ膜）を形
成し、これをエッチングして、画素電極３２１を形成し
た。（図３（Ｇ））以上のようにして、周辺回路のシフ
トレジスタ回路と画素ＴＦＴが形成された。
【００６５】本実施例では画素ＴＦＴはリーク電流の小
さい、活性層の薄いシリコン層を用い、また、オン電流
の大きなことの要求されるシフトレジスタ等の回路にお
いては、活性層の比較的厚いシリコン層を用いて、半導
体集積回路を構成することができたので、回路全体とし
ての特性を向上させることができた。
【００６６】〔実施例４〕本実施例を図８および図９に
示す。本実施例は、ＴＦＴ型液晶表示装置の周辺回路の
シフトレジスタ回路に用いられるＣＭＯＳ素子とアクテ
ィブマトリクスのスイッチングトランジスタ（画素ＴＦ
Ｔ）の作製に関して本発明を適用した例を示す。まず、
基板４０１上に下地酸化膜として、酸化珪素膜４０２を
スパッタリング法により１０００〜５０００Å、例え
ば、２０００Åに成膜した。そして、非晶質シリコン膜
をプラズマＣＶＤ法により４００〜１５００Å、例え
ば、６００Åに成膜し、結晶化させた。
【００６７】つぎに、このようにして得られた結晶性シ
リコン膜４０３上に実施例２と同様にマスクを形成し、
アクティブマトリクス回路のチャネル形成領域および全
てのＴＦＴ形成領域の周辺を薄膜化して、薄いシリコン
領域４０３’を形成した。薄いシリコン領域のシリコン
膜の厚さは３００Åとした。エッチングの方法は実施例
２と同様におこなった。ここで島状領域の周辺領域を薄
膜化したのは、後の工程の島状領域を形成する際に、チ
ャネル領域を形成する周辺が過剰にエッチングされるこ
とを防ぐためである。（図８（Ａ））
【００６８】その後、この様にして得られた結晶性シリ
コン膜４０３をエッチングして、島状領域４０４、４０
５（島状シリコン膜）を形成した。この際、エッチング
は先に薄膜化された領域４０３’のみに対しておこなわ
れた。このことの効果を図１０を使って、簡単に説明す
る。図１０の（Ａ）〜（Ｄ）は、実施例２の様に島状領
域の周辺部を薄膜化せずに形成したものである。図１０
（Ａ）および（Ｂ）はシリコン膜をエッチングする工程
の前を示している。同図において、厚さ６００Åの領域
１に、上記と同様の薄膜化工程によって、厚さ３００Å
まで薄膜化された領域２が形成されている。図の斜線部
３は島状領域のパターンを示しており、これ以外の部分
がエッチングされることとなる。ここでエッチングを進
めてゆく。（図１０（Ａ）、（Ｂ））
【００６９】まず、シリコン膜を３００Åエッチングし
たときの様子は図１０（Ｃ）の様になる。このとき、島
状領域の形成される部分６、７の領域ではシリコン膜は
エッチングされないので、以前と同じ膜厚（それぞれ、
３００Å、６００Å）を有している。ここで、領域６は
後にゲイト電極が形成される領域であり、島状領域の段
差の小さいことが望まれる。一方、図１０（Ｂ）におい
て、６００Åの厚さを有していた領域１は、珪素膜がエ
ッチングされ薄くなり、約３００Åの厚さのシリコン領
域である。また、一方、図１０（Ｂ）において、３００
Åの厚さを有していた領域２は、珪素膜が全てエッチン
グされ、下地酸化膜の表面５が現れてくる。しかし、依
然としてシリコン領域４と領域６、７はつながってお
り、更なるエッチングが必要である。（図１０（Ｃ））
【００７０】さらに、シリコン膜を３００Åエッチング
すると図１０（Ｄ）の様になる。図１０（Ｃ）において
は、３００Åのシリコン膜が残っていた領域４は、丁
度、全てのシリコン膜がエッチングされ、下地酸化膜表
面９が露出する。しかし、図１０（Ｃ）において、下地
酸化膜表面５が露出していた領域１０では、さらに、下
地酸化膜の奥深くまでエッチングがおこなわれてしま
う。このため、シリコンと酸化珪素のエッチングレート
が３：１という好ましい条件でさえ、島状領域８のうち
厚さが３００Åだった部分６と、下地酸化膜との段差は
少なくとも４００Å程度ある。この段差は、エッチング
の際にシリコンと酸化珪素の選択比によって、変動する
が、島状領域を薄膜化したものの、段差はほとんど改善
されず、ゲイト絶縁膜をより薄く（例えば、５００Å以
下）することは困難であった。（図１０（Ｄ））
【００７１】本実施例では島状領域周辺を薄膜化するこ
とによって、その点が改善できる。図１０（Ｅ）〜
（Ｇ）には、本実施例の様子を示す。図１０（Ａ）と同
様に、厚さ６００Åのシリコン領域１１を薄膜化して、
厚さ３００Åのシリコン領域１２を設ける。斜線部１３
は島状領域のパターンである。図から分かるように、島
状領域１３の周辺部は全て薄膜化したシリコン膜になっ
ている。（図１０（Ｅ）、（Ｆ））
【００７２】この状態で、エッチングをおこなっていく
と、３００Åエッチングした時点で下地酸化珪素膜表面
１５が露出する。そのとき、島状領域において、厚さ６
００Åであった部分１７、および厚さ３００Åであった
部分１６はそのままの厚さである。また、島状領域の周
辺領域は丁度、全てのシリコン膜がエッチングされた状
態で、周囲のシリコン領域１４から分離した状態とな
り、島状領域が完成する。シリコン領域１４は、図１０
（Ｆ）においては、厚さ６００Åのシリコン領域であっ
たが、エッチングされて、厚さ約３００Åとなってい
る。また、段差に関して考察すると、ゲイト電極がその
上に形成される領域１６と下地酸化膜表面との段差は領
域１６の厚さ（すなわち、３００Å）しかなく、厚さ６
００Åのゲイト絶縁膜をこの上に形成しても問題はな
い。（図１０（Ｇ））
【００７３】上記の例ではシリコン膜の薄膜化に関して
は、膜厚を半分にする程度であったが、例えば、膜厚を
１／４やそれ以下にするという場合には、本実施例のよ
うに島状領域の周囲の部分を薄膜化することの効果は顕
著である。例えば、８００Åのシリコン膜を２００Åに
まで薄膜化する場合を考えれば、実施例２の場合には、
シリコンと酸化珪素のエッチング選択比が４：１という
非常に好ましい場合でさえ、段差は、２００Åに、オー
バーエッチされた酸化珪素の深さ１５０Åを加えた３５
０Åである。本実施例の場合は２００Åであり、実施例
２では、本実施例より段差が７５％も大きくなる。
【００７４】以上のようにして、エッチングをおこな
い、島状領域を形成した。いずれもＴＦＴの活性層とし
て、前者は周辺駆動回路のシフトレジスタ等の回路に用
いられ、後者はアクティブマトリクス回路の画素ＴＦＴ
として用いられる。その後、ゲイト絶縁膜４０６とし
て、膜厚２００〜８００Å、例えば、５００Åの酸化珪
素膜４０６をプラズマＣＶＤ法によって形成した。
【００７５】その後、厚さ１０００Å〜３μｍ、例え
ば、５０００Åのアルミニウム膜をスパッタ法によって
成膜した。そして、フォトレジストをスピンコーティン
グ法によって形成した。フォトレジストの形成前に、陽
極酸化法によって厚さ１００〜１０００Åの酸化アルミ
ニウム膜を表面に形成しておくと、フォトレジストの密
着性が良くなる。その後、フォトレジストとアルミニウ
ム膜をパターニングして、ゲイト電極４０７、４０８、
４０９を形成した。エッチング終了後も、フォトレジス
トは剥離せず、各ゲイト電極上にマスク膜４１０、４１
１、４１２として残存せしめた。（図８（Ｂ））
【００７６】さらにこれに電解溶液中で電流を通じてポ
ーラス陽極酸化し、厚さ３０００〜６０００Å、例え
ば、厚さ５０００Åのポーラス陽極酸化物４１３、４１
４、４１５を形成した。ポーラス陽極酸化は、３〜２０
％のクエン酸もしくはショウ酸、燐酸、クロム酸、硫酸
等の酸性水溶液を用いておこない、５〜３０Ｖの一定電
流をゲイト電極に印加すればよい。本実施例においては
ショウ酸溶液（３０℃）中で、電圧を１０Ｖとし、２０
〜４０分、陽極酸化した。ポーラス陽極酸化物の厚さは
陽極酸化をおこなう時間によって制御した。（図８
（Ｃ））
【００７７】その後、マスク膜４１０、４１１、４１２
を剥離し、実施例と同様な方法で陽極酸化をおこなっ
た。すなわち、基板をｐＨ≒７、１〜３％の酒石酸のエ
チレングリコール溶液に浸し、白金を陰極、アルミニウ
ムのゲイト電極４０７、４０８、４０９を陽極として、
徐々に電圧を上げて陽極酸化を進行させた。このように
して、形成された陽極酸化物被膜は緻密で耐圧が高く、
特に、バリヤ型陽極酸化物と称される。本実施例では厚
さ１５００〜３５００Å、例えば、２０００Åのバリヤ
型陽極酸化物４１６、４１７、４１８を形成した。（図
８（Ｄ））
【００７８】つぎに、周辺回路のＮチャネル型ＴＦＴお
よび画素ＴＦＴを形成する領域をマスク４１９で覆っ
て、周辺回路のＰチャネル型ＴＦＴのポーラス陽極酸化
物４１３をエッチングした。このとき、エチャントとし
て燐酸、酢酸、硝酸の混酸を用いた。（図８（Ｅ））そ
の後、マスク４１９を除去してゲイト酸化膜４０６をド
ライエッチング法によってエッチングした。このとき、
エッチングガスとしてＣＨ4 を使用することによって、
陽極酸化物はエッチングされず、酸化珪素膜４０６のみ
がエッチングされた。その結果、ポーラス陽極酸化物４
１４、４１５の下の酸化珪素膜はエッチングされずに、
４０６ａ、４０６ｂ、４０６ｃが残った。（図８
（Ｆ））
【００７９】そして、周辺回路のＮチャネル型ＴＦＴお
よび画素ＴＦＴのポーラス陽極酸化物４１４、４１５を
エッチングした。（図９（Ａ）） その後、周辺回路のＮチャネル型ＴＦＴの領域をマスク
４２０で覆い、イオンドーピング法によって、周辺回路
のＰチャネル型ＴＦＴの領域のシリコン膜および島状領
域４０５に、ゲイト電極部（ゲイト電極、バリヤ陽極酸
化物、酸化珪素膜）をマスクとして自己整合的に不純物
を注入した。ここでは、ジボラン（Ｂ2Ｈ6 ）をドーピ
ングガスとして硼素を注入し、Ｐ型不純物領域４２１、
４２２を形成した。この場合、硼素のドーズ量は１〜４
×１０15原子／ｃｍ2 、加速電圧を１０ｋＶとした。こ
こで、加速電圧が低いため、ゲイト酸化膜４０６ｃの下
部にはドーピングされず燐は導入されなかった。（図９
（Ｂ））
【００８０】そして、マスク４２０を除去して、前面に
フォスフィン（ＰＨ）をドーピングガスとして燐を注入
して、周辺回路のＮチャネル型ＴＦＴの領域にＮ型不純
物領域４２３を形成した。このとき、燐のドーズ量は１
〜８×１０14原子／ｃｍ2 、加速電圧は５ｋＶとした。
ここで、加速電圧が低いため、ゲイト酸化膜４０６ｂの
下部にはドーピングされず燐は導入されなかった。ま
た、ドーズ量が硼素のドーズ量に比べ少ないため、周辺
回路のＰチャネル型ＴＦＴおよび画素ＴＦＴの不純物領
域４２１、４２２はＰ型不純物領域のままであった。
（図９（Ｃ）） その後、燐のドーズ量を１×１０13〜１×１０14ｃ
ｍ-2、加速電圧は９０ｋＶとして、周辺回路のＮチャネ
ル型ＴＦＴの領域のドーピングがされなかったゲイト酸
化膜４０６ｂの下部に燐を導入し、低濃度ドレイン４２
４（ＬＤＤ、Ｎ- 型）が形成された。（図９（Ｄ））
【００８１】さらに、ＫｒＦエキシマレーザー（波長２
４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、不純物
領域４２１、４２２、４２３、４２４の活性化をおこな
った。レーザーのエネルギー密度は２００〜４００ｍＪ
／ｃｍ2 、好ましくは２５０〜３００ｍＪ／ｃｍ2 が適
当であった。この際、画素ＴＦＴのゲイト酸化膜４０６
ｃの下に存在するＰＩ接合は、レーザー照射によって十
分に活性化された。しかし、周辺回路のＴＦＴのＰＩ接
合、およびＮ- Ｉ接合には十分なレーザー照射は期待で
きない。
【００８２】そこで、レーザー照射工程の後に、さら
に、３５０〜５５０℃でアニールをおこなって、上記接
合部の活性化を促進させた。その際には、周辺回路のＴ
ＦＴの活性層の厚さは５００Åと厚いため、結晶化がチ
ャネル形成領域（Ｉ型）から周囲のＰ型およびＮ- 型に
進行し、良好なＰＩ接合、Ｎ- Ｉ接合が得られた。（図
９（Ｅ）） つぎに、層間絶縁膜として、プラズマＣＶＤ法によって
酸化珪素膜４２５を厚さ３０００Åに成膜した。
【００８３】そして、層間絶縁膜４２５、ゲイト絶縁膜
４０６のエッチングをおこない、ソース／ドレインにコ
ンタクトホールを形成した。その後、アルミニウム膜を
スパッタ法によって形成し、パターニングしてソース／
ドレイン電極４２６、４２７、４２８、４２９を形成し
た。
【００８４】最後に、パッシベーション膜４３０として
厚さ２０００〜６０００Å、例えば、３０００Åの窒化
珪素膜をプラズマＣＶＤ法によって形成し、これと酸化
珪素膜４２５、ゲイト絶縁膜４０６をエッチングして、
不純物領域４２２に対してコンタクトホールを形成し
た。そして、インディウム錫酸化物膜（ＩＴＯ膜）を形
成し、これをエッチングして、画素電極４３１を形成し
た。（図９（Ｅ））以上のようにして、周辺回路で通常
のＰチャネル型ＴＦＴ４３２とＮチャネル型のＬＤＤを
有するＴＦＴ４３３によるＣＭＯＳ素子と、Ｐチャネル
型のオフセット領域を有する画素ＴＦＴ４３４が形成さ
れた。
【００８５】本実施例では、ゲイト酸化膜の厚さを従来
の約半分の５００Åとすることができた。この結果、画
素ＴＦＴ、周辺回路とも従来に比較してより優れた特性
を示すことができた。
【００８６】
【発明の効果】本発明によって、優れた特性のＴＦＴを
得ることができた。また、実施例にも示したように、本
発明を利用して、最良の構成の半導体集積回路を構成す
ることもできた。本実施例では、シリコン半導体を例に
挙げて説明したが、他の半導体であってもよいことは自
明である。このように本発明は工業上、有益であり、特
許されるに十分たる資質を有する。
【図面の簡単な説明】
【図１】 本発明によるＴＦＴ回路の作製方法を示す。
（断面図、実施例１）
【図２】 本発明によるＴＦＴ回路の作製方法を示す。
（断面図、実施例２）
【図３】 本発明によるＴＦＴ回路の作製方法を示す。
（断面図、実施例３）
【図４】 本発明によるＴＦＴ回路の作製方法を示す。
（上面図、実施例２）
【図５】 本発明によるＴＦＴのＩD −ＶG 特性例を示
す。（実施例１）
【図６】 本発明によるＴＦＴの電界効果移動度の例を
示す。（実施例１）
【図７】 本発明によるＴＦＴのリーク電流の例を示
す。（実施例１）
【図８】 本発明によるＴＦＴ回路の作製方法を示す。
（断面図、実施例４）
【図９】 本発明によるＴＦＴ回路の作製方法を示す。
（断面図、実施例４）
【図１０】 本発明による島状領域のエッチング工程を
示す。（実施例４）
【図１１】 本発明によるエッチング例の斜視図を示
す。
【符号の説明】
１０１ 基板 １０２ 下地絶縁膜 １０３ 非晶質シリコン膜 １０４ 酢酸ニッケル層 １０５ 薄膜化した結晶性シリコン膜 １０６ 島状半導体領域（シリコン） １０７ ゲイト絶縁膜（酸化珪素） １０８ ゲイト電極（アルミニウム） １０９ 陽極酸化物被膜（酸化アルミニウム） １１０ Ｎ型不純物領域 １１１ 層間絶縁物（酸化珪素） １１２、１１３ 金属配線（窒化チタン／アルミニウ
ム）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336 9056−4Ｍ Ｈ０１Ｌ 29/78 ３１１ Ｃ

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 絶縁表面上に存在し、その上にゲイト電
    極が形成された部分の厚さが平均で３００Å以下の薄膜
    状の結晶性半導体の活性層を有し、電界効果移動度の最
    大値が５０ｃｍ2 ／Ｖｓ以上であることを特徴とする薄
    膜トランジスタ。
  2. 【請求項２】 絶縁表面上に形成された少なくとも２つ
    の薄膜トランジスタを有する半導体集積回路で、第１の
    薄膜トランジスタの結晶性半導体の活性層のうち、その
    上にゲイト電極が形成された部分の平均的な厚さが３０
    ０Å以下であり、第２の薄膜トランジスタの結晶性半導
    体の活性層のうち、その上にゲイト電極が形成された部
    分の平均的な厚さが４００Å以上であることを特徴とす
    る薄膜半導体集積回路。
  3. 【請求項３】 絶縁表面上に形成された薄膜状の結晶性
    半導体層と、その上に形成されたゲイト電極とを有し、
    該半導体層のうち、その上にゲイト電極が形成された部
    分の厚さが平均で３００Å以下であり、ソースもしくは
    ドレインのコンタクトの形成されている部分の厚さが平
    均で４００Å以上であることを特徴とする薄膜トランジ
    スタ。
  4. 【請求項４】 絶縁表面上に形成された薄膜状の結晶性
    半導体層と、その上に形成されたゲイト電極とを有し、
    該半導体層には、ゲイト電極によって隔てられ、その平
    均的な厚さが４００Å以上の１対の領域が存在すること
    を特徴とする薄膜半導体装置。
  5. 【請求項５】 絶縁表面上に存在し、その上にゲイト電
    極が形成された部分の厚さが平均で３００Å以下であ
    り、非晶質状態から熱アニールもしくは光アニールによ
    って結晶化された薄膜状の結晶性半導体の活性層と、厚
    さが５００Å以下のゲイト絶縁膜とを有することを特徴
    とする薄膜半導体装置。
  6. 【請求項６】 絶縁表面上に形成された薄膜状の結晶性
    半導体層において、その上にゲイト電極が形成された領
    域の平均的な厚さが、該半導体層の周囲の部分の平均的
    な厚さと概略同一であることを特徴とする薄膜半導体装
    置。
  7. 【請求項７】 絶縁表面上に存在し、平均の厚さが４０
    ０Å以上の第１の領域と、平均の厚さが３００Å以下の
    第２の領域とを有する薄膜状の結晶性半導体の活性層
    と、厚さが５００Å以下のゲイト絶縁膜とを有すること
    を特徴とする薄膜半導体装置。
  8. 【請求項８】 絶縁表面上に存在し、その上にゲイト電
    極が形成される部分の平均の厚さが３００Å以下である
    薄膜状の結晶性半導体の活性層と、厚さが５００Å以下
    の非熱酸化法によって形成されたゲイト絶縁膜とを有す
    ることを特徴とする薄膜半導体装置。
  9. 【請求項９】 絶縁表面上に存在し、概略Ｈ型の平均の
    厚さが３００Å以下の領域を有する結晶性半導体層と、
    該半導体層上にゲイト絶縁膜とゲイト電極とを有するこ
    とを特徴とする薄膜半導体装置。
  10. 【請求項１０】 絶縁表面上に存在する厚さ４００Å以
    上の結晶性半導体膜によって形成されたマスク合わせの
    マーカーと、チャネル形成領域の厚さが３００Å以下で
    ある薄膜トランジスタの活性層とを有する薄膜半導体集
    積回路において、前記マーカーと前記活性層とは同一被
    膜から形成されたことを特徴とする半導体集積回路。
  11. 【請求項１１】 絶縁表面上に厚さ４００Å以上の非晶
    質状態の半導体層を形成する工程と、 該半導体層を光アニールまたは熱アニールによって結晶
    化せしめる工程と、 該半導体層の全部もしくは一部を薄膜化する工程と、 該半導体層をエッチングして島状に形成する工程と、 該島状の半導体領域上にゲイト電極およびゲイト絶縁膜
    を形成する工程と、を有することを特徴とする薄膜半導
    体装置の作製方法。
  12. 【請求項１２】 絶縁表面上に厚さ４００Å以上の非晶
    質状態の半導体層を形成する工程と、 該半導体層を結晶化を促進する触媒元素を用いて、結晶
    化せしめる工程と、 該半導体層のうち、少なくとも、チャネル形成領域とな
    る部分を薄膜化する工程と、 該島状の半導体領域上にゲイト電極およびゲイト絶縁膜
    を形成する工程と、を有することを特徴とする薄膜半導
    体装置の作製方法。
  13. 【請求項１３】 絶縁表面上に厚さ４００Å以上の結晶
    性の半導体層を形成する工程と、 該半導体層の全部もしくは一部を薄膜化する工程と、 前記工程によって薄膜化された領域の一部もしくは全部
    をエッチングして島状に形成する工程と、 該島状の半導体領域上にゲイト電極およびゲイト絶縁膜
    を形成する工程と、を有することを特徴とする薄膜半導
    体装置の作製方法。
  14. 【請求項１４】 絶縁表面上に厚さ４００Å以上の結晶
    性の半導体層を形成する工程と、 該半導体層の全部もしくは一部を薄膜化する工程と、 該半導体層をエッチングして、島状に形成する工程と、
    を有することを特徴とする薄膜半導体装置の作製方法に
    おいて、前記エッチング工程において、エッチングされ
    る領域は、前記薄膜化工程によって薄膜化された領域に
    含まれることを特徴とする薄膜半導体装置の作製方法。
JP6156647A 1994-06-14 1994-06-14 薄膜状半導体装置およびその作製方法 Pending JPH07335906A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP6156647A JPH07335906A (ja) 1994-06-14 1994-06-14 薄膜状半導体装置およびその作製方法
US08/487,166 US5656825A (en) 1994-06-14 1995-06-07 Thin film transistor having crystalline semiconductor layer obtained by irradiation
US08/844,856 US5940690A (en) 1994-06-14 1997-04-23 Production method for a thin film semiconductor device with an alignment marker made out of the same layer as the active region
US10/001,819 US6541795B2 (en) 1994-06-14 2001-12-05 Thin film semiconductor device and production method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6156647A JPH07335906A (ja) 1994-06-14 1994-06-14 薄膜状半導体装置およびその作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP10211498A Division JP3316180B2 (ja) 1998-03-30 1998-03-30 薄膜半導体装置の作製方法

Publications (1)

Publication Number Publication Date
JPH07335906A true JPH07335906A (ja) 1995-12-22

Family

ID=15632235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6156647A Pending JPH07335906A (ja) 1994-06-14 1994-06-14 薄膜状半導体装置およびその作製方法

Country Status (2)

Country Link
US (2) US5656825A (ja)
JP (1) JPH07335906A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0862201A2 (en) * 1997-02-26 1998-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor
FR2766613A1 (fr) * 1997-05-12 1999-01-29 Lg Electronics Inc Procede de cristallisation de couche de silicium amorphe et procede de fabrication de transistor en couche mince
JP2002334994A (ja) * 2001-03-07 2002-11-22 Seiko Epson Corp 電気光学装置および電気光学装置の製造方法、電気光学装置用基板、投射型表示装置並びに電子機器
JP2003197521A (ja) * 2001-12-21 2003-07-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100418217B1 (ko) * 2001-12-27 2004-02-14 엘지.필립스 엘시디 주식회사 폴리실리콘 박막트랜지스터 제조방법
CN100347822C (zh) * 1996-12-09 2007-11-07 株式会社半导体能源研究所 制造显示器件的方法
KR100838752B1 (ko) * 2005-08-05 2008-06-19 엔이씨 엘씨디 테크놀로지스, 엘티디. 박막 트랜지스터를 갖는 반도체장치 및 그 제조방법
US7569886B2 (en) 2007-03-08 2009-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacture method thereof
US7709368B2 (en) 2007-03-26 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7763981B2 (en) 2007-03-26 2010-07-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7821002B2 (en) 2006-04-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7948040B2 (en) 2007-02-22 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
US9257561B2 (en) 2010-08-26 2016-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Families Citing this family (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6975296B1 (en) * 1991-06-14 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
CN100483651C (zh) * 1992-08-27 2009-04-29 株式会社半导体能源研究所 半导体器件的制造方法
US6323071B1 (en) 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US6997985B1 (en) 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
DE69428387T2 (de) * 1993-02-15 2002-07-04 Semiconductor Energy Lab Herstellungsverfahren für eine kristallisierte Halbleiterschicht
JP3562588B2 (ja) 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
TW241377B (ja) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US5818076A (en) * 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US6090646A (en) 1993-05-26 2000-07-18 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
KR100355938B1 (ko) * 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
KR100186886B1 (ko) * 1993-05-26 1999-04-15 야마자끼 승페이 반도체장치 제작방법
EP0634797B1 (en) * 1993-07-13 1999-09-22 Sony Corporation Thin film semiconductor device for active matrix panel and method of manufacturing the same
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6798023B1 (en) * 1993-12-02 2004-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising first insulating film, second insulating film comprising organic resin on the first insulating film, and pixel electrode over the second insulating film
US5869362A (en) * 1993-12-02 1999-02-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
CN100358095C (zh) 1993-12-02 2007-12-26 株式会社半导体能源研究所 半导体器件的制造方法
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JP3221473B2 (ja) 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6337232B1 (en) 1995-06-07 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region
JPH07335906A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
TW273639B (en) * 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
TW403993B (en) * 1994-08-29 2000-09-01 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
JP3442500B2 (ja) 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
TW374247B (en) * 1994-09-15 1999-11-11 Semiconductor Energy Lab Co Ltd Method of fabricating semiconductor device
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
US5915174A (en) 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
TW297950B (ja) 1994-12-16 1997-02-11 Handotai Energy Kenkyusho Kk
JP3306258B2 (ja) * 1995-03-27 2002-07-24 三洋電機株式会社 半導体装置の製造方法
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
US6337109B1 (en) * 1995-06-07 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of producing crystalline semiconductor
JP4056571B2 (ja) * 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5814834A (en) * 1995-12-04 1998-09-29 Semiconductor Energy Laboratory Co. Thin film semiconductor device
JP3907726B2 (ja) 1995-12-09 2007-04-18 株式会社半導体エネルギー研究所 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法
JP3124480B2 (ja) 1995-12-12 2001-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6204101B1 (en) 1995-12-15 2001-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW319912B (ja) * 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3645378B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) * 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6063654A (en) * 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
TW317643B (ja) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
JP3472024B2 (ja) 1996-02-26 2003-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6100562A (en) * 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6133119A (en) * 1996-07-08 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method manufacturing same
JP3607016B2 (ja) * 1996-10-02 2005-01-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、並びに携帯型の情報処理端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、カメラおよびプロジェクター
JPH10199807A (ja) 1996-12-27 1998-07-31 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法
JP4401448B2 (ja) * 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH10282414A (ja) * 1997-04-09 1998-10-23 Canon Inc ズームレンズ
JP3376247B2 (ja) * 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
US6541793B2 (en) 1997-05-30 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP3844561B2 (ja) * 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6501094B1 (en) * 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JP3717634B2 (ja) * 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3830623B2 (ja) 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP3295346B2 (ja) * 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
JPH1140498A (ja) 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3939399B2 (ja) 1997-07-22 2007-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4318768B2 (ja) * 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4180689B2 (ja) 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1174531A (ja) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp 半導体集積回路装置
US6121660A (en) * 1997-09-23 2000-09-19 Semiconductor Energy Laboratory Co., Ltd. Channel etch type bottom gate semiconductor device
JPH11212047A (ja) * 1998-01-21 1999-08-06 Semiconductor Energy Lab Co Ltd 電子機器
CN1294701A (zh) * 1998-03-31 2001-05-09 松下电器产业株式会社 用于液晶显示装置的tft阵列基片和其制造方法以及用该基片的液晶显示装置和其制造方法
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
JP2002124652A (ja) * 2000-10-16 2002-04-26 Seiko Epson Corp 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW586141B (en) 2001-01-19 2004-05-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7115453B2 (en) 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5088993B2 (ja) * 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993810B2 (ja) 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6812081B2 (en) 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
DE10131237B8 (de) * 2001-06-28 2006-08-10 Infineon Technologies Ag Feldeffekttransistor und Verfahren zu seiner Herstellung
TWI291729B (en) 2001-11-22 2007-12-21 Semiconductor Energy Lab A semiconductor fabricating apparatus
KR100483985B1 (ko) * 2001-11-27 2005-04-15 삼성에스디아이 주식회사 박막 트랜지스터용 다결정 실리콘 박막 및 이를 사용한디바이스
JP2003163221A (ja) * 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
CN100508140C (zh) 2001-11-30 2009-07-01 株式会社半导体能源研究所 用于半导体器件的制造方法
US7133737B2 (en) 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
US7214573B2 (en) * 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
JP4030758B2 (ja) * 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7374976B2 (en) 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
JP4485754B2 (ja) * 2003-04-08 2010-06-23 パナソニック株式会社 半導体装置の製造方法
KR100519948B1 (ko) * 2003-05-20 2005-10-10 엘지.필립스 엘시디 주식회사 비정질 실리콘의 결정화 공정 및 이를 이용한 스위칭 소자
TW200507279A (en) * 2003-07-16 2005-02-16 Adv Lcd Tech Dev Ct Co Ltd Thin-film semiconductor substrate, method of manufacturing the same; apparatus for and method of crystallization;Thin-film semiconductor apparatus, method of manufacturing the same;
TW200616232A (en) * 2004-08-09 2006-05-16 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device including semiconductor thin film, which is subjected to heat treatment to have alignment mark, crystallizing method for the semiconductor thin film, and crystallizing apparatus for the semiconductor thin film
KR20060032454A (ko) * 2004-10-12 2006-04-17 삼성전자주식회사 다결정 실리콘 제조방법
JP2007139967A (ja) * 2005-11-16 2007-06-07 Canon Inc 電流駆動型装置及び表示装置
JP4827499B2 (ja) * 2005-11-16 2011-11-30 キヤノン株式会社 電流駆動型装置及び表示装置
JP5157075B2 (ja) * 2006-03-27 2013-03-06 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法
JP2008252068A (ja) * 2007-03-08 2008-10-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR101453829B1 (ko) * 2007-03-23 2014-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
US8048749B2 (en) * 2007-07-26 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101413655B1 (ko) * 2007-11-30 2014-08-07 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조 방법
KR101836067B1 (ko) * 2009-12-21 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
US8476744B2 (en) 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
JP6733588B2 (ja) * 2017-03-24 2020-08-05 豊田合成株式会社 半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736751A (en) * 1982-04-13 1998-04-07 Seiko Epson Corporation Field effect transistor having thick source and drain regions
JPH0740607B2 (ja) * 1984-10-03 1995-05-01 ソニー株式会社 薄膜トランジスタの製造方法
JPH0690373B2 (ja) * 1987-11-19 1994-11-14 シャープ株式会社 アクティブマトリクス基板
JPH01194351A (ja) * 1988-01-29 1989-08-04 Hitachi Ltd 薄膜半導体装置
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JPH04170067A (ja) * 1990-11-01 1992-06-17 Nippon Sheet Glass Co Ltd Ｃｍｏｓトランジスタの製造方法
JPH04313272A (ja) * 1991-04-11 1992-11-05 Seiko Epson Corp 薄膜トランジスタの製造方法
US5306584A (en) * 1991-06-28 1994-04-26 Texas Instruments Incorporated Mask or wafer writing technique
GB9202693D0 (en) * 1992-02-08 1992-03-25 Philips Electronics Uk Ltd A method of manufacturing a large area active matrix array
IL103566A (en) * 1992-10-27 1995-06-29 Quick Tech Ltd Active matrix of a display panel
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
US5625473A (en) * 1993-05-06 1997-04-29 Sharp Kabushiki Kaisha Liquid crystal display device with polymer walls and method for producing the same
JP2860226B2 (ja) * 1993-06-07 1999-02-24 シャープ株式会社 液晶表示装置およびその製造方法
TW357415B (en) * 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
JPH07335906A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
US5679588A (en) * 1995-10-05 1997-10-21 Integrated Device Technology, Inc. Method for fabricating P-wells and N-wells having optimized field and active regions

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100347822C (zh) * 1996-12-09 2007-11-07 株式会社半导体能源研究所 制造显示器件的方法
US6448118B2 (en) 1997-02-26 2002-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film manufacturing with selective introduction of crystallization promoting material
US6197626B1 (en) 1997-02-26 2001-03-06 Semiconductor Energy Laboratory Co. Method for fabricating semiconductor device
EP0862201A2 (en) * 1997-02-26 1998-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor
EP0862201A3 (en) * 1997-02-26 1999-10-13 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor
FR2766613A1 (fr) * 1997-05-12 1999-01-29 Lg Electronics Inc Procede de cristallisation de couche de silicium amorphe et procede de fabrication de transistor en couche mince
JP2002334994A (ja) * 2001-03-07 2002-11-22 Seiko Epson Corp 電気光学装置および電気光学装置の製造方法、電気光学装置用基板、投射型表示装置並びに電子機器
JP2003197521A (ja) * 2001-12-21 2003-07-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7319055B2 (en) 2001-12-21 2008-01-15 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device utilizing crystallization of semiconductor region with laser beam
KR100963811B1 (ko) * 2001-12-21 2010-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 제조 방법
KR100418217B1 (ko) * 2001-12-27 2004-02-14 엘지.필립스 엘시디 주식회사 폴리실리콘 박막트랜지스터 제조방법
KR100838752B1 (ko) * 2005-08-05 2008-06-19 엔이씨 엘씨디 테크놀로지스, 엘티디. 박막 트랜지스터를 갖는 반도체장치 및 그 제조방법
US8980733B2 (en) 2006-04-28 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7821002B2 (en) 2006-04-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8242563B2 (en) 2007-02-22 2012-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7948040B2 (en) 2007-02-22 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7569886B2 (en) 2007-03-08 2009-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacture method thereof
US7745269B2 (en) 2007-03-08 2010-06-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacture method thereof
US7709368B2 (en) 2007-03-26 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7969012B2 (en) 2007-03-26 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8581413B2 (en) 2007-03-26 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7763981B2 (en) 2007-03-26 2010-07-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
US9257561B2 (en) 2010-08-26 2016-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US5656825A (en) 1997-08-12
US5940690A (en) 1999-08-17

Similar Documents

Publication Publication Date Title
JPH07335906A (ja) 薄膜状半導体装置およびその作製方法
US6541795B2 (en) Thin film semiconductor device and production method for the same
JP3212060B2 (ja) 半導体装置およびその作製方法
JP2759415B2 (ja) 半導体装置の作製方法
JPH07106594A (ja) 半導体装置およびその作製方法
JPH06296023A (ja) 薄膜状半導体装置およびその作製方法
JPH06267982A (ja) Ｍｉｓ型半導体装置とその作製方法
JPH08139337A (ja) 半導体装置の作製方法
JP4675433B2 (ja) 半導体装置の作製方法
JPH0818055A (ja) 半導体集積回路およびその作製方法
JP2805590B2 (ja) 半導体装置の作製方法
JP2840812B2 (ja) 半導体装置およびその作製方法
JP2001189462A (ja) 半導体装置の作製方法
JPH07135324A (ja) 薄膜状半導体集積回路
JP3316180B2 (ja) 薄膜半導体装置の作製方法
JPH1065181A (ja) 半導体装置およびその作製方法
JPH0799323A (ja) 半導体装置の作製方法
JP4417327B2 (ja) 半導体装置の作製方法
JP3535275B2 (ja) 半導体装置の作製方法
JP2003023014A (ja) 半導体装置
JP3383280B2 (ja) 半導体装置の作製方法
JPH0846207A (ja) 半導体装置の作製方法
JP2002033328A (ja) 半導体装置
JP2004064056A (ja) 半導体集積回路の作製方法
JP3488360B2 (ja) 半導体装置の作製方法