JPH0846207A - 半導体装置の作製方法 - Google Patents

Abstract

(57)【要約】 【目的】 酸化物被膜に覆われたゲイト電極を有する薄
膜トランジスタにおいて、ソース／ドレイン領域の大部
分をシリサイドとすることによって該領域のシート抵抗
を低減する方法を提供する。 【構成】 シリコン活性層に対して、その上に形成さ
れ、上面と側面が陽極酸化物によって覆われているゲイ
ト電極をマスクとして斜め方向より不純物を導入して、
不純物領域をを形成する。その後、該不純物領域に密着
してシリサイドを形成するための金属膜を形成し、不純
物領域のシリコンと反応させてシリサイド領域を形成す
る。その後、未反応の該金属膜を除去する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は絶縁表面上に形成され、
薄膜状のシリコン活性層を有する絶縁ゲイト型半導体装
置およびそれらが多数形成された集積回路を形成する方
法に関する。本発明による半導体装置は、液晶ディスプ
レー等のアクティブマトリクスやイメージセンサー等の
駆動回路、あるいはＳＯＩ集積回路や従来の半導体集積
回路（マイクロプロセッサーやマイクロコントローラ、
マイクロコンピュータ、あるいは半導体メモリー等）に
おける薄膜トランジスタやその集積回路として使用され
る。本発明において、絶縁表面とは、単に絶縁性の基板
の表面という意味だけでなく、半導体や導体上に設けら
れた絶縁性被膜の表面も含む。

【０００２】

【従来の技術】近年、絶縁表面上に絶縁ゲイト型半導体
装置（ＭＯＳＦＥＴ）を形成することが試みられてい
る。このように絶縁表面上に半導体集積回路を形成する
ことは回路の高速駆動の上で有利である。なぜなら、従
来の半導体集積回路の速度は主として配線と基板との容
量（浮遊容量）によって制限されていたのに対し、絶縁
基板上ではこのような浮遊容量が存在しないからであ
る。このように絶縁基板上に形成され、薄膜状の活性層
を有するＭＯＳＦＥＴを薄膜トランジスタ（ＴＦＴ）と
いう。また、集積度を高めるために、集積回路を多層化
して形成するためにも、ＴＦＴは不可欠である。例え
ば、半導体集積回路において、ＳＲＡＭの負荷トランジ
スタとしてＴＦＴが使用されている。

【０００３】また、最近になって、透明な絶縁基板上に
半導体集積回路を形成する必要のある製品が出現した。
例えば、液晶ディスプレーやイメージセンサーというよ
うな光デバイスの駆動回路である。ここにもＴＦＴが用
いられている。これらの回路は大面積に形成することが
要求されるのでＴＦＴ作製プロセスの低温化が求められ
ている。また、例えば、絶縁基板上に多数の端子を有す
る装置で、該端子を半導体集積回路に接続する必要があ
る場合にも、実装密度を低減するために、半導体集積回
路の最初の方の段、あるいは半導体集積回路そのもの
を、同じ絶縁基板上にモノリシックに形成することも考
えられている。

【０００４】従来、ＴＦＴは、アモルファスもしくはセ
ミアモルファス、あるいは微結晶のシリコン膜を４５０
℃〜１２００℃の温度でアニールすることによって、結
晶性を高め、良質な（すなわち、移動度の十分に大き
な）シリコン膜に改善し、これを活性層をして用いるこ
とによって得られた。活性層にアモルファスシリコンを
使用するアモルファスシリコンＴＦＴもあるが、移動度
が５ｃｍ² ／Ｖｓ以下、通常は１ｃｍ² ／Ｖｓ程度と小
さく、動作速度の点からで、また、Ｐチャネル型のＴＦ
Ｔが得られない点からその利用は大きく制限されてい
る。移動度が５ｃｍ² ／Ｖｓ以上のＴＦＴを得るには、
上記のような温度でのアニールが必要であった。また、
このようなアニールによってＰチャネル型ＴＦＴ（ＰＴ
ＦＴ）を形成することができた。

【０００５】移動度の高いＴＦＴを得る場合には、活性
層以外に、ソース／ドレインのシート抵抗も低減する必
要があった。特に、電界移動度が１５０ｃｍ² ／Ｖｓを
越えるようなＴＦＴを作製せんとした場合には、２００
Ω／□以下のシート抵抗が必要であった。この点に関し
ては、ソース／ドレインに該当する部分にシリサイドを
用いる方法が提案されている。

【０００６】図７には、現在、考えられているシリサイ
ドを用いてソース／ドレインに該当する部分のシート抵
抗を低減させるＴＦＴを作製する代表的なプロセスの断
面図を示す。まず、基板６０１上に島状のシリコンの活
性層６０３によって形成する。必要によっては基板と活
性層の間に下地膜６０２を形成してもよい。そして、こ
の活性層上に酸化珪素等の材料によってゲイト絶縁膜と
して機能する絶縁膜６０４を形成する。（図６（Ａ））

【０００７】次に、ゲイト電極６０５を多結晶シリコン
（抵抗を下げるために燐等の不純物をドーピングする）
等で形成される。そして、このゲイト電極をマスクとし
て、イオンドーピング等の手段によって不純物元素（リ
ンやホウ素）を導入し、自己整合的に不純物領域６０６
を活性層６０３に形成する。不純物が導入されなかった
ゲイト電極の下の活性層領域はチャネル形成領域とな
る。そして、熱アニール、あるいはレーザーアニールや
フラッシュランプアニール、ラピッド・サーマル・アニ
ール等の手段によって、ドーピングされた不純物を活性
化する。（図６（Ｂ））

【０００８】次に、プラズマＣＶＤ、ＬＰＣＶＤ等の手
段によって酸化珪素等の絶縁膜６０７を形成（図６
（Ｃ））し、これを反応性イオンエッチング等の方法に
よって異方性エッチングすることによって、ゲイト電極
の側面に隣接して側壁（サイドウォール）６０８を形成
する。（図６（Ｄ）） そして、全面にシリサイドを形成するための金属（例え
ば、チタン、タングステン、モリブテン、プラチナ、ク
ロム等）の被膜６０９を形成する。（図６（Ｅ））

【０００９】その後、熱アニールやレーザーアニール等
の手段によって金属被膜６０９と、それに密着する不純
物領域６０６を反応させ、シリサイド領域６１０を形成
する。この際、サイドウォール６０８の下部の不純物領
域上には金属被膜６０９が形成されないので、この部分
６１１は不純物領域として残る。一方、ゲイト電極にシ
リコンを用いた場合には、ゲイト電極の上面にもシリサ
イドが形成される。一方、絶縁膜（酸化珪素等）上に堆
積した金属膜はほとんど反応することがない。このよう
に、金属被膜６０９の一部はシリサイドに、他の一部は
未反応のまま残存する。

【００１０】この際、金属被膜６０９とそのシリサイド
との間で十分にエッチングレートが大きければ、未反応
の金属被膜のみをエッチングすることができる。先に挙
げた金属はいずれもシリサイドとのエッチングレートが
大きく、その目的に適している。（図６（Ｆ））

【００１１】最後に、層間絶縁物６１２を形成し、さら
に、層間絶縁物を通して、ソース／ドレイン領域にコン
タクトホールを形成し、アルミニウム等の金属材料によ
って、ソース／ドレインに接続する配線・電極６１３を
形成する。（図６（Ｇ）） このようにして得られた素子においては、シリサイド領
域６１０は、通常の燐や硼素のドーピングれたドープド
シリコンに比較して格段に抵抗が小さく、実質的にその
抵抗を無視してもよい。したがって、実際のソース／ド
レインのシート抵抗を決定するのはサイドウォールの下
の不純物領域６１１の幅ｘであり、これは極めて小さい
ので、ソース／ドレインのシート抵抗が十分に小さなＴ
ＦＴが得られる。

【００１２】

【発明が解決しようとする課題】以上の方法は従来の半
導体集積回路におけるＬＤＤ作製プロセスをそのまま踏
襲したものであって、ガラス基板上のＴＦＴ作製プロセ
スにはそのまま適用することの困難な工程や、あるいは
生産性の面で好ましくない工程がある。

【００１３】例えばサイドウォールの形成の困難さであ
る。絶縁膜６０７の厚さは０．５〜２μｍもある。通
常、基板上に設けられる下地膜７０２の厚さは１０００
〜３０００Åであるので、このエッチング工程において
誤って、下地膜をエッチングしてしまって、基板が露出
することがよくあり、歩留りが低下する原因となる。Ｔ
ＦＴの作製に用いられる基板は合成石英を別とすれば、
半導体にとって有害な元素が多く含まれているので、こ
のような不良は極力避けることが必要とされる。また、
側壁の幅を均一に仕上げることも難しいことであった。
これは反応性イオンエッチング（ＲＩＥ）等のプラズマ
ドライエッチングの際に、半導体集積回路で用いられる
珪素基板とは異なって、基板表面が絶縁性であるために
プラズマの微妙な制御が困難であるからである。

【００１４】また、図６に示された例では、ゲイト電極
にシリコンを用いた場合にはゲイト電極の上面には、シ
リサイドが形成される。しかし、ゲイト電極・配線の抵
抗を下げる必要のある場合（例えば、回路のディメンジ
ョンが大きい場合、液晶ディスプレー等が該当する）に
はシリコンをゲイト電極として用いることは必ずしも有
利でなく、アルミニウムやチタン等の金属材料を用いる
ことが望まれるが、これたの金属は金属膜６０９と化合
しても、そのエッチングレートが金属膜６０９と大差無
いため、選択的なエッチングができない、という問題が
ある。

【００１５】例えば、ゲイト電極６０５にアルミニウム
を、金属膜６０９にチタンを用いた場合、領域６１０は
チタンシリサイドが形成される。一方、ゲイト電極の上
面にはアルミニウム・チタン合金が形成される。チタン
膜は過酸化水素水とアンモニアの混合溶液によってエッ
チングされるが、同時にアルミニウムのゲイト電極もエ
ッチングされる。すなわち、現実的には図６の方法では
ゲイト電極にはシリコンもしくはシリサイド以外は用い
ることができず、ゲイト電極の抵抗を低減させるという
面で大きな障害となっている。本発明の解決すべき課題
は、図６に代表される従来のプロセスに代えて、利用し
やすく、かつ、ＴＦＴの特性を向上せしめるうえで有効
な方法を提供することである。

【００１６】

【課題を解決するための手段】上記の問題点を解決する
ために、本発明においてはゲイト電極を陽極酸化するこ
とによって得られる陽極酸化物被膜を用いること、およ
び、不純物領域の作製の際に不純物イオンを斜めから照
射することを特色とする。

【００１７】本発明の第１は、少なくとも以下の９つの
工程を、以下の順番に有する半導体装置の作製方法であ
る。 絶縁表面上に島状のシリコン領域を形成する工程 前記シリコン領域上にゲイト絶縁膜として機能する絶
縁膜を形成する工程 前記絶縁膜上にゲイト電極を形成する工程 前記ゲイト電極の側面および上面に陽極酸化物を形成
する工程 前記ゲイト電極および陽極酸化物をマスクとして自己
整合的に、前記シリコン領域に斜め方向より加速した不
純物イオンを照射し、不純物領域（ソースおよびドレイ
ン）を形成する工程 前記ゲイト電極および陽極酸化物をマスクとして、前
記絶縁膜の一部を除去して、前記不純物領域の表面を露
出せしめる工程 全面に金属膜を形成する工程 前記金属膜とシリコンを反応させ、シリサイド領域を
形成する工程 前記金属膜のうち未反応のものを除去する工程

【００１８】本発明の第２は、少なくとも以下の９つの
工程を、以下の順番に有する半導体装置の作製方法であ
る。 絶縁表面上に島状のシリコン領域を形成する工程 前記シリコン領域上にゲイト絶縁膜として機能する絶
縁膜を形成する工程 前記絶縁膜上にゲイト電極を形成する工程 前記ゲイト電極をマスクとして自己整合的に、前記シ
リコン領域に斜め方向より加速した不純物イオンを照射
し、不純物領域（ソースおよびドレイン）を形成する工
程 前記ゲイト電極の側面および上面に陽極酸化物を形成
する工程 前記ゲイト電極をマスクとして、前記絶縁膜の一部を
除去して、前記不純物領域の表面を露出せしめる工程 全面に金属膜を形成する工程 前記金属膜とシリコンを反応させ、シリサイド領域を
形成する工程 前記金属膜のうち未反応のものを除去する工程

【００１９】本発明の第３は、少なくとも以下の９つの
工程を、以下の順番に有する半導体装置の作製方法であ
る。 絶縁表面上に島状のシリコン領域を形成する工程 前記シリコン領域上にゲイト絶縁膜として機能する絶
縁膜を形成する工程 前記絶縁膜上にゲイト電極を形成する工程 前記ゲイト電極の側面および上面に陽極酸化物を形成
する工程 前記ゲイト電極および陽極酸化物をマスクとして、前
記絶縁膜の一部を除去して、前記不純物領域の表面を露
出せしめる工程 全面に金属膜を形成する工程 前記ゲイト電極および陽極酸化物をマスクとして自己
整合的に、前記シリコン領域に斜め方向より加速した不
純物イオンを照射し、不純物領域（ソースおよびドレイ
ン）を形成する工程 前記金属膜とシリコンを反応させ、シリサイド領域を
形成する工程 前記金属膜のうち未反応のものを除去する工程

【００２０】本発明の第４は、少なくとも以下の９つの
工程を、以下の順番に有する半導体装置の作製方法であ
る。 絶縁表面上に島状のシリコン領域を形成する工程 前記シリコン領域上にゲイト絶縁膜として機能する絶
縁膜を形成する工程 前記絶縁膜上にゲイト電極を形成する工程 前記ゲイト電極の側面および上面に陽極酸化物を形成
する工程 前記ゲイト電極および陽極酸化物をマスクとして、前
記絶縁膜の一部を除去して、前記不純物領域の表面を露
出せしめる工程 全面に金属膜を形成する工程 前記金属膜とシリコンを反応させ、シリサイド領域を
形成する工程 前記金属膜のうち未反応のものを除去する工程 前記ゲイト電極および陽極酸化物をマスクとして自己
整合的に、前記シリコン領域に斜め方向より加速した不
純物イオンを照射し、不純物領域（ソースおよびドレイ
ン）を形成する工程

【００２１】上記の各工程において不純物領域を形成す
るには、加速した不純物イオンを基板に対して斜めから
照射することによっておこなうことを特徴とする。その
際には、基板をイオン源の方向に対して傾けつつ、回転
させることによっておこなう方法（回転斜めイオン注入
法）を用いればよい。

【００２２】回転斜めイオン注入法は、図３に示す装置
を用いる。図３に示す装置は、チャンバー１とその内部
に配置されたサンプルホルダー（基板ホルダー）２、ア
ノード電極３、アノード電極３に高電圧を供給するため
の電源４、グリッド電極５を有している。サンプルホル
ダー２は斜方向からのイオン注入が可能となるように、
角度θが自在に変化できる。また、サンプルホルダーに
は回転機構が備わっており、イオン注入の際に回転でき
るようになっている。

【００２３】また、アノード電極３には高電圧が印加で
きるような構造となっている。最大電圧としては、例え
ば、１２０ｋＶもしくはそれ以上の電圧が印加される。
アノードに印加された電圧によって、グリッド電極５の
近傍においてＲＦ放電等によってイオン化された不純物
イオン６は、サンプルホルダー２上に配置された基板７
（サンプル）の方向に加速される。その結果、基板には
加速された不純物イオンが打ち込まれることになる。

【００２４】本発明ではシリサイドを形成するための金
属被膜は、そのシリサイドがシリコン半導体に対してオ
ーミックもしくはオーミックに近い低抵抗なコンタクト
を形成できるような材料であることが望まれる。具体的
には、モリブテン（Ｍｏ）、タングステン（Ｗ）、プラ
チナ（白金、Ｐｔ）、クロム（Ｃｒ）、チタン（Ｔ
ｉ）、コバルト（Ｃｏ）が適当である。本発明を実施す
るには、これらの金属のうちの少なくとも１つとシリコ
ンを反応させてシリサイドとする。

【００２５】

【作用】本発明では陽極酸化物の果たす役割が重要であ
る。ゲイト電極にアルミニウム、チタン、タンタル等の
材料を用いたばあい、その陽極酸化物は、上記の金属と
はほとんど反応せず、その上に堆積した金属被膜はほと
んど未反応のまま残る。また、金属被膜をエッチングす
る際にも陽極酸化物はエッチングストッパーとして作用
する。したがって、シリサイドを形成した後、ソース／
ドレインに該当する部分のシリサイドを残し、また、ゲ
イト電極その他の部分をエッチングすることなく、金属
被膜を除去できる。

【００２６】本発明においては、ゲイト電極の材料を選
択することは陽極酸化物の種類を決定することでもある
ので重要である。本発明では、ゲイト電極としては、ア
ルミニウム、チタン、タンタルのような純粋な金属やそ
れらに少量の添加物を添加した合金（例えば、アルミニ
ウムに１〜３％のシリコンを加えた合金）が使用でき
る。なお、本明細書では、特に断らない限り、例えば、
アルミニウムといえば、純粋なアルミニウムだけでな
く、１０％以下の添加物を含有するものも含むものとす
る。チタンや他の材料についても同じである。

【００２７】本発明では、これらの材料を単独で使用し
た単層構造のゲイト電極を用いてもよいし、これらを２
層以上重ねた多層構造のゲイト電極としてもよい。例え
ば、アルミニウム上にチタンを重ねた２層構造やチタン
上にアルミニウムを重ねた２層構造である。各々の層の
厚さは必要とされる素子特性に応じて実施者が決定すれ
ばよい。

【００２８】本発明では、基板に対して斜めに不純物イ
オンを照射し、不純物領域を形成することにも特徴があ
る。図３の例に示す方法では、加速された不純物イオン
は基板の特定の方向に対して斜めに入射するが、基板は
回転しているので、最終的には、基板の方向に関係な
く、斜めの方向にイオンが注入されることとなる。この
際、傾きθ、および加速電圧によって不純物が導入され
る奥行きが決定される。本発明においては、傾きθは３
０°以上が好ましい。このように、回転斜めイオン注入
をおこなうことによって、容易でしかも画一的に一定の
奥行きまでドーピンングされた不純物領域を形成するこ
とが出来る。

【００２９】斜めより不純物イオンを照射する場合に、
一般に、その進入深さはイオンの加速電圧（あるいは加
速エネルギー）と進入角度θによって決定される。そし
て、本発明では進入深さが簡単に変更でき、したがっ
て、不純物領域がゲイト電極と重なるように（オーバー
ラップ状態）することも、ゲイト電極から離れるように
（オフセット状態）することも随意である。従来は、不
純物領域の幅を制御することは、ゲイト電極側面のサイ
ドウォールの制御によっておこなわれていたが、面内の
均一性の点で不十分であった。本発明においては上記の
ように、非常に簡単にその制御がおこなえる。また、従
来の場合には、不純物領域とソース／ドレインの関係を
オーバーラップ状態としたり、オフセット状態としたり
することはほとんど不可能であたっが、上述の通り、本
発明では可能となった。

【００３０】以上の作用・効果を図１を例にとって説明
する。図１の工程は、上記の第１の発明に該当するもの
である。図１（Ａ）に示すように、活性層１０３上にゲ
イト電極１０５を形成し、これを陽極酸化して、その上
面および側面に陽極酸化物１０６を形成する。（図１
（Ａ））） 次に、斜めより不純物イオンを照射して、不純物領域１
０７を形成する。その結果、不純物領域は陽極酸化物１
０６の下にも回り込むこととなる。（図１（Ｂ））

【００３１】その後、ゲイト電極および陽極酸化物をマ
スクとして絶縁膜１０４をエッチングする。このエッチ
ングによって、酸化珪素膜１０４のうち、ゲイト電極と
陽極酸化物の下の部分の酸化珪素膜１０８以外はエッチ
ングされる。（図１（Ｃ）） さらに、全面にシリサイドを形成するための金属被膜１
０９を堆積する。（図１（Ｄ）） そして、金属被膜と不純物領域を反応させ、シリサイド
領域１１１を形成する。しかし、陽極酸化物の下の領域
の不純物領域１１０まではシリサイド反応が及ばず、不
純物領域のまま残る。また、陽極酸化物上に形成された
金属被膜はほとんど反応しない状態で残存するので、金
属被膜１０９のうち、未反応のものは容易にエッチング
でき、ゲイト電極その他の領域をエッチングすることは
ない。

【００３２】このようにしてシリサイド領域１１１と不
純物領域１１０が形成される。シリサイド反応の進め方
によって、図１（Ｅ）のように、活性層の底までシリサ
イドが形成される場合や、図１（Ｆ）のように活性層の
表面のみにシリサイドが形成される場合がある。当然の
ことながら、前者の方が、ソース／ドレインに該当する
部分のシート抵抗は小さいのであるが、後者の場合でも
十分に抵抗は低い。したがって、いずれの場合において
も、ソース／ドレインのシート抵抗は、不純物領域１１
０の幅ｘによってほぼ決定される。

【００３３】上記のことと関連するが、シリサイドの厚
さは、ソース／ドレインに該当する領域に必要とされる
シート抵抗によって選択される。シート抵抗として１０
〜１００Ω／□を達成せんとすれば、シリサイドの比抵
抗は、０．１〜１ｍΩ・ｃｍであるので、シリサイドの
厚さは１００Å〜１μｍが適当である。また、シリサイ
ドを形成する際、本発明ではレーザー等の強光を金属膜
に照射し、下に存在するシリコン半導体膜と反応させて
シリサイドとしてもよい。レーザーを使用するのであれ
ば、パルス状のレーザーが好ましい。連続発振レーザー
では照射時間が長いので、熱によって被照射物が熱によ
って膨張することによって剥離するような危険がある
上、基板への熱的なダメージもある。

【００３４】パルスレーザーとしては、Ｎｄ：ＹＡＧレ
ーザー（Ｑスイッチパルス発振が望ましい）のごとき赤
外光レーザーやその第２高調波のごとき可視光、Ｋｒ
Ｆ、ＸｅＣｌ、ＡｒＦ等のエキシマーを使用する各種紫
外光レーザーが使用できるが、金属膜の上面からレーザ
ー照射をおこなう場合には金属膜に反射されないような
波長のレーザーを選択する必要がある。もっとも、金属
膜が極めて薄い場合にはほとんど問題がない。また、レ
ーザー光は、基板側から照射してもよい。この場合には
下に存在するシリコン半導体膜を透過するレーザー光を
選択する必要がある。

【００３５】図２は図１をさらに発展させたものであ
る。まず、基板２０１上に、下地膜２０２、活性層２０
３、ゲイト絶縁膜として機能する絶縁膜２０４、陽極酸
化可能なゲイト電極２０５を形成し、ゲイト電極の上面
および側面の陽極酸化をおこない、陽極酸化物２０６を
得る。そして、ゲイト電極および陽極酸化物を増す糞し
て、斜めから不純物イオンを照射して不純物領域２０７
を活性層に設ける。このときの不樹物濃度は通常の場合
に比較して低くする。例えば、ドーズ量は１×１０¹³〜
５×１０¹⁴原子／ｃｍ² とする。（図２（Ａ））

【００３６】次に、今度はほぼ垂直方向から同じ導電型
のイオンを照射し、さらに、不純物濃度を、先に形成さ
れた不純物領域２０７のものより高くする。この際のド
ーズ量は１×１０¹⁴〜５×１０¹⁵原子／ｃｍ² が適当で
ある。この結果、陽極酸化物の下には低濃度の不純物領
域２０９が形成される。（図２（Ｂ）） そして、ゲイト電極および陽極酸化物をマスクとして絶
縁膜２０４をエッチングし、全面に金属被膜２１０を堆
積する。（図２（Ｃ））

【００３７】そして、金属被膜と不純物領域を反応さ
せ、シリサイド領域２１２を形成する。しかし、陽極酸
化物の下の領域の不純物領域２０９まではシリサイド反
応が及ばず、不純物領域のまま残る。また、陽極酸化物
上に形成された金属被膜はほとんど反応しない状態で残
存するので、金属被膜２１０のうち、未反応のものは容
易にエッチングでき、ゲイト電極その他の領域をエッチ
ングすることはない。

【００３８】このようにしてシリサイド領域２１２が形
成される。シリサイド反応の進め方によって、図２
（Ｄ）のように、活性層の底までシリサイドが形成され
る場合や、図２（Ｅ）のように活性層の表面のみにシリ
サイドが形成される場合がある。その選択は本発明を実
施する物が必要に応じておこなえばよい。その後、層間
絶縁物２１３を堆積し、シリサイド領域にコンタクトホ
ールを形成して、金属配線・電極２１４を形成すればＴ
ＦＴは完成する。

【００３９】図２の例では、ソース／ドレイン領域とし
て、低濃度の不純物をドーピングした。通常のＴＦＴに
おいて、このように低濃度の不純物をドーピングする
と、ドレイン近傍での電界が緩和され、ホットキャリヤ
注入による劣化が低下し、また、ソース／ドレイン間の
リーク電流も低下するのであるが、例えば、図１の不純
物領域１０７を低濃度にしたものでは、不純物濃度が低
濃度であるがため、ＮＩ接合（Ｐチャネル型ＴＦＴの場
合はＰＩ接合）が浅く、また、シリサイド領域間の距離
が短いために、ドレイン電圧が高い場合には、ソース／
ドレイン間のリーク電流が増加しやすい。それを防ぐた
めには、図２のように高濃度のドーピングをおこなうと
効果的である。図１、図２は上記の第１の発明の工程に
沿った内容であるが、第２〜第４の発明についても同様
な作用・効果があることは言うまでもない。

【００４０】

【実施例】

〔実施例１〕本実施例を図４に示す。本実施例は、本発
明によりＮチャネル型ＴＦＴとＰチャネル型ＴＦＴを同
一基板上に形成した例である。本実施例においては、Ｎ
チャネル型ＴＦＴのみを本発明のシリサイドを用いるも
のとした。まず、基板４０１（コーニング７０５９、１
００ｍｍ×１００ｍｍ）上に下地酸化膜４０２として、
酸化珪素膜をプラズマＣＶＤ法によって１０００〜５０
００Å、例えば、１０００Åに成膜した。この酸化珪素
膜は、ガラス基板からの不純物の拡散を防ぐものであ
る。

【００４１】そして、活性層を形成するためのアモルフ
ァスシリコン膜４０３をプラズマＣＶＤ法によって厚さ
３００〜１５００Å、例えば、５００Åに形成した。こ
の後、これを５５０〜６００℃の還元雰囲気に８〜２４
時間放置して、結晶化せしめた。この際には、ニッケル
等の結晶化を助長する触媒元素を微量添加しても構わな
い。このようにして結晶化せしめたシリコン膜にＫｒＦ
エキシマーレーザー（波長２４８ｎｍ）を照射して、さ
らに結晶性を改善した。レーザーのエネルギー密度はシ
リコン膜の結晶化度に依存するが、２００〜３５０ｍＪ
／ｃｍ² で好ましい結果が得られた。また、最適なエネ
ルギー密度はレーザー照射時の基板温度にも依存した。
（図４（Ａ））

【００４２】次に、この結晶性シリコン膜４０３をパタ
ーニングして、島状シリコン膜４０４、４０５を形成し
た。この島状シリコン膜４０４、４０５はＴＦＴの活性
層を構成する。そして、ゲイト絶縁膜４０６として、厚
さ２００〜１５００Å、例えば、１２００Åの酸化珪素
膜をプラズマＣＶＤ法によって形成した。

【００４３】その後、厚さ１０００Å〜３μｍ、例え
ば、６０００Åのアルミニウム（０．１〜０．４重量％
のＳｃを含む）膜をスパッタリング法によって形成し
て、これをパターニングしてゲイト電極４０７、４０８
を形成した。次に、アンモニアによってｐＨ≒７に調整
した１〜３％の酒石酸エチレングリコール溶液に基板を
浸し、白金を陰極、アルミニウムのゲイト電極４０７、
４０８を陽極として、陽極酸化をおこない、陽極酸化物
被膜４０９、４１０を形成した。陽極酸化は、最初一定
電流で特定の電圧まで電圧を上げ、その状態で１時間保
持して終了させた。特定の電圧は陽極酸化物被膜４０
９、４１０の厚さによって、決定される。上記の陽極酸
化法においては、陽極酸化物の厚さは印加される最大電
圧にほぼ比例する。本実施例では、厚さ６００〜２５０
０Å、例えば、１２００Åの陽極酸化物４０９、４１０
を形成した。その際の印加最大電圧は８０〜９０Ｖであ
った。（図４（Ｂ））

【００４４】次に、Ｐチャネル型ＴＦＴを形成する領域
をフォトレジストのマスク４１１で覆い、Ｎチャネル型
ＴＦＴの領域の酸化珪素膜１０６をゲイト電極と陽極酸
化物をマスクとしてエッチングした。Ｐチャネル型領域
はマスク４１１に覆われているのでエッチングされず、
Ｎチャネル型領域のみがエッチングされた。

【００４５】エッチングにはドライエッチング法を用
い、その際のエッチングガスとしてはＣＨＦ₃ を用い
た。陽極酸化物である酸化アルミニウムはドライエッチ
ング法ではほとんどエッチングされず、酸化珪素膜のみ
が選択的にエッチングされるので好ましい。もちろん、
ウェットエッチング法を用いてもよいが、例えば、フッ
化水素系のエッチャント（例えば、フッ化水素酸とフッ
化アンモニウムの混合溶液）を用いると、陽極酸化物
（酸化アルミニウム）もエッチングされるので、注意が
必要である。このようにして、Ｎチャネル型ＴＦＴの活
性層を露出させた。

【００４６】そして、Ｎチャネル型ＴＦＴを形成する領
域に低濃度の燐を導入した。この時、図３に示した回転
斜めイオン注入法によって低ドーズ量ののドーピングを
おこなった。このときイオン注入の入射角は、低濃度不
純物領域がゲイト電極下部にまで、形成されるように大
きく、かつ、加速電圧も高くした。本実施例では、ドー
ズ量は１×１０¹³〜５×１０¹⁴原子／ｃｍ² 、加速電圧
は６０〜１２０ｋＶ、例えば、ドーズ量を４×１０¹³原
子／ｃｍ² 、加速電圧を１１０ｋＶとした。この結果、
低濃度Ｎ型不純物領域４１２が形成され、この領域はゲ
イト電極４０７にオーバーラップするように形成され
た。（図４（Ｃ））

【００４７】以上の工程の後、図２に示すように、より
ドーズ量の高い燐のドーピングをほぼ垂直方向からおこ
なってもよい。ドーピング終了後、Ｐチャネル型ＴＦＴ
の領域を覆っていたフォトレジストのマスク４１１を取
り除いて、厚さ５〜５０ｎｍのチタン膜１０９をスパッ
タ法によって形成した。（図４（Ｄ））

【００４８】そして、３００〜５５０℃、例えば、３５
０℃で１時間アニールをおこなった。この結果、チタン
膜とシリコン膜が密着していた部分においてはシリサイ
ドが形成され、また、チタン膜と酸化珪素、酸化アルミ
ニウムは反応しなかったので、チタン膜は未反応のまま
残存した。未反応のチタン膜は、過酸化水素水とアンモ
ニアの水溶液、例えば、過酸化水素：アンモニア：水＝
５：２：２の比率のエッチャントによって除去した。こ
のようにして、Ｎチャネル型ＴＦＴのソース／ドレイン
に相当する部分にシリサイド領域４１５を形成した。ま
た、低濃度Ｎ型不純物領域４１２のうち、シリサイドに
ならなかった部分がゲイト電極部に領域４１４として残
った。

【００４９】次に、Ｎチャネル型ＴＦＴを構成する領域
をフォトレジストのマスク４１６で覆って、Ｐチャネル
型ＴＦＴの領域に硼素を導入した。この場合はほぼ垂直
に不純物イオンを注入し、ドーズ量は１×１０¹³〜５×
１０¹⁵原子／ｃｍ² 、加速電圧は５〜８０ｋＶ、例え
ば、ドーズ量を１×１０¹⁵原子／ｃｍ² 、加速電圧を６
５ｋＶとした。この結果、Ｐ型不純物領域４１７（ソー
ス／ドレイン領域）が形成された。（図４（Ｅ））

【００５０】そして、再び、ゲイト電極４０８および陽
極酸化物４０９をマスクとして、Ｐチャネル型領域の酸
化珪素膜４０６をドライエッチング法によってエッチン
グした。このエッチングは、Ｎチャネル型ＴＦＴとＰチ
ャネル型ＴＦＴのコンタクトホールの深さを揃えるため
におこなった。その後、ＸｅＣｌエキシマレーザー（波
長３０８ｎｍ、パルス幅３０ｎｓｅｃ）を裏面より照射
して、不純物領域４１４および４１７の活性化をおこな
った。レーザーのエネルギー密度は２００〜４００ｍＪ
／ｃｍ² 、好ましくは２５０〜３００ｍＪ／ｃｍ² が適
当であった。この工程は熱アニールによっておこなって
もよい。

【００５１】本実施例において、ＸｅＣｌエキシマレー
ザーを用いたのは、より波長の短いレーザーを用いる
と、基板（コーニング７０５９）にレーザー光が吸収さ
れてしまって、ＴＦＴまでレーザー光が達しないためで
あり、基板に石英を用いれば、ＫｒＦエキシマーレーザ
ー（波長２４８ｎｍ）を用いてもよい。また、本実施例
のようにコーニング７０５９等の硼珪酸ガラスを用いる
場合においても、より波長の長いＸｅＦエキシマレーザ
ー（波長３５３ｎｍ）を使用するとより効果的である。

【００５２】次に、層間絶縁膜４１８として，プラズマ
ＣＶＤ法によって酸化珪素膜を厚さ３０００Åに成膜し
た。そして、層間絶縁膜４１８のエッチングをおこなっ
てＴＦＴのソース／ドレインにコンタクトホール形成し
た。そして、アルミニウム膜をスパッタリング法によっ
て成膜し、パターニング・エッチングをおこなってソー
ス／ドレイン電極４１９を形成した。（図４（Ｇ））

【００５３】本実施例においては、Ｎチャネル型ＴＦＴ
においては、低濃度の不純物領域をゲイト電極にオーバ
ーラップさせた構造とした。これは、特にＮチャネル型
ＴＦＴにおいては、ホットエレクトロンがゲイト絶縁膜
（最高プロセス温度が７００℃以下の場合に顕著であ
る）にトラップされることによって生じる寄生Ｐ型チャ
ネルによって、ドレイン電流の導通が妨げられることが
問題となっており、この寄生チャネルを発生させないた
めには、上記のように不純物領域がオーバーラップする
構造が有効であったためである。

【００５４】〔実施例２〕本実施例を図５に示す。本実
施例は、液晶ディスプレー等に使用されるアクティブマ
トリクス回路と、それを駆動するための周辺回路が同一
基板上に形成されたモノリシック型アクティブマトリク
ス回路に関するものである。本実施例では、高速動作の
要求される周辺回路には、本発明を用いて作製したシリ
サイドを用いたＮチャネル型ＴＦＴとＰチャネル型ＴＦ
Ｔから構成された相補型回路を、アクティブマトリクス
回路のスイッチング素子には低濃度のソース／ドレイン
を有するＰチャネル型ＴＦＴを用いた。本実施例のよう
に周辺回路に本発明を用いることはソース／ドレイン
（に相当する領域）のシート抵抗を下げ、高速動作の上
で有効である。

【００５５】以下に本実施例の作製工程を図５を用いて
説明する。基板５０１（コーニング７０５９）上に実施
例１と同様に下地酸化膜５０２として、酸化珪素膜をプ
ラズマＣＶＤ法によって２０００Åに成膜した。そし
て、活性層を形成するためのアモルファスシリコン膜を
プラズマＣＶＤ法によって５００Åに形成し、実施例１
と同様に結晶化せしめた。そして、これをエッチングし
て、島状シリコン領域５０３、５０４、５０５を形成し
た。島状シリコン領域はＴＦＴの活性層を構成する。さ
らに、ゲイト絶縁膜として、厚さ１２００Åの酸化珪素
膜５０６をプラズマＣＶＤ法によって形成した。

【００５６】その後、厚さ５０００Åのアルミニウム膜
によってゲイト電極５０７、５０８、５０９を形成し
た。ゲイト電極の上面および側面には厚さ１０００Åの
陽極酸化物被膜を形成した。その後、周辺回路のＰチャ
ネル型ＴＦＴＮＯ領域およびアクティブマトリクス回路
をフォトレジストのマスク５１０で被覆し、このマスク
によって、周辺回路のＮチャネル型ＴＦＴの酸化珪素膜
５０６をドライエッチング法によってエッチングした。

【００５７】引き続き、イオンドーピング法によって、
島状シリコン領域５０３にゲイト電極部をマスクとして
自己整合的にＮ型不純物を導入した。本実施例では燐を
ドーピングした。ドーピングに際しては、回転斜めイオ
ンドーピング法を用いた。ドーズ量は１×１０¹³〜５×
１０¹⁵原子／ｃｍ² 、加速電圧は６０〜１２０ｋＶ、例
えば、ドーズ量を３×１０¹⁴原子／ｃｍ² 、加速電圧を
１２０ｋＶとした。この結果、周辺回路のＮチャネル型
ＴＦＴのソース／ドレインにＮ型不純物領域５１１が形
成された。（図５（Ａ））

【００５８】次に、Ｐチャネル型ＴＦＴ領域を覆ってい
たフォトレジストのマスク５１０を取り除き、周辺回路
のＮチャネル型ＴＦＴの領域およびアクティブマトリク
ス回路領域を覆って、フォトレジストのマスク５１２を
形成した。そして、このマスクを用い、再び、回転斜め
イオンドーピング法によって、Ｐ型不純物（ここでは硼
素）のドーピングをおこない、Ｐ型不純物領域５１３を
形成した。この場合のドーズ量は１×１０¹³〜５×１０
¹⁵原子／ｃｍ² 、加速電圧は４０〜９０ｋＶ、例えば、
ドーズ量を３×１０¹⁴原子／ｃｍ² 、加速電圧を７０ｋ
Ｖとした。（図５（Ｂ））

【００５９】その後、マスク５１２を用いて、Ｐチャネ
ル型ＴＦＴ領域の酸化珪素膜５０６のエッチングをおこ
なった。この結果、周辺回路領域においては、ゲイト電
極部の下の酸化珪素膜５１４、５１５以外の酸化珪素膜
５０６がエッチングされ、全てのＴＦＴのソース／ドレ
イン領域に相当する部分の活性層を露出させた。その
後、Ｐチャネル型ＴＦＴの領域を覆っていたフォトレジ
ストのマスク５１２を取り除いて、厚さ５〜５０ｎｍの
チタン膜５１６をスパッタ法によって形成した。（図５
（Ｃ））

【００６０】そして、３００〜５５０℃、例えば、３５
０℃で１時間アニールをおこない、チタン膜とシリコン
膜を反応させて、シリサイド領域５１８、５１９を形成
した。未反応のチタン膜は、過酸化水素水とアンモニア
の水溶液、例えば、過酸化水素：アンモニア：水＝５：
２：２の比率のエッチャントによって除去した。この結
果、周辺回路のＴＦＴにはシリサイドが形成された。し
かし、アクティブマトリクス回路においては、シリコン
活性層が酸化珪素膜５０６に覆われていたため、シリサ
イドは形成されなかった。（図５（Ｄ））

【００６１】また、不純物領域５１１、５１３のうち、
シリサイドにならなかった部分がゲイト電極部に領域５
２０、５２１として残った。その後、低濃度のＰ型不純
物（ここでは硼素）のドーピングをおこない、低濃度Ｐ
型不純物領域５２２を形成した。今回のドーピングで
は、不純物イオンはほぼ垂直に注入した。また、この場
合のドーズ量は１×１０¹²〜５×１０¹⁴原子／ｃｍ² 、
加速電圧は４０〜９０ｋＶ、例えば、ドーズ量を３×１
０¹³原子／ｃｍ² 、加速電圧を６５ｋＶとした。このド
ーピングにおいてはドーズ量自体が微量であるため、周
辺回路にはほとんど影響がなかった。（図５（Ｅ））

【００６２】その後、裏面よりＸｅＦエキシマレーザー
（波長３５３ｎｍ）を照射して、ドーピングされた不純
物領域の活性化をおこなった。レーザーのエネルギー密
度は２００〜４００ｍＪ／ｃｍ² 、好ましくは２５０〜
３００ｍＪ／ｃｍ² が適当であった。次に、層間絶縁膜
５２３として，プラズマＣＶＤ法によって酸化珪素膜を
厚さ３０００Åに成膜した。そして、層間絶縁膜５２
３、ゲイト絶縁膜５０６のエッチングをおこなってＴＦ
Ｔのソース／ドレインにコンタクトホール形成した。そ
して、アルミニウム膜をスパッタリング法によって成膜
し、パターニングをおこなってソース／ドレイン電極５
２４を形成した。

【００６３】その後、パッシベーション膜５２５とし
て、プラズマＣＶＤ法によって窒化珪素膜を厚さ３００
０Å形成し、これと層間絶縁膜５２３、ゲイト絶縁膜５
０６をエッチングして、コンタクトホールを形成し、ア
クティブマトリクス回路のＴＦＴに透明導電膜によって
画素電極５２６を形成した。（図５（Ｆ））

【００６４】以上の工程により、周辺回路には、本発明
を用いて作製したソース／ドレインに相当する領域にシ
リサイドを有するＮチャネル型ＴＦＴとＰチャネル型Ｔ
ＦＴから構成された回路を、また、アクティブマトリク
ス回路のスイッチング素子には低濃度のソース／ドレイ
ンを有するＰチャネル型ＴＦＴを用いた、モノシリック
型アクティブマトリクス回路を作製した。本実施例にお
いて、周辺回路のみにシリサイド領域を設けた理由は先
に述べた通りである。一方、アクティブマトリクス回路
のＴＦＴにおいてソース／ドレイン領域を上記のような
低濃度のものとしたのは、よりリーク電流を低減し、か
つ、ゲイト電極に逆バイアス電圧（Ｐチャネル型ＴＦＴ
であれば正の電圧）が印加される際のホットキャリヤに
よる劣化を低減するうえで格別の効果を有するからであ
る。

【００６５】

【発明の効果】以上のようにして、ソース／ドレインに
相当する領域の大部分をシリサイドとすることができ、
該領域のシート抵抗を低下させることができた。また、
本発明を実施するには、陽極酸化の工程を追加する必要
があるが、得られた陽極酸化物被膜は配線間の絶縁をよ
り強めるという効果も有する。また、本発明によるＮ型
もしくはＰ型不純物領域の制御性は従来の方法に比較し
て格段に向上し、不良品の発生確率は大幅に低下した。
このように、本明細書で開示する発明を利用すること
で、高い特性を有する薄膜トランジスタを生産性良く、
高い歩留りで形成することができる。

【図面の簡単な説明】

【図１】 本発明の作製工程を示す。

【図２】 本発明の作製工程を示す。

【図３】 本発明のドーピングをおこなう装置を示す。

【図４】 実施例１の薄膜トランジスタの作製工程を示
す。

【図５】 実施例２の薄膜トランジスタの作製工程を示
す。

【図６】 従来法による工程を示す。

【符号の説明】

１０１・・・・基板 １０２・・・・下地膜 １０３・・・・活性層（シリコン） １０４・・・・ゲイト絶縁膜（酸化珪素） １０５・・・・ゲイト電極 １０６・・・・陽極酸化物 １０７・・・・不純物領域 １０８・・・・ゲイト絶縁膜 １０９・・・・金属層 １１０・・・・不純物領域 １１１・・・・シリサイド領域

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 直明 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 須沢 英臣 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 魚地 秀貴 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 竹村 保彦 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 絶縁表面上に島状のシリコン領域を形成
   する工程と、 前記シリコン領域上にゲイト絶縁膜として機能する絶縁
   膜を形成する工程と、 前記絶縁膜上にゲイト電極を形成する工程と、 前記ゲイト電極の側面および上面に陽極酸化物を形成す
   る工程と、 前記ゲイト電極および陽極酸化物をマスクとして自己整
   合的に、前記シリコン領域に斜め方向より加速した不純
   物イオンを照射し、不純物領域（ソースおよびドレイ
   ン）を形成する工程と、 前記ゲイト電極および陽極酸化物をマスクとして、前記
   絶縁膜の一部を除去して、前記不純物領域の表面を露出
   せしめる工程と、 全面に金属膜を形成する工程と、 前記金属膜とシリコンを反応させ、シリサイド領域を形
   成する工程と、 前記金属膜のうち未反応のものを除去する工程と、を有
   することを特徴とする薄膜状半導体装置の作製方法。
2. 【請求項２】 絶縁表面上に島状のシリコン領域を形成
   する工程と、 前記シリコン領域上にゲイト絶縁膜として機能する絶縁
   膜を形成する工程と、 前記絶縁膜上にゲイト電極を形成する工程と、 前記ゲイト電極をマスクとして自己整合的に、前記シリ
   コン領域に斜め方向より加速した不純物イオンを照射
   し、不純物領域（ソースおよびドレイン）を形成する工
   程と、 前記ゲイト電極の側面および上面に陽極酸化物を形成す
   る工程と、 前記ゲイト電極をマスクとして、前記絶縁膜の一部を除
   去して、前記不純物領域の表面を露出せしめる工程と、 全面に金属膜を形成する工程と、 前記金属膜とシリコンを反応させ、シリサイド領域を形
   成する工程と、 前記金属膜のうち未反応のものを除去する工程と、を有
   することを特徴とする薄膜状半導体装置の作製方法。
3. 【請求項３】 絶縁表面上に島状のシリコン領域を形成
   する工程と、 前記シリコン領域上にゲイト絶縁膜として機能する絶縁
   膜を形成する工程と、 前記絶縁膜上にゲイト電極を形成する工程と、 前記ゲイト電極の側面および上面に陽極酸化物を形成す
   る工程と、 前記ゲイト電極および陽極酸化物をマスクとして、前記
   絶縁膜の一部を除去して、前記不純物領域の表面を露出
   せしめる工程と、 全面に金属膜を形成する工程と、 前記ゲイト電極および陽極酸化物をマスクとして自己整
   合的に、前記シリコン領域に斜め方向より加速した不純
   物イオンを照射し、不純物領域（ソースおよびドレイ
   ン）を形成する工程と、 前記金属膜とシリコンを反応させ、シリサイド領域を形
   成する工程と、 前記金属膜のうち未反応のものを除去する工程と、を有
   することを特徴とする薄膜状半導体装置の作製方法。
4. 【請求項４】 絶縁表面上に島状のシリコン領域を形成
   する工程と、 前記シリコン領域上にゲイト絶縁膜として機能する絶縁
   膜を形成する工程と、 前記絶縁膜上にゲイト電極を形成する工程と、 前記ゲイト電極の側面および上面に陽極酸化物を形成す
   る工程と、 前記ゲイト電極および陽極酸化物をマスクとして、前記
   絶縁膜の一部を除去して、前記不純物領域の表面を露出
   せしめる工程と、 前記金属膜とシリコンを反応させ、シリサイド領域を形
   成する工程と、 前記金属膜のうち未反応のものを除去する工程と、 前記ゲイト電極および陽極酸化物をマスクとして自己整
   合的に、前記シリコン領域に斜め方向より加速した不純
   物イオンを照射し、不純物領域（ソースおよびドレイ
   ン）を形成する工程と、を有することを特徴とする薄膜
   状半導体装置の作製方法。