JP2840812B2 - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JP2840812B2
JP2840812B2 JP25308294A JP25308294A JP2840812B2 JP 2840812 B2 JP2840812 B2 JP 2840812B2 JP 25308294 A JP25308294 A JP 25308294A JP 25308294 A JP25308294 A JP 25308294A JP 2840812 B2 JP2840812 B2 JP 2840812B2
Authority
JP
Japan
Prior art keywords
insulating film
gate electrode
gate insulating
region
resistance impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25308294A
Other languages
English (en)
Other versions
JPH07218932A (ja
Inventor
宏勇 張
利光 小沼
敦則 鈴木
英人 大沼
直明 山口
秀臣 須沢
秀貴 魚地
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP25308294A priority Critical patent/JP2840812B2/ja
Publication of JPH07218932A publication Critical patent/JPH07218932A/ja
Application granted granted Critical
Publication of JP2840812B2 publication Critical patent/JP2840812B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ガラス等の絶縁材料、
あるいは珪素ウェハー上に酸化珪素等の絶縁被膜を形成
した材料等の絶縁表面上に形成される絶縁ゲイト型トラ
ンジスタ(TFT)およびその作製方法に関する。本発
明は、特にガラス転移点(歪み温度、歪み点とも言う)
が750℃以下のガラス基板上に形成されるTFTに有
効である。本発明による半導体装置は、液晶ディスプレ
ー等のアクティブマトリクスやイメージセンサー等の駆
動回路、あるいは3次元集積回路に使用されるものであ
る。
【0002】
【従来の技術】従来より、アクティブマトリクス型の液
晶表示装置やイメージセンサー等の駆動の目的で、TF
T(薄膜トランジスタ)を形成することが広く知られて
いる。特に、最近は、高速動作の必要から、非晶質珪素
を活性層に用いた非晶質珪素TFTにかわって、より電
界移動度の高い結晶珪素TFTが開発されている。しか
しながら、より高度な特性と高い耐久性が必要とされる
ようになると、半導体集積回路技術で利用されるような
高抵抗不純物領域(高抵抗ドレイン(HRD)もしくは
低濃度ドレイン(LDD))を有することが必要とされ
た。しかしながら、公知の半導体集積回路技術とは異な
って、TFTには解決すべき問題が多くあった。特に、
素子が絶縁表面上に形成され、反応性イオン異方性エッ
チングが十分できないため、微細なパターンができない
という大きな制約があった。
【0003】図6には、現在まで用いられているHRD
を作製する代表的なプロセスの断面図を示す。まず、基
板601上に下地膜602を形成し、活性層を結晶珪素
603によって形成する。そして、この活性層上に酸化
珪素等の材料によって絶縁被膜604を形成する。(図
6(A))
【0004】次に、ゲイト電極605が多結晶珪素(燐
等の不純物がンドーピングされている)やタンタル、チ
タン、アルミニウム等で形成される。さらに、このゲイ
ト電極をマスクとして、イオンドーピング等の手段によ
って不純物元素(リンやホウ素)を導入し、自己整合的
にドーピング量の少ない高抵抗な不純物領域(HRD)
606、607が活性層603に形成される。不純物が
導入されなかったゲイト電極の下の活性層領域はチャネ
ル形成領域となる。そして、レーザーもしくはフラッシ
ュランプ等の熱源によって、ドーピングされた不純物の
活性化がおこなわれる。(図6(B))
【0005】次に、プラズマCVD、APCVD等の手
段によって酸化珪素等の絶縁膜608を形成(図6
(C))し、これを異方性エッチングすることによっ
て、ゲイト電極の側面に隣接して側壁609を形成す
る。(図6(D))そして、再び、イオンドーピング等
の手段によって不純物元素を導入し、ゲイト電極605
および側壁609をマスクとして自己整合的に十分な高
濃度の不純物領域(低抵抗不純物領域、ソース/ドレイ
ン領域)610、611が活性層603に形成される。
そして、レーザーもしくはフラッシュランプ等の熱源に
よって、ドーピングされた不純物の活性化がおこなわれ
る。(図6(E))
【0006】最後に、層間絶縁物612を形成し、さら
に、層間絶縁物を通して、ソース/ドレイン領域にコン
タクトホールを形成し、アルミニウム等の金属材料によ
って、ソース/ドレインに接続する配線・電極613、
614を形成する。(図6(F))
【0007】
【発明が解決しようとする課題】以上の方法は従来の半
導体集積回路におけるLDD作製プロセスをそのまま踏
襲したものであって、ガラス基板上のTFT作製プロセ
スにはそのまま適用することの困難な工程や、あるいは
生産性の面で好ましくない工程がある。
【0008】第1にはレーザー等の照射による不純物の
活性化が2度必要な点である。このため生産性が低下す
る。従来の半導体集積回路においては不純物元素の活性
化は熱アニールによっておこなわれていた。そのため、
不純物の活性化は不純物導入が全て終了してからまとめ
ておこなわれた。
【0009】しかしながら、特にガラス基板上のTFT
においては、基板の温度制約から熱アニールをおこなう
ことは難しく、いきおい、レーザーアニール、フラッシ
ュランプアニール(RTAあるいはRTP)に頼らざる
をえない。しかしながら、これらの手法は被照射面が選
択的にアニールされるため、例えば、側壁609の下の
部分はアニールされない。したがって、不純物ドーピン
グの度にアニールが必要となる。
【0010】第2は側壁の形成の困難さである。絶縁膜
608の厚さは0.5〜2μmもある。通常、基板上に
設けられる下地膜602の厚さは1000〜3000Å
であるので、このエッチング工程において誤って、下地
膜をエッチングしてしまって、基板が露出することがよ
くあり、歩留りが低下した。TFTの作製に用いられる
基板は珪素半導体にとって有害な元素が多く含まれてい
るので、このような不良は極力、避けることが必要とさ
れた。また、側壁の幅を均一に仕上げることも難しいこ
とであった。これは反応性イオンエッチング(RIE)
等のプラズマドライエッチングの際に、半導体集積回路
で用いられる珪素基板とは異なって、基板表面が絶縁性
であるためにプラズマの微妙な制御が困難であったから
である。
【0011】高抵抗不純物領域のドレインは高抵抗のた
め、その幅を可能な限り狭くする必要があるが、上記の
ばらつきによって量産化が困難であり、この自己整合的
(すなわち、フォリソグラフィー法を用いることなく位
置を決める)プロセスをいかに制御しやすくおこなうか
が課題であった。また、従来の方法ではドーピングが最
低、2回必要とされたが、このドーピング回数を減らす
こともまた、解決すべき課題であった。
【0012】本発明は、上記のような問題を解決し、よ
りプロセスを簡略化して、高抵抗不純物領域を形成する
方法およびそのようにして形成された高抵抗不純物領域
(高抵抗ドレイン、HRD)を有するTFTに関する。
ここで、高抵抗ドレイン(HRD)という言い方をする
のは、低不純物濃度にして高抵抗化したドレインに加え
て、不純物濃度は比較的高いものの、炭素、酸素、窒素
等を添加して不純物の活性化を妨げて、結果として高抵
抗化したドレインのことも含む。
【0013】
【課題を解決するための手段】高抵抗領域を形成するう
えで、本発明ではゲイト電極の陽極酸化等の手段によっ
て形成された酸化物層を積極的に用いることを特徴とす
る。特に陽極酸化物はその厚さの制御が精密におこな
え、また、その厚さも1000Å以下の薄いものから5
000Å以上の厚いものまで幅広く、しかも均一に形成
できるという特徴を有しているため、従来の異方性エッ
チングによる側壁に代替する材料として好ましい。
【0014】特に、いわゆるバリヤ型の陽極酸化物はフ
ッ酸系のエッチャントでなければエッチングされないの
に対し、多孔質型の陽極酸化物は燐酸等のエッチャント
によって選択的にエッチングされる。このため、TFT
を構成する他の材料、例えば、珪素、酸化珪素には何ら
ダメージ(損傷)を与えることなく、処理することがで
きるのが特徴である。また、バリヤ型、多孔質型とも陽
極酸化物はドライエッチングでは極めてエッチングされ
にくい。特に、酸化珪素とのエッチングにおいては選択
比が十分に大きいことも特徴である。本発明は、以下の
ような作製工程によってTFT作製することを特徴と
し、この工程を採用することによって、より一層、確実
にHRDを構成し、また、量産性を向上させることがで
きる。
【0015】図1は本発明の基本的な工程を示してい
る。まず、基板101上に下地絶縁膜102を形成し、
さらに活性層103を結晶性半導体(本発明では単結
晶、多結晶、セミアモルファス等、結晶が少しでも混在
している半導体を結晶性半導体という)によって形成す
る。そして、これを覆って酸化珪素等の材料によって絶
縁膜104を形成し、さらに陽極酸化可能な材料によっ
て被膜を形成する。この被膜の材料としては、陽極酸化
の可能なアルミニウム、タンタル、チタン、珪素等が好
ましい。本発明では、これらの材料を単独で使用した単
層構造のゲイト電極を用いてもよいし、これらを2層以
上重ねた多層構造のゲイト電極としてもよい。例えば、
アルミニウム上に珪化チタンを重ねた2層構造や窒化チ
タン上にアルミニウムを重ねた2層構造である。各々の
層の厚さは必要とされる素子特性に応じて実施者が決定
すればよい。
【0016】さらにその被膜を覆って、陽極酸化におい
てマスクとなる膜を形成し、この両者を同時にパターニ
ング、エッチングして、ゲイト電極105とその上のマ
スク膜106を形成する。このマスク膜の材料としては
通常のフォトリソグラフィー工程で用いられるフォトレ
ジスト、あるいは感光性ポリイミド、もしくは通常のポ
リイミドでエッチングの可能なものを使用すればよい。
(図1(A))
【0017】次に、ゲイト電極105に電解溶液中で電
流を印加することによってゲイト電極の側面に多孔質の
陽極酸化物107を形成する。この陽極酸化工程は、3
〜20%のクエン酸もしくはショウ酸、燐酸、クロム
酸、硫酸等の酸性の水溶液を用いておこなう。溶液の水
素イオン濃度pHは2未満であることが望ましい。最適
なpHは電解溶液の種類に依存するが、シュウ酸の場合
には0.9〜1.0である。この場合には、10〜30
V程度の低電圧で0.5μm以上の厚い陽極酸化物を形
成することができる。(図1(B))
【0018】そして、ドライエッチング法、ウェットエ
ッチング法等によって絶縁膜104をエッチングする。
このエッチング深さは任意であり、下に存在する活性層
が露出するまでエッチングをおこなっても、その途中で
とめてもよい。しかし、量産性・歩留り・均一性の観点
からは、活性層に至るまでエッチングすることが望まし
い。この際には陽極酸化物107およびゲイト電極10
5に覆われた領域の下側の絶縁膜(ゲイト絶縁膜)には
もとの厚さの絶縁膜が残される。なお、ゲイト電極がア
ルミニウム、タンタル、、チタンを主成分とし、一方、
絶縁膜104が酸化珪素を主成分とする場合において、
ドライエッチング法を用いる場合には、フッ素系(例え
ばNF3 、SF6 )のエッチングガスを用いて、ドライ
エッチングをおこなえば、酸化珪素である絶縁膜104
は素早くエッチングされるが、酸化アルミニウム、酸化
タンタル、酸化チタンのエッチングレートは十分に小さ
いので絶縁膜104を選択的にエッチングできる。
【0019】また、ウェットエッチングにおいては、1
/100フッ酸等のフッ酸系のエッチャントを用いれば
よい。この場合にも酸化珪素である絶縁膜104は素早
くエッチングされるが、酸化アルミニウム、酸化タンタ
ル、酸化チタンのエッチングレートは十分に小さいので
絶縁膜104を選択的にエッチングできる。(図1
(D))
【0020】その後、陽極酸化物107を除去する。エ
ッチャントとしては、燐酸系の溶液、例えば、燐酸、酢
酸、硝酸の混酸等が好ましい。しかし、単に、例えばゲ
イト電極がアルミニウムの場合には燐酸系のエッチャン
トを用いると、同時にゲイト電極もエッチングされてし
まう。そこで、本発明においては、その前の工程でゲイ
ト電極に3〜10%の酒石液、硼酸、硝酸が含まれたエ
チレングルコール溶液中で、電流を印加することによっ
て、ゲイト電極の側面および上面にバリヤ型の陽極酸化
物108を設けておくと良い。この陽極酸化工程におい
ては、電解溶液のpHは2以上、好ましくは3以上、さ
らに好ましくは6.9〜7.1とするとよい。このよう
な溶液を得るにはアンモニア等のアルカリ溶液を用いて
中和させると良い。得られる陽極酸化物の厚さはゲイト
電極105と対向の電極との間に印加される電圧の大き
さによって決定される。
【0021】注目すべきは、バリヤ型の陽極酸化が後の
工程であるにもかかわらず、多孔質の陽極酸化物の外側
にバリヤ型の陽極酸化物ができるのではなく、バリヤ型
の陽極酸化物108は多孔質陽極酸化物107とゲイト
電極105の間に形成されることである。上記の燐酸系
のエッチャントにおいては、多孔質陽極酸化物のエッチ
ングレートはバリヤ型陽極酸化物のエッチングレートの
10倍以上である。したがって、バリヤ型の陽極酸化物
108は、燐酸系のエッチャントでは実質的にエッチン
グされないので、内側のゲイト電極を守ることができ
る。(図1(C)、(E))
【0022】以上の工程によって、ゲイト電極の下側に
選択的に絶縁膜104の一部(以下、これをゲイト絶縁
膜と称することにする)が残存した構造を得ることがで
きる。そして、このゲイト絶縁膜104’は、もともと
多孔質陽極酸化物107の下側に存在していたので、ゲ
イト電極105、バリヤ型陽極酸化物108の下側のみ
ならず、バリヤ型陽極酸化物108からyの距離だけ離
れた位置にまで存在し、その幅yは自己整合的に決定さ
れることが特徴である。換言すれば、活性層103にお
けるゲイト電極下のチャネル形成領域の外側にはゲイト
絶縁膜104’の存在する領域と、存在しない領域とが
自己整合的に形成されるのである。
【0023】この構造で加速したN型もしくはP型の不
純物のイオンを活性層に注入すると、絶縁膜104が存
在しない(もしくは薄い)領域には多くのイオンが注入
され、(相対的に)高濃度の不純物領域(低抵抗不純物
領域)110、113が形成される。一方、ゲイト絶縁
膜104’が存在する領域では、このゲイト絶縁膜中に
イオンが注入され、それを透過したイオンのみが半導体
に注入されるため、そのイオン注入量は相対的に減少し
て、低濃度の不純物領域(高抵抗不純物領域)111、
112が形成される。低濃度の不純物領域111、11
2と高濃度の不純物領域110、113との不純物濃度
の違いは、絶縁膜104の厚さ等によって異なるが、通
常、0.5〜3桁、前者の方が小さい。また、ゲイト電
極の下の領域には実質的には不純物が注入されず、真性
または実質的に真性な状態が保たれ、すなわちチャネル
形成領域となる。不純物注入後にはレーザーもしくはそ
れと同等な強光を照射することによって不純物の活性化
をおこなえばよいが、この工程は、いうまでもなく実質
的に1回で十分である。(図1(E))
【0024】
【作用】このように、本発明では高抵抗不純物領域の幅
を陽極酸化物107の厚さyによって自己整合的に制御
することに特徴がある。そして、さらにゲイト絶縁膜1
04’の端部109と高抵抗領域(HRD)112の端
部117を概略一致させることができる。図6に示した
従来の方法ではこのような役割を果たす側壁の幅の制御
は極めて困難であったが、本発明においては、陽極酸化
物107の幅は、陽極酸化電流(電荷量)によって決定
されるため、極めて微妙な制御が可能である。
【0025】さらに、上記の工程からも明らかなよう
に、不純物ドーピングの工程が実質的に1回であって
も、低抵抗領域、高抵抗領域を形成でき、さらに、その
後の活性化の工程も1回の処理で済む。このように本発
明では、ドーピング、活性化の工程を減らすことにより
量産性を高めることができる。従来から、HRDは抵抗
が大きいため、電極とオーム接触させることが難しいこ
と、および、この抵抗のためドレイン電圧の低下をきた
すことが問題となっていた。しかし、他方、HRDの存
在により、ホットキャリヤの発生を抑止でき、高い信頼
性を得ることができるというメリットも併せ持ってい
た。本発明はこの矛盾する課題を一挙に解決し、自己整
合的に形成される0.1〜1μm幅のHRDと、ソース
/ドレイン電極に対してオーム接触を得ることができ
る。
【0026】また、本発明においては図1の陽極酸化物
108の厚さを適切に利用することによって、ゲイト電
極の端部と不純物領域の位置関係を任意に変更できる。
この例を図4に示す。例えば、イオンドーピング法(プ
ラズマドーピングともいう)のようにイオンが実質的に
質量分離されないまま注入される方法では、イオンの進
入角度がまちまちであるので、不純物の横方向への広が
りもかなりあり、すなわち、イオンの進入付加さ程度の
横方向への広がりが見込まれる。以下の例では活性層4
04の厚さを800Åとする。
【0027】したがって、図4(A)に示すように、金
属のゲイト電極401の外側に陽極酸化物402(図
1、108に対応)の厚さ(例えば800Å)が活性層
404と同程度の厚さであれば、ほとんどゲイト電極4
01の端部405と高抵抗不純物領域407の端部40
6が重なりもせず、離れもしない一致状態となる。図4
(B)のように陽極酸化物402の厚さが、例えば30
00Åと活性層の厚さ800Åより大きな場合には、ゲ
イト電極の端部405と高抵抗不純物領域の端部406
が離れたオフセット状態となる。逆に図4(C)のよう
に陽極酸化物402の厚さが小さくなれば、ゲイト電極
と高抵抗不純物領域が重なりあうオーバーラップの状態
となる。このオーバーラップは、図4(D)のようにゲ
イト電極401の周囲に陽極酸化物が存在しない状態で
最大となる。
【0028】一般にオフセット状態では、逆方向リーク
電流が低下し、オン/オフ比が向上するという特徴を有
し、例えば、アクティブマトリクス液晶ディスプレーの
画素の制御に用いられるTFT(画素TFT)のよう
に、リーク電流の少ないことが必要とされる用途に適し
ている。しかしながら、HRDの端部で発生したホット
キャリヤが陽極酸化物にトラップされることによって、
劣化するという欠点も合わせ持つ。
【0029】オーバーラップ状態のものでは上記のよう
なホットキャリヤのトラップによる劣化は減少し、ま
た、オン電流が増加するが、リーク電流が増加するとい
う欠点がある。このため、大きな電流駆動能力の要求さ
れる用途、例えば、モノリシック型アクティブマトリク
スの周辺回路にもちいられるTFT(ドライバーTF
T)に適している。実際に使用するTFTを図4(A)
〜(D)のいずれのものとするかは、TFTの用途によ
って決定されればよい。
【0030】
【実施例】 〔実施例1〕 図1に本実施例を示す。まず、基板(コ
ーニング7059、300mm×400mmもしくは1
00mm×100mm)101上に下地酸化膜102と
して厚さ1000〜3000Åの酸化珪素膜を形成し
た。この酸化膜の形成方法としては、酸素雰囲気中での
スパッタ法を使用した。しかし、より量産性を高めるに
は、TEOSをプラズマCVD法で分解・堆積した膜を
用いてもよい。
【0031】その後、プラズマCVD法やLPCVD法
によって非晶質珪素膜を300〜5000Å、好ましく
は500〜1000Å堆積し、これを、550〜600
℃の還元雰囲気に24時間放置して、結晶化せしめた。
この工程は、レーザー照射によっておこなってもよい。
そして、このようにして結晶化させた珪素膜をパターニ
ングして島状領域103を形成した。さらに、この上に
スパッタ法によって厚さ700〜1500Åの酸化珪素
膜104を形成した。
【0032】その後、厚さ1000Å〜3μmのアルミ
ニウム(1wt%のSi、もしくは0.1〜0.3wt
%のSc(スカンジウム)を含む)膜を電子ビーム蒸着
法もしくはスパッタ法によって形成した。そして、フォ
トレジスト(例えば、東京応化製、OFPR800/3
0cp)をスピンコート法によって形成した。フォトレ
ジストの形成前に、陽極酸化法によって厚さ100〜1
000Åの酸化アルミニウム膜を表面に形成しておく
と、フォトレジストとの密着性が良く、また、フォトレ
ジストからの電流のリークを抑制することにより、後の
陽極酸化工程において、多孔質陽極酸化物を側面のみに
形成するうえで有効であった。その後、フォトレジスト
とアルミニウム膜をパターニングして、アルミニウム膜
と一緒にエッチングし、ゲイト電極105マスク膜10
6とした。(図1(A))
【0033】さらにこれに電解液中で電流を通じて陽極
酸化し、厚さ3000〜6000Å、例えば、厚さ50
00Åの陽極酸化物107を形成した。陽極酸化は、3
〜20%のクエン酸もしくはショウ酸、燐酸、クロム
酸、硫酸等の酸性水溶液を用いておこない、10〜30
Vの一定電流をゲイト電極に印加すればよい。本実施例
ではpH=0.9〜1.0のシュウ酸溶液(30℃)中
で電圧を10Vとし、20〜40分、陽極酸化した。陽
極酸化物の厚さは陽極酸化時間によって制御した。(図
1(B))
【0034】次に、マスクを除去し、再び電解溶液中に
おいて、ゲイト電極に電流を印加した。今回は、3〜1
0%の酒石液、硼酸、硝酸が含まれたpH=6.9〜
7.1のエチレングルコールアンモニア溶液を用いた。
溶液の温度は10℃前後の室温より低い方が良好な酸化
膜が得られた。このため、ゲイト電極の上面および側面
にバリヤ型の陽極酸化物108が形成された。陽極酸化
物108の厚さは印加電圧に比例し、印加電圧が150
Vで2000Åの陽極酸化物が形成された。陽極酸化物
108の厚さは図4に示されるような必要とされるオフ
セット、オーバーラップの大きさによって決定したが、
3000Å以上の厚さの陽極酸化物を得るには250V
以上の高電圧が必要であり、TFTの特性に悪影響を及
ぼすので3000Å以下の厚さとすることが好ましい。
本実施例では80〜150Vまで上昇させ、必要とする
陽極酸化膜108の厚さによって電圧を選択した。(図
1(C))
【0035】その後、ドライエッチング法によって酸化
珪素膜104をエッチングした。このエッチングにおい
ては、等方性エッチングのプラズマモードでも、あるい
は異方性エッチングの反応性イオンエッチングモードで
もよい。ただし、珪素と酸化珪素の選択比を十分に大き
くすることによって、活性層を深くエッチングしないよ
うにすることが重要である。例えば、エッチングガスと
してCF4 を使用すれば陽極酸化物はエッチングされ
ず、酸化珪素膜104のみがエッチングされる。また、
多孔質陽極酸化物107の下の酸化珪素膜104’はエ
ッチングされずに残った。(図1(D))
【0036】その後、燐酸、酢酸、硝酸の混酸を用いて
陽極酸化物107をエッチングした。このエッチングで
は陽極酸化物107のみがエッチングされ、エッチング
レートは約600Å/分であった。その下のゲイト絶縁
膜104’はそのまま残存した。そして、イオンドーピ
ング法によって、TFTの活性層103に、ゲイト電極
部(すなわちゲイト電極とその周囲の陽極酸化膜)およ
びゲイト絶縁膜をマスクとして自己整合的に不純物を注
入し、低抵抗不純物領域(ソース/ドレイン領域)11
0、113、高抵抗不純物領域111、112を形成し
た。ドーピングガスとしてはフォスフィン(PH3 )を
用いたため、N型の不純物領域となった。P型の不純物
領域を形成するにはジボラン(B2 6 )をドーピング
ガスとして用いればよい。ドーズ量は5×1014〜5×
1015cm-2、加速エネルギーは10〜30keVとし
た。その後、KrFエキシマーレーザー(波長248n
m、パルス幅20nsec)を照射して、活性層中に導
入された不純物イオンの活性化をおこなった。
【0037】SIMS(二次イオン質量分析法)の結果
によると、領域110、113の不純物濃度は1×10
20〜2×1021cm-3、領域111、112では1×1
17〜2×1018cm-3であった。ドーズ量換算では、
前者は5×1014〜5×1015cm-2、後者は2×10
13〜5×1014cm-2であった。この違いはゲイト絶縁
膜104’の有無によってもたらされたのであって、一
般的には、低抵抗不順部鵜領域の不純物濃度は、高抵抗
不純物領域のものより0.5〜3桁大きくなる。(図1
(E))
【0038】最後に、全面に層間絶縁物114として、
CVD法によって酸化珪素膜を厚さ3000Å形成し
た。TFTのソース/ドレインにコンタクトホールを形
成し、アルミニウム配線・電極115、116を形成し
た。さらに200〜400℃で水素アニールをおこなっ
た。以上によって、TFTが完成された。(図1
(F))
【0039】図1に示した手法を用いて、1枚の基板上
に複数のTFTを形成した例を図5(A)に示す。この
例ではTFTはTFT1〜3の3つを形成した。TFT
1および2はドライバーTFTとして用いられるもの
で、図1の陽極酸化物108に相当する酸化物501、
502の厚さを200〜1000Å、例えば500Åの
薄いものとし、若干、ゲイト電極と高抵抗領域(HR
D)がオーバーラップとなるようにした。図では、TF
T1のドレインとTFT2のソースとを互いに接続し、
また、TFT1のソースを接地し、TFT2のドレイン
を電源に接続して、CMOSインバータとなるように構
成した例を示す。周辺回路としては、この他にもさまざ
まな回路があるが、それぞれの仕様にしたがって、この
ようなCMOS型の回路とすればよい。
【0040】一方、TFT3は画素TFTとして用いら
れるものであり、陽極酸化物503を2000Åと厚く
して、オフセット状態(図4(B)に対応)とし、リー
ク電流を抑制した。TFT3のソース/ドレイン電極の
一方はITOの画素電極501に接続されている。この
ように陽極酸化物の厚さを変えるには、それぞれのTF
Tのゲイト電極の電圧を独立に制御できるように分離し
ておけばよい。なお、TFT1およびTFT3はNチャ
ネル型TFT、TFT2はPチャネル型TFTである。
【0041】〔実施例2〕 図2に本実施例を示す。ま
ず、絶縁表面を有する基板(例えばコーニング705
9)201上に実施例1の(A)、(B)の工程を用い
て、下地酸化膜202、島状性珪素半導体領域(例えば
結晶性珪素半導体)203、酸化珪素膜204、アルミ
ニウム膜(厚さ200nm〜1μm)によるゲイト電極
205とゲイト電極の側面に多孔質の陽極酸化物(厚さ
3000Å〜1μm、例えば5000Å)206を形成
した。(図2(A)) そして、実施例1と同様にバリヤ型の厚さ1000〜2
500Åの陽極酸化物207を形成した。(図2
(B))
【0042】さらに、多孔質陽極酸化物206をマスク
として、酸化珪素膜204をエッチングし、ゲイト絶縁
膜204’を形成した。その後、バリヤ型陽極酸化膜2
07をマスクとして、多孔質陽極酸化膜206をエッチ
ング除去した。その後、ゲイト電極部(205、20
7)およびゲイト絶縁膜204’をマスクとしてイオン
ドーピング法によって不純物注入をおこない、低抵抗不
純物領域208、211、高抵抗不純物領域209、2
10を形成した。ドーズ量は1〜5×1014cm-2、加
速電圧は30〜90kVとした。不純物としては燐を用
いた。(図2(C))
【0043】さらに、全面に適当な金属、例えば、チタ
ン、ニッケル、モリブテン、タングステン、白金、パラ
ジウム等の被膜、例えば、厚さ50〜500Åのチタン
膜212をスパッタ法によって全面に形成した。この結
果、金属膜(ここではチタン膜)212は低抵抗不純物
領域208、211に密着して形成された。(図2
(D))
【0044】そして、KrFエキシマーレーザー(波長
248nm、パルス幅20nsec)を照射して、ドー
ピングされた不純物の活性化とともに、金属膜(ここで
はチタン)と活性層の珪素を反応させ、金属珪化物(こ
こでは珪化チタン)の領域213、214を形成した。
レーザーのエネルギー密度は200〜400mJ/cm
2 、好ましくは250〜300mJ/cm2 が適当であ
った。また、レーザー照射時には基板を200〜500
℃に加熱しておくと、チタン膜の剥離を抑制することは
できた。
【0045】なお、本実施例では上記の如く、エキシマ
ーレーザーを用いたが、他のレーザーを用いてもよいこ
とはいうまでもない。ただし、レーザーを用いるにあた
ってはパルス状のレーザーが好ましい。連続発振レーザ
ーでは照射時間が長いので、熱によって被照射物が熱に
よって膨張することによって剥離するような危険があ
る。
【0046】パルスレーザーに関しては、Nd:YAG
レーザー(Qスイッチパルス発振が望ましい)のごとき
赤外光レーザーやその第2高調波のごとき可視光、Kr
F、XeCl、ArF等のエキシマーを使用する各種紫
外光レーザーが使用できるが、金属膜の上面からレーザ
ー照射をおこなう場合には金属膜に反射されないような
波長のレーザーを選択する必要がある。もっとも、金属
膜が極めて薄い場合にはほとんど問題がない。また、レ
ーザー光は、基板側から照射してもよい。この場合には
下に存在するシリコン半導体膜を透過するレーザー光を
選択する必要がある。
【0047】また、アニールは、可視光線もしくは近赤
外光の照射によるランプアニールによるものでもよい。
ランプアニールを行う場合には、被照射面表面が600
〜1000℃程度になるように、600℃の場合は数分
間、1000℃の場合は数10秒間のランプ照射を行う
ようにする。近赤外線(例えば1.2 μmの赤外線)によ
るアニールは、近赤外線が珪素半導体に選択的に吸収さ
れ、ガラス基板をそれ程加熱せず、しかも一回の照射時
間を短くすることで、ガラス基板に対する加熱を抑える
ことができ、極めて有用である。
【0048】この後、過酸化水素とアンモニアと水とを
5:2:2で混合したエッチング液でTi膜のエッチン
グした。露出した活性層と接触した部分以外のチタン膜
(例えば、ゲイト絶縁膜204や陽極酸化膜207上に
存在したチタン膜)はそのまま金属状態で残っている
が、このエッチングで除去できる。一方、金属珪化物で
ある珪化チタン213、214はエッチングされないの
で、残存させることができる。(図2(E))
【0049】最後に、図2(F)に示すように、全面に
層間絶縁物217として、CVD法によって酸化珪素膜
を厚さ2000Å〜1μm、例えば、3000Å形成
し、TFTのソース/ドレインにコンタクトホールを形
成し、アルミニウム配線・電極218、219を200
0Å〜1μm、例えば5000Åの厚さに形成した。本
実施例においてはアルミニウム配線がコンタクトする部
分は珪化チタンであり、アルミニウムとの界面の安定性
が珪素の場合よりも良好であるので、信頼性の高いコン
タクトが得られた。また、このアルミニウム電極21
8、219と珪化物領域213、214の間にバリヤメ
タルとして、例えば窒化チタンを形成するとより一層、
信頼性を向上させることができる。本実施例では、珪化
物領域のシート抵抗は10〜50Ω/□となった。一
方、高抵抗不純物領域209、210では10〜100
kΩ/□となり、この結果、周波数特性が良く、かつ、
高いドレイン電圧でもホットキャリヤ劣化の少ないTF
Tを作製することができた。
【0050】本実施例では、低抵抗不純物領域211と
金属珪化物領域とを概略一致させるこができた。特にゲ
イト絶縁膜204’の端部215と高抵抗不純物領域2
10と低抵抗不純物領域211の境界216を概略一致
せしめ、同時にこの端部215と金属珪化物領域214
の端部とを概略一致せしめた結果、図4(A)〜(D)
における低抵抗不純物領域を金属珪化物領域として置き
換えればよいことは明らかであろう。
【0051】図2に示した手法を用いて、1枚の基板上
に複数のTFTを形成した例を図5(B)に示す。この
例ではTFTはTFT1〜3の3つを形成した。TFT
1および2はドライバーTFTとしてCMOS化した構
成、ここではインバータ構成として用いたもので、図2
の陽極酸化物207に相当する酸化物505、506の
厚さを200〜1000Å、例えば500Åの薄いもの
とし、若干、オーバーラップとなるようにした。一方、
TFT3は画素TFTとして用いられるものであり、陽
極酸化物503を2000Åと厚くして、オフセット状
態とし、リーク電流を抑制した。TFT3のソース/ド
レイン電極の一方はITOの画素電極502に接続され
ている。このように陽極酸化物の厚さを変えるには、そ
れぞれのTFTのゲイト電極の電圧を独立に制御できる
ように分離しておけばよい。なお、TFT1およびTF
T3はNチャネル型TFT、TFT2はPチャネル型T
FTである。
【0052】本実施例ではイオンドーピングの工程の後
にチタン膜成膜の工程を配したが、この順番を逆にして
もよい。この場合には、イオン照射の際にチタン膜が全
面を被覆しているので、絶縁基板で問題となった異状帯
電(チャージアップ)防止の上で効果が大である。ま
た、イオンドーピング後にレーザー等によってアニール
してから、チタン膜を形成して、レーザー等の照射、あ
るいは熱アニールによって、珪化チタンを形成してもよ
い。
【0053】〔実施例3〕 図3に本実施例を示す。ま
ず、基板(コーニング7059)301上に実施例1の
(A)、(B)の工程を用いて、下地酸化膜302、島
状結晶性半導体領域、例えば珪素半導体領域303、酸
化珪素膜304、アルミニウム膜(厚さ2000Å〜1
μm)によるゲイト電極305とゲイト電極の側面に多
孔質の陽極酸化物(厚さ6000Å)306を形成し
た。(図3(A))そして、実施例1と同様にバリヤ型
の厚さ1000〜2500Åの陽極酸化物307を形成
した。(図3(B))
【0054】さらに、多孔質陽極酸化物306をマスク
として、酸化珪素膜304をエッチングし、ゲイト絶縁
膜304’を形成した。その後、多孔質陽極酸化物30
6を選択的にエッチングして、ゲイト絶縁膜304’の
一部を露出せしめた。その後、全面に適当な金属、例え
ば、厚さ50〜500Åのチタン膜308をスパッタ法
によって全面に形成した。(図3(C))そして、Kr
Fエキシマーレーザー(波長248nm、パルス幅20
nsec)を照射して、チタンと活性層の珪素を反応さ
せ、珪化チタン領域309、310を形成した。レーザ
ーのエネルギー密度は200〜400mJ/cm2 、好
ましくは250〜300mJ/cm2 が適当であった。
また、レーザー照射時には基板を200〜500℃に加
熱しておくと、チタン膜の剥離を抑制することはでき
た。この工程は、可視光線もしくは近赤外光の照射によ
るランプアニールによるものでもよい。
【0055】この後、過酸化水素とアンモニアと水とを
5:2:2で混合したエッチング液でTi膜のエッチン
グした。露出した活性層と接触した部分以外のチタン膜
(例えば、ゲイト絶縁膜304’や陽極酸化膜307上
に存在したチタン膜)はそのまま金属状態で残っている
が、このエッチングで除去できる。一方、珪化チタン3
09、310はエッチングされないので、残存させるこ
とができる。(図3(D))
【0056】その後、ゲイト電極部およびゲイト絶縁膜
304をマスクとしてイオンドーピング法によって不純
物注入をおこない、低抵抗不純物領域(≒珪化チタン領
域)311、314、高抵抗不純物領域312、313
を形成した。ドーズ量は1〜5×1014cm-2、加速電
圧は30〜90kVとした。不純物としては燐を用い
た。(図3(E))
【0057】そして、再びKrFエキシマーレーザー
(波長248nm、パルス幅20nsec)を照射し
て、ドーピングされた不純物の活性化をおこなった。こ
の工程は、可視光線もしくは近赤外光の照射によるラン
プアニールによるものでもよい。最後に、ゲイト電極部
(305、307)をマスクとしてゲイト絶縁膜30
4’をエッチングした。これはゲイト絶縁膜304’に
ドーピングされた不純物による不安定性を避けるために
おこなった。その結果、ゲイト電極部の下部にのみゲイ
ト絶縁膜304”が残存した。
【0058】そして、図3(F)に示すように、全面に
層間絶縁物315として、CVD法によって酸化珪素膜
を厚さ6000Å形成し、TFTのソース/ドレインに
コンタクトホールを形成し、アルミニウム配線・電極3
16、317を形成した。以上の工程によって、TFT
が完成された。
【0059】
【発明の効果】本発明によって、実質的に1回のドーピ
ングおよび1回のレーザーアニール、RTA等の活性化
工程によって、高抵抗不純物領域(HRD)を形成する
ことができた。この工程の短縮化は量産性を高め、TF
T製造ラインへの投資額を減額するうえで有効である。
また、本発明ではHRDの幅が極めて精度良く形成され
るので、歩留り、均一性の優れたTFTが得られる。
【0060】なお、本発明においてはより特性を向上さ
せるためには、より多くのドーピングやレーザーアニー
ル、RTAをおこなってもよく、必ずしもドーピングの
回数やレーザーアニール、RTAの回数を1回に限定す
るものではない。本発明のTFTは、半導体集積回路が
形成された基板上に3次元集積回路を形成する場合で
も、ガラスまたは有機樹脂等の上に形成される場合でも
同様に形成されることはいうまでもないが、いずれの場
合にも絶縁表面上に形成されることを特徴とする。特に
周辺回路を同一基板上に有するモノリシック型アクティ
ブマトリクス回路等の電気光学装置に対する本発明の効
果は著しい。
【0061】また、本発明において、PまたはN型の不
純物のイオン注入またはイオンドープに加えて、炭素、
酸素、窒素を同時に添加してもよい。かくすると、逆方
向リーク電流が低減し、また、耐圧も向上する。例えば
アクティブマトリクス回路の画素TFTとして用いる場
合に有効である。この場合には、図5のTFT3の陽極
酸化物層の厚さをTFT1、TFT2と同じ厚さとでき
る。
【図面の簡単な説明】
【図1】 実施例1によるTFTの作製方法を示す。
【図2】 実施例2によるTFTの作製方法を示す。
【図3】 実施例3によるTFTの作製方法を示す。
【図4】 本発明におけるオフセット、オーバーラップ
の関係について示す。
【図5】 実施例1および2によって得られたTFTの
集積回路の例を示す。
【図6】 従来法によるTFTの作製方法を示す。
【符号の説明】
101 絶縁基板 102 下地酸化膜(酸化珪素) 103 活性層(結晶珪素) 104 絶縁膜(酸化珪素) 104’ ゲイト絶縁膜 105 ゲイト電極(アルミニウム) 106 マスク膜(フォトレジスト) 107 陽極酸化物(多孔質酸化アルミニウ
ム) 108 陽極酸化物(バリヤ型酸化アルミニウ
ム) 109 ゲイト絶縁膜の端部 110、113 低抵抗不純物領域 111、112 高抵抗不純物領域(HRD) 114 層間絶縁膜(酸化珪素) 115、116 金属配線・電極(アルミニウム) 117 低抵抗不純物領域と高抵抗不純物領域
の境界
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 直明 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内 (72)発明者 須沢 秀臣 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内 (72)発明者 魚地 秀貴 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内 (72)発明者 竹村 保彦 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内 審査官 井口 猶二 (56)参考文献 特開 平5−226364(JP,A) 特開 平5−114724(JP,A) 特開 平5−175230(JP,A) 特開 平4−196328(JP,A) 特開 平5−55255(JP,A) 特開 平5−152326(JP,A) (58)調査した分野(Int.Cl.6,DB名) G02F 1/136 500 H01L 29/786

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板上に形成された薄膜トランジスタに
    おいて、 ゲイト電極と、 前記ゲイト電極の下に設けられたゲイト絶縁膜と、 前記ゲイト電極の下に、前記ゲイト絶縁膜を介して存在
    するチャネル形成領域と、 前記チャネル形成領域に隣接した1対の高抵抗不純物領
    域と、 前記高抵抗不純物領域の外側に設けられた1対の低抵抗
    不純物領域と を有し、 前記ゲイト電極の側面および上面には前記ゲイト電極を
    酸化して得られた酸化物層が形成され、 前記ゲイト絶縁膜の端部は前記酸化物層の外端より外側
    に存在し、 前記高抵抗不純物領域は前記ゲイト絶縁膜の下に設けら
    れていることを特徴とする半導体装置。
  2. 【請求項2】 基板上に形成された薄膜トランジスタに
    おいて、 ゲイト電極と、 前記ゲイト電極の下に設けられたゲイト絶縁膜と、 前記ゲイト電極の下に、前記ゲイト絶縁膜を介して存在
    するチャネル形成領域と、 前記チャネル形成領域に隣接した1対の高抵抗不純物領
    域と、 前記高抵抗不純物領域の外側に設けられた1対の低抵抗
    不純物領域とを有し、 前記ゲイト電極の側面および上面には前記ゲイト電極を
    酸化して得られた酸化物層が形成され、 前記ゲイト絶縁膜の端部は前記酸化物層の外端より外側
    に存在し、 前記高抵抗不純物領域は前記ゲイト絶縁膜の下に設けら
    れ、 前記低抵抗不純物領域はゲイト絶縁膜のない領域に設け
    られていることを特徴とすることを特徴とする半導体装
    置。
  3. 【請求項3】 基板上に形成された薄膜トランジスタに
    おいて、 ゲイト電極と、 前記ゲイト電極の下に設けられたゲイト絶縁膜と、 前記ゲイト電極の下に、前記ゲイト絶縁膜を介して存在
    するチャネル形成領域と、 前記チャネル形成領域に隣接した一対の高抵抗不純物領
    域と、 前記高抵抗不純物領域の外側に設けられた一対の低抵抗
    不純物領域とを有し、 前記ゲイト電極の側面および上面には前記ゲイト電極を
    酸化して得られた酸化物層が形成され、 前記ゲイト絶縁膜の端部は前記酸化物層の外端と一致
    し、 前記高抵抗不純物領域は、前記ゲイト絶縁膜の下とゲイ
    ト絶縁膜のない領域に設けられ、 前記低抵抗不純物領域はゲイト絶縁膜のない領域に設け
    られていることを特徴とする半導体装置。
  4. 【請求項4】 請求項1乃至3において、該低抵抗不純
    物領域は、実質的にシリサイドによって構成されている
    ことを特徴とする半導体装置。
  5. 【請求項5】 請求項4において、低抵抗不純物領域
    は、チタンまたはニッケルを含むことを特徴とする半導
    体装置。
  6. 【請求項6】 請求項1乃至5において、前記チャネル
    形成領域と前記高抵抗不純物領域との間にオフセット状
    態を有することを特徴とする半導体装置。
  7. 【請求項7】 請求項1乃至6において、前記ゲイト電
    極は金属材料によって形成されることを特徴とする半導
    体装置。
  8. 【請求項8】 請求項1乃至7において、前記ゲイト電
    極は陽極酸化可能な材料によって形成されることを特徴
    とする半導体装置。
  9. 【請求項9】 請求項8において、陽極酸化可能な材料
    は、アルミニウム、タンタル、チタン、珪素であること
    を特徴とする半導体装置。
  10. 【請求項10】 請求項1乃至9の半導体装置を用いた
    ことを特徴とする電気光学装置。
  11. 【請求項11】 基板上の薄膜トランジスタの作製方法
    において、 活性半導体の上にゲイト絶縁膜を形成する工程と、 前記ゲイト絶縁膜の上にゲイト電極を形成する工程と、前記ゲイト電極の側面に、該ゲイト電極を酸化して第1
    の陽極酸化物層を形成する工程と、 前記第1の陽極酸化物層よりも緻密な第2の陽極酸化物
    層を前記ゲイト電極の側面および上面に形成する工程
    と、 前記ゲイト電極および前記第1および第2の陽極酸化物
    層をマスクとして、ゲイト絶縁膜をエッチングし、前記
    活性半導体の一部表面を露呈させる工程と、 前記第1の陽極酸化物層を除去する工程と、 不純物をドープすることによって前記ゲイト絶縁膜の端
    部の近傍を境として、活性半導体の一部に、高抵抗不純
    物領域と低抵抗不純物領域を同時に形成する工程と、 を少なくとも有することを特徴とする半導体装置の作製
    方法。
  12. 【請求項12】 請求項11において、不純物をドープ
    することによって前記ゲイト絶縁膜の端部の近傍を境と
    して、活性半導体の一部に、高抵抗不純物領域と低抵抗
    不純物領域を同時に形成する工程は、 ゲイト電極およびゲイト絶縁膜をマスクとして、活性半
    導体の一部に選択的にN型もしくはP型の不純物元素を
    導入する工程であることを特徴とする半導体装置の作製
    方法。
  13. 【請求項13】 請求項12において、不純物をドープ
    することによって前記ゲイト絶縁膜の端部の近傍を境と
    して、活性半導体の一部に、高抵抗不純物領域と低抵抗
    不純物領域を同時に形成する工程は、 ゲイト電極およびゲイト絶縁膜をマスクとして、活性半
    導体の一部に選択的にN型もしくはP型の不純物元素を
    導入すると同時に、炭素、酸素、窒素を添加する工程で
    あることを特徴とする半導体装置の作製方法。
JP25308294A 1993-09-20 1994-09-19 半導体装置およびその作製方法 Expired - Fee Related JP2840812B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25308294A JP2840812B2 (ja) 1993-09-20 1994-09-19 半導体装置およびその作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP25656793 1993-09-20
JP5-256567 1993-09-20
JP25308294A JP2840812B2 (ja) 1993-09-20 1994-09-19 半導体装置およびその作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP8356830A Division JPH09181329A (ja) 1996-12-26 1996-12-26 半導体装置およびその作製方法

Publications (2)

Publication Number Publication Date
JPH07218932A JPH07218932A (ja) 1995-08-18
JP2840812B2 true JP2840812B2 (ja) 1998-12-24

Family

ID=26541032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25308294A Expired - Fee Related JP2840812B2 (ja) 1993-09-20 1994-09-19 半導体装置およびその作製方法

Country Status (1)

Country Link
JP (1) JP2840812B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW334581B (en) 1996-06-04 1998-06-21 Handotai Energy Kenkyusho Kk Semiconductor integrated circuit and fabrication method thereof
JPH10135475A (ja) 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
EP1020920B1 (en) 1999-01-11 2010-06-02 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a driver TFT and a pixel TFT on a common substrate
US6590229B1 (en) 1999-01-21 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
US6593592B1 (en) 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
US7122835B1 (en) 1999-04-07 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and a method of manufacturing the same
JP4907096B2 (ja) * 2004-04-23 2012-03-28 株式会社半導体エネルギー研究所 トランジスタの作製方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5423345B2 (ja) * 1974-02-02 1979-08-13
JPH0242419A (ja) * 1988-08-02 1990-02-13 Hitachi Ltd 半導体装置およびその製造方法
JPH0338755A (ja) * 1989-07-05 1991-02-19 Nec Corp ファイル転送システム
JPH03142418A (ja) * 1989-10-30 1991-06-18 Matsushita Electron Corp 画像表示装置およびその製造方法
JPH04121914A (ja) * 1990-09-11 1992-04-22 Nippon Light Metal Co Ltd 絶縁アルミニウム線材及びその製造方法
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JPH04305939A (ja) * 1991-04-02 1992-10-28 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH05175230A (ja) * 1991-12-20 1993-07-13 Toshiba Corp 薄膜トランジスタの製造方法
JPH05226364A (ja) * 1992-02-14 1993-09-03 Fujitsu Ltd Mis型電界効果トランジスタの製造方法
JP3367618B2 (ja) * 1993-03-30 2003-01-14 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
JP2789293B2 (ja) * 1993-07-14 1998-08-20 株式会社半導体エネルギー研究所 半導体装置作製方法
JP3212060B2 (ja) * 1993-09-20 2001-09-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2805590B2 (ja) * 1993-09-20 1998-09-30 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
JPH07218932A (ja) 1995-08-18

Similar Documents

Publication Publication Date Title
JP3212060B2 (ja) 半導体装置およびその作製方法
JP2759415B2 (ja) 半導体装置の作製方法
JP3030368B2 (ja) 半導体装置およびその作製方法
JPH07335906A (ja) 薄膜状半導体装置およびその作製方法
US7166503B2 (en) Method of manufacturing a TFT with laser irradiation
JP2805590B2 (ja) 半導体装置の作製方法
JP4675433B2 (ja) 半導体装置の作製方法
JP2840812B2 (ja) 半導体装置およびその作製方法
JP2001189462A (ja) 半導体装置の作製方法
JP3141979B2 (ja) 半導体装置およびその作製方法
JPH07135324A (ja) 薄膜状半導体集積回路
JPH1065181A (ja) 半導体装置およびその作製方法
JP4417327B2 (ja) 半導体装置の作製方法
JP2003023014A (ja) 半導体装置
JP3326015B2 (ja) 薄膜半導体装置
JP2002033328A (ja) 半導体装置
JP3393834B2 (ja) 半導体装置の作製方法
JP4073672B2 (ja) 薄膜トランジスタの作製方法
JP2002033329A (ja) 半導体装置の作製方法
JP3360057B2 (ja) 半導体装置
JP3600886B2 (ja) 絶縁ゲイト型トランジスタの作製方法
JPH11330490A (ja) 半導体装置およびその作製方法並びに電気光学装置
JP3600890B2 (ja) 絶縁ゲイト型トランジスタの作製方法
JPH09181329A (ja) 半導体装置およびその作製方法
JP2001156297A (ja) 電気光学装置及び薄膜トランジスタ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081023

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081023

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091023

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091023

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091023

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101023

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101023

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111023

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111023

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131023

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees