JP2759415B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JP2759415B2
JP2759415B2 JP5301176A JP30117693A JP2759415B2 JP 2759415 B2 JP2759415 B2 JP 2759415B2 JP 5301176 A JP5301176 A JP 5301176A JP 30117693 A JP30117693 A JP 30117693A JP 2759415 B2 JP2759415 B2 JP 2759415B2
Authority
JP
Japan
Prior art keywords
insulating film
region
gate electrode
active layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5301176A
Other languages
English (en)
Other versions
JPH07135318A (ja
Inventor
宏勇 張
直明 山口
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP5301176A priority Critical patent/JP2759415B2/ja
Priority to TW085209097U priority patent/TW299897U/zh
Priority to US08/334,335 priority patent/US5648277A/en
Priority to KR1019940028842A priority patent/KR100294088B1/ko
Priority to CN94119925A priority patent/CN1041973C/zh
Publication of JPH07135318A publication Critical patent/JPH07135318A/ja
Priority to US08/815,070 priority patent/US6218678B1/en
Application granted granted Critical
Publication of JP2759415B2 publication Critical patent/JP2759415B2/ja
Priority to KR1020000041824A priority patent/KR100378046B1/ko
Priority to US09/769,374 priority patent/US6617612B2/en
Priority to US09/779,826 priority patent/US6475839B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ガラス等の絶縁材料、
あるいは珪素ウェハー上に酸化珪素等の絶縁被膜を形成
した材料等の絶縁表面上に形成される絶縁ゲイト型トラ
ンジスタ(TFT)およびその作製方法に関する。本発
明は、特にガラス転移点(歪み温度、歪み点とも言う)
が750℃以下のガラス基板上に形成されるTFTに有
効である。本発明による半導体装置は、液晶ディスプレ
ー等のアクティブマトリクスやイメージセンサー等の駆
動回路、あるいは3次元集積回路に使用されるものであ
る。
【0002】
【従来の技術】従来より、アクティブマトリクス型の液
晶表示装置やイメージセンサー等の駆動の目的で、TF
T(薄膜トランジスタ)を形成することが広く知られて
いる。特に、最近は、高速動作の必要から、非晶質珪素
を活性層に用いた非晶質珪素TFTにかわって、より電
界移動度の高い結晶珪素TFTが開発されている。しか
しながら、より高度な特性と高い耐久性が必要とされる
ようになると、半導体集積回路技術で利用されるような
高抵抗領域(不純物の添加のないオフセットゲートを有
するドレインもしくは低不純物濃度ドレイン(LD
D))を有することが必要とされた。しかしながら、公
知の半導体集積回路技術とは異なって、TFTには解決
すべき問題が多くあった。特に、素子が絶縁表面上に形
成され、反応性イオン異方性エッチングが十分できない
ため、微細なパターンができないという大きな制約があ
った。
【0003】図3には、現在まで用いられているHRD
を作製する代表的なプロセスの断面図を示す。まず、基
板301上に下地膜302を形成し、活性層を結晶珪素
303によって形成する。そして、この活性層上に酸化
珪素等の材料によって絶縁被膜304を形成する。(図
3(A))
【0004】次に、ゲイト電極305が多結晶珪素(燐
等の不純物がンドーピングされている)やタンタル、チ
タン、アルミニウム等で形成される。さらに、このゲイ
ト電極をマスクとして、イオンドーピング等の手段によ
って不純物元素(リンやホウ素)を導入し、自己整合的
にドーピング量の少ない高抵抗領域(HRD)306、
307が活性層303に形成される。不純物が導入され
なかったゲイト電極の下の活性層領域はチャネル形成領
域となる。(図3(B))
【0005】そして、レーザーもしくはフラッシュラン
プ等の熱源によって、ドーピングされた不純物の活性化
がおこなわれる。次に、プラズマCVD、APCVD等
の手段によって酸化珪素等の絶縁膜308を形成(図3
(C))し、これを異方性エッチングすることによっ
て、ゲイト電極の側面に隣接して側壁309を形成す
る。(図3(D))そして、再び、イオンドーピング等
の手段によって不純物元素を導入し、ゲイト電極305
および側壁309をマスクとして自己整合的に十分な高
濃度の不純物領域(低抵抗不純物領域、ソース/ドレイ
ン領域)310、311が活性層303に形成される。
すなわち、2回の独立した不純物のドレインへの注入が
おこなわれ、それぞれの注入工程の間には、異方性エッ
チングの工程が存在する。(図3(E))
【0006】そして、レーザーもしくはフラッシュラン
プ等の熱源によって、ドーピングされた不純物の活性化
がおこなわれる。最後に、層間絶縁物312を形成し、
さらに、層間絶縁物を通して、ソース/ドレイン領域に
コンタクトホールを形成し、アルミニウム等の金属材料
によって、ソース/ドレインに接続する配線・電極31
3、314を形成する。(図3(F))
【0007】
【発明が解決しようとする課題】以上の方法は従来の半
導体集積回路におけるLDD作製プロセスをそのまま踏
襲したものであって、ガラス基板上のTFT作製プロセ
スにはそのまま適用することの困難な工程や、あるいは
生産性の面で好ましくない工程がある。
【0008】第1には不純物注入工程、およびレーザー
照射等による不純物の活性化が少なくとも2度必要な点
である。しかも、これらの工程の間には、例えば、異方
性エッチングのような工程が間に存在し、その度に基板
を真空チャンバーから取り出す必要があった。このため
生産性が低下した。特に、不純物の活性化については、
従来の半導体集積回路においては不純物元素の活性化は
熱アニールによっておこなわれていたため、不純物の活
性化は不純物導入が全て終了してから(すなわち、図3
(E)の工程が終了してから)まとめておこなわれた。
【0009】しかしながら、特にガラス基板上のTFT
においては、基板の温度制約から熱アニールをおこなう
ことは難しく、いきおい、レーザーアニール、フラッシ
ュランプアニール(RTAあるいはRTP)に頼らざる
をえない。しかしながら、これらの手法は被照射面が選
択的にアニールされるため、例えば、側壁309の下の
部分はアニールされない。したがって、不純物ドーピン
グの度にアニールが必要となる。
【0010】第2は側壁の形成の困難さである。絶縁膜
308の厚さは0.5〜2μmもある。通常、基板上に
設けられる下地膜302の厚さは1000〜3000Å
であるので、このエッチング工程において誤って、下地
膜をエッチングしてしまって、基板が露出することがよ
くあり、歩留りが低下した。TFTの作製に用いられる
基板は珪素半導体にとって有害な元素が多く含まれてい
るので、基板まで達するオーバーエッチは、極力避ける
ことが必要とされた。また、側壁の幅を均一に仕上げる
ことも難しいことであった。これは反応性イオンエッチ
ング(RIE)等のプラズマドライエッチングの際に、
半導体集積回路で用いられる珪素基板とは異なって、基
板表面が絶縁性であるためにプラズマの微妙な制御が困
難であったからである。
【0011】高抵抗ドレインは高抵抗であるので、その
幅を可能な限り狭くする必要があるが、上記のばらつき
によって量産化が困難であり、この工程において、自己
整合的(すなわち、フォリソグラフィー法を用いること
なく位置を決める)プロセスをいかに制御しやすくおこ
なうかが課題であった。
【0012】本発明は、上記のような問題を解決し、よ
りプロセスを簡略化して、高抵抗不純物領域を形成する
方法およびそのようにして形成された高抵抗領域(高抵
抗ドレイン、HRD)を有するTFTに関する。ここ
で、高抵抗ドレイン(HRD)とは、低不純物濃度にし
て高抵抗化したドレインに加えて、不純物濃度に関わら
ず、炭素、酸素、窒素等を添加して不純物の活性化を妨
げて、結果として高抵抗化したドレインのことも含む。
【0013】
【課題を解決するための手段】高抵抗領域を形成するう
えで、本発明ではゲイト電極の陽極酸化等の手段によっ
て形成された酸化物層を積極的に用いることを特徴とす
る。特に陽極酸化物はその厚さの制御が精密におこな
え、また、その厚さも1000Å以下の薄いものから5
000Å以上の厚いものまで幅広く、しかも均一に形成
できるという特徴を有しているため、従来の異方性エッ
チングによる側壁に代替する材料として好ましい。
【0014】特に、いわゆるバリヤ型の陽極酸化物はフ
ッ酸系のエッチャントでなければエッチングされないの
に対し、多孔質型の陽極酸化物は燐酸等のエッチャント
によって選択的にエッチングされる。このため、TFT
を構成する他の材料、例えば、珪素、酸化珪素には何ら
ダメージ(損傷)を与えることなく、処理することがで
きるのが特徴である。また、バリヤ型、多孔質型とも陽
極酸化物はドライエッチングでは極めてエッチングされ
にくい。特に、酸化珪素とのエッチングにおいては選択
比が十分に大きいことも特徴である。本発明は、以下の
ような作製工程によってTFT作製することを特徴と
し、この工程を採用することによって、より一層、確実
にHRDを構成し、また、量産性を向上させることがで
きる。
【0015】図1は本発明の基本的な工程を示してい
る。まず、基板101上に下地絶縁膜102を形成し、
さらに活性層103を結晶性半導体(本発明では単結
晶、多結晶、セミアモルファス等、結晶が少しでも混在
している半導体を結晶性半導体という)によって形成す
る。そして、これを覆って酸化珪素等の材料によって絶
縁膜104を形成し、さらに陽極酸化可能な材料によっ
て被膜を形成する。この被膜の材料としては、陽極酸化
の可能なアルミニウム、タンタル、チタン、珪素等が好
ましい。本発明では、これらの材料を単独で使用した単
層構造のゲイト電極を用いてもよいし、これらを2層以
上重ねた多層構造のゲイト電極としてもよい。例えば、
アルミニウム上に珪化チタンを重ねた2層構造や窒化チ
タン上にアルミニウムを重ねた2層構造である。各々の
層の厚さは必要とされる素子特性に応じて実施者が決定
すればよい。
【0016】さらにその被膜を覆って、陽極酸化におい
てマスクとなる膜を形成し、この両者を同時にパターニ
ング、エッチングして、ゲイト電極105とその上のマ
スク膜106を形成する。このマスク膜の材料としては
通常のフォトリソグラフィー工程で用いられるフォトレ
ジスト、あるいは感光性ポリイミド、もしくは通常のポ
リイミドでエッチングの可能なものを使用すればよい。
(図1(A))
【0017】次に、ゲイト電極105に電解溶液中で電
流を印加することによってゲイト電極の側面に多孔質の
陽極酸化物107を形成する。この陽極酸化工程は、3
〜20%のクエン酸もしくはショウ酸、燐酸、クロム
酸、硫酸等の酸性の水溶液を用いておこなう。この場合
には、5〜30V程度の低電圧で0.5μm以上の厚い
陽極酸化物を形成することができる。(図1(B))
【0018】そして、ドライエッチング法、ウェットエ
ッチング法等によって絶縁膜104をエッチングする。
このエッチング深さは任意であり、下に存在する活性層
が露出するまでエッチングをおこなっても、その途中で
とめてもよい。しかし、量産性・歩留り・均一性の観点
からは、活性層に至るまでエッチングすることが望まし
い。この際には陽極酸化物107およびゲイト電極10
5に覆われた領域の下側の絶縁膜(ゲイト絶縁膜)には
もとの厚さの絶縁膜が残される。なお、ゲイト電極がア
ルミニウム、タンタル、、チタンを主成分とし、一方、
絶縁膜104が酸化珪素を主成分とする場合において、
ドライエッチング法を用いる場合には、フッ素系(例え
ばNF3 、SF6 )のエッチングガスを用いて、ドライ
エッチングをおこなえば、酸化珪素である絶縁膜104
は素早くエッチングされるが、酸化アルミニウム、酸化
タンタル、酸化チタンのエッチングレートは十分に小さ
いので絶縁膜104を選択的にエッチングできる。
【0019】また、ウェットエッチングにおいては、1
/100フッ酸等のフッ酸系のエッチャントを用いれば
よい。この場合にも酸化珪素である絶縁膜104は素早
くエッチングされるが、酸化アルミニウム、酸化タンタ
ル、酸化チタンのエッチングレートは十分に小さいので
絶縁膜104を選択的にエッチングできる。(図1
(D))
【0020】その後、陽極酸化物107を除去する。エ
ッチャントとしては、燐酸系の溶液、例えば、燐酸、酢
酸、硝酸の混酸等が好ましい。しかし、例えばゲイト電
極がアルミニウムの場合には燐酸系のエッチャントを用
いると、同時にゲイト電極もエッチングされてしまう。
このような場合には、その前の工程(図1(C))でゲ
イト電極に3〜10%の酒石液、硼酸、硝酸が含まれた
エチレングルコール溶液中で、電流を印加することによ
って、ゲイト電極の側面および上面にバリヤ型の陽極酸
化物108を設けておくと良い。この陽極酸化工程にお
いては、得られる陽極酸化物の厚さはゲイト電極105
と対向の電極との間に印加される電圧の大きさによって
決定される。
【0021】注目すべきは、バリヤ型の陽極酸化が後の
工程であるにもかかわらず、多孔質の陽極酸化物の外側
にバリヤ型の陽極酸化物ができるのではなく、バリヤ型
の陽極酸化物108は多孔質陽極酸化物107とゲイト
電極105の間に形成されることである。上記の燐酸系
のエッチャントにおいては、多孔質陽極酸化物のエッチ
ングレートはバリヤ型陽極酸化物のエッチングレートの
10倍以上である。したがって、適当な厚さのバリヤ型
の陽極酸化物108は、燐酸系のエッチャントでは実質
的にエッチングされないので、内側のゲイト電極を守る
ことができる。もちろん、多孔質陽極酸化物のエッチン
グに用いるエッチャントでゲイト電極がエッチングされ
ないのであれば、このようなバリヤ型の陽極酸化物を設
けなくともよいことはいうまでもない。(図1(C)、
(E))
【0022】以上の工程によって、ゲイト電極の下側に
選択的に絶縁膜104の一部(以下、これをゲイト絶縁
膜と称することにする)が残存した構造を得ることがで
きる。そして、このゲイト絶縁膜104’は、もともと
多孔質陽極酸化物107の下側に存在していたので、ゲ
イト電極105、バリヤ型陽極酸化物108の下側のみ
ならず、バリヤ型陽極酸化物108からyの距離だけ離
れた位置にまで存在し、その幅yは自己整合的(フォト
リソグラフィー工程によることなく)に決定されること
が特徴である。換言すれば、活性層103におけるゲイ
ト電極下のチャネル形成領域の外側にはゲイト絶縁膜1
04’の存在する領域と、存在しない領域とが自己整合
的に形成されるのである。
【0023】この構造で加速したN型もしくはP型の不
純物のイオンを活性層に注入する。当然のことながら、
ゲイト電極105(およびその周囲の陽極酸化物10
8)の下の活性層には実質的に注入されない。本発明で
は、不純物イオンの加速条件を少なくとも2つ用いる。
例えば、高い加速エネルギーを得たイオン(高速イオ
ン)と低い加速エネルギーを得たイオン(低速イオン)
というような2種類の加速条件を設定する。そして、最
初に低速イオンを注入すると、これは、活性層のうちゲ
イト絶縁膜104’で覆われた領域111、112には
到達できず、主として、ゲイト絶縁膜で覆われていない
領域110、113に注入される。次に、高速イオンを
注入する。この時のエネルギーは、ゲイト絶縁膜10
4’を通過する程度のものとする。この場合には、ゲイ
ト絶縁膜を通過して、領域111、112にもイオンが
注入される。一方、領域110、113では多くのイオ
ンは通過してしまい、結局、この場合には主として領域
111、112に注入される。(図1(E)、(F))
【0024】そして、低速イオンのドーズ量を、高速イ
オンのドーズ量よりも大きくすれば、領域110、11
3は低抵抗領域、領域111、112は高抵抗領域とな
る。ドーズ量は、ドーピング時間やイオン発生量によっ
て制御すればよい。以上のドーピング工程においては、
不純物元素のイオン源はそのままで、加速電圧のみを変
えればよい。そして、この場合も上記の例のように、最
初に低速イオンで、後で高速イオンというようにしても
よいし、その逆でもよい。
【0025】さらに、図4(A)に示すように加速電圧
は段階的に変化させてもよいし、同図(B)のように連
続的に変化させてもよい。しかし、いずれの方法でも、
本発明では、基板をドーピング装置にセットしたら、一
度も外部に取り出すことなく全てのドーピング工程が終
了するという意味で、1回のドーピング工程によって高
抵抗領域が形成されることを特徴としている。
【0026】
【作用】このように、本発明では高抵抗不純物領域の幅
を陽極酸化物107の厚さyによって自己整合的に制御
することに特徴がある。そして、さらにゲイト絶縁膜1
04’の端部109と高抵抗領域(HRD)112の端
部117を概略一致させることができる。図3に示した
従来の方法ではこのような役割を果たす側壁の幅の制御
は極めて困難であったが、本発明においては、陽極酸化
物107の幅は、陽極酸化電流(電荷量)によって決定
されるため、極めて微妙な制御が可能である。
【0027】さらに、上記の工程からも明らかなよう
に、不純物ドーピングの工程が実質的に1回であって
も、低抵抗領域、高抵抗領域を形成でき、さらに、その
後の活性化の工程も当然、1回の処理で済む。このよう
に本発明では、ドーピング、活性化の工程を減らすこと
により量産性を高めることができる。従来から、HRD
は抵抗が大きいため、電極とオーム接触させることが難
しいこと、および、この抵抗のためドレイン電圧の低下
をきたすことが問題となっていた。しかし、他方、HR
Dの存在により、ホットキャリヤの発生を抑止でき、高
い信頼性を得ることができるというメリットも併せ持っ
ていた。本発明はこの矛盾する課題を一挙に解決し、自
己整合的に形成される0.1〜1μm幅のHRDと、ソ
ース/ドレイン電極に対してオーム接触を得ることがで
きる。
【0028】また、本発明においては図1の陽極酸化物
108の厚さを適切に利用することによって、ゲイト電
極の端部と不純物領域の位置関係を任意に変更でき、い
わゆるオフセット構造を得ることもできる。一般にオフ
セット状態では、逆方向リーク電流が低下し、オン/オ
フ比が向上するという特徴を有し、例えば、アクティブ
マトリクス液晶ディスプレーの画素の制御に用いられる
TFT(画素TFT)のように、リーク電流の少ないこ
とが必要とされる用途に適している。しかしながら、H
RDの端部で発生したホットキャリヤが陽極酸化物にト
ラップされることによって、劣化するという欠点も合わ
せ持つ。
【0029】
【実施例】
〔実施例1〕 図1に本実施例を示す。まず、基板(コ
ーニング7059、300mm×400mmもしくは1
00mm×100mm)101上に下地酸化膜102と
して厚さ1000〜3000Åの酸化珪素膜を形成し
た。この酸化膜の形成方法としては、酸素雰囲気中での
スパッタ法を使用した。しかし、より量産性を高めるに
は、TEOSをプラズマCVD法で分解・堆積した膜を
用いてもよい。
【0030】その後、プラズマCVD法やLPCVD法
によって非晶質珪素膜を300〜5000Å、好ましく
は500〜1000Å堆積し、これを、550〜600
℃の還元雰囲気に4〜24時間放置して、結晶化せしめ
た。この工程は、レーザー照射によっておこなってもよ
い。そして、このようにして結晶化させた珪素膜をパタ
ーニングして島状領域103を形成した。さらに、この
上にスパッタ法によって厚さ700〜1500Åの酸化
珪素膜104を形成した。
【0031】その後、厚さ1000Å〜3μmのアルミ
ニウム(1wt%のSi、もしくは0.1〜0.3wt
%のSc(スカンジウム)を含む)膜を電子ビーム蒸着
法もしくはスパッタ法によって形成した。そして、フォ
トレジスト(例えば、東京応化製、OFPR800/3
0cp)をスピンコート法によって形成した。フォトレ
ジストの形成前に、陽極酸化法によって厚さ100〜1
000Åの酸化アルミニウム膜を表面に形成しておく
と、フォトレジストとの密着性が良く、また、フォトレ
ジストからの電流のリークを抑制することにより、後の
陽極酸化工程において、多孔質陽極酸化物を側面のみに
形成するうえで有効であった。その後、フォトレジスト
とアルミニウム膜をパターニングして、アルミニウム膜
と一緒にエッチングし、ゲイト電極105マスク膜10
6とした。(図1(A))
【0032】さらにこれに電解液中で電流を通じて陽極
酸化し、厚さ3000〜6000Å、例えば、厚さ50
00Åの陽極酸化物107を形成した。陽極酸化は、3
〜20%のクエン酸もしくはショウ酸、燐酸、クロム
酸、硫酸等の酸性水溶液を用いておこない、5〜30V
の一定電流をゲイト電極に印加すればよい。本実施例で
はシュウ酸溶液(30℃)中で電圧を8Vとし、20〜
40分、陽極酸化した。陽極酸化物の厚さは陽極酸化時
間によって制御した。陽極酸化電圧は、レジスト塗布前
の陽極酸化電圧よりも低いことが好ましかった。(図1
(B))
【0033】次に、マスクを除去し、再び電解溶液中に
おいて、ゲイト電極に電流を印加した。今回は、3〜1
0%の酒石液、硼酸、硝酸が含まれたエチレングルコー
ル溶液を用いた。溶液の温度は10℃前後の室温より低
い方が良好な酸化膜が得られた。このため、ゲイト電極
の上面および側面にバリヤ型の陽極酸化物108が形成
された。陽極酸化物108の厚さは印加電圧に比例し、
印加電圧が150Vで2000Åの陽極酸化物が形成さ
れた。陽極酸化物108の厚さは必要とされるオフセッ
ト幅によって決定したが、3000Å以上の厚さの陽極
酸化物を得るには250V以上の高電圧が必要であり、
TFTの特性に悪影響を及ぼすので3000Å以下の厚
さとすることが好ましい。本実施例では80〜150V
まで上昇させ、必要とする陽極酸化膜108の厚さによ
って電圧を選択した。(図1(C))
【0034】その後、ドライエッチング法によって酸化
珪素膜104をエッチングした。このエッチングにおい
ては、等方性エッチングのプラズマモードでも、あるい
は異方性エッチングの反応性イオンエッチングモードで
もよい。ただし、珪素と酸化珪素の選択比を十分に大き
くすることによって、活性層を深くエッチングしないよ
うにすることが重要である。例えば、エッチングガスと
してCF4 を使用すれば陽極酸化物はエッチングされ
ず、酸化珪素膜104のみがエッチングされる。また、
多孔質陽極酸化物107の下の酸化珪素膜104’はエ
ッチングされずに残った。(図1(D))
【0035】その後、燐酸、酢酸、硝酸の混酸を用いて
陽極酸化物107をエッチングした。このエッチングで
は陽極酸化物107のみがエッチングされ、エッチング
レートは約600Å/分であった。その下のゲイト絶縁
膜104’はそのまま残存した。そして、イオンドーピ
ング法によって、TFTの活性層103に、ゲイト電極
部(すなわちゲイト電極とその周囲の陽極酸化膜)およ
びゲイト絶縁膜をマスクとして自己整合的に不純物を注
入し、低抵抗不純物領域(ソース/ドレイン領域)11
0、113、高抵抗不純物領域111、112を形成し
た。ドーピングガスとしてはフォスフィン(PH3 )を
用いたため、N型の不純物領域となった。P型の不純物
領域を形成するにはジボラン(B2 6 )をドーピング
ガスとして用いればよい。まず、加速エネルギーを1〜
30keV、例えば、5kVでドーピングした。ドーズ
量は5×1014〜5×1015cm-2、例えば、1×10
15cm-2とした。この結果、主として、ゲイト絶縁膜1
04’で覆われていない領域110、113に不純物が
ドーピングされ、低抵抗領域となった。(図1(E))
【0036】その後、基板をドーピング装置にセットし
たまま、加速エネルギーを65〜110keV、例え
ば、90kVに上昇させた。ドーズ量は5×1012〜5
×1013cm-2、例えば、1×1013cm-2とした。こ
の結果、主として、ゲイト絶縁膜104’で覆われた領
域111、112に不純物がドーピングされ、高抵抗領
域となった。(図1(F))その後、KrFエキシマー
レーザー(波長248nm、パルス幅20nsec)を
照射して、活性層中に導入された不純物イオンの活性化
をおこなった。このようにして、高抵抗領域111、1
12を得ることができた。
【0037】〔実施例2〕 図2に本実施例を示す。ま
ず、絶縁表面を有する基板(例えばNHテクノグラス社
製NA35ガラス)201上に実施例1の図1(A)、
(B)の工程を用いて、下地酸化膜202、島状性珪素
半導体領域(例えば結晶性珪素半導体)203、酸化珪
素膜204、アルミニウム膜(厚さ200nm〜1μ
m)のゲイト電極205とゲイト電極の側面に多孔質の
陽極酸化物(厚さ3000Å〜1μm、例えば5000
Å)206を形成した。(図2(A))そして、実施例
1と同様にバリヤ型の厚さ1000〜2500Åの陽極
酸化物207を形成した。さらに、多孔質陽極酸化物2
06をマスクとして、酸化珪素膜204をエッチング
し、ゲイト絶縁膜204’を形成した。図2(B))
【0038】その後、バリヤ型陽極酸化膜207をマス
クとして、多孔質陽極酸化膜206をエッチング除去し
た。その後、ゲイト電極部(205、207)およびゲ
イト絶縁膜204’をマスクとしてイオンドーピング法
によって窒素イオンを注入した。ドーピングガスは窒素
ガス(N2 )を用いた。ドーズ量は1×1014〜3×1
16cm-2、例えば、2×1015cm-2、加速電圧は6
5〜110kV、例えば、80kVとした。このドーピ
ングにおいては、窒素イオンが高速であるため、ゲイト
絶縁膜204’で覆われていない領域208、211で
は、イオンが通過してしまい、ほとんどドーピングされ
ず(SIMS(二次イオン質量分析)法によると1×1
19cm-2以下であった。)一方、ゲイト絶縁膜で覆わ
れている領域209、210には5×1019〜2×10
21cm-3(深さによって異なる)の濃度の窒素が導入さ
れた。(図2(C))
【0039】次に、ドーピングチャンバーの雰囲気をフ
ォスフィン(PH3 )に変更し、燐イオンの注入をおこ
なった。まず、加速エネルギーを65〜110keV、
例えば、90kVとした。ドーズ量は5×1012〜5×
1013cm-2、例えば、1×1013cm-2とした。この
結果、主として、ゲイト絶縁膜204’で覆われた領域
208、211に不純物がドーピングされ、高抵抗領域
となった。(図2(D))その後、基板をドーピング装
置にセットしたまま、加速エネルギーを1〜30ke
V、例えば、5kVでドーピングに低下させた。ドーズ
量は5×1014〜5×1015cm-2、例えば、1×10
15cm-2とした。この結果、主として、ゲイト絶縁膜2
04’で覆われていない領域208、211に不純物が
ドーピングされ、低抵抗領域となった。(図2(E))
【0040】その後、KrFエキシマーレーザー(波長
248nm、パルス幅20nsec)を照射して、活性
層中に導入された不純物イオンの活性化をおこなった。
レーザーとしては、XeClエキシマーレーザー(波長
308nm、パルス幅50nsec)を用いてもよかっ
た。なおエキシマーレーザー以外に、他のレーザーを用
いてもよいことはいうまでもない。パルスレーザーに関
しては、Nd:YAGレーザー(Qスイッチパルス発振
が望ましい)のごとき赤外光レーザーやその第2高調波
のごとき可視光レーザーが使用できるが、金属膜の上面
からレーザー照射をおこなう場合には金属膜に反射され
ないような波長のレーザーを選択する必要がある。もっ
とも、金属膜が極めて薄い場合にはほとんど問題がな
い。また、レーザー光は、基板側から照射してもよい。
この場合には下に存在する珪素半導体膜を透過するレー
ザー光を選択する必要がある。
【0041】また、レーザーの代わりに、可視光線もし
くは近赤外光の照射によるランプアニールによるもので
もよい。ランプアニールを行う場合には、被照射面表面
が600〜1000℃程度になるように、600℃の場
合は数分間、1000℃の場合は数10秒間のランプ照
射を行うようにする。近赤外線(例えば1.2 μmの赤外
線)によるアニールは、近赤外線が珪素半導体に選択的
に吸収され、ガラス基板をそれ程加熱せず、しかも一回
の照射時間を短くすることで、ガラス基板に対する加熱
を抑えることができ、極めて有用である。
【0042】最後に、図2(F)に示すように、全面に
層間絶縁物212として、CVD法によって酸化珪素膜
を厚さ2000Å〜1μm、例えば、3000Å形成
し、TFTのソース/ドレインにコンタクトホールを形
成し、アルミニウム配線・電極213、214を200
0Å〜1μm、例えば5000Åの厚さに形成した。こ
のアルミニウム電極213、214と低抵抗領域20
8、211の間にバリヤメタルとして、例えば窒化チタ
ンを形成するとより一層、信頼性を向上させることがで
きる。
【0043】本実施例では、結果的に高抵抗領域20
9、210に選択的に窒素をドーピングすることができ
た。これは酸素、炭素、あるいはこれらの混合でもよ
い。このようにすることによってTFTのリーク電流を
抑制することができ、これは特に、本実施例のTFTを
アクティブマトリクス等の高い電荷保持特性が要求され
る用途には最適である。本実施例におけるドーピングプ
ロセスの様子を図4(C)に示す。このように最初に窒
素ドープをおこなったのの、図4(D)のように後で窒
素ドープをおこなってもよい。いずれにしても、本実施
例では、燐ドープも窒素ドープも基板をドーピング装置
にセットしたまま連続的におこなえることが特徴であ
る。
【0044】
【発明の効果】本発明によって、実質的に1回のドーピ
ングおよび1回のレーザーアニール、RTA等の活性化
工程によって、高抵抗領域(HRD)を形成することが
できた。すなわち、従来のように2種類の同導電型領域
を独立な工程によって形成する必要はなくなった。この
工程の短縮化は量産性を高め、TFT製造ラインへの投
資額を減額するうえで有効である。また、本発明ではH
RDの幅が極めて精度良く形成されるので、歩留り、均
一性の優れたTFTが得られる。
【0045】本発明のTFTは、半導体集積回路が形成
された基板上に3次元集積回路を形成する場合でも、ガ
ラスまたは有機樹脂等の上に形成される場合でも同様に
形成されることはいうまでもないが、いずれの場合にも
絶縁表面上に形成されることを特徴とする。特に周辺回
路を同一基板上に有するモノリシック型アクティブマト
リクス回路等の電気光学装置に対する本発明の効果は著
しい。
【図面の簡単な説明】
【図1】 実施例1によるTFTの作製方法を示す。
【図2】 実施例2によるTFTの作製方法を示す。
【図3】 従来法によるTFTの作製方法を示す。
【図4】 本発明におけるドーピング工程の様子を示
す。
【符号の説明】
101 絶縁基板 102 下地酸化膜(酸化珪素) 103 活性層(結晶珪素) 104 絶縁膜(酸化珪素) 104’ ゲイト絶縁膜 105 ゲイト電極(アルミニウム) 106 マスク膜(フォトレジスト) 107 陽極酸化物(多孔質酸化アルミニウ
ム) 108 陽極酸化物(バリヤ型酸化アルミニウ
ム) 109 ゲイト絶縁膜の端部 110、113 低抵抗不純物領域 111、112 高抵抗不純物領域(HRD)
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 29/786 H01L 21/336

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁表面上に活性層を形成する第1の工
    程と、 前記活性層上に絶縁膜を形成する第2の工程と、 前記絶縁膜上にゲイト電極を形成する第3の工程と、 前記ゲイト電極に電解溶液中で電圧を印加することによ
    って、主として前記ゲイト電極の側面に第1の陽極酸化
    物層を形成する第4の工程と、 前記第1の陽極酸化物層をマスクとして前記絶縁膜をエ
    ッチングし、除去する、もしくは薄くすることによって
    ゲイト絶縁膜を形成し、前記活性層のうちその一部が露
    出した、もしくは薄い絶縁膜で覆われた第1の領域を形
    成する第5の工程と、 前記第1の陽極酸化物層を除去し、前記活性層に前記ゲ
    イト絶縁膜のみに覆われた第2の領域を形成する第6の
    工程と、 前記ゲイト電極および前記ゲイト絶縁膜をマスクとして
    前記活性層にN型もしくはP型の不純物イオンを低い加
    速電圧で導入し、前記第1の領域に低抵抗領域を形成す
    る第7の工程と、 前記ゲイト電極をマスクとして前記活性層にN型もしく
    はP型の不純物イオンを高い加速電圧で導入し、前記第
    2の領域に高抵抗領域を形成する第8の工程とを有する
    ことを特徴とする半導体装置の作製方法。
  2. 【請求項2】 絶縁表面上に活性層を形成する第1の工
    程と、 前記活性層上に絶縁膜を形成する第2の工程と、 前記絶縁膜上にゲイト電極を形成する第3の工程と、 前記ゲイト電極に電解溶液中で電圧を印することによ
    って、主として前記ゲイト電極の側面に第1の陽極酸化
    物層を形成する第4の工程と、 前記第1の陽極酸化物層をマスクとして、前記絶縁膜を
    エッチングし、除去する、もしくは薄くすることによっ
    てゲイト絶縁膜を形成し、前記活性層のうちその一部が
    露出した、もしくは薄い絶縁膜で覆われた第1の領域を
    形成する第5の工程と、 前記第1の陽極酸化物層を除去し、前記活性層に前記ゲ
    イト絶縁膜のみに覆われた第2の領域を形成する第6の
    工程と、 前記ゲイト電極をマスクとして前記活性層にN型もしく
    はP型の不純物イオンを高い加速電圧で導入し、前記第
    2の領域に高抵抗領域を形成する第7の工程と、 前記ゲイト電極および前記ゲイト絶縁膜をマスクとして
    前記活性層にN型もしくはP型の不純物イオンを低い加
    速電圧で導入し、前記第1の領域に低抵抗領域を形成す
    る第8の工程とを有することを特徴とする半導体装置の
    作製方法。
  3. 【請求項3】 請求項1又は請求項2において、高い加
    速電圧の不純物元素のドーズ量は低い加速電圧の不純物
    元素のドーズ量よりも小さいことを特徴とする半導体装
    置の作製方法。
  4. 【請求項4】 請求項1又は請求項2において、第8の
    工程後、レーザーもしくは同等な強光を前記低抵抗領域
    および前記高抵抗領域に照射することによって不純物の
    活性化をおこなうことを特徴とする半導体装置の作製方
    法。
  5. 【請求項5】 請求項1又は請求項2において、第6の
    工程と第7の工程の間もしくは、第8の工程の後に、窒
    素、酸素、炭素のいずれかから選ばれた少なくとも1種
    類のイオンを、前記第2の領域に導入する工程を有する
    ことを特徴とする半導体装置の作製方法。
  6. 【請求項6】 請求項1又は請求項2において、前記低
    抵抗領域と前記高抵抗領域とは同じ導電型であることを
    特徴とする半導体装置の作製方法。
JP5301176A 1993-11-05 1993-11-05 半導体装置の作製方法 Expired - Fee Related JP2759415B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP5301176A JP2759415B2 (ja) 1993-11-05 1993-11-05 半導体装置の作製方法
TW085209097U TW299897U (en) 1993-11-05 1994-10-29 A semiconductor integrated circuit
US08/334,335 US5648277A (en) 1993-11-05 1994-11-02 Method of manufacturing a semiconductor device
KR1019940028842A KR100294088B1 (ko) 1993-11-05 1994-11-04 반도체집적회로
CN94119925A CN1041973C (zh) 1993-11-05 1994-11-05 半导体器件
US08/815,070 US6218678B1 (en) 1993-11-05 1997-03-11 Semiconductor device
KR1020000041824A KR100378046B1 (ko) 1993-11-05 2000-07-21 반도체장치 제작방법
US09/769,374 US6617612B2 (en) 1993-11-05 2001-01-26 Semiconductor device and a semiconductor integrated circuit
US09/779,826 US6475839B2 (en) 1993-11-05 2001-02-09 Manufacturing of TFT device by backside laser irradiation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5301176A JP2759415B2 (ja) 1993-11-05 1993-11-05 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP10353897A Division JP3600886B2 (ja) 1997-04-21 1997-04-21 絶縁ゲイト型トランジスタの作製方法

Publications (2)

Publication Number Publication Date
JPH07135318A JPH07135318A (ja) 1995-05-23
JP2759415B2 true JP2759415B2 (ja) 1998-05-28

Family

ID=17893706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5301176A Expired - Fee Related JP2759415B2 (ja) 1993-11-05 1993-11-05 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP2759415B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313481B1 (en) 1998-08-06 2001-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
US6396147B1 (en) 1998-05-16 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal-oxide conductors
US6475839B2 (en) 1993-11-05 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing of TFT device by backside laser irradiation

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3634086B2 (ja) 1996-08-13 2005-03-30 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置の作製方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6590230B1 (en) 1996-10-15 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6118148A (en) 1996-11-04 2000-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3725266B2 (ja) 1996-11-07 2005-12-07 株式会社半導体エネルギー研究所 配線形成方法
TW386238B (en) 1997-01-20 2000-04-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3856889B2 (ja) 1997-02-06 2006-12-13 株式会社半導体エネルギー研究所 反射型表示装置および電子デバイス
US6423585B1 (en) 1997-03-11 2002-07-23 Semiconductor Energy Laboratory Co., Ltd. Heating treatment device, heating treatment method and fabrication method of semiconductor device
US6133075A (en) 1997-04-25 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
US6452211B1 (en) 1997-06-10 2002-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP4036923B2 (ja) 1997-07-17 2008-01-23 株式会社半導体エネルギー研究所 表示装置およびその駆動回路
JP3939399B2 (ja) * 1997-07-22 2007-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1145076A (ja) 1997-07-24 1999-02-16 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置
JP3844566B2 (ja) 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6717179B1 (en) 1997-08-19 2004-04-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
US6667494B1 (en) 1997-08-19 2003-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
JP2000031488A (ja) 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4601731B2 (ja) 1997-08-26 2010-12-22 株式会社半導体エネルギー研究所 半導体装置、半導体装置を有する電子機器及び半導体装置の作製方法
JP3980178B2 (ja) 1997-08-29 2007-09-26 株式会社半導体エネルギー研究所 不揮発性メモリおよび半導体装置
US6197624B1 (en) * 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
JPH11143379A (ja) 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法
JP3943245B2 (ja) 1997-09-20 2007-07-11 株式会社半導体エネルギー研究所 半導体装置
JPH11167373A (ja) 1997-10-01 1999-06-22 Semiconductor Energy Lab Co Ltd 半導体表示装置およびその駆動方法
TW408351B (en) 1997-10-17 2000-10-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4068219B2 (ja) 1997-10-21 2008-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6199533B1 (en) 1999-02-01 2001-03-13 Cummins Engine Company, Inc. Pilot valve controlled three-way fuel injection control valve assembly
US7166500B2 (en) 1997-10-21 2007-01-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JPH11160734A (ja) 1997-11-28 1999-06-18 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
US6369410B1 (en) 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US6678023B1 (en) 1997-12-17 2004-01-13 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal projector
JP3779052B2 (ja) * 1997-12-17 2006-05-24 株式会社半導体エネルギー研究所 液晶プロジェクタ
JP4376979B2 (ja) 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11214700A (ja) 1998-01-23 1999-08-06 Semiconductor Energy Lab Co Ltd 半導体表示装置
US6617648B1 (en) 1998-02-25 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Projection TV
JP3980156B2 (ja) 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JPH11338439A (ja) 1998-03-27 1999-12-10 Semiconductor Energy Lab Co Ltd 半導体表示装置の駆動回路および半導体表示装置
US6268842B1 (en) 1998-04-13 2001-07-31 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor circuit and semiconductor display device using the same
JP3844613B2 (ja) 1998-04-28 2006-11-15 株式会社半導体エネルギー研究所 薄膜トランジスタ回路およびそれを用いた表示装置
JP3941901B2 (ja) 1998-04-28 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000003875A (ja) 1998-06-12 2000-01-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4223094B2 (ja) 1998-06-12 2009-02-12 株式会社半導体エネルギー研究所 電気光学表示装置
JP2000002872A (ja) 1998-06-16 2000-01-07 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
US6555422B1 (en) 1998-07-07 2003-04-29 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
TW522354B (en) 1998-08-31 2003-03-01 Semiconductor Energy Lab Display device and method of driving the same
EP0997868B1 (en) 1998-10-30 2012-03-14 Semiconductor Energy Laboratory Co., Ltd. Field sequential liquid crystal display device and driving method thereof, and head mounted display
US6489952B1 (en) 1998-11-17 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Active matrix type semiconductor display device
JP2000174282A (ja) 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6420988B1 (en) 1998-12-03 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Digital analog converter and electronic device using the same
US6545359B1 (en) 1998-12-18 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof
EP1020839A3 (en) 1999-01-08 2002-11-27 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and driving circuit therefor
TW468269B (en) 1999-01-28 2001-12-11 Semiconductor Energy Lab Serial-to-parallel conversion circuit, and semiconductor display device employing the same
JP4637315B2 (ja) 1999-02-24 2011-02-23 株式会社半導体エネルギー研究所 表示装置
US7193594B1 (en) 1999-03-18 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US7145536B1 (en) 1999-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6952194B1 (en) 1999-03-31 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6861670B1 (en) 1999-04-01 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multi-layer wiring
JP2001051661A (ja) 1999-08-16 2001-02-23 Semiconductor Energy Lab Co Ltd D/a変換回路および半導体装置
US6831299B2 (en) 2000-11-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100390522B1 (ko) * 2000-12-01 2003-07-07 피티플러스(주) 결정질 실리콘 활성층을 포함하는 박막트랜지스터 제조 방법
JP3622705B2 (ja) * 2001-06-21 2005-02-23 松下電器産業株式会社 表示装置用半導体装置の製造方法
TWI351566B (en) 2003-01-15 2011-11-01 Semiconductor Energy Lab Liquid crystal display device
JP2005217368A (ja) * 2004-02-02 2005-08-11 Toshiba Matsushita Display Technology Co Ltd 薄膜トランジスタおよびその製造方法
US9929044B2 (en) * 2014-01-30 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH039529A (ja) * 1989-06-07 1991-01-17 Matsushita Electron Corp Mosトランジスタの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475839B2 (en) 1993-11-05 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing of TFT device by backside laser irradiation
US6617612B2 (en) 1993-11-05 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a semiconductor integrated circuit
US6396147B1 (en) 1998-05-16 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal-oxide conductors
US6313481B1 (en) 1998-08-06 2001-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
US6576504B2 (en) 1998-08-06 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a liquid crystal display device having an improved storage capacitance

Also Published As

Publication number Publication date
JPH07135318A (ja) 1995-05-23

Similar Documents

Publication Publication Date Title
JP2759415B2 (ja) 半導体装置の作製方法
JP3212060B2 (ja) 半導体装置およびその作製方法
JP3030368B2 (ja) 半導体装置およびその作製方法
KR100378046B1 (ko) 반도체장치 제작방법
JPH07335906A (ja) 薄膜状半導体装置およびその作製方法
JP3325992B2 (ja) 半導体装置の作製方法
JPH08250743A (ja) 半導体装置の作製方法
JP4675433B2 (ja) 半導体装置の作製方法
JP2805590B2 (ja) 半導体装置の作製方法
JP2840812B2 (ja) 半導体装置およびその作製方法
JP3141979B2 (ja) 半導体装置およびその作製方法
JPH1065181A (ja) 半導体装置およびその作製方法
JP4073672B2 (ja) 薄膜トランジスタの作製方法
JP4417327B2 (ja) 半導体装置の作製方法
JP3600890B2 (ja) 絶縁ゲイト型トランジスタの作製方法
JP3600886B2 (ja) 絶縁ゲイト型トランジスタの作製方法
JP2003023014A (ja) 半導体装置
JP3140304B2 (ja) 半導体装置およびその作製方法
JP2002033328A (ja) 半導体装置
JP3393834B2 (ja) 半導体装置の作製方法
JP2002033329A (ja) 半導体装置の作製方法
JPH11330490A (ja) 半導体装置およびその作製方法並びに電気光学装置
JP3360057B2 (ja) 半導体装置
JPH09289318A (ja) 薄膜トランジスタ及びその製造方法
JP2004064056A (ja) 半導体集積回路の作製方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080320

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090320

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100320

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees