JPH08250743A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JPH08250743A
JPH08250743A JP7074403A JP7440395A JPH08250743A JP H08250743 A JPH08250743 A JP H08250743A JP 7074403 A JP7074403 A JP 7074403A JP 7440395 A JP7440395 A JP 7440395A JP H08250743 A JPH08250743 A JP H08250743A
Authority
JP
Japan
Prior art keywords
electrode
wiring
aluminum
forming
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7074403A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Toshimitsu Konuma
利光 小沼
Yasuhiko Takemura
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP7074403A priority Critical patent/JPH08250743A/ja
Priority to KR1019960005919A priority patent/KR100267144B1/ko
Priority to US08/612,191 priority patent/US5880038A/en
Publication of JPH08250743A publication Critical patent/JPH08250743A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/3167—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 アルミニウムを用いた電極や配線の周囲に陽
極酸化工程において酸化物膜を形成する構成において、
この電極や配線に対するコンタクトホールの形成を容易
にする。 【構成】 アルミニウムを主成分とする電極１０５の上
部にレジストマスク１０６を配置する。そして、電解溶
液中において陽極酸化を行うことにより、マスク１０６
が配置された以外の領域に陽極酸化膜１０７を形成す
る。この部分は、陽極酸化膜が形成されていないので、
後にコンタクトホールを形成することが容易となる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本明細書で開示する発明は、アル
ミニウムまたはアルミニウムを主成分とする電極や配線
に対して配線用のコンタクトを形成する技術に関する。
【０００２】
【従来の技術】図２に示すような作製工程で作製される
薄膜トランジスタが知られている。図２に示される薄膜
トランジスタは、ガラス基板上に形成されるもので、Ｏ
ＦＦ電流の小さい特性を有する。ＯＦＦ電流の小さいと
いうことは、アクティブマトリクス型の液晶表示装置や
その他薄膜集積回路に利用する場合に非常に重要な要素
である。
【０００３】図２に示す薄膜トランジスタは、チャネル
形成領域とソース／ドレイン領域との間にオフセットゲ
イト領域という電気的な緩衝領域を形成することによ
り、ＯＦＦ電流特性を改善するものである。図２に示す
ような構成は、例えば特開平４─３６０５８０号公報に
記載されている。
【０００４】以下に図２に示す薄膜トランジスタの作製
工程を簡単に示す。まず、ガラス基板２０１を用意し、
その表面にスパッタ法やプラズマＣＶＤ法によって、酸
化珪素膜２０２を成膜する。この酸化珪素膜は、ガラス
基板中から不純物等が拡散しないようにするための下地
膜である。そして非晶質珪素膜をプラズマＣＶＤ法や減
圧熱ＣＶＤ法で成膜する。さらに必要に応じて、加熱処
理やレーザー光の照射を行い、非晶質珪素膜を結晶化さ
せる。なお、特性の低さを許容するならば、非晶質珪素
膜のままでよい。
【０００５】次に非晶質珪素膜をパターニングすること
により、薄膜トランジスタの活性層２０３を形成する。
活性層２０３を形成したら、ゲイト絶縁膜として機能す
る酸化珪素膜２０４をプラズマＣＶＤ法やスパッタ法に
よって成膜する。そして、アルミニウムの膜を成膜し、
さらにパターニングを施すことにより、ゲイト電極２０
５を形成する。（図２（Ａ））
【０００６】次に電解溶液中において、ゲイト電極２０
５を陽極とした陽極酸化を行い、ゲイト電極２０５の周
囲に陽極酸化膜２０６を形成する。図２に示す薄膜トラ
ンジスタの構成においては、この陽極酸化膜２０６を形
成する技術が重要なポイントとなる。（図２（Ｂ））
【０００７】そして、図２（Ｃ）に示すようにソース／
ドレイン領域を形成するための不純物イオン（ここでは
Ｐ（リン）イオンとする）をイオン注入法またはプラズ
マドーピング法で注入する。この工程において、ゲイト
電極２０５とその周囲の陽極酸化膜２０６とがマスクと
なり、その下には不純物イオンが注入されない。また、
２０７と２１０の領域には、不純物イオンが注入され
る。この結果、２０７をソース領域、２１０をドレイン
領域とすることができる。そして、不純物イオンの注入
されない領域２０８をオフセットゲイト領域とすること
ができる。そして、２０９の領域をチャネル形成領域と
することができる。
【０００８】この図２（Ｃ）に示す不純物イオンの注入
工程は、自己整合的に行うことができるので、マスク合
わせ等の煩雑な工程が必要とされず、極めて生産性に優
れ、また素子毎の特性のバラツキ等のないものを得るこ
とができる。
【０００９】図２（Ｃ）に示すイオン注入工程の後、層
間絶縁膜として酸化珪素膜２１１を成膜する。そして、
コンタクトホールの形成を行い、ソース電極２１２、ド
レイン電極２１３を形成する。また同時にゲイト電極２
０５からの引き出し電極２１４を形成する。なお、図面
では、ソース／ドレイン電極２１２、２１３とゲイト電
極２０５からの引き出し電極２１４とが同一の垂直断面
内に形成されているかの如く記載されているが、実際に
は、ゲイト電極２０５からの引き出し電極２１４は、図
面の手前側または向こう側に存在している。
【００１０】図２にその作製工程を示す薄膜トランジス
タは、その特性やオフセットゲイト領域の作製方法にお
いて優れたものである。また、大面積のアクティブマト
リクス型の液晶表示装置やその他大規模な集積回路を考
えた場合、ゲイト電極にアルミニウムを用いるというこ
とは、配線抵抗を低減させる意味で非常に有用である。
特に電圧制御である絶縁ゲイト型の電界効果型トランジ
スタの場合には、このことが非常に重要なこととなる。
また、図２に示す構成は、ゲイト電極やゲイト配線が、
緻密で耐圧の高い陽極酸化膜で覆われるので、層間絶縁
膜上に形成される各種配線とのリークや相互作用の問題
を大きく改善することができる。
【００１１】このように図２に示す薄膜トランジスタ
は、非常に有用なものであるが、図２（Ｄ）に示す工程
において極めて困難な状況に直面する。図２（Ｄ）に示
す工程においては、ソース／ドレイン電極２１２、２１
３のためのコンタクトホールの形成と、ゲイト電極２０
５の引き出し電極２１４のコンタクトホールの形成とを
行わなければならない。
【００１２】ソース／ドレイン電極２１２、２１３のた
めのコンタクトホールの形成は、除去しなければならな
い膜が、酸化珪素膜２１１と酸化珪素膜２０４であるか
ら、フッ酸系のエッチャント、例えばバッファーフッ酸
（ＢＨＦ）を用いたウエットエッチングによって行われ
る。バッファフッ酸は、珪素に対するエッチングレート
が酸化珪素に対するエッチングレートに比較して著しく
小さいので、活性層２０３までエッチングが進行した状
態でエッチングを終了することができる。即ち、活性層
２０３をエッチングストッパーとして利用することがで
きる。
【００１３】しかし、引き出し用の電極２１４のための
コンタクトホールの形成には、酸化珪素膜２１１と、陽
極酸化によって形成されたアルミニウムの酸化物層（Ａ
ｌ2Ｏ3 を主成分とする）２０６とをエッチングしなけ
ればならない。このエッチングをバッファフッ酸を用い
て行った場合、アルミニウムの酸化物層２０６のエッチ
ングが終了した段階でエッチングを終了することは困難
であることが判明している。これは、フッ酸系のエッチ
ャントによるアルミニウムの酸化物層のエッチングが均
等に進行するものでなく、脆く崩れるようにして進行す
ることに原因がある。これは、アルミニウムの酸化物層
２０６のエッチングが終了した後、アルミニウムのエッ
チングが進行するというプロセスではなく、アルミニウ
ムの酸化物層２０６のエッチングが進行中において、浸
透したエッチャントによってアルミニウムのゲイト電極
２０５においても同時にエッチングが進行してしまうか
らである。またこのことは、フッ酸系のエッチャントを
利用する場合に共通した問題であることが判明してい
る。
【００１４】フッ酸系のエッチャントによる酸化物層２
０６のエッチングの状態を図３に示す。まず図３（Ａ）
に示されるように、フッ酸系のエッチャント（例えばバ
ッファフッ酸）によって、酸化珪素膜２１１がエッンチ
ングされていく。そして次にアルミニウムの酸化物層２
０６がエッチングされる。この際、酸化物層２０６のエ
ッチングが進行していく段階で同時にアルミニウムでな
るゲイト電極２０５のエッチングも進行してしまう。
【００１５】ここで、酸化物層２０６の厚さは２０００
Å程度であり、ゲイト電極２０５の厚さは４０００〜７
０００Å程度である。また、アルミニウムのエッチング
速度とアルミニウムの酸化物層とのエッチング速度は、
一般に後者の方が数十％大きい。さらに酸化物層２０６
は均一にきれいにエッチングされるわけではなく、ボロ
ボロと崩れるように除去されていく。従って、酸化物層
２０６が完全にエッチングされた状況では、３０２で示
されるようなオーバーエッチングが進行してしまう。そ
してその結果、のオーバーエッチングされた部分の上部
に残存する酸化物層２０６と酸化珪素膜２１１とが陥没
したりしてしまう。これは丁度リフトオフ法によるエッ
チング工程と同様な現象として理解することができる。
そして、このようなことは、薄膜トランジスタの動作不
良の原因となる。
【００１６】〔発明に至る過程〕上記のような問題を解
決する方法として、本発明者らは、酸化珪素膜２１１が
除去された状態で、エッチャントをクロム混酸に変更
し、アルミニウムの酸化物層２０６をエッチングする技
術を開発した。フッ酸系のエッチャント、特にバッファ
ーフッ酸による酸化珪素膜２１１に対するエッチングの
状態は、再現性が高く、また定量的に評価することが可
能であるので、アルミニウムの酸化物層２０６が露呈し
た段階でエッチャントを変更することは、比較的容易に
行うことができる。
【００１７】クロム混酸は、リン酸と酢酸と硝酸とを含
む溶液にクロム酸を添加した溶液である。このクロム混
酸は、アルミニウムをほとんどエッチングしないので、
アルミニウムの酸化物層のみを選択的にエッチングする
ことができる。即ち、アルミニウムでなるゲイト電極２
０５をエッチングストッパーとして利用することが可能
となる。
【００１８】しかしながら、ここで新たな問題が発生す
る。クロム混酸は、エッチングに使用することによって
生じる組成変化が大きく、所定のエッチング効果が工程
を繰り返す毎に変化してしまうという問題がある。これ
は、生産される素子の不良や特性のバラツキの原因とな
るもので好ましいものではない。
【００１９】また、クロム混酸を用いてアルミニウムの
酸化物層２０６を取り除いた場合、露呈したアルミニウ
ムでなるゲイト電極２０５の表面に不動態膜が形成され
てしまう。この不動態膜が形成されるからこそアルミニ
ウムを主成分とするゲイト電極のエッチングが進行しな
いのであるが、この不動態膜は高抵抗を有しているの
で、引き出し電極（図２の２１４）とゲイト電極２０５
との電気的なコンタクトを阻害してしまう。
【００２０】この問題を解決するためには、不動態膜を
フッ酸系のエッチャントによって取り除くことが必要と
される。しかしそれでは、図３（Ｂ）に示すのと同様な
状態でゲイト電極に対するフッ酸系のエッチャントによ
るエッチングダメージが進行してしまう。また、不動態
膜は極薄く微妙なエッチング工程になるので、工程の再
現性が採れず、生産性の点で大きな問題となる。
【００２１】またドライエッチングによるアルミニウム
の酸化物層に対するエッチングも考えられるが、再現性
よく、アルミニウムの酸化物層を選択的にドライエッチ
ングする方法がないのが現状である。
【００２２】
【発明が解決しようとする課題】以上述べたように、ア
ルミニウムでなるゲイト電極の周囲に陽極酸化により酸
化物層を形成し、このアルミニウムの酸化物層をマスク
として、イオン注入工程において自己整合的にオフセッ
トゲイト領域を形成する技術は、優れた面がある反面、
そのアルミニウムの酸化物層をエッチングしてコンタク
トホールを形成する工程における困難性というその作製
工程における問題がある。
【００２３】本明細書で開示する発明では、この問題を
解決することを課題とする。また、本明細書で開示する
発明では、その周囲にアルミニウムの酸化物層が形成さ
れたアルミニウムの電極または配線に対してコンタクト
用の電極や配線を容易にしかも高い再現性でもって形成
できる技術を提供することを課題とする。
【００２４】
【課題を解決するための手段】本明細書で開示する発明
の一つは、アルミニウムまたはアルミニウムを主成分と
する配線または電極を形成する工程と、前記配線または
電極の一部にマスク設ける工程と、前記配線または電極
を陽極として電解溶液中で陽極酸化を行うことにより、
前記配線または電極の表面の前記マスクが設けられた以
外の領域に陽極酸化膜を形成する工程と、を有すること
を特徴とする。
【００２５】上記構成において、アルミニウムを主成分
とするというのは、アルミニウム中に各種元素を含有さ
せた場合のものをいう。例えば、半導体素子の作製工程
中に加えられる加熱処理工程等において、アルミニウム
の以上成長が発生しないように、アルミニウム中に珪素
やスカンジウム等の希土類元素を0.1 〜１％程度含有さ
せる技術があり、このような場合は、アルミニウムを主
成分とする材料が利用されることとなる。
【００２６】上記構成を採用した場合の具体的な例を図
１に示す。図１に示されるのは、ガラス基板上に形成さ
れる薄膜トランジスタの作製工程であるが、まず（Ａ）
に示す工程において、スカンジウムを含有したアルミニ
ウムでゲイト電極１０５が形成され、（Ｂ）で示す工程
でレジストマスク１０６が形成され、さらに（Ｃ）に示
す工程において電解溶液中での陽極酸化によって一部を
除いた領域に陽極酸化膜１０７が形成される工程が示さ
れている。
【００２７】他の発明の構成は、アルミニウムまたはア
ルミニウムを主成分とする配線または電極を形成する工
程と、前記配線または電極の一部にマスク設ける工程
と、前記配線または電極を陽極として電解溶液中で陽極
酸化を行うことにより、前記配線または電極の表面の前
記マスクが設けられた以外の領域に陽極酸化膜を形成す
る工程と、前記配線または電極を覆って酸化珪素膜を形
成する工程と、前記酸化珪素膜をフッ酸系のエッチャン
トを用いてエッチングし前記電極または配線に対するコ
ンタクトホール形成する工程と、を有することを特徴と
する。
【００２８】上記構成において、フッ酸系のエッチャン
トとしては、フッ酸、バッファーフッ酸（ＢＨＦ）、フ
ッ酸やバッファーフッ酸に酢酸を加えたの、これらフッ
酸系のエッチャントに界面活性剤を加えたものを挙げる
ことができる。バッファーフッ酸としては、フッ化アン
モニウム１０の割合にフッ酸１の割合で混合したものを
挙げることができる。これらフッ酸系のエッチャント
は、珪素に対するエッチングレートに比較して、酸化珪
素やアルミニウムに対するエッチングレートが著しく大
きいので、酸化珪素やアルミニウムでなる材料（または
これら材料を主成分とする材料）を選択的に取り除いた
り、これら材料にコンタクトホールを形成したりする場
合に有用なエッチャントである。
【００２９】他の発明の構成は、半導体上に絶縁膜を形
成する工程と、前記絶縁膜上にアルミニウムまたはアル
ミニウムを主成分とする配線または電極を形成する工程
と、前記配線または電極の一部にマスクを設ける工程
と、前記配線または電極を陽極として電解溶液中で陽極
酸化を行うことにより、前記配線または電極の表面の前
記マスクが設けられた以外の領域に陽極酸化膜を形成す
る工程と、前記マスクを除去する工程と、前記配線また
は電極を覆って絶縁膜を形成する工程と、前記半導体に
対するコンタクトホールと前記配線または電極に対する
コンタクトホールの形成を同時に行う工程と、を有する
ことを特徴とする。
【００３０】上記構成の具体的な例を図１に示す。図１
においては（Ａ）で示す工程において、薄膜トランジス
タの活性層を構成する半導体（珪素半導体）１０３上に
酸化珪素膜である絶縁膜（ゲイト絶縁膜）１０４が形成
される。ここで、活性層というのは、ソース／ドレイン
領域やチャネル形成領域、さらにはライトドープ領域や
オフセットゲイト領域が形成される部分をいう。
【００３１】また（Ａ）に示す工程においては、絶縁膜
１０４上にアルミニウムを主成分とするゲイト電極１０
５が形成される。そして（Ｂ）に示す工程において、ゲ
イト電極１０５上にレジストマスク１０６が形成され
る。そして（Ｃ）に示す工程において、レジストマスク
１０６が形成された以外の領域に陽極酸化膜１０７が形
成される。
【００３２】そしてレジストマスク１０６が除去された
後、層間絶縁膜として酸化珪素膜１１２が形成され、ソ
ース領域１０８へのコンタクトホール１１３とドレイン
領域へのコンタクトホール１１４とゲイト電極１０５へ
のコンタクトホール１１５がフッ酸系のエッチャントに
より同時に形成される。
【００３３】他の発明の構成は、アルミニウムまたはア
ルミニウムを主成分とする配線または電極を形成する工
程と、前記配線または電極を陽極として電解溶液中で陽
極酸化を行うことにより、前記配線または電極の表面の
所定の領域を除いた領域に陽極酸化膜を形成する工程
と、前記配線または電極の所定の領域に対してのコンタ
クト電極を形成する工程と、を有することを特徴とす
る。
【００３４】
【作用】アルミニウムまたはアルミニウムを主成分とす
る配線や電極の周囲表面に陽極酸化工程により、陽極酸
化膜を形成する場合において、その一部にマスクを形成
しておき選択的に陽極酸化が行われないようにすること
によって、当該配線や電極に対するコンタクトホールの
形成を容易にすることができる。そして、アルミニウム
またはアルミニウムを主成分とする配線や電極の周囲表
面に陽極酸化膜を形成した構成を有する半導体装置の生
産性や歩留りを大きく改善することができる。
【００３５】
【実施例】
〔実施例１〕本実施例は、アルミニウムを主成分とする
ゲイト電極を有する薄膜トランジスタにおいて、ゲイト
電極の一部に陽極酸化膜を形成せずに、この部分をゲイ
ト電極へのコンタクト部として利用することを特徴とす
る。
【００３６】図１に本実施例の作製工程を示す。本実施
例では、ガラス基板１０１としてコーニング７０５９ガ
ラス基板またはコーニング１７３７ガラス基板を用い
る。まずガラス基板１０１上に下地膜として酸化珪素膜
２０２を３０００Åの厚さに成膜する。次に非晶質珪素
膜をプラズマＣＶＤ法または減圧熱ＣＶＤ法により、５
００Åの厚さに成膜する。ここでは、レーザー光の照射
を行うことにより、非晶質珪素膜を結晶化させ、結晶性
珪素膜とする。そして、パターニングを施すことによ
り、活性層１０３を得る。
【００３７】活性層１０３を得たら、ゲイト絶縁膜とし
て機能する酸化珪素膜１０４をプラズマＣＶＤ法により
１０００Åの厚さに成膜する。さらにスカンジウムを0.
1 ｗｔ％含有したアルミニウム膜をスパッタ法または電
子ビーム蒸着法によって６０００Åの厚さに成膜する。
そしてパターニングを施すことにより、アルミニウムを
主成分とするゲイト電極１０５を形成する。（図１
（Ａ））
【００３８】次にゲイト電極の上部にレジストマスク１
０６を形成する。このレジストマスクが形成された領域
が、後の工程においてゲイト電極１０５へのコンタクト
ホールが形成される領域となる。（図１（Ｂ））
【００３９】レジストマスク１０６を形成したら、電解
溶液中において陽極酸化を行うことにより、アルミニウ
ムを主成分とする材料の酸化物層１０７を形成する。こ
の酸化物層１０７の厚さは２０００Åとする。この工程
における電解溶液としては、アンモニアで中性にｐＨ調
整したエチレングリコール溶液を用いる。
【００４０】この陽極酸化工程において、ゲイト電極１
０５のレジストマスク１０６に接している領域は、電解
溶液に接しないので、酸化が進行せず、酸化物層が形成
されない。
【００４１】陽極酸化工程の終了後、レジストマスク１
０６は除去する。そして、ソース／ドレイン領域を形成
するための不純物イオンの注入を行う。ここでは、Ｎチ
ャネル型の薄膜トランジスタを形成するためにプラズマ
ドーピング法を用いて、Ｐ（リン）イオンの注入を行
う。（図１（Ｃ））
【００４２】上記Ｐイオンの注入を行うことで、ソース
領域１０８、ドレイン領域１１１が形成される。また同
時にチャネル形成領域１１０とオフセットゲイト領域１
０９が形成される。
【００４３】次に層間絶縁膜として酸化珪素膜１１２を
７０００Åの厚さにＴＥＯＳガスを用いたプラズマＣＶ
Ｄ法で成膜する。そしてソース／ドレイン領域へのコン
タクトホールの形成と、ゲイト電極へのコンタクトホー
ルの形成と行う。この工程は、バッファフッ酸に酢酸を
加えたエッチャントを用いたウエットエッチングによっ
て行う。この工程において、酸化珪素膜１１２のエッチ
ングが終了した段階で、コンタクトホール１１３と１１
４の部分では、酸化珪素膜１０４のエッチングが始ま
り、コンタクトホール１１５の部分では、アルミニウム
を主成分とするゲイト電極１０５のエッチングが始ま
る。
【００４４】実測によれば、バッファフ酸によるアルミ
ニウムのエッチング速度は、酸化珪素膜のエッチング速
度の約半分である。また、酸化珪素膜１０４の厚さは１
０００Å程度であり、ゲイト電極１０５の厚さは一般に
４０００Å以上ある。従って、上記工程において、酸化
珪素膜１０４がエッチングされて、コンタクトホール１
１３と１１４とが形成された状態において、ゲイト電極
１０５の上部が一部のみがエッチングされた状態とな
る。従って、このゲイト電極に対するエッチングは、図
３（Ｂ）に示すような状態とはならない。
【００４５】また、このエッチング工程は、酸化珪素に
対するエッチングレートを基にして、活性層が現れた段
階で終了するようにする。このようにして、ソース／ド
レイン領域へのコンタクトホールの形成と、ゲイト電極
へのコンタクトホールの形成とを同時に行う。（図１
（Ｄ））
【００４６】１１５で示されるコンタクトホールの形成
は、多少位置合わせがずれても薄膜トランジスタの動作
にとっては、特に問題がない。従って、作製工程におけ
る誤差をある程度許容することができる。これは、ゲイ
ト電極１０５には、ほとんど電流が流れないので、ゲイ
ト電極とその引き出し電極との接触面積が多少小さくな
っても大きな問題とならないからである。
【００４７】次にチタン膜とアルミニウム膜との積層膜
を成膜し、パターニングを行うことにより、ソース電極
またはソース配線１１６、ドレイン電極またはドレイン
配線１１７、ゲイト配線１１８（引き出し電極）を形成
する。
【００４８】最後に３５０℃の水素雰囲気中において、
１時間の加熱処理を施し、図１（Ｅ）に示すような薄膜
トランジスタを完成させる。
【００４９】〔実施例２〕本実施例は、ライトドープ領
域とオフセットゲイト領域とを備えたＯＦＦ電流特性の
極めて優れた薄膜トランジスタに関する。図３に本実施
例の作製工程を示す。まず、ガラス基板４０１上に下地
膜として酸化珪素膜４０２を３０００Åの厚さに成膜す
る。次に非晶質珪素膜をプラズマＣＶＤ法または減圧熱
ＣＶＤ法で５００Åの厚さに成膜する。そして適当な方
法で非晶質珪素膜を結晶化させ、結晶性珪素膜とする。
この結晶性珪素膜をパターニングすることによって、薄
膜トランジシスタの活性層４０３を形成する。
【００５０】さらにゲイト絶縁膜となる酸化珪素膜４０
４を１０００Åの厚さにプラズマＣＶＤ法で成膜する。
そしてスカンジウムを0.1 〜0.3 ｗｔ％含むアルミニウ
ムを主成分とする膜を電子ビーム蒸着法またはスパッタ
法によって成膜する。そして３〜１０％の酒石酸または
ほう酸または硝酸が含まれたエチレングルコール溶液中
において陽極酸化を行い、先のアルミニウム膜を主成分
とする膜の表面に極薄いバリア型の陽極酸化膜４０６を
形成する。この陽極酸化は、電圧をアルミニウムを主成
分とする膜に加えることによって行われる。このバリア
型の陽極酸化膜は緻密な構造を有している。
【００５１】次にフォトレジストで構成されるマスク４
０７を形成し、露呈したアルミニウムを主成分とする膜
をエッチングすることによって、図４（Ａ）に示す状態
を得る。図４（Ａ）に示す状態において、４０５がアル
ミニウムを主成分とする膜をパターニングすることによ
って得られる後にゲイト電極部を構成する部分である。
そして、４０６が極薄いバリア型の陽極酸化膜である。
そして、４０７がフォトレジストで構成されるマスクで
ある。
【００５２】図４（Ａ）に示す状態を得たら、今度は３
〜２０％のクエン酸または硝酸またはリン酸またはクロ
ム酸または硫酸でなる酸性水溶液中において、再び陽極
酸化を行う。この工程においては、４０５で示される部
分に加える電圧を１０〜３０Ｖとする。この工程で形成
される陽極酸化膜は、多孔質状を有している。この工程
においては、アルミニウムを主成分とする膜４０５の上
面にバリア型の陽極酸化膜４０６とレジストマスク４０
７が形成されているので、電解溶液に触れることがな
く、陽極酸化が進行しない。従って、図４（Ｂ）に示す
ように４０８で示される部分が陽極酸化され、酸化アル
ミニウムとなる。
【００５３】次にレジストマスク４０７を取り除き、ソ
ース／ドレイン領域を形成するための不純物イオンを注
入する。ここでは、Ｎチャル型の薄膜トランジスタを構
成するためにＰ（リン）イオンの注入を行う。Ｐイオン
の注入は、プラズマドーピング法を用いて行う。ドーズ
量は５×１０14〜５×１０15ｃｍ-2とする。この工程に
おいて、４０９と４１０で示される領域がＮ型化され、
ソース／ドレイン領域となる。（図４（Ｃ））
【００５４】次に燐酸系のエッチャントを用いて多孔質
状の酸化物層４０８をエッチングする。この燐酸系のエ
ッチャントの例としては、燐酸と酢酸と硝酸との混酸を
用いる例を挙げることができる。燐酸系のエッチャント
を用いた場合、多孔質状の酸化物層を選択的にエッチン
グ除去することができる。
【００５５】そして、図４（Ｄ）に示すようにアルミニ
ウムを主成分とするゲイト電極４１１を形成する。そし
て後にゲイト電極へのコンタクトが形成される部分にレ
ジストマスク４１２を形成する。
【００５６】次に再び電解溶液中において、陽極酸化を
行う。今度は、最初の緻密な酸化物層４０６を形成した
時と同じ電解溶液を用い、ゲイト電極４１１に１５０Ｖ
〜２００Ｖの電圧を加えることによって、陽極酸化を行
う。こうして４１３で示される陽極酸化膜が形成され
る。この陽極酸化膜の厚さは２０００Å程度とする。こ
の工程で形成される陽極酸化膜４１３は、バイア型の緻
密な構造を有し、４０６で示される極薄い酸化物層と同
様な性質を有している。
【００５７】さらにこの図４（Ｄ）に示す状態におい
て、再びＰイオンの注入を行う。この時のドーズ量は、
図４（Ｃ）に示す状態における場合に比較して、１桁〜
２桁低いドーズ量で行う。この工程の結果、４１４と４
１７で示される領域をライトドープ領域とすることがで
きる。
【００５８】また、陽極酸化工程で形成された酸化物層
４１２がマスクとなることによって、オフセットゲイト
領域４１５が形成される。また、４１６の領域がチャネ
ル形成領域として形成される。
【００５９】こうして、ソース領域４０９、ドレイン領
域４１０、ライトドープ領域４１４と４１７、チャネル
形成領域４１６、オフセットゲイト領域４１５を備えた
構成を得ることができる。（図４（Ｄ））
【００６０】次に図５（Ａ）に示すように、層間絶縁膜
として、酸化珪素膜４１８をＴＥＯＳガスを用いたプラ
ズマＣＶＤ法で６０００Åの厚さに成膜する。そして、
ソース領域４０９及びドレイン領域４１０へのコンタク
トホールとゲイト電極４１１へのコンタクトホールを形
成する。この際、エッチャントとしてフッ酸系のエッチ
ャントを用いてコンタクトホールの形成を行う。ここで
は、酢酸を含有させたバッファフッ酸をエッチャントと
して、コンタクトホールの形成を行う。
【００６１】この各コンタクトホールの形成に際しての
エッチングにおいて、まず酸化珪素膜４１８のエッチン
グが行われる。酸化珪素膜の厚さは、全ての部分におい
て概略同じであるから、アルミニウムを主成分とするゲ
イト電極が露呈した段階で、ソース／ドレイン領域上の
ゲイト絶縁膜４０４が露呈することとなる。なお、ゲイ
ト電極４１１の表面には、極薄いバリア型の陽極酸化膜
（理論換算で１００〜１５０Å程度の膜厚を有する）が
形成されているが、この程度の厚さの陽極酸化膜であれ
ば、そのエッチングは特に問題とならない。
【００６２】そして、引き続いてソース／ドレイン領域
上の酸化珪素膜４０４がエッチングされていくのと同時
にゲイト電極４１１のエッチングが進行する。ここで、
酸化珪素膜４０４の厚さは１０００Å程度（一般に最大
でも１５００Å程度）であり、また層間絶縁膜である酸
化珪素膜４１８の厚さは６０００Å（一般に最低でも４
０００Å程度）であり、しかもフッ酸系のエッチャント
に対するエッチングレートは、酸化珪素膜の方が大き
い。従って、ソース領域４０９とドレイン領域４１０と
が露呈した状態でエッチングを終了させれば、アルミニ
ウムを主成分とするゲイト電極４１１のエッチングによ
るダメージは大きなものとならない。換言すれば、この
ような場合、ゲイト電極の一部がエッチングされるだけ
で、素子の動作不良につながるような不良要因は発生し
ない。
【００６３】そして最後に３５０℃の水素雰囲気中にお
いて、１時間の加熱処理を行うことにより、図５（Ｂ）
に示す薄膜トランジスタを完成させる。
【００６４】
【発明の効果】アルミニウムでなる配線または電極、ま
たはアルミニウムを主成分とする配線または電極の周囲
に陽極酸化工程において陽極酸化膜を形成する際に、選
択的にその一部に陽極酸化物を形成しないことで、後の
工程において、前記配線または電極に対するコンタクト
の形成を容易にすることができる。
【００６５】即ち、エッチング除去が容易でない酸化ア
ルミニウミまたは酸化アルミニウムを主成分とする膜
（陽極酸化膜）を除去することなく、コンタクトホール
を形成することができ、素子や半導体集積回路の作製工
程をより容易な安定したものとすることができる。そし
て薄膜半導体デバイスや半導体集積回路の生産歩留りを
高めることができる。
【図面の簡単な説明】
【図１】 実施例における薄膜トランジスタの作製工程
を示す図。
【図２】 従来における薄膜トランジスタの作製工程を
示す図。
【図３】 従来におけるゲイト電極へのコンタクトホー
ルの形成の状態を示す図。
【図４】 実施例における薄膜トランジスタの作製工程
を示す図。
【図５】 実施例における薄膜トランジスタの作製工程
を示す図。
【符号の説明】
１０１、２０１、４０１ ガラス基板 １０２、２０２、４０２ 下地膜（酸化珪素膜） １０３、２０３、４０３ 活性層 １０４、２０４、４０４ ゲイト絶縁膜 １０５、２０５、４１１ アルミニウムを主成分と
するゲイト電極 １０６、４０７ レジストマスク １０７、２０６、 陽極酸化膜（酸化アルミ
ウム膜） １０８、２０７、４０９ ソース領域 １０９、２０８、４１５ オフセットゲイト領域 １１０、２０９、４１６ チャネル形成領域 １１１、２１０、４１０ ドレイン領域 １１２、２１１ 層間絶縁膜（酸化珪素
膜） １１３ ソース領域へのコンタク
トホール １１４ ドレイン領域へのコンタ
クトホール １１５、３０１ ゲイト電極へのコンタク
トホール １１６、２１２ ソース電極 １１７、２１３ ドレイン電極 １１８、２１４ ゲイト電極へのコンタク
ト電極 ４０６、４１３ バリア型の陽極酸化膜 ４０８ 多孔質状の陽極酸化膜 ４１４、４１７ ライトドープ領域

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】アルミニウムまたはアルミニウムを主成分
    とする配線または電極を形成する工程と、 前記配線または電極の一部にマスク設ける工程と、 前記配線または電極を陽極として電解溶液中で陽極酸化
    を行うことにより、前記配線または電極の表面の前記マ
    スクが設けられた以外の領域に陽極酸化膜を形成する工
    程と、 を有することを特徴とする半導体装置の作製方法。
  2. 【請求項２】アルミニウムまたはアルミニウムを主成分
    とする配線または電極を形成する工程と、 前記配線または電極の一部にマスク設ける工程と、 前記配線または電極を陽極として電解溶液中で陽極酸化
    を行うことにより、前記配線または電極の表面の前記マ
    スクが設けられた以外の領域に陽極酸化膜を形成する工
    程と、 前記配線または電極を覆って酸化珪素膜を形成する工程
    と、 前記酸化珪素膜をフッ酸系のエッチャントを用いてエッ
    チングし前記電極または配線に対するコンタクトホール
    形成する工程と、 を有することを特徴とする半導体装置の作製方法。
  3. 【請求項３】半導体上に絶縁膜を形成する工程と、 前記絶縁膜上にアルミニウムまたはアルミニウムを主成
    分とする配線または電極を形成する工程と、 前記配線または電極の一部にマスクを設ける工程と、 前記配線または電極を陽極として電解溶液中で陽極酸化
    を行うことにより、前記配線または電極の表面の前記マ
    スクが設けられた以外の領域に陽極酸化膜を形成する工
    程と、 前記マスクを除去する工程と、 前記配線または電極を覆って絶縁膜を形成する工程と、 前記半導体に対するコンタクトホールと前記配線または
    電極に対するコンタクトホールの形成を同時に行う工程
    と、 を有することを特徴とする半導体装置の作製方法。
  4. 【請求項４】アルミニウムまたはアルミニウムを主成分
    とする配線または電極を形成する工程と、 前記配線または電極を陽極として電解溶液中で陽極酸化
    を行うことにより、前記配線または電極の表面の所定の
    領域を除いた領域に陽極酸化膜を形成する工程と、 前記配線または電極の所定の領域に対してのコンタクト
    電極を形成する工程と、 を有することを特徴とする半導体装置の作製方法。
JP7074403A 1995-03-07 1995-03-07 半導体装置の作製方法 Pending JPH08250743A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7074403A JPH08250743A (ja) 1995-03-07 1995-03-07 半導体装置の作製方法
KR1019960005919A KR100267144B1 (ko) 1995-03-07 1996-03-07 반도체 장치의 제조방법
US08/612,191 US5880038A (en) 1995-03-07 1996-03-07 Method for producing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7074403A JPH08250743A (ja) 1995-03-07 1995-03-07 半導体装置の作製方法

Publications (1)

Publication Number Publication Date
JPH08250743A true JPH08250743A (ja) 1996-09-27

Family

ID=13546197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7074403A Pending JPH08250743A (ja) 1995-03-07 1995-03-07 半導体装置の作製方法

Country Status (3)

Country Link
US (1) US5880038A (ja)
JP (1) JPH08250743A (ja)
KR (1) KR100267144B1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5814529A (en) * 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US5940732A (en) * 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
EP1041641B1 (en) * 1999-03-26 2015-11-04 Semiconductor Energy Laboratory Co., Ltd. A method for manufacturing an electrooptical device
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP4463493B2 (ja) 2002-04-15 2010-05-19 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US7736936B2 (en) 2006-08-29 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Method of forming display device that includes removing mask to form opening in insulating film
US7968453B2 (en) * 2006-10-12 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, and etching apparatus
US20080093744A1 (en) * 2006-10-23 2008-04-24 Wang Lorraine C Anodization
CN103632941A (zh) * 2012-08-23 2014-03-12 中芯国际集成电路制造(上海)有限公司 一种含金属栅极的半导体器件及其制备方法
WO2016044595A1 (en) * 2014-09-17 2016-03-24 Massachusetts Institute Of Technology Aluminum based electroactive materials

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4879219A (en) * 1980-09-19 1989-11-07 General Hospital Corporation Immunoassay utilizing monoclonal high affinity IgM antibodies
JP2786628B2 (ja) * 1987-10-15 1998-08-13 シャープ株式会社 液晶パネルの電極構造
JP2741883B2 (ja) * 1989-02-10 1998-04-22 株式会社日立製作所 液晶パネルの製造方法
JPH0816758B2 (ja) * 1989-02-17 1996-02-21 松下電器産業株式会社 液晶画像表示装置およびその製造方法
JPH0772780B2 (ja) * 1989-03-06 1995-08-02 日本電気株式会社 薄膜トランジスタアレイ基板
JP3009438B2 (ja) * 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
US5576225A (en) * 1992-05-09 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of forming electric circuit using anodic oxidation
US5532853A (en) * 1993-03-04 1996-07-02 Samsung Electronics Co., Ltd. Reparable display device matrix for repairing the electrical connection of a bonding pad to its associated signal line
US5580800A (en) * 1993-03-22 1996-12-03 Semiconductor Energy Laboratory Co., Ltd. Method of patterning aluminum containing group IIIb Element
KR950019817A (ko) * 1993-12-17 1995-07-24 이헌조 액정모듈의 수분방지용 패드

Also Published As

Publication number Publication date
US5880038A (en) 1999-03-09
KR100267144B1 (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
JP2759415B2 (ja) 半導体装置の作製方法
US5940732A (en) Method of fabricating semiconductor device
EP0645802A2 (en) Semiconductor device and method for manufacturing the same
JPH07335906A (ja) 薄膜状半導体装置およびその作製方法
JPH07169974A (ja) 半導体装置およびその作製方法
JPH08250743A (ja) 半導体装置の作製方法
JPH09283518A (ja) 半導体装置およびその作製方法
JPH07202210A (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP3842852B2 (ja) 半導体装置の作製方法
KR100309630B1 (ko) 반도체장치제조방법
JPH07310191A (ja) エッチング材料およびエッチング方法
JP2805590B2 (ja) 半導体装置の作製方法
JPH07218932A (ja) 半導体装置およびその作製方法
JP4397899B2 (ja) 半導体装置の作製方法
JP3540044B2 (ja) エッチング方法および半導体装置の作製方法
JPH07106583A (ja) 薄膜トランジスタの製造方法
JPH1065181A (ja) 半導体装置およびその作製方法
JP3140304B2 (ja) 半導体装置およびその作製方法
JP3531781B2 (ja) 半導体装置の作製方法
JP4073672B2 (ja) 薄膜トランジスタの作製方法
JP2759414B2 (ja) 半導体装置の作製方法
JP2003289081A (ja) 半導体装置
JPH09199474A (ja) 半導体装置の作製方法
JP3600886B2 (ja) 絶縁ゲイト型トランジスタの作製方法
JP3600890B2 (ja) 絶縁ゲイト型トランジスタの作製方法