JP4463493B2 - 表示装置及びその作製方法 - Google Patents

表示装置及びその作製方法 Download PDF

Info

Publication number
JP4463493B2
JP4463493B2 JP2003109613A JP2003109613A JP4463493B2 JP 4463493 B2 JP4463493 B2 JP 4463493B2 JP 2003109613 A JP2003109613 A JP 2003109613A JP 2003109613 A JP2003109613 A JP 2003109613A JP 4463493 B2 JP4463493 B2 JP 4463493B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
film
opening
insulating film
provided
nitride insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2003109613A
Other languages
English (en)
Other versions
JP2004004757A (ja )
JP2004004757A5 (ja )
Inventor
舜平 山崎
昌彦 早川
智史 村上
健吾 秋元
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子(代表的にはトランジスタ)及びその作製方法に関するものであり、特に薄膜トランジスタをデバイスとして用いた表示装置の技術分野に属する。即ち、液晶表示装置もしくはエレクトロルミネセンス表示装置等に代表される表示装置に係る技術分野又はCMOSセンサ等に代表されるセンサに係る技術分野その他の半導体集積回路を搭載するあらゆる半導体装置に係る技術分野に属する。
【0002】
【従来の技術】
近年、ガラス基板上に薄膜トランジスタ(TFT)を集積化してなる液晶表示装置やエレクトロルミネセンス(Electro Luminescence)表示装置の開発が進んでいる。これらの表示装置は、いずれもガラス基板上に薄膜形成技術を用いて薄膜トランジスタを作り込み、その薄膜トランジスタで構成された様々な回路上に液晶素子やエレクトロルミネセンス(以下、単にELと略す。)素子を形成して表示装置として機能させることを特徴とした半導体装置の一つである。
【0003】
薄膜トランジスタで構成された回路は、少なからず凹凸を形成するため、その上に液晶素子やEL素子を形成するにあたって、有機樹脂膜等により平坦化することが一般的に行われている。表示装置の表示部に設けられた各画素は、その内側に画素電極を有し、この画素電極が、前掲の平坦化用有機樹脂膜に設けられたコンタクトホールを介して薄膜トランジスタに接続された構成をなしている。このような技術は、特許文献1及び特許文献2に記載されている。
【0004】
【特許文献1】
特開平10−56182号公報
【特許文献2】
特開平10−68972号公報
【0005】
しかしながら、本出願人の研究により以下の事実が判明した。即ち、層間絶縁膜として樹脂膜を用い、ドライエッチング技術を用いてコンタクトホールを形成した場合、完成した薄膜トランジスタのしきい値電圧(Vth)が大きくばらついてしまうのである。例えば、図に示すデータは、SOI基板上に形成した薄膜トランジスタのしきい値電圧のばらつきについて、調べた結果である。図中の黒丸印は、層間絶縁膜として窒化シリコン膜(SiN)とアクリル膜の積層構造を用いた場合、また図中の白抜き三角印は、層間絶縁膜として窒化酸化シリコン膜(SiNO)と酸化窒化シリコン膜(SiON)の積層構造を用いた場合を示している。また、いずれの場合もコンタクトホールの開口にはドライエッチング技術を用いている。なお、「SiNO」と「SiON」の表記の違いは、前者は酸素よりも窒素を多く含み、後者は窒素よりも酸素を多く含むという意味で使い分けている。
【0006】
図6のデータは、しきい値電圧のばらつきを統計処理により評価したグラフであり、横軸にチャネル長(キャリア移動の長さ)、縦軸にVthばらつきを表している。近年、統計処理として「四分位偏差」というものが知られている。四分位偏差とは、正規確率グラフにおいて、25%の値と75%の値の差であり、異常値に影響されない統計処理として注目されている。本出願人は、この四分位偏差(25%分位偏差ともいう。)を元に、16%の値と84%の値の差を16%分位偏差と定義し、その値を「Vthばらつき」として縦軸にプロットしている。なお、16%分位偏差は、正規確率分布で言う±σに相当するため、それぞれ係数をかけて±3σと見なせる値としたものをデータプロットに用いている。同データを見る限り、層間絶縁膜にアクリル膜を用いたものは、ばらつきがnチャネル型TFTで約4倍、pチャネル型TFTで約2倍の差が出ており、明らかにアクリル膜を用いた方がばらつきが大きい。本出願人は、ドライエッチング時のプラズマダメージがアクリル膜に電荷を捕獲させ、その結果としてしきい値電圧がばらつく要因となっているのではないかと推測している。
【0007】
【発明が解決しようとする課題】
本発明は、前掲の問題に鑑みてなされたものであり、有機樹脂膜を層間絶縁膜として用いた表示装置の作製にあたって、薄膜トランジスタをそのしきい値電圧をばらつかせることなく作製する技術を提供し、表示装置の動作性能の安定性の向上及び回路設計における設計マージンの拡大を達成させることを第1の課題とする。さらに、当該技術の工程数を削減する上で好適な作製プロセスを提供することにより、表示装置、特に発光装置の製造コストの低減を図ることを第2の課題とする。
【0008】
【課題を解決するための手段】
本発明は、以下の手段により前掲の第1の課題を解決することを特徴とするものである。即ち、有機樹脂膜として感光性有機樹脂膜(好ましくは感光性アクリル膜、特にポジ型感光性アクリル膜が望ましい。)を用い、当該感光性有機樹脂膜に第1の開口を形成した後、該第1の開口を覆う窒化絶縁膜を形成し、改めてフォトレジスト等を用いて窒化絶縁膜に第2の開口を形成し、有機樹脂膜を挟んで存在する上部電極と下部電極とを電気的に接続することを特徴とする。
【0009】
前掲の第1の課題を解決するための手段(以下、本発明1という。)について、図3を用いて説明する。図3(A)において、101は基板、102は下地膜、103はソース領域、104はドレイン領域、105はチャネル形成領域であり、これらは下地膜102上に設けられた半導体膜を用いて構成されている。また、106はゲート絶縁膜、107はゲート電極、108は第1パッシベーション膜である。ここまでは、公知の薄膜トランジスタの構造であり、各部分の材料については公知のあらゆる材料を用いることができる。
【0010】
次に、本発明1に係る薄膜トランジスタは、無機絶縁膜である第1パッシベーション膜108上に層間絶縁膜109として感光性有機樹脂膜、特にポジ型の感光性アクリル膜を用いる点に第1の特徴がある。感光性有機樹脂膜109の膜厚は、1〜4μm(好ましくは1.5〜3μm)の範囲で選択すれば良い。そして、感光性有機樹脂膜109には第1開口部(直径φ1で表される。)110が設けられ、感光性有機樹脂膜109の上面及び前記第1開口部110の内壁面を覆うように無機絶縁膜である第2パッシベーション膜111が設けられている点が第2の特徴と言える。さらに、第2パッシベーション膜111は、前記第1開口部110の底面において、第2開口部(直径φ2で表される。)112を有しており、この第2開口部112と同じ径で前記第1パッシベーション膜108及びゲート絶縁膜106にも開口部が形成されている点が第3の特徴である。即ち、第1開口部110の内側にゲート絶縁膜106、第1パッシベーション膜108及び第2パッシベーション膜111を含む積層体に設けられた第2開口部を有する点に特徴がある。また、ソース電極113は、第1開口部110及び第2開口部112を介してソース領域103に接続され、ドレイン電極114は同様にドレイン領域104に接続される。
【0011】
なお、第1パッシベーション膜108及び第2パッシベーション膜111としては、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜もしくは酸化窒化アルミニウム膜を用いることができる。また、これらの膜を少なくとも一部に含む積層膜とすることも可能である。また、直径φ1は、2〜10μm(好ましくは3〜5μm)とし、直径φ2は、1〜5μm(好ましくは2〜3μm)とすれば良い。但し、フォトリソグラフィ工程の精度によっても開口部の直径のデザインルールは変わるため、これらの数値範囲に限定する必要はない。即ち、いずれにしてもφ1>φ2の関係を満たせば良いのである。
【0012】
ここで点線で囲まれた領域115の部分についての拡大図を図3(B)に示す。図3(B)は、第1開口部110及び第2開口部112の一部を示している。第1開口部110は、その内壁面がなだらかな曲面を形成しており、連続的に変化する曲率半径を有する。例えば、順番に3点の曲率半径R1、R2、R3に注目した時、それぞれの曲率半径の関係は、R1<R2<R3となっており、その数値は3〜30μm(代表的には10〜15μm)となっている。また、第1開口部110の底面において、感光性有機樹脂膜109と第1パッシベーション膜108のなす角(接触角θ)は、30°<θ<65°(代表的には40°<θ<50°)の範囲に収まるようにする。
【0013】
このとき、図3(B)において、116で示される部分では、第1パッシベーション膜108と第2パッシベーション膜111が密着し、感光性有機樹脂膜109を封止した状態を構成している。このとき、密着した領域、即ち第1パッシベーション膜108と第2パッシベーション膜111が接する領域の長さは、0.3〜3μm(好ましくは1〜2μm)もあれば良いが、基本的には、第1開口部110の半径が第2開口部112の半径よりも0.3〜3μmだけ大きければ良い。
【0014】
本発明1で用いる感光性有機樹脂膜(ここではポジ型の感光性アクリル膜)は、薄膜トランジスタの形成中及び形成後においてもガス成分を発生させることがあるため、密着性の良い無機絶縁膜同士(特に、バリア性の高い窒化シリコン膜もしくは窒化酸化シリコン膜が好適である。)で封止しておくことは、薄膜トランジスタの上に形成する液晶素子やEL素子の劣化を防ぐという意味においても非常に重要である。
【0015】
また、図3(B)に示す接触角(θ)が小さくなると、第1開口部110の内壁面の傾斜がなだらかなものとなるため、図3(A)において、ゲート電極107の上端部(角)と第1開口部110の内壁面との間の距離が短くなるように思われるが、実際にゲート電極107と配線113との間には、第1パッシベーション膜108、感光性有機樹脂膜109及び第2パッシベーション膜111の3層の絶縁膜が存在するため、短絡等の問題は起こり得ない。
【0016】
次に、図3に示した構造を有する薄膜トランジスタの作製方法について、図4を用いて説明する。まず、図4(A)について説明する。基板101上に、下地膜102を形成し、その上に島状にエッチング加工した半導体膜を形成する。そして、その上にゲート絶縁膜106を形成し、ゲート電極107を形成し、ゲート電極107をマスクに用いて自己整合的にソース領域103及びドレイン領域104を形成する。このとき、同時にチャネル形成領域105が画定する。ソース領域103及びドレイン領域104を形成したら、加熱処理によりソース領域103及びドレイン領域104を活性化し、さらに第1パッシベーション膜108を形成した後、加熱処理により水素化処理を行う。ここまでの作製方法は公知の技術を用いて行えば良く、薄膜トランジスタを構成する材料としては、公知のあらゆる材料を用いることができる。次に、層間絶縁膜109として、感光性有機樹脂膜、ここではポジ型の感光性アクリル膜を形成する。
【0017】
次に、図4(B)について説明する。感光性有機樹脂膜109を形成したら、フォトリソグラフィ工程による露光処理を行い、感光性有機樹脂膜109をエッチングし、第1開口部110を形成する。これは感光性有機樹脂膜だから可能な技術であり、また、エッチング自体は現像液によるウェットエッチングであるため、前掲のプラズマダメージの如き問題は発生しないという効果が得られる。現像液によるエッチング後は、感光性有機樹脂膜109の脱色処理を行う。脱色処理は、露光に用いた光よりも強い光をパターン全体に照射して行えば良い。なお、脱色処理は、露光直後、即ち焼成処理の前に行う必要がある。焼成後は、感光性有機樹脂膜109の架橋が完了してしまうため、光照射による脱色が不可能だからである。
【0018】
また、第1開口部110の断面形状は、図3(B)のようになり、非常になだらかな内壁面を有する。そのため、後に形成される電極の被覆率(カバレッジ)が極めて良好なものとなる。なお、エッチング後の焼成工程においては、樹脂中への水分や酸素の吸着もしくは吸収を防ぐため、不活性雰囲気(窒素雰囲気、希ガス雰囲気もしくは水素雰囲気)で加熱することが望ましい。このとき、昇温から降温に至るまで徹底して不活性雰囲気としておくことにより、水分及び酸素の吸着(もしくは吸収)量を10ppm以下(好ましくは1ppm以下)に抑えることが望ましい。
【0019】
次に、図4(C)について説明する。第1開口部110を形成したら、感光性有機樹脂膜109の上面及び第1開口部110の内壁面を覆うように第2パッシベーション膜111を形成する。第2パッシベーション膜111は、第1パッシベーション膜108と同一の材料としても良い。第2パッシベーション膜111の形成は、高周波放電によるスパッタ法を用いることが好ましい。条件としては、シリコンターゲットを用い、スパッタガスとして窒素ガスを用いれば良い。圧力は適宜設定すれば良いが、0.5〜1.0Pa、放電電力は2.5〜3.5KW、成膜温度は室温(25℃)から250℃の範囲内とすれば良い。そして、第2パッシベーション膜111を形成したら、フォトレジスト201を形成する。このフォトレジスト201は、第2パッシベーション膜111に対して第2開口部112を形成するためのマスクである。
【0020】
次に、図4(D)について説明する。フォトレジスト201を形成したら、エッチング処理を行って第2パッシベーション膜111、第1パッシベーション膜108及びゲート絶縁膜106を順次エッチングし、第2開口部112を形成する。このとき、エッチング処理は、ドライエッチング処理でもウェットエッチング処理でも良いが、第2開口部112の形状を良好なものとするためには、ドライエッチング処理が好ましい。本発明では、ここでドライエッチング処理を行っても感光性有機樹脂膜109がプラズマに直接曝されることがない。このように、感光性有機樹脂膜に設けられた開口部の内壁面を窒化シリコン膜等の窒化絶縁膜で保護しながら、その開口部の底面にさらに径の小さな開口部を設ける点が本発明1の特徴の一つと言える。
【0021】
また、ドライエッチング処理により第2開口部112を形成する際、ゲート絶縁膜106及び第1パッシベーション膜108をエッチングすることになるが、このエッチングは無機絶縁膜の組み合わせによって生産性を高めることが可能である。即ち、第1パッシベーション膜108として窒化シリコン膜を用い、ゲート絶縁膜106として酸化窒化シリコン膜を用いれば、第1パッシベーション膜108のエッチングの際にはゲート絶縁膜106をエッチングストッパーとして機能させ、ゲート絶縁膜106のエッチングの際にはソース領域(シリコン膜)103をエッチングストッパーとして機能させることができる。
【0022】
例えば、ゲート絶縁膜106に酸化窒化シリコン膜、第1パッシベーション膜108に窒化シリコン膜を用いた場合を考える。第1パッシベーション膜108として機能する窒化シリコン膜は、四フッ化炭素(CF4)ガス、ヘリウム(He)ガス及び酸素(O2)ガスを用いてエッチングできるが、これらのガスはシリコン膜もエッチングしてしまう。しかしながら、下地のゲート絶縁膜106として機能する酸化窒化シリコン膜がエッチングストッパーとして働くため、ソース領域103として機能するシリコン膜を消失させてしまうことはない。また、ゲート絶縁膜(ここでは酸化窒化シリコン膜)106は、三フッ化炭化水素(CHF3)ガスを用いることでエッチングでき、かつ、シリコン膜を殆どエッチングしないので、ソース領域103をエッチングストッパーとして機能させることが可能となる。
【0023】
次に、図4(E)について説明する。第2開口部112を形成したら、その上に金属膜を形成し、エッチングによりパターン化してソース電極113及びドレイン電極114を形成する。これら電極を形成するために、チタン膜、窒化チタン膜、タングステン膜(合金を含む。)、アルミニウム膜(合金を含む。)もしくはこれらの積層膜を用いれば良い。
【0024】
以上のようにして、図3(A)、(B)で説明した構造の薄膜トランジスタを得ることができる。こうして得た薄膜トランジスタは、感光性有機樹脂膜を有すると共に、当該感光性有機樹脂膜が平坦化膜としても機能する。また、この感光性有機樹脂膜が窒化絶縁膜(代表的には、窒化シリコン膜もしくは窒化酸化シリコン膜)に封止されているため、脱ガスによる問題も生じない。
【0025】
ここで、感光性有機樹脂膜109として、特にポジ型の感光性アクリル膜が好ましいとした理由について以下に説明する。
【0026】
まず、図5(A))に示す写真は、非感光性アクリル膜(膜厚:約1.3μm)に対してドライエッチング処理を施してパターン化した状態の断面SEM(走査型電子顕微鏡)写真であり、図5(B)はその模式図である。従来のように非感光性アクリル膜に対してドライエッチング処理を施した場合、パターン上部に曲面は殆ど形成されず、実質的に曲率半径(R)のない上端部となる。また、パターンの下部は、テーパー角(接触角)が約63°となっているが、この下端部においても曲面は観察されない。
【0027】
次に、図7(A)に示す写真は、ポジ型感光性アクリル膜(膜厚:約2.0μm)に対して露光及び現像処理を施してパターン化した状態の断面SEM写真であり、図7(B)はその模式図である。ポジ型感光性アクリル膜の断面形状については、現像液によるエッチング処理後において非常になだらかな曲面を有し、連続的に曲率半径(R)が変化している。また、接触角も約32〜33°と小さな値が得られている。即ち、図3(B)に示した形状そのままであり、本発明の薄膜トランジスタ及び表示装置を作製するにあたって、非常に有用な形状と言える。勿論、接触角の値はエッチング条件や膜厚等によって変わるが、前掲のように30°<θ<65°を満たせば良い。
【0028】
次に、図8(A)に示す写真は、ネガ型感光性アクリル膜(膜厚:約1.4μm)に対して露光及び現像処理を施してパターン化した状態の断面SEM写真であり、図8(B)はその模式図である。ネガ型感光性アクリル膜の断面形状については、現像液によるエッチング処理後においてなだらかなS字状の曲面を形成し、パターン上端部においてはある曲率半径(R)をもって湾曲している。また、接触角は約47°という値が得られている。この場合、図8(B)のWで表すテール(裾)の部分の長さが問題となる。特に、微細加工の必要なコンタクトホール(開口部)においては、このテール部分が長くなってしまうと、コンタクトホール内で下層の電極もしくは配線が露出しない状況が発生する恐れがあり、接触不良による断線が懸念される。ただし、このテール部分の長さ(W)が1μm以下(好ましくは、コンタクトホールの半径未満の長さ)であれば、そのような断線の可能性は低くなる。
【0029】
次に、図9(A)に示す写真は、ポジ型感光性ポリイミド膜(膜厚:約1.5μm)に対して露光及び現像処理を施してパターン化した状態の断面SEM写真であり、図9(B)はその模式図である。ポジ型感光性ポリイミド膜の断面形状については、現像液によるエッチング処理後において若干のテール部分(長さWで表される。)と湾曲した上端部を有しているが、その曲率半径(R)は小さい。
【0030】
以上の断面形状を観察してみると、次のような考察をすることができる。コンタクトホール(開口部)形成後、電極もしくは配線となる金属膜を成膜する際、スパッタ法、蒸着法もしくはCVD法等が用いられる。薄膜を構成する材料分子は、被形成面に付着すると安定なサイトを求めて表面を移動するが、コンタクトホールの上端部の如き鋭角をもった形状(凸部となる形状)の部分に集まりやすいことが知られている。この傾向は、特に蒸着法において顕著である。そのため、開口部の断面形状が図5(A)に示したような形状であると、開口部の縁に材料分子が集中してしまうため、その部分だけ局部的に膜厚が厚くなり、ひさし状の凸部を形成してしまう。これが後に断線(段切れ)等の不良の原因となるため、好ましいものではない。従って、図5(A)に示した非感光性アクリル膜及び図9(A)に示したポジ型感光性ポリイミド膜は、被覆率(カバレッジ)の観点から不利な材料と言える。
【0031】
また、前掲の図8(A)、図9(A)ように、コンタクトホールの下端部においてテール部分が形成されるような形状は、場合によってはテール部分がコンタクトホールの底面を覆ってしまい、接触不良を招く恐れがあるため、接触性の観点から不利な材料と言える。勿論、テール部分の長さが1μm以下(好ましくは、コンタクトホールの半径未満の長さ)であれば問題はない。
【0032】
以上の点より、本発明を実施するには図7(A)に示した形状をなすポジ型感光性アクリル膜が最も好適と言える。即ち、ポジ型感光性アクリル膜を用いれば、コンタクトホールの上端部において非常になだらかな曲面を有するため被覆率は全く問題なく、また、コンタクトホールの下端部においては、テール部分を形成せずに30°<θ<65°を満たす接触角をもって確実のコンタクトホールの底面が画定しているため、接触不良の問題も生じない。本出願人は、以上の理由により、本発明を実施するにあたって、特に有機樹脂からなる層間絶縁膜としては、ポジ型感光性アクリル膜が最も好ましい材料であると考えている。
【0033】
以上のように、有機樹脂膜を層間絶縁膜として用いた薄膜トランジスタを作製するにあたって、層間絶縁膜として感光性有機樹脂膜を用い、かつ、図3に示すコンタクト構造とすることにより、薄膜トランジスタをしきい値電圧をばらつかせることなく作製することが可能となり、薄膜トランジスタのみならずそれを用いた表示装置の動作性能の安定性の向上及び回路設計における設計マージンの拡大を達成することができる。
【0034】
さらに、図1を用いて説明する。図1に示すのは、本発明1を実施する上で好適な作製プロセスにより作製された発光装置(具体的には、EL表示装置)である。
【0035】
図1において、図1(A)は、発光装置の一画素における上面図(ただし、画素電極を形成したところまで。)であり、図1(B)はその回路図であり、図1(C)、(D)はそれぞれA−A’もしくはB−B’における断面図に相当する図面である。
【0036】
図1(A)、(B)に示すように、発光装置の表示部は、ゲート配線951、データ配線952及び電源配線(定電圧もしくは定電流を供給する配線)953で囲まれた複数の画素をマトリクス配置で有し、各画素にはスイッチング素子として機能するTFT(以下、スイッチング用TFTという。)954、EL素子を発光させるための電流もしくは電圧を供給する手段として機能するTFT(以下、駆動用TFTという。)955、容量部956及びEL素子957が設けられている。EL素子957は、ここでは図示されていなが、画素電極958の上方にEL層を設けることにより形成することができる。
【0037】
なお、本実施の形態において、スイッチング用TFT954として、マルチゲート構造のnチャネル型TFTを用い、駆動用TFT955として、pチャネル型TFTを用いているが、発光装置の画素構成はこれに限定する必要はなく、公知のどのような構成に対しても実施することができる。
【0038】
図1(C)の断面図には、nチャネル型TFT954及び容量部956が示されている。900は基板であり、ガラス基板、セラミック基板、石英基板、シリコン基板もしくはプラスチック基板(プラスチックフィルムを含む。)を用いることができる。また、901は第1下地膜としての窒化酸化シリコン膜、902は第2下地膜としての酸化窒化シリコン膜である。勿論、これらの材料に限定する必要はない。また、第1下地膜901、第2下地膜902は薄膜トランジスタなどの有する活性層よりも下層に形成されていればよいので、必ずしも画素電極よりも下層に設ける必要はない。第1下地膜または第2下地膜を画素電極よりも上層に形成し、画素部上は下地膜も含めて開口してもよい。
【0039】
第2下地膜902の上には、予め酸化物導電膜をパターニングして形成した画素電極958を形成しておく。この点が最も重要な特徴である。画素電極958を薄膜トランジスタ形成前(即ち、活性層よりも下層)に予め設けておくことにより、通常のように画素電極を薄膜トランジスタよりも上層に設けた場合に問題となる、画素電極を平坦化するための研磨を行うときに薄膜トランジスタへ与えるダメージの問題が生じないため、薄膜トランジスタの動作性能の安定性の向上を図ることが可能である。また、画素電極の下層には下地膜1及び下地膜2のみしか存在しないため、より平坦な状態での研磨が可能となる。なお、画素電極958として可視光に対して透明な酸化物導電膜(代表的には、ITO膜)を用いるが、これに限定する必要はなく、他の酸化物導電膜を用いても構わない。また、画素電極958の上に第3下地膜としての酸化窒化シリコン膜903を設ける点にも特徴があり、後に形成するゲート絶縁膜と同一材料もしくは活性層との選択比の高い絶縁膜を用いることが望ましい。そういう意味において、第3下地膜903の代わりに、酸化シリコン膜としても良い。
【0040】
以上のように、第1下地膜901、第2下地膜902及び第3下地膜903の積層体をもって下地膜となし、画素電極958はこの積層体である下地膜に覆われた状態(埋め込まれた状態)で設けられる。
【0041】
さらに、酸化シリコン膜903の上には、nチャネル型TFT954の活性層が設けられ、該活性層は、ソース領域904、ドレイン領域905、LDD領域906a〜906d及びチャネル形成領域907a、907bを有し、ソース領域904とドレイン領域905の間に、二つのチャネル形成領域及び四つのLDD領域を有している。このとき、活性層を構成する半導体膜は、公知の技術で形成することができるが、予め形成してある酸化物導電膜に悪影響を与えない温度範囲で形成することが好ましい。代表的には、レーザー結晶化技術もしくはニッケルを用いた結晶化技術等の低温プロセスを用いることが好ましい。
【0042】
また、nチャネル型TFT954の活性層は、ゲート絶縁膜908に覆われ、その上にゲート電極909a、909b及びゲート電極910a、910bが設けられている。ゲート絶縁膜908は、本発明2では酸化窒化シリコン膜を用いるが、比誘電率の高い窒化アルミニウム膜等の前掲の窒化絶縁膜を用いると、素子の占有面積を小さくできるため、集積度の向上に有効である。
【0043】
また、ゲート電極909a及び910aとしては、窒化タンタル膜を用い、ゲート電極909b及び910bとしては、タングステン膜を用いる。これらの金属膜は相互に選択比が高いため、エッチング条件を選択することにより図1(B)に示すような構造とすることが可能である。このエッチング条件については、本出願人による特開2001−313397号公報を参照すれば良い。
【0044】
また、ゲート電極を覆う第1パッシベーション膜911として窒化シリコン膜もしくは窒化酸化シリコン膜が設けられ、その上に感光性有機樹脂膜912(本発明2ではポジ型感光性アクリル膜を用いる。)が設けられる。さらに、感光性有機樹脂膜911には第1開口部(図1参照)を覆うように第2パッシベーション膜913が設けられ、第1開口部の底面において第2開口部(図1参照)が設けられる。本発明2では、第2パッシベーション膜913として窒化シリコン膜もしくは窒化酸化シリコン膜を用いる。勿論、窒化アルミニウム膜や窒化酸化アルミニウム膜等の他の窒化絶縁膜を用いることも可能である。
【0045】
また、データ配線952は、第1開口部を介してソース領域904に接続され、接続配線915は、第2開口部を介してドレイン領域905に接続される。接続配線915は、駆動用TFT955のゲートに接続される配線である。これらデータ配線952及び接続配線915は、アルミニウムや銅といった低抵抗な金属を主成分とする配線を他の金属膜で挟んだ構造やこれらの金属の合金膜を用いれば良い。
【0046】
また、916は駆動用TFT955のソース領域であり、電源配線953が接続される。この接続に係るコンタクト部は、本発明1の実施により第1開口部及び第2開口部が形成されている。さらに電源配線953は、駆動用TFT955のゲート配線917に第1パッシベーション膜911及び第2パッシベーション膜913を介して対向すると共に保持容量956aを形成している。さらに、ゲート配線917は、半導体膜918にゲート絶縁膜908を介して対向すると共に保持容量956bを形成している。この半導体膜918は、電源配線953が半導体膜919に接続されているため、そこから電荷を供給されて電極として機能する。このように、容量部956は、保持容量956a及び956bを並列に接続した構成となるため、非常に小さな面積で大容量を得られる。さらに、特に保持容量956aは、誘電体として比誘電率の高い窒化シリコン膜を用いているため、大きな容量を確保できる。また、保持容量956aの誘電体は、第1パッシベーション膜911及び第2パッシベーション膜913の積層構造からなるため、ピンホールの発生確率が極めて低く、信頼性の高い容量を形成することができる。
【0047】
本発明1を実施する場合、従来に比べて第2開口部を形成するためにフォトリソグラフィ工程で使用するマスク数が増加するが、そのマスク数の増加を逆に利用することにより、本実施の形態に示すように、新たに保持容量を形成することが可能となる。この点も本発明1の大きな特徴の一つである。このような特徴は、マスク増加のデメリットを補って余りあるものであり、結果的に産業の発達に大きく寄与するものである。例えば、高精細な画像表示を得るためには、表示部において各画素の面積に対する保持容量の相対的な占有面積を減らし開口率を向上させることが必要であるが、そのためには保持容量の増加は極めて有用である。
【0048】
また、図1(D)において、920は駆動用TFT955のドレイン領域であり、ドレイン配線921に接続される。そして、ドレイン配線921は、画素電極958上に設けられた第1開口部922及び第2開口部923を介して画素電極958に接続されて画素を構成する。このとき、第2開口部923を形成する際、第2パッシベーション膜913、第1パッシベーション膜911、ゲート絶縁膜908とエッチングした後、さらに続けて酸化シリコン膜903をもエッチングして第2開口部923を形成することになる。即ち、酸化シリコン膜903をエッチングしている間、ソース領域904、ドレイン領域905及びドレイン領域920などの半導体膜がエッチングされないようにする必要がある。そのため、前述のように、ゲート絶縁膜908と同一材料である酸化窒化シリコン膜903を選択したのである。
【0049】
以上の画素構成を有する発光装置において、実際にEL素子まで形成した例を図2に示す。なお、図2中で図1と同じ部分は図1と同じ数字で表されているものとする。図2(A)は、図1(D)に示した断面に相当する図面であり、画素電極958上に、EL素子957を形成した状態を示している。なお、図2(A)の構造とした場合、画素電極958はEL素子957の陽極に相当する。また、本明細書において、EL素子とは、陰極及び陽極の間にEL層を設け、該EL層に電圧を印加するもしくは電流を注入することにより発光させる素子を指す。
【0050】
この画素電極958の端部及び基板上に形成された薄膜トランジスタは、感光性有機樹脂膜961で覆われる。画素電極958の端部にEL層が設けられると段切れ等による陽極と陰極の短絡が問題となったり、電界集中による優先的なEL層の劣化が懸念されるため、画素電極958の端部を絶縁膜(第1の感光性有機樹脂膜912)で保護することは有用な意味を有する。また、感光性有機樹脂膜961は各画素を縁取るように格子状に設けられるか、又は行単位もしくは列単位でストライプ状に設けられる。本発明の構造の発光装置は、画素電極958が予め形成されてあるため、画素電極の端部の保護機能を有する。
【0051】
なお、図2に示す構造の発光装置では、感光性有機樹脂膜(第2の感光性有機樹脂膜)961として、前掲の層間絶縁膜として用いた感光性有機樹脂膜(第1の感光性有機樹脂膜)912と同一の材料(本発明2ではポジ型感光性アクリル膜)を用いているため、生産設備を最小限に抑えることができる。また、図示しないが、図8に示したS字状の断面形状となるネガ型感光性アクリル膜を用いても良い。勿論、このとき開口部の上端部及び下端部における曲率半径は、3〜30μm(代表的には10〜15μm)とすることが望ましい。また、その場合は、Wで示されるテール部分の長さを極力短くしないと開口率が低下してしまうため好ましくない。また、公知のレジスト材料(クロモフォアを含む高分子材料)を用いることも可能である。
【0052】
また、感光性有機樹脂膜961の表面は、第3パッシベーション膜962としての窒化絶縁膜で覆われており、これにより感光性有機樹脂膜961からの脱ガスを抑制することができる。また、画素電極958上において、第3パッシベーション膜962はエッチングされて開口部が設けられており、該開口部において、EL層963と画素電極958が接する。EL層963は、発光層、電荷注入層もしくは電荷輸送層といった薄膜を積層して構成することが一般的であるが、発光が確認されているあらゆる構造及び材料を用いることができる。例えば、電子輸送層もしくはホールブロッキング層としてシリコンを含む有機系材料であるSAlq(Alq3の3つの配位子の1つをトリフェニルシラノール構造で置換したもの)を用いることも可能である。
【0053】
勿論、有機薄膜のみで構成する必要はなく、有機薄膜と無機薄膜を積層した構造としても良いし、高分子薄膜であっても低分子薄膜であっても良い。また、成膜方法は、高分子薄膜を用いるか低分子薄膜を用いるかによって異なるが、公知の方法で成膜すれば良い。
【0054】
また、EL層963の上には、陰極964が設けられ、さらにその上には最終的に第4パッシベーション膜965としての窒化絶縁膜が設けられている。陰極964は、周期表の1族もしくは2族に属する元素を含む金属薄膜を用いれば良いが、アルミニウムに0.2〜1.5wt%(好ましくは0.5〜1.0wt%)のリチウムを添加した金属膜が電荷注入性その他の点で好適である。なお、リチウムは拡散することによってTFTの動作に害を及ぼすことが懸念されるが、本実施の形態は、第1パッシベーション911、第2パッシベーション膜913及び第3パッシベーション膜962で完全に保護されているため、リチウムの拡散は気にする必要がない。
【0055】
ここで高周波放電によるスパッタ法で形成した窒化シリコン膜のリチウムに対するブロッキング効果を示すデータを図17に示す。図17(A)は、高周波放電によるスパッタ法で形成した窒化シリコン膜(RF−SP SiNと表記)を誘電体としたMOS構造のC−V特性である。なお、「Li−dip」とは、窒化シリコン膜上にリチウムを含む溶液をスピンコートしたという意味であり、試験のため、意図的にリチウムで汚染させたことを意味する。この高周波放電によるスパッタ法で形成した窒化シリコン膜は、半径12inchの円型Siターゲットを用い、ガス流量比をN:Ar=20:20(sccm)、成膜ガス圧力を0.8Pa、成膜電力を高周波電力で3kW、基板温度を200℃の条件にて成膜したものである。高周波放電によるスパッタ法で形成した窒化シリコン膜の組成をSIMSで測定した結果を図20及び表1に示す。図20及び表1から、窒化シリコン膜中には、水素が5×1020、炭素が4×1019、酸素が2×1021、アルゴンが3×1020atoms/cm含まれることがわかる。
【0056】
【表1】
【0057】
また、図17(B)は、比較のためプラズマCVD法で形成した窒化シリコン膜(CVD SiNと表記)を誘電体としたMOS構造のC−V特性である。プラズマCVD法で形成した窒化シリコン膜は、ガス流量をSiH:NH:N:H2=30:240:300:60(sccm)、圧力を159Pa、周波数を13.56MHz、電力を0.35W/cm、基板温度を325℃の条件にて成膜したものである。なお、図17(B)のデータは、金属電極としてアルミニウムにリチウムを添加した合金膜を用いている。これら(高周波放電によるスパッタ法で形成した窒化シリコン膜、プラズマCVD法で形成した窒化シリコン膜)に通常のBT試験を施した(具体的には、1.7MVの電圧印加に加えて±150℃で1時間の加熱処理を行った。)結果、図17(A)に示すように、高周波放電によるスパッタ法で形成した窒化シリコン膜は殆どC−V特性に変化が見られなかったのに比べ、プラズマCVD法で形成した窒化シリコン膜はC−V特性に大きな変化が見られ、リチウムによる汚染が確認された。これらのデータは、高周波放電によるスパッタ法で形成した窒化シリコン膜がリチウム拡散に対して非常に有効なブロッキング効果を有していることを示唆している。
【0058】
さらに、第2パッシベーション膜913もしくは第3パッシベーション膜962として窒化絶縁膜を用いることによって放熱効果を期待することができる。例えば、酸化シリコン膜の熱伝導率を1とすれば、窒化シリコン膜では約5、窒化アルミニウム膜では約35〜130というように非常に高い熱伝導率を有するため、EL素子が発熱した場合においても効果的に放熱が行われ、自己発熱によるEL層963の劣化を抑制することが可能である。
【0059】
なお、第3パッシベーション膜962及び第4パッシベーション膜965としては、第1パッシベーション膜911や第2パッシベーション膜913で用いた窒化絶縁膜と同じ材料を用いることが可能である。
【0060】
図2(A)に示した構造とした場合、EL素子から発した光は、画素電極958を透過して基板901側から出射される下方出射型となる。下方出射型の場合、本発明は画素電極を薄膜トランジスタの活性層よりも下層に設ける構造であるため、通常のように画素電極を薄膜トランジスタよりも上層に設けた場合と比較してEL層から発する光が通過する層の数は少ない(画素電極、下地膜1、下地膜2及びガラス基板のみを通過する)ため、光の透過率の面で有利である。
【0061】
次に、図2(B)は、画素電極958の代わりに反射性を有する金属膜971とした例であり、反射性を有する金属膜971としては、陽極として機能させるために白金(Pt)や金(Au)といった仕事関数の高い金属膜を用いる。また、これらの金属は、高価であるため、アルミニウム膜、タングステン膜もしくはシリコン膜といった適当な導電膜上に積層し、少なくとも最表面に白金もしくは金が露出するような画素電極としても良い。特に、シリコン膜を用いると、薄膜トランジスタの活性層と同時形成が可能であるため好ましい。972はEL層であり、図2(A)の場合と同様に、発光が確認されているあらゆる構造及び材料を用いることができる。また、973は膜厚の薄い(好ましくは10〜50nm)金属膜であり、陰極として機能させるために周期表の1族もしくは2族に属する元素を含む金属膜を用いる。さらに、金属膜973に積層して酸化物導電膜(代表的にはITO膜)974を設け、その上に第4パッシベーション膜975を設ける。
【0062】
図2(B)に示した構造とした場合、EL素子から発した光は、画素電極971で反射され、金属膜973及び酸化物導電膜974等を透過して基板出射される。
【0063】
図2(A)では、EL素子から発した光が画素電極958を透過して基板900から出射される場合(下方出射型)、図2(B)では、EL素子から発した光が画素電極971で反射され、金属膜973及び酸化物導電膜974等を透過して出射する場合(上方出射型)を示したが、EL素子から発した光が上方及び下方の両側から出射するような構造にすることもできる。この場合、例えば、図2(B)の反射性を有する金属膜971を透光性を有する酸化物導電膜(代表的にはITO膜)に置きかえて画素電極を形成すればよい。具体的な構造の例を図19に示す。図19において、981はITO膜などの酸化物導電膜で形成された画素電極、982はEL層、983は膜厚の薄い(好ましくは10〜50nm)金属膜である。金属膜983は、陰極として機能させるために周期表の1族もしくは2族に属する元素を含む金属膜を用いる。さらに、金属膜983に積層して酸化物導電膜(代表的にはITO膜)984を設け、その上に第4パッシベーション膜985を設ける。
【0064】
さらに、前掲の第2の課題を解決するための手段(以下、本発明2という。)について、図21を用いて以下に説明する。本発明2は、本発明1を実施する上で好適な作製プロセスにより作製された発光装置(具体的には、EL表示装置)であり、全体として積層数を減らすことにより作成プロセスの低減を図り、結果的に製造コストの低減を図ることを特徴とする発明である。
【0065】
図2で示した構造では、画素電極が薄膜トランジスタの形成前に予め設けてあるため、画素電極を通常のように薄膜トランジスタよりも上層に設ける場合に必要な平坦化膜(図2においては、感光性有機樹脂膜961)を必ずしも設ける必要はない。感光性有機樹脂膜961を設けない場合の構造を図21に示す。図21(A)は、図2(A)の感光性有機樹脂膜961を設けない場合を示し、図21(B)は、図2(B)の感光性有機樹脂膜961を設けない場合を示す。図21(A)において、991は第3パッシベーション膜である窒化絶縁膜、992は陰極、993は第4パッシベーション膜である窒化絶縁膜である。図21(A)は、感光性有機樹脂膜を設けないことのみが図2(A)と異なる。図21(B)において、994は第3パッシベーション膜である窒化絶縁膜、995は膜厚の薄い(好ましくは10〜50nm)金属膜、996は酸化物導電膜(代表的にはITO膜)、997は第4パッシベーション膜である窒化絶縁膜である。図21(B)は、感光性有機樹脂膜を設けないことのみが図2(B)と異なる。これらのように感光性有機樹脂膜961を設けない場合、マスク数を1枚(感光性有機樹脂膜961を形成するためのマスク)減らすことができる、工程数を削減することができるなどのメリットがあり、本発明の第2の課題を解決することができる。もちろん、前述した図2に示す構造における効果、すなわち画素電極を平坦化するための研磨を行うときに薄膜トランジスタへ与えるダメージの問題が生じないという効果、より平坦な状態での研磨が可能となる等の効果も生じる。
【0066】
【発明の実施の形態】
〔実施の形態1〕
本実施の形態では、図3において、第1開口部110の形成位置を異なるものとした例について図10を用いて説明する。なお、図10(A)、(B)は、共に第2開口部まで形成した時点における断面構造を表している。また、必要に応じて図3で用いた符号を参考にする。
【0067】
図10(A)において、801は直径φ1の第1開口部であり、802は直径φ2の第2開口部である。図10(A)の特徴は、第1開口部801が、ソース領域103の端部からはみ出して設けられている点にある。感光性有機樹脂膜109は、第1パッシベーション膜108がエッチングストッパーとなってエッチングの進行が止まるため、本実施の形態の如き位置に形成することが可能である。なお、同構造は、ソース領域やドレイン領域とのコンタクト部のみならず、ゲート電極107とのコンタクト部においても同様の構成とすることができる。
【0068】
また、図10(B)において、803は直径φ3の第1開口部であり、804は直径φ2の第2開口部である。図10(B)の特徴も、第1開口部803が、ソース領域103の側端部からはみ出して設けられている点にある。この場合もまた感光性有機樹脂膜109は、第1パッシベーション膜108がエッチングストッパーとなってエッチングの進行が止まる。なお、コンタクト構造は、ソース領域やドレイン領域とのコンタクト部のみならず、ゲート電極107とのコンタクト部においても同様の構成とすることができる。
【0069】
以上のように、層間絶縁膜として用いる感光性有機樹脂膜の下にエッチングストッパーとなり得る無機絶縁膜が存在するため、第1開口部の直径を大きくとっても何ら問題はなく、コンタクトホールを形成する際の設計マージンを広くとることができるという意味で非常に有用である。
【0070】
〔実施の形態2〕
本実施の形態では、本発明1もしくは本発明2の実施にあたって、薄膜トランジスタとしてボトムゲート型の薄膜トランジスタ(具体的には、逆スタガ型TFT)を用いた例、即ち、図1に示した発光装置実施において、スイッチング用TFT及び駆動用TFTとして、逆スタガ型TFTを用いた例を示す。
【0071】
本実施の形態について、図11を用いて説明する。図11(A)において、301は基板、302はゲート電極、303はゲート絶縁膜、304はソース領域、305はドレイン領域、306a、306bはLDD領域、307はチャネル形成領域であり、これらはゲート電極302を覆って設けられたゲート絶縁膜303上に設けられた半導体膜を用いて構成されている。また、308、309は無機絶縁膜であり、本実施の形態では、308は酸化シリコン膜であり、309は窒化シリコン膜である。309は第1パッシベーション膜として機能し、308は下層になる半導体層と窒化シリコンからなる第1パッシベーション膜309との間のバッファ層として機能する。ここまでは、公知の薄膜トランジスタの構造であり、各部分の材料については公知のあらゆる材料を用いることができる。
【0072】
次に、第1パッシベーション膜309上には、層間絶縁膜310として感光性有機樹脂膜、具体的にはポジ型感光性アクリル膜を設けられ、感光性有機樹脂膜310には第1開口部(直径φ1で表される。)311が設けられている。さらに、感光性有機樹脂膜310の上面及び前記第1開口部311の内壁面を覆うように無機絶縁膜からなる第2パッシベーション膜312が設けられ、該第2パッシベーション膜312には前記第1開口部311の底面において、第2開口部(直径φ2で表される。)313が設けられている。また、314はソース電極、315はドレイン電極である。
【0073】
本実施の形態においても、図3の薄膜トランジスタと同様に、第1パッシベーション膜309及び第2パッシベーション膜312としては、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜もしくは酸化窒化アルミニウム膜を用いることができる。また、これらの膜を少なくとも一部に含む積層膜とすることも可能である。また、直径φ1は、2〜10μm(好ましくは3〜5μm)とし、直径φ2は、1〜5μm(好ましくは2〜3μm)とすれば良く、φ1>φ2の関係を満たせば良い。なお、第1開口部311の断面形状については、〔課題を解決するための手段〕で詳細に説明したのでここでは省略するが、その内壁面がなだらかな曲面を形成し、連続的に変化する曲率半径を有することが望ましい。具体的には、順番に3点の曲率半径R1、R2、R3に注目した時、それぞれの曲率半径の関係は、R1<R2<R3となり、その数値は3〜30μm(代表的には10〜15μm)となることが望ましい。また、第1開口部311の底面において、感光性有機樹脂膜310と第1パッシベーション膜309のなす角(接触角θ)が30°<θ<65°(代表的には40°<θ<50°)の範囲に収まるようにすると良い。
【0074】
以上のように、本発明1もしくは本発明2を実施するにあたって薄膜トランジスタの構造をトップゲート型のみもしくはボトムゲート型のみに限定する必要はなく、あらゆる構造の薄膜トランジスタに適用することができる。さらに、薄膜トランジスタに限らず、シリコンウェハ上にウェルを形成して作製されたMOS構造のトランジスタに適用しても良い。
【0075】
〔実施の形態3〕
本実施の形態では、本発明1もしくは本発明2を液晶表示装置に適用した例について説明する。図12において、図12(A)は、液晶表示装置の一画素における上面図(ただし、画素電極を形成したところまで。)であり、図12(B)はその回路図であり、図12(C)、(D)はそれぞれA−A’もしくはB−B’における断面図に相当する図面である。
【0076】
図12(A)、(B)に示すように、液晶表示装置の表示部は、ゲート配線851、データ配線852で囲まれた複数の画素をマトリクス配置で有し、各画素にはスイッチング素子として機能するTFT(以下、スイッチング用TFTという。)853、容量部854及び液晶素子855が設けられている。また、図12(A)では、液晶素子855は図示されていないが、画素電極857の上方に液晶層を設けることにより形成することができる。図12(B)に示す回路図では、容量部854及び液晶素子855の双方が定電位線856に接続されているが、同一電位に保持する必要はなく、一方がコモン電位で他方がグラウンド電位(接地電位)であっても良い。なお、本実施の形態において、スイッチング用TFT853として、マルチゲート構造のnチャネル型TFTを用いているが、pチャネル型TFTを用いても良い。また、スイッチング用TFTのレイアウトは、実施者が適宜設定すれば良い。
【0077】
図12(C)の断面図には、スイッチング用TFT853及び容量部854が示されている。800は基板であり、ガラス基板、セラミック基板、石英基板、シリコン基板もしくはプラスチック基板(プラスチックフィルムを含む。)を用いることができる。また、801は窒化酸化シリコン膜、802は酸化窒化シリコン膜であり、積層して下地膜として機能させる。勿論、これらの材料に限定する必要はない。
【0078】
酸化窒化シリコン膜802の上には、予め酸化物導電膜をパターニングして形成した画素電極857を形成しておく。即ち、画素電極857を薄膜トランジスタ形成前に予め設けておくことにより、回路全体の積層数を低減することができる。なお、画素電極857として可視光に対して透明な酸化物導電膜(代表的には、ITO膜)を用いるが、これに限定する必要はなく、他の酸化物導電膜を用いても構わない。また、画素電極857の上には、酸化窒化シリコン膜803が設けられる。後に形成するゲート絶縁膜と同一材料もしくは活性層との選択比の高い絶縁膜を用いることが望ましいという点は、本発明2の場合と同様である。
【0079】
さらに、酸化窒化シリコン膜803の上にはスイッチング用TFT853の活性層が設けられ、該活性層は、ソース領域804、ドレイン領域805、LDD領域806a〜806d及びチャネル形成領域807a、807bを有し、ソース領域804とドレイン領域805の間に、二つのチャネル形成領域及び四つのLDD領域を有している。
【0080】
また、スイッチング用TFT853の活性層は、ゲート絶縁膜808に覆われ、その上にゲート電極809a、809b及びゲート電極810a、810bが設けられている。ゲート絶縁膜808は、本実施の形態では酸化窒化シリコン膜を用いる。また、ゲート電極809a及び810aとしては、窒化タンタル膜を用い、ゲート電極809b及び810bとしては、タングステン膜を用いる。これらの金属膜は相互に選択比が高いため、エッチング条件を選択することにより図12(B)に示すような構造とすることが可能である。このエッチング条件については、本出願人による特開2001−313397号公報を参照すれば良い。
【0081】
また、ゲート電極を覆う第1パッシベーション膜811として窒化シリコン膜もしくは窒化酸化シリコン膜が設けられ、その上に感光性有機樹脂膜812(本実施の形態ではポジ型感光性アクリル膜を用いる。)が設けられる。さらに、感光性有機樹脂膜812には第1開口部(図3参照)を覆うように第2パッシベーション膜813が設けられ、第1開口部の底面において第2開口部(図3参照)が設けられる。本実施の形態では、第2パッシベーション膜813として窒化シリコン膜もしくは窒化酸化シリコン膜を用いる。勿論、窒化アルミニウム膜や窒化酸化アルミニウム膜等の他の窒化絶縁膜を用いることも可能である。
【0082】
また、データ配線852は、第1開口部を介してソース領域804に接続され、ドレイン配線815は、第2開口部を介してドレイン領域805に接続される。ドレイン配線815は、容量部において保持容量を構成する電極として用いられると共に、画素電極857と電気的に接続される。なお、本実施の形態では、画素電極857として可視光に対して透明な酸化物導電膜(代表的には、ITO膜)を用いるが、これに限定されない。また、これらデータ配線852及びドレイン配線815は、アルミニウムや銅といった低抵抗な金属を主成分とする配線を他の金属膜で挟んだ構造やこれらの金属の合金膜を用いれば良い。
【0083】
ドレイン配線815は、ゲート電極と同時に形成された(即ち、ゲート電極と同一面に形成された)容量配線816に第1パッシベーション膜811及び第2パッシベーション膜813を介して対向すると共に保持容量854aを形成している。さらに、容量配線816は、半導体膜817にゲート絶縁膜808を介して対向すると共に保持容量854bを形成している。この半導体膜817は、ドレイン領域805と電気的に接続されているため、容量配線816に定電圧を印加することにより電極として機能する。このように、容量部854は、保持容量854a及び854bを並列に接続した構成となるため、非常に小さな面積で大容量を得られる。さらに、特に保持容量854aは、誘電体として、比誘電率の高い窒化シリコン膜を用いているため、大きな容量を確保できる。
【0084】
以上の画素構成を有する液晶表示装置において、実際に液晶素子まで形成した例を図13に示す。図13(A)は、図12(C)に示した断面に相当する図面であり、画素電極857上に、液晶素子855を形成した状態を示している。ドレイン配線815上には有機樹脂からなるスペーサ821が設けられ、その上から配向膜822が設けられている。スペーサ821及び配向膜822の形成順序は逆でも良い。さらに、別の基板(対向基板)823上に金属膜でなる遮光膜824、酸化物導電膜からなる対向電極825及び配向膜826を設けて、シール材(図示せず)を用いて配向膜822と配向膜826が向かい合うように貼り合わせる。さらに、シール材に設けられた液晶注入口から液晶827を注入し、液晶注入口を封止して液晶表示装置が完成する。なお、スペーサ821の形成以降の工程は、一般的な液晶のセル組み工程を適用すれば良いので、特に詳細な説明は行わない。
【0085】
また、配向膜822のラビング処理は、一般的なラビング処理を行っても良いし、ラビングレス技術を用いても良いが、図12において第3下地膜803としてダイヤモンドライクカーボン(DLC)膜を用いれば、画素電極857上に第2開口部を形成する際にDLC膜のみを選択的に残すことができるため、DLC膜にレーザー照射して配向性を得る技術を用いることができる。
【0086】
図13(A)に示した構造とした場合、光は、対向基板823側から入射し、液晶827で変調されて、基板800側から出射する。このとき、透過光は、層間絶縁膜に用いた感光性有機樹脂膜812を透過することになるため、感光性有機樹脂膜812に対して脱色処理を十分に行って、十分に透明にしておく必要がある。
【0087】
また、図13(A)に示した構造とした場合、スペーサ821の高さは必要以上に高くする必要がない点で有用である。即ち、通常のTN液晶を用いる場合、セルギャップは4μm前後であり、その場合はスペーサの高さも4μm前後が必要であったが、本実施の形態の構造とすると、薄膜トランジスタに起因する高さ(約1.5〜2μm)にスペーサの高さを加えた高さがセルギャップとなる。従って、スペーサ821自体の高さは、2.0〜2.5μm程度で十分となり、十分に均一な膜厚で塗布形成が可能な範囲である。また、画素の表示領域(画素電極857が占有する領域)を透過する光が薄膜トランジスタの方へ散乱しても、図12(A)、(B)及び図13(A)からも明らかなように、ドレイン配線815が感光性有機樹脂膜812の壁面を覆うように設けられるため、横方向からの光散乱に対しても遮光膜として機能するという利点が得られる。さらに、画素の表示領域を透過する光が、絶縁膜を透過する距離が短くなるため、界面散乱による光損失を抑制することが可能である。
【0088】
次に、図13(B)は、画素電極857の代わりに反射性を有する金属膜からなるドレイン配線831をそのまま利用した例であり、反射性を有する金属膜としては、アルミニウム膜(アルミニウム合金膜を含む。)もしくは少なくとも表面に銀薄膜を有した導電膜を用いることができる。その他の図13(A)と同一の符号を付してある部分は、説明を省略する。図13(B)に示した構造とした場合、光は、対向基板823側から入射し、液晶827で変調されて、再び対向基板823側から出射する。このときも図13(A)の場合と同様な効果が得られる。
【0089】
また、図22に示すように、感光性有機樹脂膜を厚く形成することによって、スペーサを兼ねる構造にすることができる。図22において、841がスペーサを兼ねて形成した感光性有機樹脂膜である。図22のような構造の場合、図13のようなスペーサ821を設ける必要がないため、マスク数を1枚(スペーサを形成するためのマスク)減らすことができ、また、スペーサを形成する工程を省略することができる。なお、図22は図13(A)において、感光性有機樹脂膜を厚く形成し、スペーサを兼ねる構造にしたものであり、感光性有機樹脂膜とスペーサ以外は同様の構造となっているため、図13(A)と同じものには同じ数字で示してある。
【0090】
〔実施の形態4〕
本実施の形態では、図1に示した発光装置の全体の構成について、図14を用いて説明する。図14は、薄膜トランジスタが形成された素子基板をシーリング材によって封止することによって形成された発光装置の上面図であり、図14(B)は、図14(A)のB−B’における断面図、図14(C)は、図14(A)のA−A’における断面図である。
【0091】
基板401上には、画素部(表示部)402、該画素部402を囲むように設けられたデータ線駆動回路403、ゲート線駆動回路404a、404b及び保護回路405が配置され、これらを囲むようにしてシール材406が設けられている。画素部402の構造については、図1及びその説明を参照すれば良い。シーリング材407としては、ガラス材、金属材(代表的にはステンレス材)、セラミックス材、プラスチック材(プラスチックフィルムも含む)を用いることができるが、図1に示したように絶縁膜のみで封止することも可能である。また、EL素子からの光の放射方向によっては、透光性材料を用いる必要がある。
【0092】
このシール材406は、データ線駆動回路403、ゲート線駆動回路404a、404b及び保護回路405の一部に重畳させて設けても良い。そして、該シール材406を用いてシーリング材407が設けられ、基板401、シール材406及びシーリング材407によって密閉空間408が形成される。シーリング材407には予め凹部の中に吸湿剤(酸化バリウムもしくは酸化カルシウム等)409が設けられ、上記密閉空間408の内部において、水分や酸素等を吸着して清浄な雰囲気に保ち、EL層の劣化を抑制する役割を果たす。この凹部は目の細かいメッシュ状のカバー材410で覆われており、該カバー材410は、空気や水分は通し、吸湿剤409は通さない。なお、密閉空間408は、窒素もしくはアルゴン等の希ガスで充填しておけばよく、不活性であれば樹脂もしくは液体で充填することも可能である。
【0093】
また、基板401上には、データ線駆動回路403及びゲート線駆動回路404a、404bに信号を伝達するための入力端子部411が設けられ、該入力端子部411へはFPC(フレキシブルプリントサーキット)412を介してビデオ信号等のデータ信号が伝達される。入力端子部411の断面は、図14(B)の通りであり、ゲート配線もしくはデータ配線と同時に形成された配線413の上に酸化物導電膜414を積層した構造の入力配線とFPC412側に設けられた配線415とを、導電体416を分散させた樹脂417を用いて電気的に接続してある。なお、導電体416としては、球状の高分子化合物に金もしくは銀といったメッキ処理を施したものを用いれば良い。
【0094】
また、図14(C)において、点線で囲まれた領域418の拡大図を図14(D)に示す。保護回路405は、薄膜トランジスタ419やコンデンサ420を組み合わせて構成すれば良く、公知の如何なる構成を用いても良い。本発明1は、コンタクトホールの改善と同時に、フォトリソ工程を増加させることなく容量形成が可能である点を特徴の一つとしており、本実施の形態では、その特徴を活かしてコンデンサ420を形成しているのである。なお、薄膜トランジスタ419及びコンデンサ420の構造については、図1及びその説明を参照すれば十分に理解できるので、ここでの説明は省略する。
【0095】
本実施の形態において、保護回路405は入力端子部411とデータ線駆動回路403との間に設けられ、両者の間に突発的なパルス信号等の静電気が入った際に、該パルス信号を外部へ逃がす役割を果たす。その際、まず瞬間的に入る高電圧の信号をコンデンサ420によって鈍らせ、その他の高電圧を薄膜トランジスタや薄膜ダイオードを用いて構成した回路によって外部へと逃がすことができる。勿論、保護回路は、他の場所、例えば画素部402とデータ線駆動回路403との間や画素部402とゲート線駆動回路404a、404bの間などに設けても構わない。
【0096】
以上のように、本実施の形態では、本発明を実施するにあたって、入力端子部に設けられた静電気対策等の保護回路に用いられるコンデンサを同時形成する例を示しており、他の実施の形態1、2のいずれの構成とも組み合わせて実施することが可能である。
【0097】
〔実施の形態5〕
本実施の形態では、実施の形態4とは異なる構成の発光装置の例を示す。説明には図15を用いる。図15は、図14(C)に対応する断面図であり、基板401上に画素部402、データ線駆動回路403及び保護回路405が設けられ、それらの回路の延長線上に入力端子部411が設けられている。これらの画素部402、データ線駆動回路403及び保護回路405は、図1に示した発光装置と同様に、保護膜421を用いてEL素子の封止を行っており非常に薄く構成されている。
【0098】
また、本実施の形態では、TCP(テープキャリアパッケージ)422を用いて外部駆動回路との電気的接続を確保している。TCP422は、TAB(テープオートメーテッドボンディング)テープ部分にICチップ422a〜422dを設けた構成を有し、ICチップ422a〜422dが基板401上に位置するような向きにTCP422を接着してある。そのため、発光装置の厚さを非常に薄くすることが可能となり、該発光装置を表示部に用いることにより携帯性に優れた電機器具を得ることができる。さらに、基板として可撓性基板(代表的にはプラスチックフィルム)を用いれば、フレキシブルな発光装置が得られ、ひいては曲面に貼り付け可能な可撓性の電気器具を実現することも可能となる。
【0099】
なお、本実施の形態に示す構成は、図1、2及び実施の形態1〜4のいずれに示した構成とも自由に組み合わせることができる。
【0100】
〔実施の形態6〕
本実施の形態では、図4とは異なるプロセスで薄膜トランジスタ及び該薄膜トランジスタに接続された保持容量を形成する例について図18を用いて説明する。まず、図18(A)について説明する。基板201上に、下地膜202を形成し、その上に島状にエッチング加工した半導体膜を形成する。そして、その上にゲート絶縁膜207を形成し、ゲート電極208及び容量電極209を形成し、ゲート電極208をマスクに用いて自己整合的にソース領域203及びドレイン領域204を形成する。このとき、同時にチャネル形成領域205及び保持容量の一方の電極として機能する半導体領域206が画定する。ソース領域203及びドレイン領域204を形成したら、加熱処理によりソース領域203及びドレイン領域204を活性化し、さらに第1パッシベーション膜210を形成した後、加熱処理により水素化処理を行う。ここまでの作製方法は公知の技術を用いて行えば良く、薄膜トランジスタを構成する材料としては、公知のあらゆる材料を用いることができる。
【0101】
次に、第1パッシベーション膜210上に保護膜211を形成する。膜厚は、30〜70nm(好ましくは45〜55nm)の範囲で選択すれば良い。保護膜211としては、酸化シリコン膜もしくは酸化窒化シリコン膜を用いる。そして、保護膜211上に第1開口部212を設けた感光性有機樹脂膜213(ここではポジ型の感光性アクリル膜)を形成する。感光性有機樹脂膜213は感光性であるため、直接露光することによりパターニングが可能であり、現像することでエッチングできる。勿論、現像液によるエッチング後は、感光性有機樹脂膜213の脱色処理及び焼成処理を行う。なお、脱色処理及び焼成処理については、図4の説明を参照すれば良い。
【0102】
次に、図18(B)について説明する。第1開口部212を形成したら、感光性有機樹脂膜213をマスクにして、露出している保護膜211をエッチングする。このとき、第1パッシベーション膜210がエッチングストッパーとして機能する。次に、感光性有機樹脂膜213の上面及び第1開口部212の内壁面を覆うように第2パッシベーション膜214を形成する。第2パッシベーション膜214は、第1パッシベーション膜210と同一の材料としても良い。図4の説明で述べたように、第2パッシベーション膜210の形成は、高周波放電によるスパッタ法を用いることが好ましい。その際、条件は図4の説明を参照すれば良い。そして、第2パッシベーション膜214を形成したら、フォトレジスト215を形成する。このフォトレジスト215は、第2パッシベーション膜214に対して第2開口部を形成するためのマスクである。
【0103】
次に、図18(C)について説明する。フォトレジスト215を形成したら、エッチング処理を行って第2パッシベーション膜214、第1パッシベーション膜210及びゲート絶縁膜207を順次エッチングし、第2開口部216を形成する。このとき、エッチング処理は、ドライエッチング処理でもウェットエッチング処理でも良いが、第2開口部216の形状を良好なものとするためには、ドライエッチング処理が好ましい。本発明では、第2開口部216の形成にあたって、ドライエッチング処理を行っても感光性有機樹脂膜213がプラズマに直接曝すことがない。
【0104】
次に、図18(D)について説明する。第2開口部216を形成したら、その上に金属膜を形成し、エッチングによりパターン化してソース電極217及びドレイン電極218を形成する。これら電極を形成するために、チタン膜、窒化チタン膜、タングステン膜(合金を含む。)、アルミニウム膜(合金を含む。)もしくはこれらの積層膜を用いれば良い。また、ドレイン電極218は、前記容量電極209の上に重畳するように延長される。このような構造とすると、半導体領域206、ゲート絶縁膜207及び容量電極209で第1保持容量219aが構成され、かつ、容量電極209、第1パッシベーション膜210、第2パッシベーション膜214及びドレイン電極218で第2保持容量219bが構成される。従って、第1保持容量219a及び第2保持容量219bを並列に設けることができるため、小さい面積で大きな容量値を確保することが可能となる。さらに、第2保持容量219bの誘電体は、二層の積層構造となっているため、ピンホールの発生確率が低く、信頼性の高い保持容量とすることができる。
【0105】
以上のようにして、図18(D)に示す構造の薄膜トランジスタ及び該薄膜トランジスタに接続された保持容量を得ることができる。なお、本実施の形態では単純な構造の薄膜トランジスタに適用して説明したが、本実施の形態は、公知のあらゆる構造の薄膜トランジスタに適用することも可能であり、実施の形態1〜5のいずれの構成とも自由に組み合わせることが可能である。
【0106】
〔実施の形態7〕
本発明の表示装置を表示部に用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それらの電子機器の具体例を図16に示す。
【0107】
図16(A)はテレビであり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。本発明は表示部2003に適用することができる。なお、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用のテレビが含まれる。
【0108】
図16(B)はデジタルカメラであり、本体2101、表示部2102、受像部2103、操作キー2104、外部接続ポート2105、シャッター2106等を含む。本発明は、表示部2102に適用することができる。
【0109】
図16(C)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明は、表示部2203に適用することができる。
【0110】
図16(D)はモバイルコンピュータであり、本体2301、表示部2302、スイッチ2303、操作キー2304、赤外線ポート2305等を含む。本発明は、表示部2302に適用することができる。
【0111】
図16(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示するが、本発明は表示部A、B2403、2404に適用することができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【0112】
図16(F)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体2501、表示部2502、アーム部2503を含む。本発明は、表示部2502に適用することができる。
【0113】
図16(G)はビデオカメラであり、本体2601、表示部2602、筐体2603、外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー2607、音声入力部2608、操作キー2609、接眼部2610等を含む。本発明は、表示部2602に適用することができる。
【0114】
図16(H)は携帯電話であり、本体2701、筐体2702、表示部2703、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、アンテナ2708等を含む。本発明は、表示部2703に適用することができる。なお、表示部2703は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。
【0115】
以上の様に、本発明を実施して得た表示装置は、あらゆる電子機器の表示部として用いても良い。本発明により表示装置の動作性能の安定性を向上させ、かつ、回路設計における設計マージンの拡大を達成させることができるため、コストの低い表示装置を提供することができ、電子機器の部品コストを低減することができる。なお、本実施の形態の電子機器には、実施の形態1〜6に示したいずれの構成を有した表示装置を用いても良い。
【0116】
【発明の効果】
本発明1により、回路設計における設計マージンの高いプロセスで、薄膜トランジスタのしきい値電圧をばらつかせることなく表示装置の作製が可能となり、表示装置の動作性能の安定性の向上を達成することができる。さらに、前掲の薄膜トランジスタを作製すると同時に、特にフォトリソ工程を増やすことなく小さな面積で大きな容量を形成することができ、表示装置の画質の向上を図ることができる。また、本発明2により、当該技術の工程数を削減する上で好適な作製プロセスが提供され、表示装置、特に発光装置の製造コストの低減を図ることができる。
【図面の簡単な説明】
【図1】 発光装置の画素構成を示す図。
【図2】 発光装置の断面構造を示す図。
【図3】 薄膜トランジスタの構造を示す図。
【図4】 薄膜トランジスタの作製工程を示す図。
【図5】 有機樹脂膜の断面構造を示すSEM写真及び模式図。
【図6】 しきい値電圧のバラツキを示す図。
【図7】 有機樹脂膜の断面構造を示すSEM写真及び模式図。
【図8】 有機樹脂膜の断面構造を示すSEM写真及び模式図。
【図9】 有機樹脂膜の断面構造を示すSEM写真及び模式図。
【図10】 薄膜トランジスタの構造を示す図。
【図11】 薄膜トランジスタの構造を示す図。
【図12】 液晶表示装置の画素構成を示す図。
【図13】 液晶表示装置の断面構造を示す図。
【図14】 発光装置の外観構成を示す図。
【図15】 発光装置の外観構成を示す図。
【図16】 電気器具の具体例を示す図。
【図17】 窒化シリコン膜を誘電体するMOS構造のC−V特性を示す図。
【図18】 薄膜トランジスタ及び保持容量の作製工程を示す図。
【図19】 発光装置の断面構造を示す図。
【図20】 窒化シリコン膜のSIMS測定データ。
【図21】 発光装置の断面構造を示す図。
【図22】 液晶表示装置の断面構造を示す図。

Claims (12)

  1. 半導体膜、前記半導体膜に接するゲート絶縁膜、及び前記ゲート絶縁膜を介して前記半導体膜に対向するゲート電極を有する半導体素子と、
    前記半導体素子の上に設けられた第1窒化絶縁膜と、
    前記第1窒化絶縁膜の上に設けられたポジ型感光性アクリル膜と、
    前記ポジ型感光性アクリル膜の上に設けられた第2窒化絶縁膜と、
    前記第2窒化絶縁膜の上に設けられ、前記半導体素子に接続された配線と、
    前記配線を介して前記半導体素子に接続された画素電極とを有し、
    前記ポジ型感光性アクリル膜に設けられた第1開口部の内壁面は前記第2窒化絶縁膜で覆われ、
    前記第1開口部の内側に、前記ゲート絶縁膜、前記第1窒化絶縁膜及び前記第2窒化絶縁膜を含む積層体に設けられた第2開口部を有し、
    前記第2開口部を介して前記半導体素子と前記配線が接続されており、
    前記画素電極は、前記半導体膜よりも下層に設けられることを特徴とする表示装置。
  2. 半導体膜、前記半導体膜に接するゲート絶縁膜、及び前記ゲート絶縁膜を介して前記半導体膜に対向するゲート電極を有する半導体素子と、
    前記半導体素子の上に設けられた第1窒化絶縁膜と、
    前記第1窒化絶縁膜の上に設けられたポジ型感光性アクリル膜と、
    前記ポジ型感光性アクリル膜の上に設けられた第2窒化絶縁膜と、
    前記第2窒化絶縁膜の上に設けられ、前記半導体素子に接続された配線と、
    前記配線を介して前記半導体素子に接続された画素電極とを有し、
    前記ポジ型感光性アクリル膜に設けられた第1開口部の内壁面は前記第2窒化絶縁膜で覆われ、
    前記第1開口部において前記第1窒化絶縁膜と前記第2窒化絶縁膜が接する領域を有し、
    前記第1開口部の内側に、前記ゲート絶縁膜、前記第1窒化絶縁膜及び前記第2窒化絶縁膜を含む積層体に設けられた第2開口部を有し、
    前記第2開口部を介して前記半導体素子と前記配線が接続されており、
    前記画素電極は、前記半導体膜よりも下層に設けられることを特徴とする表示装置。
  3. 半導体膜、前記半導体膜に接するゲート絶縁膜、前記ゲート絶縁膜を介して前記半導体膜に対向するゲート電極を有する半導体素子と、
    前記半導体素子の上に設けられた第1窒化絶縁膜と、
    前記第1窒化絶縁膜の上に設けられたポジ型感光性アクリル膜と、
    前記ポジ型感光性アクリル膜の上に設けられた第2窒化絶縁膜と、
    前記第2窒化絶縁膜の上に設けられ、前記半導体素子に接続された配線と、
    前記配線を介して前記半導体素子に接続された画素電極と、
    前記配線の上に設けられたアルゴンを含む第3窒化絶縁膜と、
    前記第3窒化絶縁膜の上に設けられたLiが添加された金属膜を有し、
    前記ポジ型感光性アクリル膜に設けられた第1開口部の内壁面は前記第2窒化絶縁膜で覆われ、
    前記第1開口部の内側に、前記ゲート絶縁膜、前記第1窒化絶縁膜及び前記第2窒化絶縁膜を含む積層体に設けられた第2開口部を有し、
    前記第2開口部を介して前記半導体素子と前記配線が接続されており、
    前記画素電極は、前記半導体膜よりも下層に設けられることを特徴とする表示装置。
  4. 半導体膜、前記半導体膜に接するゲート絶縁膜、及び前記ゲート絶縁膜を介して前記半導体膜に対向するゲート電極を有する半導体素子と、
    前記半導体素子の上に設けられた第1窒化絶縁膜と、
    前記第1窒化絶縁膜の上に設けられたポジ型感光性アクリル膜と、
    前記ポジ型感光性アクリル膜の上に設けられた第2窒化絶縁膜と、
    前記第2窒化絶縁膜の上に設けられ、前記半導体素子に接続された配線と、
    前記配線を介して前記半導体素子に接続された画素電極とを有し、
    前記ポジ型感光性アクリル膜に設けられた第1開口部の内壁面は前記第2窒化絶縁膜で覆われ、
    前記第1開口部の内側に、前記第1窒化絶縁膜及び前記第2窒化絶縁膜を含む積層体に設けられた第2開口部を有し、
    前記第2開口部を介して前記半導体素子と前記配線が接続されており、
    前記画素電極は、前記半導体膜よりも下層に設けられることを特徴とする表示装置。
  5. 半導体膜、前記半導体膜に接するゲート絶縁膜、及び前記ゲート絶縁膜を介して前記半導体膜に対向するゲート電極を有する半導体素子と、
    前記半導体素子の上に設けられた第1窒化絶縁膜と、
    前記第1窒化絶縁膜の上に設けられたポジ型感光性アクリル膜と、
    前記ポジ型感光性アクリル膜の上に設けられた第2窒化絶縁膜と、
    前記第2窒化絶縁膜の上に設けられ、前記半導体素子に接続された配線と、
    前記配線を介して前記半導体素子に接続された画素電極とを有し、
    前記ポジ型感光性アクリル膜に設けられた第1開口部の内壁面は前記第2窒化絶縁膜で覆われ、
    前記第1開口部において前記第1窒化絶縁膜と前記第2窒化絶縁膜が接する領域を有し、
    前記第1開口部の内側には、前記第1窒化絶縁膜及び前記第2窒化絶縁膜を含む積層体に設けられた第2開口部があり、
    前記第1開口部及び前記第2開口部を介して前記半導体素子と前記配線が接続されており、
    前記画素電極は、前記半導体膜よりも下層に設けられることを特徴とする表示装置。
  6. 請求項1乃至請求項のいずれか一において、前記第1窒化絶縁膜は、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜もしくは酸化窒化アルミニウム膜であることを特徴とする表示装置。
  7. 請求項1乃至請求項のいずれか一において、前記第2窒化絶縁膜は、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜もしくは酸化窒化アルミニウム膜であることを特徴とする表示装置。
  8. 請求項1乃至請求項のいずれか一において、前記第1窒化絶縁膜と前記第2窒化絶縁膜は、アルゴンを含む窒化シリコン膜であることを特徴とする表示装置。
  9. 請求項1乃至請求項のいずれか一に記載の前記表示装置を表示部に用いたビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置、パーソナルコンピュータ、ゲーム機器、携帯情報端末、画像再生装置、テレビまたは携帯電話。
  10. 基板上に下地膜に覆われた画素電極を形成し、
    前記下地膜上に、半導体膜、前記半導体膜に接するゲート絶縁膜、及び前記ゲート絶縁膜を介して前記半導体膜に対向するゲート電極を有する半導体素子を形成し、
    前記半導体素子上に第1窒化絶縁膜を形成し、
    前記第1窒化絶縁膜上にポジ型感光性アクリル膜を形成し、
    前記ポジ型感光性アクリル膜に第1開口部を形成し、
    前記第1開口部を覆って第2窒化絶縁膜を形成し、
    前記第1開口部の底面において前記第2窒化絶縁膜、前記第1窒化絶縁膜及び前記ゲート絶縁膜をエッチングして、前記半導体膜の一部を露出する第2開口部を前記第1開口部の内側に形成し、
    前記第1開口部及び前記第2開口部を介して前記半導体素子と接続し、前記画素電極とも接続する配線を形成し、
    前記第1開口部の形成の際、前記画素電極上において前記ポジ型感光性アクリル膜をエッチングし、
    前記第2開口部の形成の際、前記第2窒化絶縁膜、前記第1窒化絶縁膜、前記ゲート絶縁膜及び前記下地膜をエッチングして前記画素電極を露出させることを特徴とする表示装置の作製方法。
  11. 基板上に下地膜に覆われた画素電極を形成し、
    前記下地膜上に、半導体膜、前記半導体膜に接するゲート絶縁膜、及び前記ゲート絶縁膜を介して前記半導体膜に対向するゲート電極を有する半導体素子を形成し、
    前記半導体素子上に第1窒化絶縁膜を形成し、
    前記第1窒化絶縁膜上にポジ型感光性アクリル膜を形成し、
    前記ポジ型感光性アクリル膜に第1開口部を形成し、
    前記第1開口部を覆って第2窒化絶縁膜を形成し、
    前記第1開口部の底面において前記第2窒化絶縁膜及び前記第1窒化絶縁膜をエッチングして、前記半導体膜の一部を露出する第2開口部を前記第1開口部の内側に形成し、
    前記第1開口部及び前記第2開口部を介して前記半導体素子と接続し、前記画素電極とも接続する配線を形成し、
    前記第1開口部の形成の際、前記画素電極上において前記ポジ型感光性アクリル膜をエッチングし、
    前記第2開口部の形成の際、前記第2窒化絶縁膜、前記第1窒化絶縁膜、前記ゲート絶縁膜及び前記下地膜をエッチングして前記画素電極を露出させることを特徴とする表示装置の作製方法。
  12. 請求項10又は請求項11のいずれか一において、前記第1窒化絶縁膜及び前記第2窒化絶縁膜として、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜もしくは酸化窒化アルミニウム膜を用いることを特徴とする表示装置の作製方法。
JP2003109613A 2002-04-15 2003-04-14 表示装置及びその作製方法 Active JP4463493B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002111745 2002-04-15
JP2003109613A JP4463493B2 (ja) 2002-04-15 2003-04-14 表示装置及びその作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003109613A JP4463493B2 (ja) 2002-04-15 2003-04-14 表示装置及びその作製方法

Publications (3)

Publication Number Publication Date
JP2004004757A true JP2004004757A (ja) 2004-01-08
JP2004004757A5 true JP2004004757A5 (ja) 2006-06-01
JP4463493B2 true JP4463493B2 (ja) 2010-05-19

Family

ID=28786654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003109613A Active JP4463493B2 (ja) 2002-04-15 2003-04-14 表示装置及びその作製方法

Country Status (4)

Country Link
US (3) US7411215B2 (ja)
JP (1) JP4463493B2 (ja)
KR (1) KR100968496B1 (ja)
CN (1) CN100357992C (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6822629B2 (en) * 2000-08-18 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP4463493B2 (ja) 2002-04-15 2010-05-19 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US7242021B2 (en) * 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
US6960786B2 (en) 2002-05-13 2005-11-01 Semiconductor Energy Laboratory Co., Ltd. Display device
US6992332B2 (en) * 2002-05-15 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for manufacturing the same
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US7452257B2 (en) * 2002-12-27 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a display device
JP4574158B2 (ja) * 2003-10-28 2010-11-04 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
JP2005134755A (ja) 2003-10-31 2005-05-26 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
KR100552975B1 (ko) * 2003-11-22 2006-02-15 삼성에스디아이 주식회사 능동 매트릭스 유기전계발광표시장치 및 그의 제조방법
US7274044B2 (en) * 2004-01-26 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR100615222B1 (ko) 2004-06-17 2006-08-25 삼성에스디아이 주식회사 전계 발광 디스플레이 장치 및 이의 제조 방법
KR100611652B1 (ko) * 2004-06-28 2006-08-11 삼성에스디아이 주식회사 유기 전계 발광 표시 소자 및 그 제조방법
US8217396B2 (en) 2004-07-30 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device comprising electrode layer contacting wiring in the connection region and extending to pixel region
KR100699998B1 (ko) 2004-09-23 2007-03-26 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그의 제조 방법
KR101125252B1 (ko) * 2004-12-31 2012-03-21 엘지디스플레이 주식회사 폴리 액정 표시 패널 및 그 제조 방법
JP2006251049A (ja) * 2005-03-08 2006-09-21 Toshiba Matsushita Display Technology Co Ltd 表示装置及びアレイ基板
JP2008204966A (ja) * 2005-05-23 2008-09-04 Sharp Corp 半導体装置及びその製造方法並びに液晶表示装置
US7414262B2 (en) * 2005-09-30 2008-08-19 Lexmark International, Inc. Electronic devices and methods for forming the same
US7615495B2 (en) 2005-11-17 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
JP5135709B2 (ja) * 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
JP5170985B2 (ja) 2006-06-09 2013-03-27 株式会社ジャパンディスプレイイースト 液晶表示装置
JP5512931B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5512930B2 (ja) 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5142831B2 (ja) * 2007-06-14 2013-02-13 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
WO2009052089A1 (en) * 2007-10-15 2009-04-23 E.I. Du Pont De Nemours And Company Backplane structures for solution processed electronic devices
JP2011509498A (ja) 2007-12-14 2011-03-24 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニーE.I.Du Pont De Nemours And Company 電子デバイス用のバックプレーン構造体
EP2178133A3 (en) 2008-10-16 2013-12-04 Semiconductor Energy Laboratory Co., Ltd. Flexible Light-Emitting Device, Electronic Device, and Method for Manufacturing Flexible-Light Emitting Device
KR101470811B1 (ko) * 2009-09-16 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20120129592A (ko) * 2011-05-20 2012-11-28 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법
US8716708B2 (en) * 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5862204B2 (ja) * 2011-10-31 2016-02-16 セイコーエプソン株式会社 電気光学装置および電子機器
KR20130136063A (ko) * 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
JP2017191183A (ja) * 2016-04-12 2017-10-19 株式会社ジャパンディスプレイ 表示装置及びその製造方法

Family Cites Families (206)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3597667A (en) 1966-03-01 1971-08-03 Gen Electric Silicon oxide-silicon nitride coatings for semiconductor devices
JPS606040B2 (ja) 1979-06-07 1985-02-15 Nippon Electric Co
US4313782A (en) 1979-11-14 1982-02-02 Rca Corporation Method of manufacturing submicron channel transistors
JPS56120166A (en) 1980-02-27 1981-09-21 Hitachi Ltd Semiconductor ic device and manufacture thereof
US4409724A (en) 1980-11-03 1983-10-18 Texas Instruments Incorporated Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby
US4342617A (en) 1981-02-23 1982-08-03 Intel Corporation Process for forming opening having tapered sides in a plasma nitride layer
DE3146981A1 (de) 1981-11-26 1983-06-01 Siemens Ag Fototransistor in mos-duennschichttechnik, verfahren zu seiner herstellung und verfahren zu seinem betrieb.
US5365079A (en) 1982-04-30 1994-11-15 Seiko Epson Corporation Thin film transistor and display device including same
US4566175A (en) 1982-08-30 1986-01-28 Texas Instruments Incorporated Method of making insulated gate field effect transistor with a lightly doped drain using oxide sidewall spacer and double implantations
US4447272A (en) 1982-11-22 1984-05-08 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating MNOS structures utilizing hydrogen ion implantation
US4727044A (en) 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
FR2585167B1 (fr) 1985-07-19 1993-05-07 Gen Electric Structures conductrices redondantes pour affichages a cristaux liquides commandes par des transistors a effet de champ en couche mince
JPS62130018A (en) 1985-12-02 1987-06-12 Hitachi Ltd Semiconductor electronic circuit
JPH0740711B2 (ja) 1986-06-20 1995-05-01 キヤノン株式会社 光センサの駆動方法及び画像入力装置
US5808315A (en) 1992-07-21 1998-09-15 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having transparent conductive film
KR100212098B1 (ko) 1987-09-19 1999-08-02 가나이 쓰도무 반도체 집적회로 장치 및 그 제조 방법과 반도체 집적 회로 장치의 배선기판 및 그 제조 방법
JPH0654774B2 (ja) 1987-11-30 1994-07-20 株式会社東芝 半導体装置及びその製造方法
US4851370A (en) 1987-12-28 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Fabricating a semiconductor device with low defect density oxide
NL8801379A (nl) 1988-05-30 1989-12-18 Imec Inter Uni Micro Electr Werkwijze voor het vervaardigen van een dunne-filmtransistor en een dergelijke dunne-filmtransistor.
JPH0766946B2 (ja) 1989-03-31 1995-07-19 株式会社東芝 半導体装置及びその製造方法
US5113511A (en) 1989-06-02 1992-05-12 Atari Corporation System for dynamically providing predicted high/slow speed accessing memory to a processing unit based on instructions
US4951100A (en) 1989-07-03 1990-08-21 Motorola, Inc. Hot electron collector for a LDD transistor
JP3009438B2 (ja) 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
US5191373A (en) 1989-08-31 1993-03-02 Asahi Kogaku Kogyo Kabushiki Kaisha Display system of a camera selective display system for a camera
JP2714993B2 (ja) 1989-12-15 1998-02-16 セイコーエプソン株式会社 液晶表示装置
US5063378A (en) 1989-12-22 1991-11-05 David Sarnoff Research Center, Inc. Scanned liquid crystal display with select scanner redundancy
JP2622183B2 (ja) 1990-04-05 1997-06-18 シャープ株式会社 アクティブマトリクス表示装置
EP0456199B1 (en) 1990-05-11 1997-08-27 Asahi Glass Company Ltd. Process for preparing a polycrystalline semiconductor thin film transistor
US5198685A (en) 1990-08-01 1993-03-30 Canon Kabushiki Kaisha Photoelectric conversion apparatus with shock-absorbing layer
US5234850A (en) 1990-09-04 1993-08-10 Industrial Technology Research Institute Method of fabricating a nitride capped MOSFET for integrated circuits
CA2055400C (en) 1990-11-15 1998-08-04 Kenji Yamagata Method of forming crystal
KR930009549B1 (ko) 1990-11-28 1993-10-06 정몽헌 고저항용 다결정 실리콘의 저항치 유지방법
US5424752A (en) 1990-12-10 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Method of driving an electro-optical device
US5521107A (en) 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
US5468987A (en) 1991-03-06 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6624450B1 (en) 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH0824104B2 (ja) * 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
US6562672B2 (en) * 1991-03-18 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
US5946561A (en) * 1991-03-18 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP3071851B2 (ja) * 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
US5680147A (en) 1991-05-20 1997-10-21 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
US5280280A (en) 1991-05-24 1994-01-18 Robert Hotto DC integrating display driver employing pixel status memories
US5414442A (en) 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
US5414278A (en) 1991-07-04 1995-05-09 Mitsushibi Denki Kabushiki Kaisha Active matrix liquid crystal display device
JP2845303B2 (ja) 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
US5485019A (en) 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5650338A (en) 1991-08-26 1997-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming thin film transistor
KR960000225B1 (ko) 1991-08-26 1996-01-03 순페이 야마자끼 절연게이트형 반도체장치의 제작방법
US6556257B2 (en) 1991-09-05 2003-04-29 Sony Corporation Liquid crystal display device
EP0592063A3 (en) * 1992-09-14 1994-07-13 Toshiba Kk Active matrix liquid crystal display device
JP3116478B2 (ja) 1991-10-29 2000-12-11 ソニー株式会社 半導体メモリ装置
US5576655A (en) 1991-11-29 1996-11-19 Fuji Electric Co., Ltd. High-withstand-voltage integrated circuit for driving a power semiconductor device
JP2564725B2 (ja) 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Mos型トランジスタの作製方法
JPH05249478A (ja) 1991-12-25 1993-09-28 Toshiba Corp 液晶表示装置
US6078316A (en) 1992-03-16 2000-06-20 Canon Kabushiki Kaisha Display memory cache
DE69325533D1 (de) 1992-03-17 1999-08-12 Hitachi Ltd Mikrorechner mit Speicher mit wahlfreiem Zugriff und Flashspeicher
GB9206086D0 (en) 1992-03-20 1992-05-06 Philips Electronics Uk Ltd Manufacturing electronic devices comprising,e.g.tfts and mims
KR0123795B1 (en) 1992-03-27 1997-11-25 Semiconductor Energy Lab Insulated-gate semiconductor device
US5343066A (en) 1992-03-30 1994-08-30 Sony Corporation Semiconductor device and method of manufacturing same
US5674771A (en) 1992-04-20 1997-10-07 Nippon Telegraph And Telephone Corporation Capacitor and method of manufacturing the same
JPH05308128A (ja) 1992-04-30 1993-11-19 Fuji Electric Co Ltd 半導体装置およびその製造方法
US5612254A (en) 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate
KR970010652B1 (ko) * 1992-07-06 1997-06-30 순페이 야마자끼 박막형 반도체 장치 및 그 제작방법
JP3013624B2 (ja) 1992-09-01 2000-02-28 日本電気株式会社 半導体集積回路装置
US5292677A (en) 1992-09-18 1994-03-08 Micron Technology, Inc. Reduced mask CMOS process for fabricating stacked capacitor multi-megabit dynamic random access memories utilizing single etch stop layer for contacts
JP2924506B2 (ja) 1992-10-27 1999-07-26 日本電気株式会社 アクティブマトリックス型液晶表示装置の画素構造
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JP3158749B2 (ja) * 1992-12-16 2001-04-23 ヤマハ株式会社 半導体装置
EP0603866B1 (en) 1992-12-25 2002-07-24 Sony Corporation Active matrix substrate
JP3437863B2 (ja) 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Mis型半導体装置の作製方法
KR0161994B1 (ko) 1993-01-18 1998-12-01 순페이 야마자끼 Mis형 반도체장치 제작방법
JP2897095B2 (ja) 1993-02-02 1999-05-31 富士通株式会社 キャパシタの製造方法
JPH06296023A (ja) * 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
US5563427A (en) 1993-02-10 1996-10-08 Seiko Epson Corporation Active matrix panel and manufacturing method including TFTs having variable impurity concentration levels
US5576231A (en) 1993-11-05 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating an insulated gate field effect transistor with an anodic oxidized gate electrode
US5747355A (en) 1993-03-30 1998-05-05 Semiconductor Energy Laboratory Co., Ltd. Method for producing a transistor using anodic oxidation
US5498562A (en) 1993-04-07 1996-03-12 Micron Technology, Inc. Semiconductor processing methods of forming stacked capacitors
US6150692A (en) * 1993-07-13 2000-11-21 Sony Corporation Thin film semiconductor device for active matrix panel
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JPH07142743A (ja) 1993-09-22 1995-06-02 Sharp Corp 薄膜トランジスタの製造方法
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JP3030368B2 (ja) 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5426315A (en) 1993-10-04 1995-06-20 Motorola Inc. Thin-film transistor having an inlaid thin-film channel region
JPH07135323A (ja) 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
WO1995013625A1 (en) 1993-11-12 1995-05-18 Seiko Epson Corporation Structure and method for mounting semiconductor device and liquid crystal display device
JP3325992B2 (ja) 1994-01-08 2002-09-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5616935A (en) 1994-02-08 1997-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit having N-channel and P-channel transistors
JP3312083B2 (ja) 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
US5789762A (en) 1994-09-14 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor active matrix circuit
JP3059915B2 (ja) * 1994-09-29 2000-07-04 三洋電機株式会社 表示装置および表示装置の製造方法
JP3097945B2 (ja) 1994-10-03 2000-10-10 シャープ株式会社 反射型液晶表示装置の製造方法
US5635423A (en) 1994-10-11 1997-06-03 Advanced Micro Devices, Inc. Simplified dual damascene process for multi-level metallization and interconnection structure
JP3240858B2 (ja) * 1994-10-19 2001-12-25 ソニー株式会社 カラー表示装置
JP2900229B2 (ja) * 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
US5814529A (en) 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
JPH08250743A (ja) 1995-03-07 1996-09-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US5706064A (en) * 1995-03-31 1998-01-06 Kabushiki Kaisha Toshiba LCD having an organic-inorganic hybrid glass functional layer
KR100303134B1 (ko) 1995-05-09 2001-07-09 엘지.필립스 엘시디 주식회사 액정표시소자및그제조방법.
US6372534B1 (en) * 1995-06-06 2002-04-16 Lg. Philips Lcd Co., Ltd Method of making a TFT array with photo-imageable insulating layer over address lines
US5771110A (en) 1995-07-03 1998-06-23 Sanyo Electric Co., Ltd. Thin film transistor device, display device and method of fabricating the same
KR0171102B1 (ko) * 1995-08-29 1999-03-20 구자홍 액정표시장치 구조 및 제조방법
US5728608A (en) 1995-10-11 1998-03-17 Applied Komatsu Technology, Inc. Tapered dielectric etch in semiconductor devices
US5917563A (en) 1995-10-16 1999-06-29 Sharp Kabushiki Kaisha Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line
JPH09134973A (ja) 1995-11-07 1997-05-20 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
US5940732A (en) * 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
KR100351777B1 (ko) * 1995-12-14 2003-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR100192370B1 (ko) 1996-01-10 1999-06-15 구자홍 액정표시장치의 제조방법
KR100386203B1 (ko) 1996-02-29 2003-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전기광학장치및그제조방법
US6316787B1 (en) 1996-06-04 2001-11-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and fabrication method thereof
US6037712A (en) * 1996-06-10 2000-03-14 Tdk Corporation Organic electroluminescence display device and producing method thereof
JP3126661B2 (ja) * 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
US6288764B1 (en) * 1996-06-25 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device or electronic device having liquid crystal display panel
JP3284262B2 (ja) 1996-09-05 2002-05-20 セイコーエプソン株式会社 液晶表示装置及びそれを用いた電子機器
KR100198634B1 (ko) 1996-09-07 1999-06-15 구본준 반도체 소자의 배선구조 및 제조방법
KR100225097B1 (ko) * 1996-10-29 1999-10-15 구자홍 액정표시장치 및 그 제조방법
JP3123450B2 (ja) * 1996-11-26 2001-01-09 日本電気株式会社 半導体装置およびその製造方法
JPH10229197A (ja) * 1997-02-17 1998-08-25 Sanyo Electric Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法
US6136624A (en) * 1997-03-07 2000-10-24 Kabushiki Kaisha Toshiba Array substrate, liquid crystal display device and their manufacturing method
JPH10268360A (ja) * 1997-03-26 1998-10-09 Semiconductor Energy Lab Co Ltd 表示装置
US6069443A (en) * 1997-06-23 2000-05-30 Fed Corporation Passive matrix OLED display
JP3156765B2 (ja) * 1997-08-29 2001-04-16 日本電気株式会社 半導体装置、および半導体装置の製造方法
US6451636B1 (en) 1997-09-12 2002-09-17 Sanyo Electric Co., Ltd. Semiconductor device and display device having laser-annealed semiconductor element
US6274516B1 (en) * 1997-10-27 2001-08-14 Canon Kabushiki Kaisha Process for manufacturing interlayer insulating film and display apparatus using this film and its manufacturing method
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
JP3980156B2 (ja) * 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JP3941901B2 (ja) * 1998-04-28 2007-07-11 シャープ株式会社 半導体装置の作製方法
US6310066B1 (en) * 1998-04-29 2001-10-30 American Home Products Corp. Antipsychotic indolyl derivatives
US6372558B1 (en) * 1998-08-18 2002-04-16 Sony Corporation Electrooptic device, driving substrate for electrooptic device, and method of manufacturing the device and substrate
JP2000111952A (ja) * 1998-10-07 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US7141821B1 (en) * 1998-11-10 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity gradient in the impurity regions and method of manufacture
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
KR100469109B1 (ko) 1998-11-26 2005-02-02 세이코 엡슨 가부시키가이샤 전기 광학 장치 및 그 제조방법 및 전자기기
JP3424234B2 (ja) * 1998-11-30 2003-07-07 セイコーエプソン株式会社 電気光学装置及びその製造方法
US6531392B2 (en) * 1998-12-12 2003-03-11 Samsung Electronics Co., Ltd. Method of forming a thin film transistor array panel using photolithography techniques
US6306559B1 (en) * 1999-01-26 2001-10-23 Mitsubishi Chemical Corporation Organic electroluminescent device comprising a patterned photosensitive composition and a method for producing same
EP1031873A3 (en) 1999-02-23 2005-02-23 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US7821065B2 (en) * 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
JP3683463B2 (ja) * 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
US6475836B1 (en) 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100736400B1 (ko) * 1999-05-15 2007-07-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
EP1058484B1 (en) 1999-06-04 2015-12-23 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with an insulating layer
JP3844913B2 (ja) * 1999-06-28 2006-11-15 アルプス電気株式会社 アクティブマトリックス型液晶表示装置
US6664145B1 (en) * 1999-07-22 2003-12-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2001119029A (ja) 1999-10-18 2001-04-27 Fujitsu Ltd 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置
JP4727029B2 (ja) 1999-11-29 2011-07-20 株式会社半導体エネルギー研究所 El表示装置、電気器具及びel表示装置用の半導体素子基板
US6348420B1 (en) 1999-12-23 2002-02-19 Asm America, Inc. Situ dielectric stacks
US6573162B2 (en) * 1999-12-24 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and method of fabricating a semiconductor device
JP3806596B2 (ja) * 1999-12-27 2006-08-09 三洋電機株式会社 表示装置およびその製造方法
JP5408829B2 (ja) * 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
US7060153B2 (en) * 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
US20010053559A1 (en) * 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
US6639265B2 (en) * 2000-01-26 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP3365554B2 (ja) 2000-02-07 2003-01-14 キヤノン販売株式会社 半導体装置の製造方法
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6833560B2 (en) 2000-02-22 2004-12-21 Semiconductor Energy Laboratory Co., Ltd. Self-light-emitting device and method of manufacturing the same
JP2003523398A (ja) * 2000-02-24 2003-08-05 ザ ボード オブ トラスティーズ オブ ザ リーランド スタンフォード ジュニア ユニバーシティ 樹状細胞のインビボ活性化によるアジュバント治療
US6690033B2 (en) 2000-02-28 2004-02-10 Semiconductor Energy Laboratory Co., Ltd. Electronic device having a light-emitting element
JP2001267578A (ja) 2000-03-17 2001-09-28 Sony Corp 薄膜半導体装置及びその製造方法
CN1905239A (zh) * 2000-03-27 2007-01-31 株式会社半导体能源研究所 自发光设备及其制造方法
US6475845B2 (en) 2000-03-27 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US6936846B2 (en) * 2000-04-17 2005-08-30 Semiconductor Energy Laboratory Co., Ltd. Self-luminous device and electric machine using the same
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US6580475B2 (en) 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6791129B2 (en) * 2000-04-27 2004-09-14 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6677621B2 (en) 2000-05-22 2004-01-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electrical appliance
JP4581187B2 (ja) * 2000-06-13 2010-11-17 ソニー株式会社 表示装置の製造方法
JP4519278B2 (ja) 2000-07-06 2010-08-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6828950B2 (en) * 2000-08-10 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
US6822629B2 (en) * 2000-08-18 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6605826B2 (en) * 2000-08-18 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
US6739931B2 (en) * 2000-09-18 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the display device
US6774578B2 (en) * 2000-09-19 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Self light emitting device and method of driving thereof
US6599818B2 (en) * 2000-10-10 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method
US6664732B2 (en) * 2000-10-26 2003-12-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP4831874B2 (ja) * 2001-02-26 2011-12-07 株式会社半導体エネルギー研究所 発光装置及び電子機器
US6657260B2 (en) 2001-02-28 2003-12-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having source wiring and terminal portion made of the same material as the gate electrodes
JP2002258810A (ja) * 2001-03-05 2002-09-11 Hitachi Device Eng Co Ltd 液晶表示装置
US6830994B2 (en) * 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
US6737653B2 (en) * 2001-03-12 2004-05-18 Lg. Philips Lcd Co., Ltd. X-ray detector and method of fabricating therefore
JP2004523924A (ja) 2001-03-21 2004-08-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィKoninklijke Philips Electronics N.V. 電子デバイス
JP3977997B2 (ja) 2001-05-11 2007-09-19 松下電器産業株式会社 半導体装置およびその製造方法
JP4876341B2 (ja) * 2001-07-13 2012-02-15 日本電気株式会社 アクティブマトリクス基板及びその製造方法
CN102290005B (zh) * 2001-09-21 2017-06-20 株式会社半导体能源研究所 有机发光二极管显示装置的驱动方法
US6842660B2 (en) 2001-10-31 2005-01-11 Brooks Automation, Inc. Device and method for communicating data in a process control system
US6903377B2 (en) * 2001-11-09 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
US20050132549A1 (en) 2001-11-16 2005-06-23 Wong-Cheng Shih Method for making metal capacitors with low leakage currents for mixed-signal devices
JP2003255562A (ja) 2002-03-04 2003-09-10 Sharp Corp パターン形成方法及びその方法を用いた表示装置
JP3989761B2 (ja) * 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) * 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP4463493B2 (ja) 2002-04-15 2010-05-19 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US7242021B2 (en) 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
US6960786B2 (en) * 2002-05-13 2005-11-01 Semiconductor Energy Laboratory Co., Ltd. Display device
US6992332B2 (en) * 2002-05-15 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for manufacturing the same
US7256421B2 (en) * 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US20040115934A1 (en) 2002-12-13 2004-06-17 Jerry Broz Method of improving contact resistance
CN101369072A (zh) * 2003-03-07 2009-02-18 株式会社半导体能源研究所 液晶显示器件及其制作方法
JP4574158B2 (ja) 2003-10-28 2010-11-04 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
US7494923B2 (en) 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device

Also Published As

Publication number Publication date Type
CN1452142A (zh) 2003-10-29 application
US20030193054A1 (en) 2003-10-16 application
US20130157398A1 (en) 2013-06-20 application
US8709847B2 (en) 2014-04-29 grant
US7411215B2 (en) 2008-08-12 grant
JP2004004757A (ja) 2004-01-08 application
CN100357992C (zh) 2007-12-26 grant
KR20030082413A (ko) 2003-10-22 application
US8368072B2 (en) 2013-02-05 grant
KR100968496B1 (ko) 2010-07-07 grant
US20090020762A1 (en) 2009-01-22 application

Similar Documents

Publication Publication Date Title
US7656491B2 (en) Liquid crystal display device and method of manufacturing the same
US6900084B1 (en) Semiconductor device having a display device
US6777716B1 (en) Semiconductor display device and method of manufacturing therefor
US7148510B2 (en) Electronic apparatus having a protective circuit
US20050057151A1 (en) Light-emitting apparatus and fabrication method of the same
US20020171085A1 (en) Semiconductor device and manufacturing method thereof
US20020149053A1 (en) Semiconductor device and semiconductor device manufacturing method
US20060292726A1 (en) Method of manufacturing a semiconductor device
US6639244B1 (en) Semiconductor device and method of fabricating the same
US6784037B2 (en) Semiconductor device and manufacturing method therefor
US20060246633A1 (en) Manufacturing method of thin film transistor, display device using thin film transistor, and electronic device incorporating display device
US6613620B2 (en) Semiconductor device and method of manufacturing the same
US6784457B2 (en) Semiconductor device and manufacturing method thereof
US6720577B2 (en) Semiconductor device and method of manufacturing the same
US20020079494A1 (en) Organic EL device and method for manufacturing the same
US7714975B1 (en) Liquid crystal display device and manfacturing method thereof
US6387737B1 (en) Semiconductor device and manufacturing method thereof
US7242021B2 (en) Semiconductor device and display element using semiconductor device
US6855957B1 (en) Semiconductor device and manufacturing method thereof
US20040080263A1 (en) Display device
US6960786B2 (en) Display device
JP2001250953A (ja) 半導体装置およびその作製方法
US20050012151A1 (en) Thin film transistor, electronic device having the same, and method for manufacturing the same
JP2002229482A (ja) 発光装置
JP2002014337A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100217

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140226

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250