JP2741883B2 - 液晶パネルの製造方法 - Google Patents
液晶パネルの製造方法Info
- Publication number
- JP2741883B2 JP2741883B2 JP2979589A JP2979589A JP2741883B2 JP 2741883 B2 JP2741883 B2 JP 2741883B2 JP 2979589 A JP2979589 A JP 2979589A JP 2979589 A JP2979589 A JP 2979589A JP 2741883 B2 JP2741883 B2 JP 2741883B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- liquid crystal
- manufacturing
- anodic oxidation
- gate wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
本発明は液晶表示装置、特にアモルファスシリコン
（ａ−Si）薄膜トランジスタ（TFT）アクティブマトリ
クス駆動液晶表示装置の製造などに有効な電極部の製造
方法に関する。
（ａ−Si）薄膜トランジスタ（TFT）アクティブマトリ
クス駆動液晶表示装置の製造などに有効な電極部の製造
方法に関する。
特願昭63−236403に、ゲート電極を陽極酸化可能な金
属とし、これを陽極酸化して得られる絶縁膜をゲート絶
縁膜に用いた薄膜トランジスタを形成し、これを駆動回
路に用いた液晶表示パネルが提案されている。 このパネルで使用される薄膜トランジスタの例を第２
図に示す。 同図において21は絶縁性基板、22はAl等の陽極酸化可
能な金属からなるゲート電極、23はゲート電極を陽極酸
化して得られるゲート絶縁膜（例えばAl2O3）、24はプ
ラズマSiN膜,25は非結晶半導体膜（例えばａ−Si）,26
はｎ形ドーパント（例えばリン）を含む非結晶半導体膜
（例えばａ−Si（ｎ＋））,27はCrやAlよりなるドレイ
ン電極（信号配線）、28はCrやAlや透明電極（例えばIT
O）よりなるソース電極（画素電極）である。 なおアクティブマトリクス表示パネルのゲート配線の
表面を陽極酸化しその上層に形成される信号配線との短
絡を防止する構成は特開昭61−133662号公報及び実開昭
59−91756号公報で知られている。 また複数のゲート配線を並列に接続するバスラインを
設け、バスラインに化成電圧を印加してゲート配線の表
面を陽極酸化する方法も文献「"Gate insulator for th
in film transistors." P.Burr et.al. IBM Technical
Disclosure Bulletin Vol.21 No.7 Page.3020 December
1978.」で知られている。 しかし、何れの先行技術にも複数本のゲート配線を隣
接するゲート配線が同一のグループとならないように複
数のグループに分け、上記複数のグループに対応して形
成した複数個の陽極酸化電極各々に化成電圧を印加して
陽極酸化を行う記載はない。 従って上記先行技術ではゲート配線の陽極酸化を行う
ことは出来ても、陽極酸化のバスラインのために、工程
途中でゲート配線の断線やゲート配線関の短絡を検査す
ることが出来なかった。
属とし、これを陽極酸化して得られる絶縁膜をゲート絶
縁膜に用いた薄膜トランジスタを形成し、これを駆動回
路に用いた液晶表示パネルが提案されている。 このパネルで使用される薄膜トランジスタの例を第２
図に示す。 同図において21は絶縁性基板、22はAl等の陽極酸化可
能な金属からなるゲート電極、23はゲート電極を陽極酸
化して得られるゲート絶縁膜（例えばAl2O3）、24はプ
ラズマSiN膜,25は非結晶半導体膜（例えばａ−Si）,26
はｎ形ドーパント（例えばリン）を含む非結晶半導体膜
（例えばａ−Si（ｎ＋））,27はCrやAlよりなるドレイ
ン電極（信号配線）、28はCrやAlや透明電極（例えばIT
O）よりなるソース電極（画素電極）である。 なおアクティブマトリクス表示パネルのゲート配線の
表面を陽極酸化しその上層に形成される信号配線との短
絡を防止する構成は特開昭61−133662号公報及び実開昭
59−91756号公報で知られている。 また複数のゲート配線を並列に接続するバスラインを
設け、バスラインに化成電圧を印加してゲート配線の表
面を陽極酸化する方法も文献「"Gate insulator for th
in film transistors." P.Burr et.al. IBM Technical
Disclosure Bulletin Vol.21 No.7 Page.3020 December
1978.」で知られている。 しかし、何れの先行技術にも複数本のゲート配線を隣
接するゲート配線が同一のグループとならないように複
数のグループに分け、上記複数のグループに対応して形
成した複数個の陽極酸化電極各々に化成電圧を印加して
陽極酸化を行う記載はない。 従って上記先行技術ではゲート配線の陽極酸化を行う
ことは出来ても、陽極酸化のバスラインのために、工程
途中でゲート配線の断線やゲート配線関の短絡を検査す
ることが出来なかった。
このような薄膜トランジスタを形成するためにはゲー
ト電極を陽極酸化する工程が必要であり、特にトランジ
スタがアレイ状に配置されている場合には特別の工夫が
要る。簡単には各ゲート配線をただ単にバスラインで共
通接続し陽極酸化のためのいわゆる化成電圧を印加すれ
ばよい。 この場合の問題点について以下に説明する。陽極酸化
のためだけであれば上記の方法でよいが、工程途中でゲ
ート配線の断線やゲート配線関の短絡を検査しょうとし
た場合、このような結線では各ゲート配線が共通接続さ
れているために検査することができない。つまり、ゲー
ト断線や短絡があってもバスラインを切り離す最終工程
まで不良が検査できないということになる。陽極酸化を
行った後、バスラインを切り離すことは可能であるが、
これにはホトエッチングプロセスが必要となる。これは
工程が増加し、コストの点で不利である。 このように、上記従来技術はゲート配線間の短絡ある
いは断線の検査については配慮がなされておらず、歩
留、コストの面で問題があった。 本発明はこれらの問題を解決する技術を提供すること
を目的とする。
ト電極を陽極酸化する工程が必要であり、特にトランジ
スタがアレイ状に配置されている場合には特別の工夫が
要る。簡単には各ゲート配線をただ単にバスラインで共
通接続し陽極酸化のためのいわゆる化成電圧を印加すれ
ばよい。 この場合の問題点について以下に説明する。陽極酸化
のためだけであれば上記の方法でよいが、工程途中でゲ
ート配線の断線やゲート配線関の短絡を検査しょうとし
た場合、このような結線では各ゲート配線が共通接続さ
れているために検査することができない。つまり、ゲー
ト断線や短絡があってもバスラインを切り離す最終工程
まで不良が検査できないということになる。陽極酸化を
行った後、バスラインを切り離すことは可能であるが、
これにはホトエッチングプロセスが必要となる。これは
工程が増加し、コストの点で不利である。 このように、上記従来技術はゲート配線間の短絡ある
いは断線の検査については配慮がなされておらず、歩
留、コストの面で問題があった。 本発明はこれらの問題を解決する技術を提供すること
を目的とする。
【課題を解決するための手段】 上記目的を達成するために、本発明においては、前記
複数本のゲート配線を隣接するゲート線が同一のグルー
プとならないように複数のグループに分け、上記複数の
グループに対応して形成した複数個の陽極酸化電極各々
に化成電圧を印加して前記陽極酸化を行う。
複数本のゲート配線を隣接するゲート線が同一のグルー
プとならないように複数のグループに分け、上記複数の
グループに対応して形成した複数個の陽極酸化電極各々
に化成電圧を印加して前記陽極酸化を行う。
本発明による陽極酸化のためのゲート配線及びバスラ
インパターンによれば、互いに隣合うゲート線が電気的
に切り離されており、バスラインに接続されている状態
でもゲート配線の断線や短絡が検査できるようになる。
インパターンによれば、互いに隣合うゲート線が電気的
に切り離されており、バスラインに接続されている状態
でもゲート配線の断線や短絡が検査できるようになる。
以下、本発明を実施例を用いて詳細に説明する。 実施例１ 第１図で、11はゲート配線（ゲート電極）、12は奇数
番目に位置するゲート配線を陽極酸化するための第１の
バスライン、13は偶数番目に位置するゲート配線を陽極
酸化するための第２のバスライン、14、15は外部電源
（陽極側）と接続するためのパッドである。G1,G2,…,G
nはゲート数を駆動するためのゲート端子、G1′,G2′，
…,Gn′はゲート断線や短絡を検査するための検査用端
子である。鎖線Ａ−Ａ′，鎖線Ｂ−Ｂ′は最終的にバス
ラインを切り離す位置を示す。 細線で示す領域16は陽極酸化領域を示す。この領域内
の配線のみが化成液に触れ、酸化される。その他の端子
部は化成液に触れないよう例えばレジスト等で被覆す
る。 このようにゲート配線を奇数番と偶数番との２つにグ
ループ分けしそれぞれを異なるバスラインに接続するこ
とによりバスラインに接続された状態でゲート配線の断
線や短絡が検査することが可能となる。 第１図を用いて製作方法を説明する。 絶縁性基板上にAlを2500Å抵抗加熱蒸着もしくはスパ
ッタ蒸着により形成し、パターン化して、ゲート配線1
1、ゲート端子G1,G2,…、検査用端子G1′,G2′，…、バ
スライン12、13、パッド14、15を形成する。次いでレジ
スト（膜厚１ないし４μｍ）塗布し、領域16内の部分と
パッド領域17の部分のレジストを除去する。 この状態でパッドが液源から外にでるようにして化成
液に浸し、パッドに最大72Vから144Vの直流電圧を印加
する。印加の仕方は定電流になるように徐々に昇圧する
ことが望ましい。化成液としては３％酒石酸をエチレン
グリコールもしくはプロピレングリコオール液で希釈
し、アンモニアによりPH7.0±0.5に調整した溶液を用い
る。 レジストを除去した後、第２図に示した如き薄膜トラ
ンジスタを以下の方法で形成する。 全面にプラズマCVD法により、SiN24を2000Å形成す
る。材料ガスとしてはSiH4,NH3を主たる成分とするガス
を使用する。 その上に、非晶質シリコン（ａ−Si）を200−2000
Å，リンを0.6−2.5％ドーピングした非晶質シリコン
（ａ−Si（ｎ＋））を200−500Å堆積する。この時基板
温度としては150−300℃とする。材料ガスとしてはａ−
SiはSiH4を主たる成分とするガスを、ａ−Si（ｎ＋）に
はSiH4とPH3との混合ガスを使用する。 その後、非晶質シリコンををパターン化してアレイ状
にする。プラズマ膜のエッチにはCF4ガスによるドライ
エッチ法を用いる。薄膜トランジスタのドレイン電極
（信号配線）用のCr/Alを1000Å、3500Åをスパッタに
て形成し、パターン化する。ドレイン電極をマスクとし
てドライエッチすることによってａ−Si（ｎ＋）をエッ
チする。画素電極用の透明電極として酸化インジウムを
1000Åスパッタ蒸着し加工して画素電極を形成する。最
後に、保護膜としてSiNを１μｍ形成し端子部上のSiNを
除去してパネルが完成する。 ここではゲート絶縁膜にAl2O3とSiNの２層膜を使った
がSiN層は必ずしも必要ではない。また、SiN膜の代わり
にSiO2を使用することもできる。Alの代わりにSiやPdを
含んだAlやTa,Tiなどを使ってもよい。Cr/Alの他にAlや
他の導電材料が使えることは勿論である。また、ゲート
配線パターンとしては第３図、第４図に示すような種々
のものがある。 実施例２ 第５図を用いて実施例２を説明する。これは実施例１
で述べたパネルを１枚の絶縁性基板10上に４枚形成でき
るようにした場合の例である。符号は実施例１と同じで
ある。また、製作方法も同じであり説明は省略する。 図中の点線で囲んだ領域が１枚のパネルとなる。化成
液に浸す場合には基板の片側のみが液面から出ることに
なる。このように、互いに同じ位置にあるバスラインを
接続することにより１度の陽極酸化で複数枚のパネルを
製造することができる。第５図では左列と右列それぞれ
にパッドを設けたが、一緒にしてもよいことは勿論であ
る。 実施例３ 第６図を用いて実施例３を説明する。この例は実施例
２と全く同様の効果をもつものである。複数枚取りの基
板の場合、同じパターンを繰返して露光する方法が多用
される。第６図に示すようにこの例では同じパターンを
繰り返すことによりパネルの間のパスラインを相互に接
続することができる。パネルの製造方法は実施例１と同
様である。
番目に位置するゲート配線を陽極酸化するための第１の
バスライン、13は偶数番目に位置するゲート配線を陽極
酸化するための第２のバスライン、14、15は外部電源
（陽極側）と接続するためのパッドである。G1,G2,…,G
nはゲート数を駆動するためのゲート端子、G1′,G2′，
…,Gn′はゲート断線や短絡を検査するための検査用端
子である。鎖線Ａ−Ａ′，鎖線Ｂ−Ｂ′は最終的にバス
ラインを切り離す位置を示す。 細線で示す領域16は陽極酸化領域を示す。この領域内
の配線のみが化成液に触れ、酸化される。その他の端子
部は化成液に触れないよう例えばレジスト等で被覆す
る。 このようにゲート配線を奇数番と偶数番との２つにグ
ループ分けしそれぞれを異なるバスラインに接続するこ
とによりバスラインに接続された状態でゲート配線の断
線や短絡が検査することが可能となる。 第１図を用いて製作方法を説明する。 絶縁性基板上にAlを2500Å抵抗加熱蒸着もしくはスパ
ッタ蒸着により形成し、パターン化して、ゲート配線1
1、ゲート端子G1,G2,…、検査用端子G1′,G2′，…、バ
スライン12、13、パッド14、15を形成する。次いでレジ
スト（膜厚１ないし４μｍ）塗布し、領域16内の部分と
パッド領域17の部分のレジストを除去する。 この状態でパッドが液源から外にでるようにして化成
液に浸し、パッドに最大72Vから144Vの直流電圧を印加
する。印加の仕方は定電流になるように徐々に昇圧する
ことが望ましい。化成液としては３％酒石酸をエチレン
グリコールもしくはプロピレングリコオール液で希釈
し、アンモニアによりPH7.0±0.5に調整した溶液を用い
る。 レジストを除去した後、第２図に示した如き薄膜トラ
ンジスタを以下の方法で形成する。 全面にプラズマCVD法により、SiN24を2000Å形成す
る。材料ガスとしてはSiH4,NH3を主たる成分とするガス
を使用する。 その上に、非晶質シリコン（ａ−Si）を200−2000
Å，リンを0.6−2.5％ドーピングした非晶質シリコン
（ａ−Si（ｎ＋））を200−500Å堆積する。この時基板
温度としては150−300℃とする。材料ガスとしてはａ−
SiはSiH4を主たる成分とするガスを、ａ−Si（ｎ＋）に
はSiH4とPH3との混合ガスを使用する。 その後、非晶質シリコンををパターン化してアレイ状
にする。プラズマ膜のエッチにはCF4ガスによるドライ
エッチ法を用いる。薄膜トランジスタのドレイン電極
（信号配線）用のCr/Alを1000Å、3500Åをスパッタに
て形成し、パターン化する。ドレイン電極をマスクとし
てドライエッチすることによってａ−Si（ｎ＋）をエッ
チする。画素電極用の透明電極として酸化インジウムを
1000Åスパッタ蒸着し加工して画素電極を形成する。最
後に、保護膜としてSiNを１μｍ形成し端子部上のSiNを
除去してパネルが完成する。 ここではゲート絶縁膜にAl2O3とSiNの２層膜を使った
がSiN層は必ずしも必要ではない。また、SiN膜の代わり
にSiO2を使用することもできる。Alの代わりにSiやPdを
含んだAlやTa,Tiなどを使ってもよい。Cr/Alの他にAlや
他の導電材料が使えることは勿論である。また、ゲート
配線パターンとしては第３図、第４図に示すような種々
のものがある。 実施例２ 第５図を用いて実施例２を説明する。これは実施例１
で述べたパネルを１枚の絶縁性基板10上に４枚形成でき
るようにした場合の例である。符号は実施例１と同じで
ある。また、製作方法も同じであり説明は省略する。 図中の点線で囲んだ領域が１枚のパネルとなる。化成
液に浸す場合には基板の片側のみが液面から出ることに
なる。このように、互いに同じ位置にあるバスラインを
接続することにより１度の陽極酸化で複数枚のパネルを
製造することができる。第５図では左列と右列それぞれ
にパッドを設けたが、一緒にしてもよいことは勿論であ
る。 実施例３ 第６図を用いて実施例３を説明する。この例は実施例
２と全く同様の効果をもつものである。複数枚取りの基
板の場合、同じパターンを繰返して露光する方法が多用
される。第６図に示すようにこの例では同じパターンを
繰り返すことによりパネルの間のパスラインを相互に接
続することができる。パネルの製造方法は実施例１と同
様である。
本発明の製造方法によれば、陽極酸化のためのバスラ
インが接続されている状態でもゲート配線の断線や短絡
が検査でき、歩留、コストの面での改善ができた。
インが接続されている状態でもゲート配線の断線や短絡
が検査でき、歩留、コストの面での改善ができた。
第１図は本発明の一実施例を説明するゲート配線の平面
図、第２図は薄膜トランジスタの構造を説明する断面
図、第３図、第４図はゲート配線パターンの例を示す平
面図、第５図、第６図は本発明の他の実施例を説明する
図、第６図は第３の実施例を説明するゲート配線の平面
図である。 符号の説明 11……ゲート配線、12……第１の陽極化性用バスライ
ン、13……第２の陽極化性用バスライン、14……陽極化
性用パッド、15……陽極化性用パッド、16……陽極酸化
領域、17……レジスト除去領域、G1,G2,…,Gn……ゲー
ト端子、G1′,G2′，…,Gn′……検査用端子、Ａ−
Ａ′,B−Ｂ′……バスライン切り離し位置、G1,G2,…,G
nはゲート線を駆動するためのゲート端子
図、第２図は薄膜トランジスタの構造を説明する断面
図、第３図、第４図はゲート配線パターンの例を示す平
面図、第５図、第６図は本発明の他の実施例を説明する
図、第６図は第３の実施例を説明するゲート配線の平面
図である。 符号の説明 11……ゲート配線、12……第１の陽極化性用バスライ
ン、13……第２の陽極化性用バスライン、14……陽極化
性用パッド、15……陽極化性用パッド、16……陽極酸化
領域、17……レジスト除去領域、G1,G2,…,Gn……ゲー
ト端子、G1′,G2′，…,Gn′……検査用端子、Ａ−
Ａ′,B−Ｂ′……バスライン切り離し位置、G1,G2,…,G
nはゲート線を駆動するためのゲート端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松丸 治男 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 筒井 謙 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭59−95514（ＪＰ，Ａ) 特開 昭62−61031（ＪＰ，Ａ) 特開 昭61−133662（ＪＰ，Ａ) 実開 昭59−91756（ＪＰ，Ｕ)
Claims (3)
- 【請求項１】複数本のゲート配線と、複数本の信号配線
と、複数個の薄膜トランジスタを有する液晶表示パネル
の製造方法であって、前記ゲート配線の陽極酸化工程を
有し、前記複数本のゲート配線を隣接するゲート線が同
一のグループとならないように複数のグループに分け、
上記複数のグループに対応して形成した複数個の陽極酸
化電極各々に化成電圧を印加して前記陽極酸化を行うこ
とを特徴とする液晶パネルの製造方法。 - 【請求項２】１枚の基板で前記液晶パネルを複数個製造
する製造方法において、各パネル中の各々対応する上記
グループ同志をパネル間で電気的に接続し、陽極酸化を
行うことを特徴とする請求項第１項記載の液晶パネルの
製造方法。 - 【請求項３】前記ゲート配線がAlを主成分としているこ
とを特徴とする請求項第１項、第２項記載の液晶パネル
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2979589A JP2741883B2 (ja) | 1989-02-10 | 1989-02-10 | 液晶パネルの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2979589A JP2741883B2 (ja) | 1989-02-10 | 1989-02-10 | 液晶パネルの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02210420A JPH02210420A (ja) | 1990-08-21 |
| JP2741883B2 true JP2741883B2 (ja) | 1998-04-22 |
Family
ID=12285934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2979589A Expired - Lifetime JP2741883B2 (ja) | 1989-02-10 | 1989-02-10 | 液晶パネルの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2741883B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5468987A (en) * | 1991-03-06 | 1995-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US5422293A (en) * | 1991-12-24 | 1995-06-06 | Casio Computer Co., Ltd. | Method for manufacturing a TFT panel |
| TW223178B (en) * | 1992-03-27 | 1994-05-01 | Semiconductor Energy Res Co Ltd | Semiconductor device and its production method |
| US5233448A (en) * | 1992-05-04 | 1993-08-03 | Industrial Technology Research Institute | Method of manufacturing a liquid crystal display panel including photoconductive electrostatic protection |
| EP0645663B1 (en) * | 1993-04-09 | 1999-07-07 | Citizen Watch Co., Ltd. | Liquid crystal display |
| KR0139373B1 (ko) * | 1994-10-06 | 1998-06-15 | 김광호 | 액정표시소자의 정전기 방지 회로 |
| JPH08250743A (ja) * | 1995-03-07 | 1996-09-27 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JPH08250746A (ja) * | 1995-03-13 | 1996-09-27 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP3474309B2 (ja) * | 1995-03-24 | 2003-12-08 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型の液晶表示装置の作製方法 |
| JP3251474B2 (ja) * | 1995-09-06 | 2002-01-28 | シャープ株式会社 | アクティブマトリクス基板 |
-
1989
- 1989-02-10 JP JP2979589A patent/JP2741883B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02210420A (ja) | 1990-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7259035B2 (en) | Methods of forming thin-film transistor display devices | |
| JP3763381B2 (ja) | 液晶表示装置の製造方法 | |
| KR920005512B1 (ko) | 비정질 실리콘 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| JP2741883B2 (ja) | 液晶パネルの製造方法 | |
| US5936698A (en) | Manufacturing a display device using anodization | |
| JPH0862628A (ja) | 液晶表示素子およびその製造方法 | |
| US5466620A (en) | Method for fabricating a liquid crystal display device | |
| JPH0580650B2 (ja) | ||
| KR0161325B1 (ko) | 박막트랜지스터 어레이 및 액정표시장치 | |
| JPH08264796A (ja) | 表示装置及びその作製方法 | |
| JPH04171767A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR0154347B1 (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
| JP2752983B2 (ja) | 液晶表示用薄膜トランジスタの製造方法 | |
| JPS61100971A (ja) | 薄膜トランジスタの製造方法 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JPH07114043A (ja) | 液晶表示装置及びその製造方法 | |
| JPH08122818A (ja) | 金属配線基板および半導体装置およびそれらの製造方法 | |
| JPH04365016A (ja) | アクティブマトリクス基板 | |
| JPS61147574A (ja) | 薄膜トランジスタ | |
| JPS62219662A (ja) | アモルフアスシリコン薄膜トランジスタマトリクスアレイ | |
| JPH07325321A (ja) | 液晶表示装置の製造方法 | |
| JPS61164267A (ja) | 薄膜トランジスタの製造方法 | |
| KR20010060586A (ko) | 액정표시장치용 어레이기판 제조방법 | |
| JP4387258B2 (ja) | 半導体集積回路およびその製造方法 | |
| JPH09297320A (ja) | 液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080130 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 12 |