JPH08250746A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JPH08250746A
JPH08250746A JP7080755A JP8075595A JPH08250746A JP H08250746 A JPH08250746 A JP H08250746A JP 7080755 A JP7080755 A JP 7080755A JP 8075595 A JP8075595 A JP 8075595A JP H08250746 A JPH08250746 A JP H08250746A
Authority
JP
Japan
Prior art keywords
electrode
wiring
region
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7080755A
Other languages
English (en)
Inventor
Akira Sugawara
彰 菅原
Toshimitsu Konuma
利光 小沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP7080755A priority Critical patent/JPH08250746A/ja
Priority to TW085102442A priority patent/TW293174B/zh
Priority to US08/613,372 priority patent/US5849604A/en
Priority to CN96102945A priority patent/CN1092840C/zh
Priority to KR1019960007150A priority patent/KR100309630B1/ko
Publication of JPH08250746A publication Critical patent/JPH08250746A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 アルミニウムを用いた電極や配線の周囲に陽
極酸化工程において酸化物膜を形成する構成において、
この電極や配線に対するコンタクトホールの形成を容易
にする。 【構成】 アルミニウムを主成分とする電極105の上
部にレジストマスク106を配置する。そして、電解溶
液中において陽極酸化を行うことにより、マスク106
が配置された以外の領域に陽極酸化膜107を形成す
る。この部分は、陽極酸化膜が形成されていないので、
後にコンタクトホールを形成することが容易となる。ま
た、コンタクト電極121の形成の際に、開口114に
おいて、ゲイト電極105を除去してしまうことによ
り、ゲイト電極の分断工程をコンタクト電極の形成と同
時に行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本明細書で開示する発明は、アル
ミニウムまたはアルミニウムを主成分とする電極や配線
に対して配線用のコンタクトを形成する技術に関する。
【0002】
【従来の技術】図5に示すような作製工程で作製される
薄膜トランジスタが知られている。図5に示される薄膜
トランジスタは、ガラス基板上に形成されるもので、O
FF電流の小さい特性を有する。OFF電流の小さいと
いうことは、アクティブマトリクス型の液晶表示装置や
その他薄膜集積回路に利用する場合に非常に重要な要素
である。
【0003】図5に示す薄膜トランジスタは、チャネル
形成領域とソース/ドレイン領域との間にオフセットゲ
イト領域という電気的な緩衝領域を形成することによ
り、OFF電流特性を改善するものである。図5に示す
ような構成は、例えば特開平4─360580号公報に
記載されている。
【0004】以下に図5に示す薄膜トランジスタの作製
工程を簡単に示す。まず、ガラス基板201を用意し、
その表面にスパッタ法やプラズマCVD法によって、酸
化珪素膜202を成膜する。この酸化珪素膜は、ガラス
基板中から不純物等が拡散しないようにするための下地
膜である。そして非晶質珪素膜をプラズマCVD法や減
圧熱CVD法で成膜する。さらに必要に応じて、加熱処
理やレーザー光の照射を行い、非晶質珪素膜を結晶化さ
せる。なお、特性の低さを許容するならば、非晶質珪素
膜のままでよい。
【0005】次に非晶質珪素膜をパターニングすること
により、薄膜トランジスタの活性層203を形成する。
活性層203を形成したら、ゲイト絶縁膜として機能す
る酸化珪素膜204をプラズマCVD法やスパッタ法に
よって成膜する。そして、アルミニウムの膜を成膜し、
さらにパターニングを施すことにより、ゲイト電極20
5を形成する。このゲイト電極205は、1層目の配線
と呼ばれる。(図5(A))
【0006】次に電解溶液中において、ゲイト電極20
5を陽極とした陽極酸化を行い、ゲイト電極205の周
囲に陽極酸化物層206を形成する。図2に示す薄膜ト
ランジスタの構成においては、この陽極酸化物層206
を形成する技術が重要なポイントとなる。(図5
(B))
【0007】そして、図5(C)に示すようにソース/
ドレイン領域を形成するための不純物イオン(ここでは
P(リン)イオンとする)をイオン注入法またはプラズ
マドーピング法で注入する。この工程において、ゲイト
電極205とその周囲の陽極酸化物層206とがマスク
となり、その下には不純物イオンが注入されない。ま
た、207と210の領域には、不純物イオンが注入さ
れる。この結果、207をソース領域、210をドレイ
ン領域とすることができる。そして、不純物イオンの注
入されない領域208をオフセットゲイト領域とするこ
とができる。そして、209の領域をチャネル形成領域
とすることができる。
【0008】この図5(C)に示す不純物イオンの注入
工程は、自己整合的に行うことができるので、マスク合
わせ等の煩雑な工程が必要とされず、極めて生産性に優
れ、また素子毎の特性のバラツキ等のないものを得るこ
とができる。
【0009】図5(C)に示すイオン注入工程の後、層
間絶縁膜として酸化珪素膜211を成膜する。そして、
コンタクトホールの形成を行い、ソース電極212、ド
レイン電極213を形成する。また同時にゲイト電極2
05からの引き出し電極214を形成する。なお、図面
では、ソース/ドレイン電極212、213とゲイト電
極205からの引き出し電極214とが同一の垂直断面
内に形成されているかの如く記載されているが、実際に
は、ゲイト電極205からの引き出し電極214は、図
面の手前側または向こう側に存在している。なお、これ
らソース/ドレイン電極やゲイト電極からの引き出し電
極は2層目の配線と呼ばれる。
【0010】図5にその作製工程を示す薄膜トランジス
タは、その特性やオフセットゲイト領域に作製方法にお
いて優れたものである。また、大面積のアクティブマト
リクス型の液晶表示装置やその他大規模な集積回路を考
えた場合、ゲイト電極にアルミニウムを用いるというこ
とは、配線抵抗を低減させる意味で非常に有用である。
特に電圧制御である絶縁ゲイト型の電界効果型トランジ
スタの場合には、このことが非常に重要なこととなる。
また、図5に示す構成は、ゲイト電極やゲイト配線が、
緻密で耐圧の高い陽極酸化膜で覆われることによって、
層間絶縁膜上に形成される各種配線とのリークや相互作
用の問題を大きく改善することができるという利点も有
している。
【0011】このように図5に示す薄膜トランジスタ
は、非常に有用なものであるが、図5(D)に示す工程
において極めて困難な状況に直面する。図5(D)に示
す工程においては、ソース/ドレイン電極212、21
3のためのコンタクトホールの形成と、ゲイト電極20
5の引き出し電極214のコンタクトホールの形成とを
行わなければならない。
【0012】ソース/ドレイン電極212、213のた
めのコンタクトホールの形成は、除去しなければならな
い膜が、酸化珪素膜211と酸化珪素膜204であるか
ら、フッ酸系のエッチャント、例えばバッファーフッ酸
(BHF)を用いたウエットエッチングによって行われ
る。バッファフッ酸は、珪素に対するエッチングレート
が酸化珪素に対するエッチングレートに比較して著しく
小さいので、活性層203までエッチングが進行した状
態でエッチングを終了することができる。即ち、活性層
203をエッチングストッパーとして利用することがで
きる。
【0013】しかし、引き出し用の電極214のための
コンタクトホールの形成には、酸化珪素膜211と、陽
極酸化によって形成されたアルミニウムの酸化物層(A
23 を主成分とする)206とをエッチングしなけ
ればならない。このエッチングをバッファフッ酸を用い
て行った場合、アルミニウムの酸化物層206のエッチ
ングが終了した段階でエッチングを終了することは困難
であることが判明している。これは、フッ酸系のエッチ
ャントによるアルミニウムの酸化物層のエッチングは、
均等に進行するものでなく、脆く崩れるようにして進行
することに原因がある。即ち、アルミニウムの酸化物層
206のエッチングが終了した後、アルミニウムのエッ
チングが進行するというプロセスではなく、アルミニウ
ムの酸化物層206のエッチングが進行中において、浸
透したエッチャントによってアルミニウムのゲイト電極
205においても同時にエッチングが進行してしまう。
このことは、フッ酸系のエッチャントを利用する場合に
共通した問題であることが判明している。
【0014】フッ酸系のエッチャントによる酸化物層2
06のエッチングの状態を図6に示す。まず図6(A)
に示されるように、フッ酸系のエッチャント(例えばバ
ッファフッ酸)酸化珪素膜211がエッンチングされて
いく。そして次にアルミニウムの酸化物層206がエッ
チングされる。この際、酸化物層206のエッチングが
進行していく段階で同時にアルミニウムでなるゲイト電
極205のエッチングも進行してしまう。
【0015】ここで、酸化物層の厚さは2000Å程度
であり、ゲイト電極205の厚さは4000〜7000
Å程度である。また、アルミニウムのエッチング速度と
アルミニウムの酸化物層とのエッチング速度は、一般に
後者の方が数十%大きい。さらに酸化物層206は均一
にきれいにエッチングされるわけではなく、ボロボロと
崩れるように除去されていく。従って、酸化物層206
が完全にエッチングされた状況では、図6(B)の30
2で示されるようなオーバーエッチングが進行してしま
う。そしてその結果、のオーバーエッチングされた部分
の上部に残存する酸化物層206と酸化珪素膜211と
が陥没したりしてしまう。これは丁度リフトオフ法によ
る、エッチング工程と同様な現象として理解することが
できる。このようなことは、薄膜トランジスタの動作不
良の原因となる。
【0016】〔発明に至る過程〕上記のような問題を解
決する方法として、本発明者らは、酸化珪素膜211が
除去された状態で、エッチャントをクロム混酸に変更
し、アルミニウムの酸化物層206をエッチングする技
術を開発した。フッ酸系のエッチャント、特にバッファ
ーフッ酸による酸化珪素膜211に対するエッチングの
状態は、再現性が高く、また定量的に評価することが可
能であるので、アルミニウムの酸化物層206が露呈し
た段階でエッチャントを変更することは、比較的容易に
行うことができる。
【0017】クロム混酸は、リン酸と酢酸と硝酸とを含
む溶液にクロム酸を添加した溶液である。このクロム混
酸は、アルミニウムをほとんどエッチングしないので、
アルミニウムの酸化物層のみを選択的にエッチングする
ことができる。即ち、アルミニウムでなるゲイト電極2
05をエッチングストッパーとして利用することが可能
となる。
【0018】しかしながら、ここで新たな問題が発生す
る。クロム混酸は、エッチングに使用することによって
生じる組成変化が大きく、所定のエッチング効果が工程
を繰り返す毎に変化してしまうという問題がある。これ
は、生産される素子の不良や特性のバラツキの原因とな
るもので好ましいものではない。
【0019】また、クロム混酸を用いてアルミニウムの
酸化物層206を取り除いた場合、露呈したアルミニウ
ムでなるゲイト電極205の表面に不動態膜が形成され
てしまう。この不動態膜が形成されるからこそアルミニ
ウムを主成分とするゲイト電極のエッチングが進行しな
いのであるが、この不動態膜は高抵抗を有しているの
で、引き出し電極(図5の214)とゲイト電極205
との電気的なコンタクトを阻害してしまう。
【0020】この問題を解決するためには、不動態膜を
フッ酸系のエッチャントによって取り除くことが必要と
される。しかしそれでは、図6(B)に示すのと同様な
状態でゲイト電極に対するフッ酸系のエッチャントによ
るエッチングダメージが進行してしまう。また、不動態
膜は極薄く微妙なエッチング工程になるので、工程の再
現性が採れず、生産性の点で大きな問題となる。
【0021】また、ドライエッチングによるアルミニウ
ムの酸化物層に対するエッチングも考えられるが、再現
性よく、アルミニウムの酸化物層を選択的にドライエッ
チングする方法がないのが現状である。
【0022】また、実際に薄膜トランジスタを作製する
際には、薄膜トランジスタを1個だけ作製するのではな
く、複数個を同時に作製するのが普通である。
【0023】例えば、周辺駆動回路を内蔵したアクティ
ブマトリクス型の液晶表示装置においては、数百×数百
以上のマトリクス状に配置された薄膜トランジスタと、
周辺駆動回路を構成する薄膜トランジスタ(少なくとも
数百個以上が必要とされる)とが同一基板上に形成され
る。
【0024】このような場合、全ての薄膜トランジスタ
の作製工程に共通の工程において、陽極酸化工程を行う
のが普通である。(勿論、陽極酸化工程を複数回に分け
て行うことも考えられるが、作製工程が煩雑になり、歩
留りの低下、作製コストの上昇といった問題が生じる)
【0025】上記のような場合、陽極酸化工程において
は、全ての薄膜トランジスタのゲイト電極が電気的に接
続された状態であるので、陽極酸化工程の終了後、必要
とする箇所において、つながったゲイト電極間を分断す
る工程が必要とされる。
【0026】このことは、アクティブマトリクス型の液
晶表示装置の場合のみではなく、その他集積回路を作製
する場合であっても同様である。
【0027】一方、アクティブマトリクス型の液晶表示
装置やその他薄膜集積回路において、その作製工程を減
らすことは、重要である。これは、生産コストの削減、
歩留りの向上を達成するためである。
【0028】例えば、アクティブマトリクス型の液晶表
示装置の普及が、その生産コストの削減に大きく依存し
ているのが現状である。また、アクティブマトリクス型
の液晶表示装置を利用した各種情報機器が開発されてい
るが、それらの生産コストの中で、アクティブマトリク
ス型の液晶表示装置が占める割合が大きい。従って、ア
クティブマトリクス型の液晶表示装置の生産コストを下
げることが、即それら各種情報機器の生産コストを下げ
ることになる。
【0029】一方、アクティブマトリクス型の液晶表示
装置の作製工程において、薄膜トランジスタの作製工程
が占める割合が非常に大きい。従って、薄膜トランジス
タの作製コストを下げることが、アクティブマトリクス
型の液晶表示装置の生産コストを下げるためには重要な
こととなる。
【0030】
【発明が解決しようとする課題】以上述べたように、ア
ルミニウムでなるゲイト電極の周囲に陽極酸化により酸
化物層を形成し、このアルミニウムの酸化物層をマスク
として、イオン注入工程において自己整合的にオフセッ
トゲイト領域を形成する技術は、優れた面がある反面、
そのアルミニウムの酸化物層をエッチングしてコンタク
トホールを形成する工程における困難性というその作製
工程における問題がある。
【0031】本明細書で開示する発明では、この問題を
解決することを課題とする。また、本明細書で開示する
発明では、その周囲にアルミニウムの酸化物層が形成さ
れたアルミニウムの電極または配線に対してコンタクト
用の電極や配線を容易にしかも高い再現性でもって形成
できる技術を提供することを課題とする。
【0032】また、薄膜トランジスタを利用した各種装
置(例えばアクティブマトリクス型の液晶表示装置)の
普及は、薄膜トランジスタの生産コストを下げることに
かかっている。従って、薄膜トランジスタの作製工程を
できうる限り削減し、その作製コストを削減すること
は、産業上非常に重要な問題となる。
【0033】そこで、本明細書で開示する発明では、ア
ルミニウムでなるゲイト電極の周囲に陽極酸化により酸
化物層を形成した構成を有する薄膜トランジスタの作製
工程において、その作製工程をできうる限り削減し、そ
の生産コストを下げることを課題とする。
【0034】
【課題を解決するための手段】本明細書で開示する発明
の一つは、アルミニウムまたはアルミニウムを主成分と
する配線または電極を形成する工程と、前記配線または
電極の後にコンタクトが形成される部分と後に分断が行
われる部分とに少なくともマスクを設ける工程と、前記
配線または電極を陽極として電解溶液中で陽極酸化を行
うことにより、前記配線または電極の表面の前記マスク
が設けられた以外の領域に陽極酸化膜を形成する工程
と、を有することを特徴とする。
【0035】上記構成において、アルミニウムを主成分
とするというのは、アルミニウム中に各種元素を含有さ
せた場合のものをいう。例えば、半導体素子の作製工程
中に加えられる加熱処理工程等において、アルミニウム
の以上成長が発生しないように、アルミニウム中に珪素
やスカンジウム等の希土類元素を0.1 〜1%程度含有さ
せる技術があり、このような場合は、アルミニウムを主
成分とする材料が利用されることとなる。
【0036】上記構成を採用した場合の具体的な例を図
1に示す。図1に示されるのは、ガラス基板上に形成さ
れる薄膜トランジスタの作製工程であるが、まず(A)
に示す工程において、スカンジウムを含有したアルミニ
ウムでゲイト電極105が形成され、さらにレジストマ
スク106と107とが形成される。この後、電解溶液
中での陽極酸化によって、ゲイト電極105の表面にお
いて、マスクが設けられた以外の領域に陽極酸化膜10
8が形成される。
【0037】マスク106は、後にゲイト電極105へ
のコンタクト電極が形成される領域に形成される。ま
た、マスク107は、後にゲイト電極を分断する領域に
形成される。
【0038】アルミニウムまたはアルミニウムを主成分
とする配線または電極を形成する工程と、前記配線また
は電極の後にコンタクトが形成される部分と後に分断が
行われる部分とに少なくともマスクを設ける工程と、前
記配線または電極を陽極として電解溶液中で陽極酸化を
行うことにより、前記配線または電極の表面の前記マス
クが設けられた以外の領域に陽極酸化膜を形成する工程
と、前記配線または電極を覆って酸化珪素膜を形成する
工程と、前記酸化珪素膜を部分的にエッチングし前記陽
極酸化膜が形成されなかった部分の前記配線または電極
を露呈する工程と、全体に金属膜を形成する工程と、前
記金属膜をパターニングし、前記配線または電極に対す
るコンタクトを形成するとともに、他部において前記配
線または電極を分断する工程と、を有することを特徴と
する半導体装置の作製方法。
【0039】上記構成の具体的な例を図1に示す。図1
において、まずアルニウムを主成分とするゲイト電極1
05が形成される。そして、後にコンタクト電極が形成
される領域と後に分断が行われる領域にレジストマスク
106及び107が形成される。そして電解溶液中にお
いて陽極酸化を行うことにより、マスクが形成されなか
ったゲイト電極105の表面に陽極酸化膜108が形成
される。(図1(A))
【0040】そして図1(C)に示す工程において、層
間絶縁膜として酸化珪素膜100が成膜される。そし
て、酸化珪素膜を部分的にエッチングすることにより、
ゲイト電極105へのコンタクトホール113と分断領
域の開口114とが形成される。
【0041】この状態でコンタクト電極や配線を形成す
るための金属膜117を成膜する。そして金属膜117
をパターニングするためのレジストマスク118を形成
する。(図1(C))
【0042】そして、この金属膜117をパターニング
するためのエッチングを行うことによって、ゲイト電極
105に対するコンタクトを形成するとともに、開口1
14の領域において金属膜117とゲイト電極105と
をまとめてエッチング除去することにより、分断を行
う。(図1(D))
【0043】酸化珪素膜をエッチングするには、フッ酸
系のエッチャンであるフッ酸、バッファーフッ酸(BH
F)、フッ酸やバッファーフッ酸に酢酸を加えたの、こ
れらフッ酸系のエッチャントに界面活性剤を加えたもの
を挙げることができる。バッファーフッ酸としては、フ
ッ化アンモニウム10の割合にフッ酸1の割合で混合し
たものを挙げることができる。これらフッ酸系のエッチ
ャントは、珪素に対するエッチングレートに比較して、
酸化珪素やアルミニウムに対するエッチングレートが著
しく大きいので、酸化珪素やアルミニウムでなる材料
(またはこれら材料を主成分とする材料)を選択的に取
り除いたり、これら材料にコンタクトホールを形成した
りする場合に有用なエッチャントである。
【0044】また、フッ素系のガス、例えばCF4 やC
HF3 を用いたドライエッチングを用いてもよい。
【0045】他の発明の構成は、半導体上に絶縁膜を形
成する工程と、前記絶縁膜上にアルミニウムまたはアル
ミニウムを主成分とする配線または電極を形成する工程
と、前記配線または電極の後にコンタクトが形成される
部分と後に分断が行われる部分とに少なくともマスクを
設ける工程と、前記配線または電極を陽極として電解溶
液中で陽極酸化を行うことにより、前記配線または電極
の表面の前記マスクが設けられた以外の領域に陽極酸化
膜を形成する工程と、前記マスクを除去する工程と、前
記配線または電極を覆って絶縁膜を形成する工程と、前
記半導体に対するコンタクトホールと前記配線または電
極に対するコンタクトホールの形成を同時に行うととも
に、前記分断が行われる領域の前記配線または電極を露
呈する工程と、全体に金属膜を形成する工程と、前記金
属膜をパターニングし、前記配線または電極に対するコ
ンタクトを形成するとともに、前記分断が行われる領域
において前記配線または電極を分断する工程と、を有す
ることを特徴とする。
【0046】他の発明の構成は、アルミニウムまたはア
ルミニウムを主成分とする配線または電極を形成する工
程と、前記配線または電極を陽極として電解溶液中で陽
極酸化を行うことにより、前記配線または電極の表面の
所定の領域を除いた領域に陽極酸化膜を形成する工程
と、前記配線または電極の所定の領域に対してのコンタ
クト電極を形成すると同時に前記配線または電極の一部
を取り除く工程と、を有することを特徴とする。
【0047】また本明細書で開示する発明は、薄膜トラ
ンジスタのみならず、一般のMOS型のトランジスタの
作製に利用できるものである。
【0048】
【作用】アルミニウムまたはアルミニウムを主成分とす
る配線や電極の周囲表面に陽極酸化工程により、陽極酸
化膜を形成する場合において、その一部にマスクを形成
し、選択的に陽極酸化が行われないようにすることによ
って、当該配線や電極に対するコンタクトホールの形成
を容易にすることができる。そして、アルミニウムまた
はアルミニウムを主成分とする配線や電極の周囲表面に
陽極酸化膜を形成した構成を有する半導体装置の生産性
や歩留りを大きく改善することができる。
【0049】また、上記陽極酸化工程の前に形成される
マスクの形成工程において、複数の薄膜トランジスタ間
におけるゲイト電極同士を切断する領域にもマスクを形
成することによって、当該領域に陽極酸化膜を形成され
ることがない構成とすることができる。そして、後の工
程の配線を形成する際のパターニング工程において、こ
のゲイト電極同士を分断する領域のエッチングを同時に
行うことができる。この結果、ゲイト電極同士を分断す
る工程を特別に設けなくてよい作製工程とすることがで
きる。
【0050】
【実施例】
〔実施例1〕本実施例は、アルミニウムを主成分とする
ゲイト電極を有する薄膜トランジスタにおいて、ゲイト
電極の一部に陽極酸化物層を形成せずに、この部分をゲ
イト電極へのコンタクト部として利用することを特徴と
する。また、複数の薄膜トランジスタを同時に作製する
場合に必要とされるゲイト電極間の分断工程を、ソース
/ドレイン領域へのコンタクト電極や配線の形成、さら
にはゲイト電極へのコンタクト電極や配線の形成と同時
に行うことを特徴とする。
【0051】図1〜図3に本実施例の作製工程を示す。
図1のA−A’で切った断面が図2である。また、図1
のB−B’で切った断面が図3である。また、図1のC
−C’で切った断面が図4である。また各図の(A)〜
(D)は、それぞれ対応するものである。従って、図1
(A)でその箇所が示される断面もそれぞれの図の
(A)〜(D)において対応する。
【0052】まずガラス基板101上に下地膜として、
酸化珪素膜102を3000Åの厚さにプラズマCVD
法で成膜する。ここでは、アクティブマトリクス型の液
晶電気光学装置を作製する場合を前提としているので、
ガラス基板を用いるが、適当な絶縁基板や絶縁表面を有
する基板を用いることができる。
【0053】下地膜102を成膜したら、非晶質珪素膜
を500Åの厚さにプラズマCVD法または減圧熱CV
D法で成膜する。この非晶質珪素膜が薄膜トランジスタ
の活性層を構成するための出発膜となる。なお、活性層
とは、ソース/ドレイン領域やチャネル形成領域が形成
される半導体層のことをいう。
【0054】非晶質珪素膜を成膜したら、加熱やレーザ
ー光の照射を行うことにより、非晶質珪素膜の結晶化を
行う。ここでは、KrFエキシマレーザーの照射によ
り、結晶性珪素膜を作製する。次にパターニングを行う
ことにより、薄膜トランジスタの活性層103を形成す
る。この状態の上面図を図9(A)に示す。
【0055】図では1つの活性層しか示されていない
が、アクティブマトリクス型の液晶表示装置の画素領域
や周辺駆動回路を構成する場合は、数百〜数十万以上の
薄膜トランジスタが同時に数十cm各のガラス基板上に
形成される。この場合、薄膜トランジスタの数に応じた
活性層が同時に、パターニングされ形成されることとな
る。
【0056】活性層103を形成したら、ゲイト絶縁膜
として機能する酸化珪素膜104をプラズマCVD法で
1000Åの厚さで成膜する。次に後にゲイト電極を形
成することとなるアルミニウムを主成分とする膜を電子
ビーム蒸着法またはスパッタ法により、5000Åの厚
さに成膜する。このアルミニウムを主成分とする膜に
は、スカンジウムを0.1 wt%混入させる。これは、ア
ルミウムの以上成長を防止するためである。
【0057】次にパターニングを施すことにより、アル
ミニウムを主成分とするゲイト電極105を形成する。
このゲイト電極(ゲイト配線もいう)は、1層目の電極
の配線ともいわれる。
【0058】次にゲイト電極の上部にレジストマスク1
06と107を形成する。レジストマスク106が形成
された領域が、後の工程においてゲイト電極105への
コンタクトホールが形成される領域となる。また、レジ
ストマクス107が形成された領域が後のゲイト電極の
分断を行う領域となる。
【0059】次に電解溶液中において陽極酸化を行うこ
とにより、アルミニウムを主成分とする材料の酸化物層
108を形成する。この酸化物層108の厚さは200
0Åとする。ここでは、電解溶液として、アンモニアで
中性にpH調整したエチレングリコール溶液を用いる。
【0060】この陽極酸化工程において、ゲイト電極1
05のレジストマスク106及び107に接している領
域は、電解溶液に接しないので、酸化が進行せず、酸化
物層が形成されない。
【0061】こうして、図1〜4の(A)で示す状態を
得る。また、図1〜4の(A)で示す状態の上面図を図
9(B)に示す。図9(B)において、D−D’で切り
取られる断面が図2(A)に対応する。また、E−E’
で切り取られる断面が図1(A)に対応する。また、F
−F’で切り取られる断面が図3(A)に対応する。ま
た、G−G’で切り取られる断面が図4(A)に対応す
る。
【0062】陽極酸化工程の終了後、レジストマスク1
06及び107を除去する。そして、ソース/ドレイン
領域を形成するための不純物イオンの注入を行う。ここ
では、Nチャネル型の薄膜トランジスタを形成するため
にプラズマドーピング法を用いて、P(リン)イオンの
注入を行う。(図1〜4(C))
【0063】上記Pイオンの注入を行うことで、ソース
領域109、ドレイン領域112が形成される。また同
時にチャネル形成領域111とオフセットゲイト領域1
10が形成される。
【0064】次に層間絶縁膜として酸化珪素膜100を
7000Åの厚さにTEOSガスを用いたプラズマCV
D法で成膜する。そして図2(C)に示すようにソース
/ドレイン領域へのコンタクトホール115と116の
形成を行う。また同時に図1(C)と図3(C)に示す
ゲイト電極105へのコンタクトホール113の形成を
行う。さらに同時に図4(C)に示すように分断領域上
の層間絶縁膜100を除去し、開口114を形成する。
即ち、コンタクトホール115、116、113の形成
と、開口114の形成を同時に行う。
【0065】この工程は、バッファフッ酸に酢酸を加え
たエッチャントを用いたウエットエッチングによって行
う。この工程において、酸化珪素膜100のエッチング
が終了した段階で、コンタクトホール115と116の
部分では、酸化珪素膜104のエッチングが始まる。ま
た、酸化珪素膜100のエッチングが終了した段階で、
コンタクトホール113の部分と開口114の部分で
は、ゲイト電極105のエッチングが始まる。
【0066】なお、図では、酸化珪素膜100の膜厚が
均一でないかのように示されているが、実際には、ゲイ
ト電極105の上部においては、酸化珪素膜100はゲ
イト電極の高さ分だけ盛り上がってあり、全体として均
一な厚さと見なすことができる。
【0067】実測によれば、バッファフ酸によるアルミ
ニウムのエッチング速度は、酸化珪素膜のエッチング速
度の約半分である。また、酸化珪素膜104の厚さは1
000Å程度(最大での1500Å程度)であり、ゲイ
ト電極105の厚さは一般に4000Å以上ある。従っ
て、上記工程において、酸化珪素膜104がエッチング
されて、コンタクトホール115と116とが形成され
た状態において、ゲイト電極105の上部が一部エッチ
ングされた状態となる。しかし、このゲイト電極に対す
るエッチングは、ほんの少し進行するのみであり、図6
(B)に示すような状態とはならない。
【0068】また、このエッチング工程は、酸化珪素に
対するエッチングレートを基にして、活性層が現れた段
階で終了するようにする。このようにして、ソース/ド
レイン領域へのコンタクトホールの形成と、ゲイト電極
へのコンタクトホールの形成、さらには分断領域への開
口の形成とを同時に行う。(図1〜4(D))
【0069】この状態を上面から見た様子を図10
(A)に示す。図10(A)に示すのは、ソース領域へ
のコンタクトホール115とドレイン領域へのコンタク
トホール116とゲイト電極へのコンタクトホール11
3と分断領域の開口114が形成された状態が示されて
いる。
【0070】この状態においては、コンタクトホール1
15と116とにおいて、活性層が露呈した状態となっ
ている。また、コンタクトホール113と開口114と
において、ゲイト電極105が露呈している状態となっ
ている。
【0071】113で示されるコンタクトホールの形成
は、多少位置合わせがずれても薄膜トランジスタの動作
にとっては、特に問題がない。従って、作製工程におけ
る誤差をある程度許容することができる。これは、ゲイ
ト電極105には、ほとんど電流が流れないので、ゲイ
ト電極とその引き出し電極との接触面積が多少変化して
もトランジスタの動作には大した問題とならないからで
ある。
【0072】次にチタン膜とアルミニウム膜との積層膜
117を成膜する。この積層膜は2層目に配線を形成す
るためのものである。ここで、チタン膜とアルミニウム
膜との積層を成膜するのは、アルミニウムと珪素とが反
応することがあり、コンタクトホール115と116の
部分における電気的なコンタクトが不良となる場合があ
るからである。そして、このチタンとアルミニウムとの
積層膜をパターニングするためのレジストマスク118
を形成する。このようにして、図1〜4(C)に示す状
態を得る。
【0073】次にRIE法によるドライエッチングを行
い、露呈した積層膜117を除去する。このドライチン
グは、BCl3 とCl3 とSiCl4 との混合ガスを用
いて行う。
【0074】この工程で、チタン膜とアルミニウム膜と
の積層膜117のパターニングが行われる。またこの工
程において、開口114の領域の積層膜117がエッチ
ングされと同時に、開口114下のゲイト電極105を
も同時にエッチングされる。そしてゲイト電極105の
分断がこのパターニング工程において同時に行われるこ
ととなる。こうして、2層目の配線のパターニングが行
われると同時に、ゲイト配線(電極)の分断が行われ
る。
【0075】また塩素系のエッチングガスを用いてドラ
イエッチングを行った場合、酸化珪素膜104の所でエ
ッチングが実質的に停止するので、酸化珪素膜104を
実質的にエッチングストッパーとして利用することがで
きる。これは、塩素系のガスによるエッチングでは、酸
化珪素膜のエッチングレートがアルミニウムやチタンの
エッチングレートに比較して著しく低いからである。
【0076】また、上記のエッチング工程をウエットエ
ッチングで行うこも可能であるが、チタン膜のエッチン
グとアルミニウム膜とのエッチングで異なるエッチャン
トを用いなければならなので、工程が煩雑となる。
【0077】こうして、図2(D)に示すソース電極1
19、ドレイン電極120、図1(D)と図3(D)に
示すゲイト電極へのコンタクト電極121が形成され
る。そして、図1(D)や図4(D)に示されるように
開口114の領域において、ゲイト電極の分断が行われ
る。また、この状態を上面から見た状態を図10(B)
に示す。このようにして薄膜トランジスタが完成する。
図10(B)を見れば分かるように、開口114の部分
でゲイト電極が分断される。
【0078】本実施例においては、説明を簡単にするた
めに1つの薄膜トランジスタを作製する場合の例を示し
たが、実際には、複数の薄膜トランジスタによって複雑
な回路が構成される。このような場合の簡単な回路の例
を図7に示す。図7に示すのは、アクティブマトリクス
型の液晶表示装置に周辺駆動回路の一部を構成する回路
(インバーター回路)である。
【0079】図7に示す回路の等価回路を図8に示す。
図7において、702で示される配線が図1〜4のゲイ
ト配線105に対応する。また、703や704が図1
〜4のドレイン電極120に対応する。
【0080】図7において、701が分断が行われる領
域である。この領域は、図1(D)や図4(D)、さら
には図10(B)の開口114の領域に示されるよう
に、ゲイト電極(ゲイト配線)105(図7においては
702で示される)が部分的に除去される領域である。
【0081】図7においては、簡単な回路パターンが示
されているが、実際には、さらに複雑な回路が構成さ
れ、701で示されるような分断領域が多数設けられる
ことになる。
【0082】〔実施例2〕本実施例は、実施例1を変形
応用したものである。本実施例は、実施例1の図1
(D)や図10(B)に示されるゲイト電極の分断が行
われた領域(開口)114の領域を利用して、配線を形
成することを特徴とする。
【0083】本実施例の概略の構成を図11に示す。本
実施例の場合は、図11(A)に示すように、分断が行
われた領域を利用して、配線1001が形成されてい
る。図11(A)にE−E’で切り取られる断面が図1
1(B)である。
【0084】配線1001は、ゲイト電極105を形成
する際に同時に形成し、コンタクト電極121のパター
ニングの際に、開口114において、ゲイト電極と分離
すればよい。なお、この分離の際に、ゲイト電極の分断
がなされることとなる。
【0085】
【発明の効果】アルミニウムでなる配線または電極、ま
たはアルミニウムを主成分とする配線または電極(1層
目)の周囲に陽極酸化工程において陽極酸化物層を形成
する際に、選択的にその一部に陽極酸化物を形成しない
ことで、後の工程において、前記配線または電極に対す
るコンタクトの形成(2層目の配線の形成)を容易にす
ることができる。
【0086】即ち、エッチング除去が容易でない酸化ア
ルミニウミまたは酸化アルミニウムを主成分とする膜
(陽極酸化膜)を除去することなく、コンタクトホール
を形成することができ、素子や半導体集積回路の作製工
程をより容易な安定したものとすることができる。そし
て薄膜半導体デバイスや半導体集積回路の生産歩留りを
高めることができる。
【0087】また、上記マスクを形成する工程におい
て、1層目の配線または電極の後に分断しなけらばなら
ない領域にマスクを設けておくことで、2層目に配線の
パターニングの際に2層目の配線または電極の分断を同
時に行うことができる。こうして、パターニングの工程
を1つ減らすことができる。このことにより、その生産
コストを下げることができ、また同時に生産歩留りを高
めることができる。
【図面の簡単な説明】
【図1】 実施例における薄膜トランジスタの作製工程
を示す図。
【図2】 実施例における薄膜トランジスタの作製工程
を示す図。
【図3】 実施例における薄膜トランジスタの作製工程
を示す図。
【図4】 実施例における薄膜トランジスタの作製工程
を示す図。
【図5】 従来における薄膜トランジスタの作製工程を
示す図。
【図6】 従来におけるゲイト電極へのコンタクトホー
ルの形成の状態を示す図。
【図7】 薄膜トランジスタで構成されるパターンの一
例を示す図。
【図8】 図7で示される回路パターンの等価回路を示
す図。
【図9】 実施例で示す薄膜トランジスタの作製工程を
示す上面図。
【図10】実施例で示す薄膜トランジスタの作製工程を
示す上面図。
【符号の説明】
101 ガラス基板 102 下地膜(酸化珪素膜) 103 活性層 104 ゲイト絶縁膜 105 アルミニウムを主成分とす
るゲイト電極(1層目の配線) 106、107 レジストマスク 108 陽極酸化膜(酸化アルミウ
ム膜) 109 ソース領域 110 オフセットゲイト領域 111 チャネル形成領域 112 ドレイン領域 100 層間絶縁膜(酸化珪素膜) 115 ソース領域へのコンタクト
ホール 116 ドレイン領域へのコンタク
トホール 113 ゲイト電極へのコンタクト
ホール 114 分断が行われる領域の開口 118 レジストマスク 119 ソース電極(2層目の配
線) 120 ドレイン電極(2層目の配
線) 121 ゲイト電極へのコンタクト
電極(2層目の配線) 701 分断領域 702 ゲイト配線(ゲイト電極)
(1層目の配線) 703 ドレイン領域にコンタクト
した配線(2層目に配線)
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成7年7月26日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図1】 実施例における薄膜トランジスタの作製工程
を示す図。
【図2】 実施例における薄膜トランジスタの作製工程
を示す図。
【図3】 実施例における薄膜トランジスタの作製工程
を示す図。
【図4】 実施例における薄膜トランジスタの作製工程
を示す図。
【図5】 従来における薄膜トランジスタの作製工程を
示す図。
【図6】 従来におけるゲイト電極へのコンタクトホー
ルの形成の状態を示す図。
【図7】 薄膜トランジスタで構成されるパターンの一
例を示す図。
【図8】 図7で示される回路パターンの等価回路を示
す図。
【図9】 実施例で示す薄膜トランジスタの作製工程を
示す上面図。
【図10】実施例で示す薄膜トランジスタの作製工程を
示す上面図。
【図11】実施例で示す薄膜トランジスタの作製工程を
示す上面図。
【符号の説明】 101 ガラス基板 102 下地膜(酸化珪素膜) 103 活性層 104 ゲイト絶縁膜 105 アルミニウムを主成分とす
るゲイト電極(1層目の配線) 106、107 レジストマスク 108 陽極酸化膜(酸化アルミウ
ム膜) 109 ソース領域 110 オフセットゲイト領域 111 チャネル形成領域 112 ドレイン領域 100 層間絶縁膜(酸化珪素膜) 115 ソース領域へのコンタクト
ホール 116 ドレイン領域へのコンタク
トホール 113 ゲイト電極へのコンタクト
ホール 114 分断が行われる領域の開口 118 レジストマスク 119 ソース電極(2層目の配
線) 120 ドレイン電極(2層目の配
線) 121 ゲイト電極へのコンタクト
電極(2層目の配線) 701 分断領域 702 ゲイト配線(ゲイト電極)
(1層目の配線) 703 ドレイン領域にコンタクト
した配線(2層目に配線)

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】アルミニウムまたはアルミニウムを主成分
    とする配線または電極を形成する工程と、 前記配線または電極の後にコンタクトが形成される部分
    と後に分断が行われる部分とに少なくともマスクを設け
    る工程と、 前記配線または電極を陽極として電解溶液中で陽極酸化
    を行うことにより、前記配線または電極の表面の前記マ
    スクが設けられた以外の領域に陽極酸化膜を形成する工
    程と、 を有することを特徴とする半導体装置の作製方法。
  2. 【請求項2】アルミニウムまたはアルミニウムを主成分
    とする配線または電極を形成する工程と、 前記配線または電極の後にコンタクトが形成される部分
    と後に分断が行われる部分とに少なくともマスクを設け
    る工程と、 前記配線または電極を陽極として電解溶液中で陽極酸化
    を行うことにより、前記配線または電極の表面の前記マ
    スクが設けられた以外の領域に陽極酸化膜を形成する工
    程と、 前記配線または電極を覆って酸化珪素膜を形成する工程
    と、 前記酸化珪素膜を部分的にエッチングし前記陽極酸化膜
    が形成されなかった部分の前記配線または電極を露呈す
    る工程と、 全体に金属膜を形成する工程と、 前記金属膜をパターニングし、前記配線または電極に対
    するコンタクトを形成するとともに、他部において前記
    配線または電極を分断する工程と、 を有することを特徴とする半導体装置の作製方法。
  3. 【請求項3】半導体上に絶縁膜を形成する工程と、 前記絶縁膜上にアルミニウムまたはアルミニウムを主成
    分とする配線または電極を形成する工程と、 前記配線または電極の後にコンタクトが形成される部分
    と後に分断が行われる部分とに少なくともマスク設ける
    工程と、 前記配線または電極を陽極として電解溶液中で陽極酸化
    を行うことにより、前記配線または電極の表面の前記マ
    スクが設けられた以外の領域に陽極酸化膜を形成する工
    程と、 前記マスクを除去する工程と、 前記配線または電極を覆って絶縁膜を形成する工程と、 前記半導体に対するコンタクトホールと前記配線または
    電極に対するコンタクトホールの形成を同時に行うとと
    もに、前記分断が行われる領域の前記配線または電極を
    露呈する工程と、 全体に金属膜を形成する工程と、 前記金属膜をパターニングし、前記配線または電極に対
    するコンタクトを形成するとともに、前記分断が行われ
    る領域において前記配線または電極を分断する工程と、 を有することを特徴とする半導体装置の作製方法。
  4. 【請求項4】アルミニウムまたはアルミニウムを主成分
    とする配線または電極を形成する工程と、 前記配線または電極を陽極として電解溶液中で陽極酸化
    を行うことにより、前記配線または電極の表面の所定の
    領域を除いた領域に陽極酸化膜を形成する工程と、 前記配線または電極の所定の領域に対してのコンタクト
    電極を形成すると同時に前記配線または電極の一部を取
    り除く工程と、 を有することを特徴とする半導体装置の作製方法。
JP7080755A 1995-03-13 1995-03-13 半導体装置の作製方法 Pending JPH08250746A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP7080755A JPH08250746A (ja) 1995-03-13 1995-03-13 半導体装置の作製方法
TW085102442A TW293174B (ja) 1995-03-13 1996-02-29
US08/613,372 US5849604A (en) 1995-03-13 1996-03-11 Method of manufacturing a semiconductor device
CN96102945A CN1092840C (zh) 1995-03-13 1996-03-13 制造半导体器件的方法
KR1019960007150A KR100309630B1 (ko) 1995-03-13 1996-03-13 반도체장치제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7080755A JPH08250746A (ja) 1995-03-13 1995-03-13 半導体装置の作製方法

Publications (1)

Publication Number Publication Date
JPH08250746A true JPH08250746A (ja) 1996-09-27

Family

ID=13727234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7080755A Pending JPH08250746A (ja) 1995-03-13 1995-03-13 半導体装置の作製方法

Country Status (5)

Country Link
US (1) US5849604A (ja)
JP (1) JPH08250746A (ja)
KR (1) KR100309630B1 (ja)
CN (1) CN1092840C (ja)
TW (1) TW293174B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7163854B2 (en) 1996-11-07 2007-01-16 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of a semiconductor device
JP2012513687A (ja) * 2008-12-23 2012-06-14 スリーエム イノベイティブ プロパティズ カンパニー 陽極酸化された薄膜構造用の電気的接続

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999025906A1 (fr) * 1997-11-18 1999-05-27 Mitsubishi Chemical Corporation Fluide de conversion chimique destine a la formation d'une couche mince d'oxyde metallique
JP4363684B2 (ja) 1998-09-02 2009-11-11 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ基板およびこれを用いた液晶表示装置
US6433473B1 (en) 1998-10-29 2002-08-13 Candescent Intellectual Property Services, Inc. Row electrode anodization
EP1041641B1 (en) * 1999-03-26 2015-11-04 Semiconductor Energy Laboratory Co., Ltd. A method for manufacturing an electrooptical device
US7230965B2 (en) * 2001-02-01 2007-06-12 Cymer, Inc. Anodes for fluorine gas discharge lasers
US6930053B2 (en) * 2002-03-25 2005-08-16 Sanyo Electric Co., Ltd. Method of forming grating microstructures by anodic oxidation
WO2006025793A1 (en) * 2004-08-31 2006-03-09 Agency For Science, Technology And Research Nanostructures and method of making the same
JP4237161B2 (ja) * 2005-05-09 2009-03-11 エルピーダメモリ株式会社 半導体装置の製造方法
US7524713B2 (en) * 2005-11-09 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9252053B2 (en) * 2014-01-16 2016-02-02 International Business Machines Corporation Self-aligned contact structure
CN104461142B (zh) * 2014-12-10 2017-06-30 京东方科技集团股份有限公司 触控显示基板及其制备方法、触控显示装置
CN104966674A (zh) 2015-07-09 2015-10-07 京东方科技集团股份有限公司 薄膜晶体管和阵列基板的制备方法及相关装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4879219A (en) * 1980-09-19 1989-11-07 General Hospital Corporation Immunoassay utilizing monoclonal high affinity IgM antibodies
JP2786628B2 (ja) * 1987-10-15 1998-08-13 シャープ株式会社 液晶パネルの電極構造
JP2741883B2 (ja) * 1989-02-10 1998-04-22 株式会社日立製作所 液晶パネルの製造方法
JPH0816758B2 (ja) * 1989-02-17 1996-02-21 松下電器産業株式会社 液晶画像表示装置およびその製造方法
JPH0772780B2 (ja) * 1989-03-06 1995-08-02 日本電気株式会社 薄膜トランジスタアレイ基板
JP3009438B2 (ja) * 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
US5576225A (en) * 1992-05-09 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of forming electric circuit using anodic oxidation
US5532853A (en) * 1993-03-04 1996-07-02 Samsung Electronics Co., Ltd. Reparable display device matrix for repairing the electrical connection of a bonding pad to its associated signal line
KR950019817A (ko) * 1993-12-17 1995-07-24 이헌조 액정모듈의 수분방지용 패드

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7163854B2 (en) 1996-11-07 2007-01-16 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of a semiconductor device
JP2012513687A (ja) * 2008-12-23 2012-06-14 スリーエム イノベイティブ プロパティズ カンパニー 陽極酸化された薄膜構造用の電気的接続

Also Published As

Publication number Publication date
TW293174B (ja) 1996-12-11
KR100309630B1 (ko) 2002-06-20
CN1092840C (zh) 2002-10-16
CN1137170A (zh) 1996-12-04
US5849604A (en) 1998-12-15

Similar Documents

Publication Publication Date Title
JP2759415B2 (ja) 半導体装置の作製方法
US8283788B2 (en) Method of fabricating semiconductor device
JP3212060B2 (ja) 半導体装置およびその作製方法
EP0645802A2 (en) Semiconductor device and method for manufacturing the same
JPH07335906A (ja) 薄膜状半導体装置およびその作製方法
JPH07106594A (ja) 半導体装置およびその作製方法
JPH08250746A (ja) 半導体装置の作製方法
JPH07202210A (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JPH08250743A (ja) 半導体装置の作製方法
JPH09162415A (ja) 半導体装置およびその作製方法
JPH0818055A (ja) 半導体集積回路およびその作製方法
JP4675433B2 (ja) 半導体装置の作製方法
JPH07169975A (ja) 半導体装置およびその作製方法
JP2840812B2 (ja) 半導体装置およびその作製方法
JPH06140421A (ja) 薄膜トランジスタの製造方法
JPH07106583A (ja) 薄膜トランジスタの製造方法
JPH1065181A (ja) 半導体装置およびその作製方法
JP4197270B2 (ja) 半導体集積回路の作製方法
JP4073672B2 (ja) 薄膜トランジスタの作製方法
JP3312541B2 (ja) 薄膜半導体装置の製造方法
JP3600886B2 (ja) 絶縁ゲイト型トランジスタの作製方法
JP3600890B2 (ja) 絶縁ゲイト型トランジスタの作製方法
JPH09199474A (ja) 半導体装置の作製方法
JP3963663B2 (ja) 半導体装置
JPH09186101A (ja) 半導体装置の作製方法