JP4363684B2 - 薄膜トランジスタ基板およびこれを用いた液晶表示装置 - Google Patents
薄膜トランジスタ基板およびこれを用いた液晶表示装置 Download PDFInfo
- Publication number
- JP4363684B2 JP4363684B2 JP24882998A JP24882998A JP4363684B2 JP 4363684 B2 JP4363684 B2 JP 4363684B2 JP 24882998 A JP24882998 A JP 24882998A JP 24882998 A JP24882998 A JP 24882998A JP 4363684 B2 JP4363684 B2 JP 4363684B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- oxide film
- gate
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Description
【発明の属する技術分野】
本発明は薄膜トランジスタ基板およびこれを用いた液晶表示装置に関し、特に低抵抗配線としてアルミニウムを用いた薄膜トランジスタ基板およびこれを用いた液晶表示装置に関する。
【0002】
【従来の技術】
配線材料としてのアルミニウムは低抵抗であるという利点を有しており、電子機器において、基板上の配線や電極等に多用されてきている。
図6は、一般的な薄膜トランジスタ型液晶表示装置の薄膜トランジスタ部分を示す概略図である。
この薄膜トランジスタ82は、透明基板83上にゲート電極84が設けられ、このゲート電極84を覆うようにゲート絶縁膜85が設けられている。ゲート電極84上方のゲート絶縁膜85上にアモルファスシリコン(a−Si)からなる半導体能動膜86が設けられ、リン等のn型不純物を含むアモルファスシリコン(n+型a−Si)からなるオーミックコンタクト層87を介して半導体能動膜86上からゲート絶縁膜85上にわたってソース電極88およびドレイン電極89が設けられている。そして、これらソース電極88、ドレイン電極89、ゲート電極84等で構成される薄膜トランジスタ82を覆うパッシベーション膜90が設けられ、ドレイン電極89上のパッシベーション膜90にコンタクトホール91が設けられている。さらに、このコンタクトホール91を通じてドレイン電極89と電気的に接続されるインジウム錫酸化物(以下、ITOと略記する)等の透明性導電膜からなる画素電極92が設けられている。
【0003】
また、図6左側の部分は表示領域外に位置するゲート配線端部のゲート端子パッド部93の断面構造を示している。透明基板83上のゲート配線材料からなる下部パッド層94上にゲート絶縁膜85およびパッシベーション膜90を貫通するコンタクトホール95が設けられ、このコンタクトホール95を通じて下部パッド層94と電気的に接続される画素電極92と同一の透明性導電膜からなる上部パッド層96が設けられている。尚、ソース配線端部においても類似の構造となっている。
以上のように、薄膜トランジスタにおいては、ゲート端子、ソース端子および画素電極を成す透明性導電膜と、ゲート配線、ソース配線およびドレイン電極を成す配線用金属が直接接続されるように構成されている。
【0004】
【発明が解決しようとする課題】
ところが、この種の液晶表示装置において配線抵抗を下げる目的で、透明性導電膜としてITOを、配線用金属としてアルミニウムを用いた場合、ITOとアルミニウムを直接接触させると、ITO中の酸素がアルミニウムを酸化してしまい、その結果コンタクト部分の電気抵抗が上昇してしまう。
また、アルミニウムを配線材料として使用した場合、ヒロックを生じるという問題がある。ヒロックとは、アルミニウムの表面に発生する針状突起のことであり、この突起がアルミニウム上に積層された絶縁層を突き抜け、他の導電層とショートしたり絶縁不良を起こしたりする恐れがあった。
上記の点に鑑み、本発明は、上述の2つの問題点、すなわちアルミニウムとITOの接触による電気抵抗値上昇およびヒロックによるショート不良、絶縁不良を解決し、アルミニウムを配線材料として使用する薄膜トランジスタ基板およびこれを用いた液晶表示装置を提供することを目的とする。
【0005】
【課題を解決するための手段】
本発明に係る薄膜トランジスタ基板は、基板上に、ゲート端子、ソース端子および画素電極を成すインジウム錫酸化膜との電気接続が可能な金属からなる下地金属膜と、ゲート配線、ソース配線およびドレイン電極を成すアルミニウム膜と、アルミニウム酸化膜と、絶縁膜とが順に積層され、絶縁膜表面から絶縁膜とアルミニウム酸化膜とアルミニウム膜とを通して下地金属膜に達するコンタクトホールが形成され、絶縁膜上およびコンタクトホール内にインジウム錫酸化膜が形成されて、コンタクトホール内成膜のインジウム錫酸化膜が下地金属膜に電気的に接続されたことを特徴とする。
【0006】
すなわち、薄膜トランジスタ基板においては、インジウム錫酸化膜からなるゲート端子、ソース端子、画素電極等と、アルミニウム膜からなるゲート配線、ソース配線、ドレイン電極等を電気的に接続する必要がある。本発明においては、インジウム錫酸化膜とアルミニウム膜を直接接続するのではなく、ゲート配線、ソース配線、ドレイン電極の部分を下地金属膜とアルミニウム膜の2層構造にしておき、その上の絶縁膜に形成するコンタクトホールをアルミニウム膜まで除去して下地金属膜表面を露出させ、インジウム錫酸化膜と下地金属膜を直接接続するようにした。この場合、下地金属膜にはインジウム錫酸化膜との電気接続が可能な金属を用いるので、ゲート端子、ソース端子、画素電極とゲート配線、ソース配線、ドレイン電極とを支障なく接続することができる。
【0007】
この下地金属膜を形成する金属としては、Mo、Ti、Cr等を好適に使用することができる。例えば、アルミニウムとITOのコンタクト抵抗は、102 ないし10-2 Ω・cm2であるが、モリブデンとITOのコンタクト抵抗は、10-4 ないし10-7 Ω・cm2 であり、モリブデンを使用することによってコンタクト抵抗を低くすることができる。
また、アルミニウム膜の表面にアルミニウム酸化膜を設けることで、アルミニウム膜表面にバリア層が形成され、その後の熱処理等によるアルミニウム膜表面ヒロックの成長が抑えられるため、ヒロックによるショートや絶縁不良を効果的に防ぐことができる。
【0008】
従って、本発明によれば、ゲート端子、ソース端子、画素電極と、ゲート配線、ソース配線、ドレイン電極とのコンタクト部分における抵抗の増大と、アルミニウム膜のヒロックに起因するショート不良、絶縁不良の発生という2つの問題点を同時に解決することができる。その結果、電気的特性が良好であり、歩留まりの高い薄膜トランジスタ基板を得ることができる。
【0009】
上記のアルミニウム酸化膜は、種々の方法によって形成することができるが、簡単な方法として、オゾン水を用いたアルミニウム膜の酸化処理により形成してもよいし、酸素雰囲気中でのアルミニウム膜への紫外線照射により形成しても差し支えない。あるいはこれら2つの手段を併用しても構わない。
また、本発明に係る液晶表示装置は、対向配置された一対の基板の間に液晶が挟持され、一対の基板の一方が上述の薄膜トランジスタ基板であることを特徴とする。
低抵抗配線としてアルミニウムを用いた薄膜トランジスタ基板を用いた液晶表示装置は、配線抵抗に起因する信号電圧降下や配線遅延が生じにくく、配線が長くなる大面積の表示や配線が細くなる高精細な表示に最適な表示装置を容易に実現できる、という利点を有する。
【0010】
【発明の実施の形態】
以下、図面により本発明について詳細に説明するが、本発明はこれらの実施形態例のみに限定されるものではない。
図1は、本実施形態例の薄膜トランジスタ基板1の部分断面図である。符号Aの部分は薄膜トランジスタ(TFT)、Bの部分はTFTマトリクス外側に位置するソース配線の端子部、Cの部分はゲート配線の端子部を示している。なおこれら3つの部分は、実際の液晶表示装置においては離れた箇所にあり、本来断面図を同時に示せるものではないが、図示の都合上、近接させて図示する。
【0011】
まず、薄膜トランジスタ部Aの部分について説明する。
薄膜トランジスタ部Aには、基板2上に膜厚500Å程度のモリブデンからなる下地金属膜3および膜厚2000Å程度のアルミニウム膜4からなるゲート電極5が設けられ、その上に膜厚100ないし200Å程度のアルミニウム酸化膜6が設けられている。その上にゲート絶縁膜7が設けられ、このゲート絶縁膜7上にアモルファスシリコン(a−Si)からなる半導体膜8が設けられ、さらにこの半導体膜8上にn+ 型a−Si層9が設けられ、その上に膜厚200ないし500Å程度のモリブデンからなる下地金属膜10と膜厚1500ないし2000Å程度のアルミニウム膜11からなるソース電極12および下地金属膜10とアルミニウム膜14からなるドレイン電極15が設けられている。アルミニウム膜11およびアルミニウム膜14の上には膜厚100ないし200Å程度のアルミニウム酸化膜16が設けられている。
【0012】
また、ソース電極12やドレイン電極15の上方にこれらを覆うパッシベーション膜17(絶縁膜)が形成され、このパッシベーション膜17に、アルミニウム酸化膜16とアルミニウム膜14とを貫通して下地金属膜10に達するコンタクトホール18が形成されている。そして、コンタクトホール18の内壁面および底面に沿って画素電極となるITO層19が形成されている。このコンタクトホール18を通じてドレイン電極15とITO層19(画素電極)が電気的に接続されている。
【0013】
次に、ソース配線の端子部Bに関しては、ゲート絶縁膜7上に下地金属膜10とアルミニウム膜11とからなる下部パッド層が形成され、その上にはアルミニウム酸化膜16とパッシベーション膜17が形成され、この2層を貫通するコンタクトホール20が形成されている。そして、コンタクトホール20の内壁面および底面に沿ってITOからなる上部パッド層21が形成されている。このコンタクトホール20を通じて下部パッド層と上部パッド層21が電気的に接続されている。
【0014】
次に、ゲート配線の端子部Cに関しては、基板2上に下地金属膜3とアルミニウム膜4とからなる下部パッド層が形成され、その上にはアルミニウム酸化膜6とパッシベーション膜17が形成され、この2層を貫通するコンタクトホール22が形成されている。そして、コンタクトホール22の内壁面および底面に沿ってITOからなる上部パッド層23が形成されている。このコンタクトホール22を通じて下部パッド層と上部パッド層23が電気的に接続されている。
【0015】
このような構成とすることで、ITO層とアルミニウム層はITOとの電気接続が可能な金属からなる下地金属膜を介して接続されるので、お互いが直接接触することによる抵抗値の上昇を起こすことはない。
前記パッシベーション膜の例としては、a(アモルファス)−SiNx:H、a−SiNx、a−SiO2:H、SiO2等を挙げることができる。
【0016】
次に、本実施形態の薄膜トランジスタ基板1の製造工程について、図2を用いて説明する。尚、図2の4つの図は、図1の薄膜トランジスタ部Aの製造工程について示した概略図である。
まず、基板2上の全体にわたってスパッタ法を用いて下地金属膜3、アルミニウム膜4を順に成膜した後、図2Aに示すように、この2つの膜を乾式法あるいは乾式法と湿式法との併用によりエッチングしてゲートパターンを形成する。その後、アルミニウム膜4の表面を酸化処理することでアルミニウム酸化膜6を形成する。この際には、オゾン水を用いた酸化処理を採用してもよいし、酸素雰囲気中での紫外線照射を用いた酸化処理を採用してもよい。あるいは、これら2つの手段を併用しても構わない。
【0017】
次に、基板2の上面全体にCVD法を用いてゲート絶縁膜7、半導体膜8、n+ 型a−Si層9を形成した後、TFTのチャネル部となるアルミニウム酸化膜6の上方部分を残すように半導体膜8、n+型a−Si層9をエッチングする。そして、図2Bに示すように、下地金属膜10とアルミニウム膜11(14)を順に成膜する。
【0018】
次に、図2Cに示すように、アルミニウム酸化膜6上方のアルミニウム酸化膜16、アルミニウム膜11(14)、下地金属膜10を乾式法あるいは乾式法と湿式法との併用によりエッチングしてソース・ドレインパターンを形成する。次いで、アルミニウム膜11(14)の表面を酸化処理することでアルミニウム酸化膜16を形成する。この際には、オゾン水を用いた酸化処理を採用してもよいし、酸素雰囲気中での紫外線照射を用いた酸化処理を採用してもよい。または、これら2つの手段を併用しても構わない。
その後、n+ 型a−Si層9を乾式法あるいは乾式法と湿式法との併用によりエッチングしてチャネル24を形成する。
次に、アルミニウム酸化膜16上にパッシベーション膜17を形成し、図2Dに示すように、パッシベーション膜17、アルミニウム酸化膜16、アルミニウム膜14を乾式法あるいは乾式法と湿式法との併用によりエッチングしてコンタクトホール18を形成する。
【0019】
次に、ITO層を全面に形成した後、パターニングすることにより、図1に示すように、コンタクトホール18の底面および内壁面、パッシベーション膜17の上面にかけてITO層19を形成する。
ソース配線の端子部B、ゲート配線の端子部Cについても同様で、アルミニウム酸化膜16、6上にパッシベーション膜17を形成した後、パッシベーション膜17、アルミニウム酸化膜16、6、アルミニウム膜11、4を乾式法あるいは乾式法と湿式法との併用によりエッチングしてコンタクトホール20、22を形成する(ただし、ゲート配線端子部Cでは上記の膜の他、さらにゲート絶縁膜7もエッチングしてコンタクトホール22を形成する)。ITO層を全面に形成した後、パターニングすることにより、図1に示すように、コンタクトホール20、22の底面および内壁面、パッシベーション膜17の上面にかけて上部パッド層21、23を形成する。
このような手順で、本実施の形態の薄膜トランジスタ基板を製造することができる。
【0020】
図3は、本実施形態例の薄膜トランジスタ基板を使用した反射型液晶表示装置の一例を示す概略図である。
この反射型液晶表示装置は、液晶層59を挟んで対向する上側および下側のガラス基板51、52の上側ガラス基板51の内面側に上側透明電極層55、上側配向膜57が上側ガラス基板51側から順に設けられ、下側ガラス基板52の内面側に下側透明電極層56、下側配向膜58が下側ガラス基板52側から順に設けられている。
【0021】
液晶層59は、上側と下側の配向膜57、58間に配設されている。上側ガラス基板51の外面側には上側偏光板60が設けられ、下側ガラス基板52の外面側には下側偏光板61が設けられ、さらに下側偏光板61の外面側に反射板62が、反射膜64の凹凸面65を下側偏光板61側に向けて取り付けられている。反射板62は、例えば、表面にランダムな凹凸面が形成されたポリエステルフィルム63の凹凸面上にアルミニウムや銀などからなる金属反射膜64を蒸着等で成膜することにより形成されており、表面にランダムな凹凸面65を有しているものである。
この反射型液晶表示装置においては、ガラス基板52が本実施形態例の薄膜トランジスタ基板1の基板2、下側透明電極層56がITO層(画素電極)19に相当する。
【0022】
本実施の形態の薄膜トランジスタ基板においては、以下のような効果を奏することができる。すなわち、アルミニウム膜の下に積層されている下地金属膜とITO層とを接続しているので、コンタクト抵抗を上昇させることなく、ITO層とアルミニウム膜とを電気的に接続することができる。また、アルミニウム膜の表面にアルミニウム酸化膜を設けることで、アルミニウム膜表面に生じるヒロックの表面にアルミニウム酸化膜というバリア層を形成することができ、ヒロックによるショートや絶縁不良を防ぐことができる。
【0023】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、例えばアルミニウム膜、アルミニウム酸化膜、下地金属膜、パッシベーション膜等の膜厚や、形状等について、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【0024】
【実施例】
以下、本発明を実施例により具体的に説明するが、本発明はこれらの実施例のみに限定されるものではない。
まず、アルミニウム表面のヒロックが、オゾン水処理、オゾン水と紫外線処理でどのように変化するかについて実験した。
3枚の基板に厚さ1700Åのアルミニウム膜を成膜した。各基板を熱処理し、アルミニウム膜の表面にヒロックを形成させた。3枚の基板のうち、1枚はアルミニウム膜の表面をオゾン水で5分間処理し、1枚はアルミニウム膜の表面をオゾン水と紫外線で5分間処理してアルミニウム酸化膜を形成させた。残りの1枚は表面処理をしなかった。各基板のアルミニウム膜表面の150μm四方を、原子間力顕微鏡(AFM)を用いて512×512点走査し、ヒロックの高さと密度を測定した。結果を図4に示す。図4中、▲および太い実線は未処理のアルミニウム膜、●および破線はオゾン水で5分間処理したアルミニウム膜、■および細い実線はオゾン水と紫外線で5分間処理したアルミニウム膜である。
【0025】
図4から明らかなように、未処理のアルミニウム膜よりオゾン水で処理したアルミニウム膜の方が、また、オゾン水で処理したアルミニウム膜よりオゾン水と紫外線で処理したアルミニウム膜の方が、ヒロックの高さ、密度とも減少している。すなわち、オゾン水処理、紫外線処理とも、アルミニウム膜表面に酸化膜を形成するのみならず、ヒロック自体を小さくしてアルミニウム膜表面を平滑化する効果があることが確認された。また、オゾン水処理と紫外線処理を併用することで、さらなる効果の向上が見られた。
【0026】
次に、アルミニウム膜をオゾン水と紫外線で処理する際の絶縁耐圧への影響について実験した。
3枚の基板に厚さ1300Åのアルミニウム膜を成膜した。アルミニウム膜の表面をオゾン水と紫外線で、1枚目の基板は1分間、2枚目の基板は5分間、3枚目の基板は20分間処理し、アルミニウム酸化膜を形成した。それぞれの酸化膜の上に絶縁層となる厚さ1000ÅのSiNx層、導電層を順に成膜して試料を作製した。各試料とも複数箇所においてアルミニウム膜と導電層との間の絶縁耐圧を測定した。
【0027】
図5は3種類の試料について、アルミニウム膜と導電層との間の絶縁耐圧と、その絶縁耐圧を示した測定点の度数を示したグラフである。
オゾン水と紫外線で1分間処理した試料は、0ないし8V程度と絶縁耐圧が低く酸化条件としては不十分で、アルミニウム膜表面のヒロックの発生を完全に抑えるまで酸化膜が成長していないと判断された。
オゾン水と紫外線で5分間処理した試料は、1分間処理の試料と比較して、耐圧10Vの点が多く、グラフが大きく右側に移動しており、酸化膜が十分成長してヒロックの発生を抑え、試料の耐圧が向上したと判断された。
オゾン水と紫外線で20分間処理した試料は、5分間処理の試料と比較してグラフがやや左側に移動しており、処理時間を延長しても試料の耐圧は向上せず、逆に低下傾向にあることが判明した。
以上のことから、絶縁耐圧向上の観点からは、アルミニウム膜をオゾン水と紫外線で処理する最適時間は5分間であると結論された。
【0028】
【発明の効果】
以上詳細に説明した通り、本発明の薄膜トランジスタ基板は、アルミニウム膜の下に積層されている下地金属膜とインジウム錫酸化膜とを接続しているので、コンタクト抵抗を上昇させることなく、インジウム錫酸化膜とアルミニウム膜とを電気的に接続することができる。また、アルミニウム膜の表面にアルミニウム酸化膜を設けることで、アルミニウム膜表面にバリア層を形成し、その後の熱処理等によるヒロックの成長が抑えられるため、ヒロックによるショートや絶縁不良を防ぐことができる。
また、低抵抗配線としてアルミニウムを用いた薄膜トランジスタ基板を用いた液晶表示装置は、配線抵抗に起因する信号電圧降下や配線遅延が生じにくく、配線が長くなる大面積の表示や配線が細くなる高精細な表示に最適な表示装置を容易に実現することが可能となる。
【図面の簡単な説明】
【図1】 本実施形態例の薄膜トランジスタ基板1の部分断面図である。
【図2】 本実施形態例の薄膜トランジスタ基板1の製造工程を示した概略図である。
【図3】 本実施形態例の薄膜トランジスタ基板を使用した反射型液晶表示装置の一例を示す概略図である。
【図4】 未処理のアルミニウム膜、オゾン水で処理したアルミニウム膜、オゾン水と紫外線で処理したアルミニウム膜について、表面のヒロックの高さと密度を測定したグラフである。
【図5】 酸化条件を変更した3種類の試料について、アルミニウム膜と導電層との間に付加した電圧と、その電圧における導通数を示したグラフである。
【図6】 一般的な薄膜トランジスタ型液晶表示装置の薄膜トランジスタ部分を示す概略図である。
【符号の説明】
1 薄膜トランジスタ基板
2 基板
3 下地金属膜
4 アルミニウム膜
5 ゲート電極
6 アルミニウム酸化膜
7 ゲート絶縁膜
8 半導体膜
9 n+型a−Si層
10 下地金属膜
11 アルミニウム膜
12 ソース電極
14 アルミニウム膜
15 ドレイン電極
16 アルミニウム酸化膜
17 パッシベーション膜
18 コンタクトホール
19 ITO層(画素電極)
20 コンタクトホール
21 上部パッド層
22 コンタクトホール
23 上部パッド層
Claims (2)
- 透明基板上に第1アルミニウム膜及び前記第1アルミニウム膜の下に積層され、インジウム錫酸化膜とのコンタクト抵抗がアルミニウムより低い金属からなる第1下地金属膜からなるゲート配線、ゲート端子、ゲート電極;
前記第1アルミニウム膜上に絶縁耐圧を高めるために形成された第1アルミニウム酸化膜;
前記第1アルミニウム酸化膜上に順に積層されたゲート絶縁膜及び半導体膜;
前記半導体膜上に第2アルミニウム膜及び前記第2アルミニウム膜の下に積層され、インジウム錫酸化膜とのコンタクト抵抗がアルミニウムより低い金属からなる第2下地金属膜からなるデータ端子、データ配線、ソース電極及びドレイン電極;
前記第2アルミニウム膜上に形成された第2アルミニウム酸化膜;
前記第2アルミニウム酸化膜上に形成されたパッシベーション膜;
前記ドレイン電極及びデータ端子上にパッシベーション膜と第2アルミニウム酸化膜と前記第2アルミニウム膜を貫通する第1及び第2コンタクトホール;
前記ゲート端子上に前記パッシベーション膜とゲート絶縁膜と第1アルミニウム酸化膜と前記第1アルミニウム膜を貫通する第3コンタクトホール;
前記パッシベーション膜上で前記第1、第2、第3コンタクトホールを通じて前記ドレイン電極、データ端子及びゲート端子それぞれの第1下地金属膜と第2下地金属膜に電気接続して、インジウム錫酸化膜から形成された画素電極とデータ上部端子とゲート上部端子を含んで成すことを特徴とする薄膜トランジスタ基板。 - 透明基板上に第1アルミニウム膜及び前記第1アルミニウム膜の下に積層され、インジウム錫酸化膜とのコンタクト抵抗がアルミニウムより低い金属からなる第1下地金属膜からなるゲート配線、ゲート端子、ゲート電極;
前記第1アルミニウム膜上に絶縁耐圧を高めるために形成された第1アルミニウム酸化膜;
前記第1アルミニウム酸化膜上に順に積層されたゲート絶縁膜及び半導体膜;
前記半導体膜上に第2アルミニウム膜及び前記第2アルミニウム膜の下に積層され、インジウム錫酸化膜とのコンタクト抵抗がアルミニウムより低い金属からなる第2下地金属膜からなるデータ端子、データ配線、ソース電極及びドレイン電極;
前記第2アルミニウム膜上に形成された第2アルミニウム酸化膜;
前記第2アルミニウム酸化膜上に形成されたパッシベーション膜;
前記ドレイン電極及びデータ端子上にパッシベーション膜と第2アルミニウム酸化膜と前記第2アルミニウム膜を貫通する第1及び第2コンタクトホール;
前記ゲート端子上に前記パッシベーション膜とゲート絶縁膜と第1アルミニウム酸化膜と前記第1アルミニウム膜を貫通する第3コンタクトホール;
前記パッシベーション膜上で前記第1、第2、第3コンタクトホールを通じて前記ドレイン電極、データ端子及びゲート端子それぞれの第1下地金属膜と第2下地金属膜に電気接続して、インジウム錫酸化膜から形成された画素電極とデータ上部端子とゲート上部端子を含んで成す薄膜トランジスタ基板;
前記薄膜トランジスタ基板と対向配置された一対の基板の間に形成された液晶を含んで成すことを特徴とする液晶表示装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24882998A JP4363684B2 (ja) | 1998-09-02 | 1998-09-02 | 薄膜トランジスタ基板およびこれを用いた液晶表示装置 |
TW088112719A TW427034B (en) | 1998-09-02 | 1999-07-27 | Thin film transistor substrate using aluminum as the low resistance wire and the liquid crystal display using the same |
KR10-1999-0034140A KR100434310B1 (ko) | 1998-09-02 | 1999-08-18 | 저저항 배선으로써 알루미늄을 이용한 박막트랜지스터기판 및 그것을 이용한 액정표시장치. |
US09/388,009 US6407780B1 (en) | 1998-09-02 | 1999-09-01 | Thin-film transistor substrate using aluminum to form low-resistance interconnection and liquid crystal display device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24882998A JP4363684B2 (ja) | 1998-09-02 | 1998-09-02 | 薄膜トランジスタ基板およびこれを用いた液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000077669A JP2000077669A (ja) | 2000-03-14 |
JP4363684B2 true JP4363684B2 (ja) | 2009-11-11 |
Family
ID=17184052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24882998A Expired - Lifetime JP4363684B2 (ja) | 1998-09-02 | 1998-09-02 | 薄膜トランジスタ基板およびこれを用いた液晶表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6407780B1 (ja) |
JP (1) | JP4363684B2 (ja) |
KR (1) | KR100434310B1 (ja) |
TW (1) | TW427034B (ja) |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4472056B2 (ja) * | 1999-07-23 | 2010-06-02 | 株式会社半導体エネルギー研究所 | エレクトロルミネッセンス表示装置及びその作製方法 |
JP2001272929A (ja) * | 2000-03-24 | 2001-10-05 | Toshiba Corp | 平面表示装置用アレイ基板の製造方法 |
KR100366768B1 (ko) * | 2000-04-19 | 2003-01-09 | 삼성전자 주식회사 | 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 |
US6580475B2 (en) * | 2000-04-27 | 2003-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
KR100751185B1 (ko) * | 2000-08-08 | 2007-08-22 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
KR100729764B1 (ko) * | 2000-11-15 | 2007-06-20 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
TW525216B (en) * | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
SG111923A1 (en) | 2000-12-21 | 2005-06-29 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
KR100471394B1 (ko) * | 2000-12-30 | 2005-02-21 | 비오이 하이디스 테크놀로지 주식회사 | 접촉저항을 감소시킨 액정 디스플레이 제조방법 |
US6757031B2 (en) * | 2001-02-09 | 2004-06-29 | Prime View International Co., Ltd. | Metal contact structure and method for thin film transistor array in liquid crystal display |
KR100799463B1 (ko) * | 2001-03-21 | 2008-02-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
KR100799465B1 (ko) * | 2001-03-26 | 2008-02-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
KR100443829B1 (ko) * | 2001-06-05 | 2004-08-09 | 엘지.필립스 엘시디 주식회사 | 액정표시소자용 어레이기판 및 그 제조방법 |
US6888586B2 (en) | 2001-06-05 | 2005-05-03 | Lg. Philips Lcd Co., Ltd. | Array substrate for liquid crystal display and method for fabricating the same |
KR100456137B1 (ko) * | 2001-07-07 | 2004-11-08 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 어레이 기판 및 그의 제조방법 |
KR20030016051A (ko) * | 2001-08-20 | 2003-02-26 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
KR100853207B1 (ko) * | 2001-08-27 | 2008-08-20 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
KR100572824B1 (ko) * | 2001-11-15 | 2006-04-25 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
JP2005515497A (ja) * | 2002-01-15 | 2005-05-26 | サムスン エレクトロニクス カンパニー リミテッド | 表示装置用配線及びその製造方法、その配線を含む薄膜トランジスタアレイ基板及びその製造方法 |
KR100864490B1 (ko) * | 2002-06-07 | 2008-10-20 | 삼성전자주식회사 | 배선의 접촉부 및 이를 포함하는 박막 트랜지스터 기판 |
US7205570B2 (en) * | 2002-07-19 | 2007-04-17 | Samsung Electronics Co., Ltd. | Thin film transistor array panel |
KR100864608B1 (ko) * | 2002-08-31 | 2008-10-22 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
KR100925458B1 (ko) | 2003-01-17 | 2009-11-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
JP2005215279A (ja) * | 2004-01-29 | 2005-08-11 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
JP4191641B2 (ja) * | 2004-04-02 | 2008-12-03 | 三菱電機株式会社 | 半透過型液晶表示装置およびその製造方法 |
JP2005303003A (ja) | 2004-04-12 | 2005-10-27 | Kobe Steel Ltd | 表示デバイスおよびその製法 |
GB0409439D0 (en) * | 2004-04-28 | 2004-06-02 | Koninkl Philips Electronics Nv | Thin film transistor |
US20050260804A1 (en) * | 2004-05-24 | 2005-11-24 | Tae-Wook Kang | Semiconductor device and method of fabricating the same |
JP4802462B2 (ja) * | 2004-07-27 | 2011-10-26 | 三菱電機株式会社 | 薄膜トランジスタアレイ基板の製造方法 |
US7859606B2 (en) | 2004-09-15 | 2010-12-28 | Semiconductor Energy Laboratory Co. Ltd. | Semiconductor device |
KR100675895B1 (ko) * | 2005-06-29 | 2007-02-02 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선구조 및 그 제조방법 |
US7601566B2 (en) | 2005-10-18 | 2009-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR101365673B1 (ko) * | 2006-11-24 | 2014-02-21 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 기판 및이의 제조방법 |
KR101373735B1 (ko) | 2007-02-22 | 2014-03-14 | 삼성디스플레이 주식회사 | 신호선의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법 |
TWI351765B (en) * | 2007-08-29 | 2011-11-01 | Au Optronics Corp | Display element and method of manufacturing the sa |
CN101621037B (zh) * | 2008-07-03 | 2011-10-05 | 中芯国际集成电路制造(上海)有限公司 | Tft sas存储单元结构 |
KR101499227B1 (ko) * | 2008-08-20 | 2015-03-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
JP2010103363A (ja) * | 2008-10-24 | 2010-05-06 | Nec Electronics Corp | 液浸露光装置の洗浄方法、ダミーウェハ、及び液浸露光装置 |
KR102113029B1 (ko) * | 2010-02-26 | 2020-05-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
WO2011132625A1 (en) | 2010-04-23 | 2011-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
JP2012002971A (ja) | 2010-06-16 | 2012-01-05 | Seiko Epson Corp | 偏光素子及びその製造方法、液晶装置、電子機器 |
JP2012002972A (ja) * | 2010-06-16 | 2012-01-05 | Seiko Epson Corp | 偏光素子及びその製造方法、液晶装置、電子機器 |
KR101764902B1 (ko) * | 2010-12-06 | 2017-08-14 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
KR20140020565A (ko) * | 2012-08-09 | 2014-02-19 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법 |
CN103217843B (zh) * | 2013-03-25 | 2016-02-17 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和液晶面板 |
KR102054369B1 (ko) | 2013-05-30 | 2019-12-11 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
WO2015029286A1 (ja) * | 2013-08-27 | 2015-03-05 | パナソニック株式会社 | 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板 |
US9455337B2 (en) * | 2014-06-18 | 2016-09-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
KR102556021B1 (ko) * | 2017-10-13 | 2023-07-17 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 그 제조방법 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0388141B1 (en) * | 1989-03-14 | 1995-03-08 | Sharp Kabushiki Kaisha | Ferroelectric liquid crystal device |
JPH03240027A (ja) * | 1990-02-19 | 1991-10-25 | Mitsubishi Electric Corp | 表示装置 |
KR0178998B1 (ko) * | 1991-01-19 | 1999-04-15 | 문정환 | 반도체 소자의 금속 배선막 형성방법 |
JPH04293021A (ja) * | 1991-03-22 | 1992-10-16 | Toshiba Corp | アクティブマトリックス型液晶表示素子の製造方法 |
US5427962A (en) * | 1991-11-15 | 1995-06-27 | Casio Computer Co., Ltd. | Method of making a thin film transistor |
JP3281167B2 (ja) * | 1994-03-17 | 2002-05-13 | 富士通株式会社 | 薄膜トランジスタの製造方法 |
JPH08250746A (ja) | 1995-03-13 | 1996-09-27 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP3409542B2 (ja) * | 1995-11-21 | 2003-05-26 | ソニー株式会社 | 半導体装置の製造方法 |
KR100190041B1 (ko) * | 1995-12-28 | 1999-06-01 | 윤종용 | 액정표시장치의 제조방법 |
KR100241287B1 (ko) * | 1996-09-10 | 2000-02-01 | 구본준 | 액정표시소자 제조방법 |
JP3182351B2 (ja) * | 1996-10-29 | 2001-07-03 | 松下電器産業株式会社 | 薄膜トランジスタの製造方法 |
JPH11109406A (ja) * | 1997-09-30 | 1999-04-23 | Sanyo Electric Co Ltd | 表示装置とその製造方法 |
TW441133B (en) * | 2000-02-25 | 2001-06-16 | Hannstar Display Corp | Manufacturing method of thin-film transistor with three photomask processes |
-
1998
- 1998-09-02 JP JP24882998A patent/JP4363684B2/ja not_active Expired - Lifetime
-
1999
- 1999-07-27 TW TW088112719A patent/TW427034B/zh not_active IP Right Cessation
- 1999-08-18 KR KR10-1999-0034140A patent/KR100434310B1/ko not_active IP Right Cessation
- 1999-09-01 US US09/388,009 patent/US6407780B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
TW427034B (en) | 2001-03-21 |
KR20000022732A (ko) | 2000-04-25 |
JP2000077669A (ja) | 2000-03-14 |
US6407780B1 (en) | 2002-06-18 |
KR100434310B1 (ko) | 2004-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4363684B2 (ja) | 薄膜トランジスタ基板およびこれを用いた液晶表示装置 | |
JP2508851B2 (ja) | 液晶表示素子用アクティブマトリクス基板とその製造方法 | |
CN101359139B (zh) | 液晶显示面板及其制造方法 | |
TWI223121B (en) | Active matrix addressing liquid-crystal display device | |
JP4499337B2 (ja) | 2層構造のソース電極及びドレイン電極を有する液晶表示素子及びその製造方法 | |
JPH0248639A (ja) | 透過型アクティブマトリクス液晶表示装置 | |
US6096572A (en) | Manufacturing method and semiconductor device with low contact resistance between transparent electrode and pad electrode | |
JP3955156B2 (ja) | 電子機器用構成基板と電子機器 | |
JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
KR20010081859A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
US6559920B1 (en) | Liquid crystal display device and method of manufacturing the same | |
KR20010038386A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
KR100309210B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
JPH0812539B2 (ja) | 表示装置及びその製造方法 | |
US7116389B2 (en) | Liquid crystal display device and method of manufacturing the same | |
JPH11326941A (ja) | アクティブマトリクス表示装置 | |
KR100611043B1 (ko) | 액정 표시장치 제조방법 | |
JPH0945774A (ja) | 薄膜半導体装置 | |
KR950003942B1 (ko) | 액정표시장치의 박막트랜지스터의 제조방법 | |
KR101012786B1 (ko) | 액정 표시 장치 | |
JPH04264527A (ja) | アクティブマトリクス基板 | |
KR100309922B1 (ko) | 액정표시장치의제조방법 | |
KR100683142B1 (ko) | 박막트랜지스터-액정표시장치의 제조방법 | |
JPH09218426A (ja) | 液晶表示基板とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041005 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080526 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080529 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090811 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090818 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |