JP2005303003A - 表示デバイスおよびその製法 - Google Patents

表示デバイスおよびその製法 Download PDF

Info

Publication number
JP2005303003A
JP2005303003A JP2004116965A JP2004116965A JP2005303003A JP 2005303003 A JP2005303003 A JP 2005303003A JP 2004116965 A JP2004116965 A JP 2004116965A JP 2004116965 A JP2004116965 A JP 2004116965A JP 2005303003 A JP2005303003 A JP 2005303003A
Authority
JP
Japan
Prior art keywords
aluminum alloy
film
layer
nitrogen
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004116965A
Other languages
English (en)
Inventor
Yasushi Goto
裕史 後藤
Toshihiro Kugimiya
敏洋 釘宮
Katsufumi Fuku
勝文 富久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2004116965A priority Critical patent/JP2005303003A/ja
Priority to TW094109426A priority patent/TWI280665B/zh
Priority to US11/091,442 priority patent/US7262085B2/en
Priority to SG200502167A priority patent/SG116602A1/en
Priority to KR1020050030066A priority patent/KR100720204B1/ko
Priority to CNB200510064947XA priority patent/CN100373249C/zh
Publication of JP2005303003A publication Critical patent/JP2005303003A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • AHUMAN NECESSITIES
    • A63SPORTS; GAMES; AMUSEMENTS
    • A63HTOYS, e.g. TOPS, DOLLS, HOOPS OR BUILDING BLOCKS
    • A63H33/00Other toys
    • A63H33/26Magnetic or electric toys
    • AHUMAN NECESSITIES
    • A63SPORTS; GAMES; AMUSEMENTS
    • A63FCARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
    • A63F3/00Board games; Raffle games
    • A63F3/00694Magnetic board games
    • AHUMAN NECESSITIES
    • A63SPORTS; GAMES; AMUSEMENTS
    • A63HTOYS, e.g. TOPS, DOLLS, HOOPS OR BUILDING BLOCKS
    • A63H33/00Other toys
    • A63H33/18Throwing or slinging toys, e.g. flying disc toys
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441Interconnections, e.g. scanning lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • AHUMAN NECESSITIES
    • A63SPORTS; GAMES; AMUSEMENTS
    • A63FCARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
    • A63F3/00Board games; Raffle games
    • A63F3/00895Accessories for board games
    • A63F2003/00899Instruments for handling a playing piece
    • A63F2003/00927Instruments for handling a playing piece magnetic
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/13629Multilayer wirings
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Multimedia (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 アルミニウム合金膜と透明電極が直接コンタクトすることを可能とし、バリアメタルの省略を実現できると共に、アルカリ性溶液への耐食性のあるアルミニウム合金膜とそれを用いた配線構造およびその製法を提供する。
【解決手段】 絶縁基板1a上に、透明電極によって形成された画素電極5と、薄膜トランジスタと画素電極5を電気的に接続するアルミニウム合金膜によって形成されたドレイン電極29とを備えており、アルミニウム合金膜は、窒素を含まないアルミニウム合金膜の上に窒素を含むアルミニウム合金膜が積層された多層構造とし、窒素を含む層でアルカリ性溶液に対する耐食性を確保すると共に、画素電極5との接続配線部は前記窒素を含むアルミニウム合金層は取り除き、画素電極とアルミニウム合金膜が直接接触された構造とする。
【選択図】 図6

Description

本発明は、例えば半導体や液晶ディスプレイ、光学部品などで用いられる薄膜タイプの表示デバイスと、その製法に関するものである。
アクティブマトリクス型液晶表示デバイスは、薄膜トランジスタ(TFT)をスイッチング素子とし、画素電極と走査線および信号線などの配線部を備えたTFTアレイ基板と、TFTアレイ基板に対し所定の間隔をおいて対向配置される共通電極を備えた対向基板と、TFTアレイ基板と対向基板との間に充填された液晶層によって構成される。また、パッシブマトリクス型液晶表示デバイスは、走査線および信号線などの配線部と、配線基板と所定の間隔をおいて対向配置される共通電極を備えた対向基板と、配線基板と対向基板との間に充填された液晶層によって構成される。
画素電極としては、酸化インジウム(In23)に酸化スズ(SnO)を10質量%程度含有せしめたITO膜が一般的に使用される。また、この画素電極に電気的に接続される配線部の信号線は、純アルミニウム(Al)やAl−Ndなどのアルミニウム合金と画素電極が直接接触しない様、その間にバリアメタルとしてモリブデン(Mo)やクロム(Cr)、チタン(Ti)、タングステン(W)の如き高融点金属の積層膜を介在させている。
本出願人も、かねてより、このタイプの液晶表示デバイスの改良研究を進めており、その成果の一環として、上記の様な高融点金属を省略して配線部に直接画素電極を接続させることのできるアルミニウム合金膜を開発し、先に出願を済ませた(特願2003−368786号)。
他方、先行技術として特許文献1には、アルミニウム合金等からなるドレイン電極にプラズマ処理やイオン注入によって表面処理を行う方法、また特許文献2には、第一の層のゲート、ソース及びドレイン電極に、N,O,Si,C等の不純物を含む第二の層を積層した積層膜を形成する方法によって、画素電極と第二の層を接続させれば、高融点金属を省略した場合でも画素電極とのコンタクト抵抗を低いまま保つことができると記載されている。
特開平11−283934号公報 特開平11−284195号公報
本件出願人が開発した前掲の先願発明において、画素電極に直接接続させるドレイン電極等を構成するアルミニウム合金膜は、水素イオンに対する電極電位を表わす標準電極電位がアルミニウム(−1.7V)よりも貴な金属、例えばNi(−0.25V)をアルミニウムに添加しているが、アルミニウムは該Ni添加による合金化によって電極電位が変化する。そして、前掲の特許文献1に記載されている様なアルミニウム合金膜のうち、例えばAl−2at%Ni−0.6at%Nd合金のpH12.7のアルカリ現像液中での電極電位は−1.3Vであり、純アルミニウム薄膜のアルカリ現像液中での電極電位である−1.9Vよりも0.6V貴となる。
一方、アルミニウムは両性金属であり、純粋なアルミニウムは元々酸にもアルカリに対しても耐性が低い。しかし通常の状態では、表面に緻密な不動態層(酸化アルミニウム層)が形成されるため、腐食は比較的起し難い。また腐食の形態は種々あるが、合金化することで特に問題となる電池効果による腐食の場合は、溶液のpHと薄膜の電極電位が腐食の速度に大きく影響する。
図1は、アルミニウムの腐食に及ぼすpH−電位の関係を示したグラフであり、薬液のpHが1もしくは14に近づくほど腐食し易くなり、また電極電位が貴に近づくほど腐食し易くなる。この図によっても確認できる様に、純粋なアルミニウムは腐食領域の中でも端部に近く、腐食し易さはAl−Ni−Nd合金に比べて小さい。
しかし、水の安定領域(pH12.7のアルカリ性現像液の場合、電位が−0.75〜0.48Vの領域)まで貴な電位にすることができれば腐食は抑制されるが、低電気抵抗率の確保を目的としてアルミニウムを主成分とする合金では、そこまで電位を高めることは難しいと考えられる。即ち、配線部に直接画素電極を接続させることのできるアルミニウム合金膜は、合金設計上、純アルミニウムに比べて腐食し易くなっていると言える。実験的にも、アルカリ性の溶液に対するアルミニウム合金の腐食速度は特に大きくなることが確認されている。
アルミニウムが直接触れる可能性のあるアルカリ性溶液のうち、フォトレジストの現像に用いるアルカリ現像液は強アルカリである。現像液には有機アルカリ系、無機アルカリ系、有機溶媒系の3種類があるが、一般的にはTMAH(テトラメチルアンモニウムヒドロキシド)を含んだ有機アルカリ系のものが使用されている。
有機溶媒系ではアルミニウムの腐食は起らず、また無機アルカリ系では、アルミニウムの腐食を抑えるインヒビターを添加できるため、腐食はあまり問題にならない。しかし、有機アルカリ系ではインヒビターを添加できないので、腐食の問題が生じてくる。また、フォトレジストの除去に用いる剥離液でアミン系物質を含むものは、水と混合するとアルカリ性を示す。
純アルミニウムの場合、これらアルカリ性溶液への浸漬時間が通常の製造工程で採用される程度であれば、上記不動態皮膜の防食作用によって腐食の影響はほとんど生じない。ところが、アルミニウムにNi等の合金元素を添加すると、得られるアルミニウム合金膜の電極電位は貴となり、前記図1に示したようなpH−電位図における腐食領域に入ってくる。実験で確認したところ、2原子%程度のNiを添加したアルミニウム合金では、TMAHを2.4質量%含むpH12.7の有機アルカリ性現像液に浸漬したときのエッチグ速度は、純アルミニウムのエッチング速度(12nm/分)の約5倍(約60nm/分)であった。
例えば液晶パネルを製造する場合、フォトリソグラフィ工程でアルミニウム合金膜にフォトレジストで配線パターンを形成する際には、アルカリ性現像液が直接アルミニウム合金膜に接触するが、通常は、次工程でフォトレジストをマスクとしてアルミニウム合金膜のエッチングが行われるため、フォトレジストに覆われていない部分が多少存在していても、あるいは全てがエッチングされても問題は生じない。
しかしフォトリソグラフィ工程では、フォトレジストを用いて形成したパターンにしばしば精度不良を生じることがある。この場合、フォトレジストを剥離して再度フォトリソグラフィを行う「リワーク」と呼ばれる作業が行われる。ところが、最初のフォトリソグラフィ工程でフォトレジストに覆われていない部分のアルミニウム合金膜が少しでも腐食されると、二度目のパターンを全く同じ位置に重ね合わせることができないため、例えば図2(A)〜(C)の断面説明図に示す如く配線部に段差が生じ、問題になることがあった。
即ちこの図示例において、最初のフォトリソグラフィ工程で、図2(A)に示す如くフォトレジストPによって設計パターン通りにアルミニウム合金Aの腐食が行われた場合は問題ない。ところが、パターン形成工程で、一部にフォトレジストで覆われていないパターン不良が一旦発生すると、リワーク工程で当該パターンを再度フォトレジストで覆う際に、例えば図2(B)に示す如く位置ずれが起こり、それによって形成される段差部Axが最後まで残って[図2(C)]、接触不良の原因になることがある。
本発明は上記の様な事情に着目してなされたものであって、その目的は、液晶ディスプレイや光学部品等で用いられる薄肉タイプの表示デバイスにおいて、特に画素電極に接続されるドレイン電極等を構成するアルミニウム合金膜をパターン形成する際に、該電極パターンを精度よく簡便に形成できる様にし、それにより高品質の表示デバイスを確実に提供し得る様な技術を提供することにある。
上記課題を解決することのできた本発明の表示デバイスは、透明絶縁基板上に配置された薄膜トランジスタと、透明電極によって形成された画素電極、および、これら薄膜トランジスタと画素電極を電気的に接続するアルミニウム合金膜を有する表示デバイスにおいて、該アルミニウム合金膜は、実質的に窒素を含まないアルミニウム合金からなる第一の層と、該第一の層の上に積層された窒素含有アルミニウム合金からなる第二の層とからなるアルミニウム合金多層膜構造を有し、少なくとも前記画素電極と該アルミニウム合金多層膜が接する部分では前記第二の層が除去され、前記画素電極が前記第一の層と直接接続しているところに特徴を有している。
上記アルミニウム合金膜は、アルミニウムを主成分としこれに種々の合金成分を含有させたものを使用できるが、本発明において特に好ましく使用されるのは、合金成分としてNiを0.1〜6原子%含有するAl−Ni系の合金であり、あるいは更に、Nd,Y,Fe,Coよりなる群から選択される少なくとも1種の元素を0.1〜6原子%含有する3元系以上のアルミニウム合金も好ましく使用できる。
上記本発明において、アルミニウム合金多層膜における前記第二の層の厚さは5〜200nmの範囲が好ましい。また第二の層、即ち窒素含有アルミニウム合金層は、窒素を13〜50原子%の範囲で含有するものが好ましく、その厚さは5〜200nmの範囲が好適である。
また本発明の製法は、上記表示デバイスの工業的に有用な製造方法として位置付けられるもので、その構成は、
(1)透明絶縁基板上に、実質的に窒素を含まないアルミニウム合金膜からなる第一の層を形成する工程、
(2)該第一の層の上に、窒素を含有するアルミニウム合金膜からなる第二の層を積層する工程、
(3)前記第一の層と第二の層が積層されたアルミニウム合金多層膜をパターニングする工程、
(4)該アルミニウム合金多層膜を覆って絶縁膜を形成する工程、
(5)該絶縁膜にコンタクトホールを形成する工程、
(6)前記アルミニウム合金多層膜における、少なくとも上記コンタクトホールと接する部分の第二の層をエッチングする工程、
(7)前記絶縁膜上に画素電極を形成すると共に、該画素電極を、コンタクトホールを介してアルミニウム合金多層膜の第一の層に直接接続させる工程、
を含むところに特徴を有している。
この方法を実施するに当っては、前記(5)の絶縁膜にコンタクトホールを形成する工程で、前記(6)のアルミニウム合金多層膜における第二の層をエッチングする工程を兼ねて同時に行えば、製造工程を一層簡素化できるので好ましい。
本発明によれば、アルミニウム合金配線と画素電極が直接コンタクトすることを可能とし、バリアメタルを省略可能にすると共に、薬品耐性、特にアルカリ性の現像液や剥離液に対して優れた耐性を有する表示デバイスを提供すると共に、その有効な製法を提供する。
高性能の液晶デバイスを得るには、図2で説明した如く、特にフォトリソグラフィ工程でアルミニウム合金膜に設けられる電極パターンの精度不良を阻止することが重要であり、そのためには、該アルミニウム合金膜上に、パターン形成工程で用いるアルカリ性現像液に対して腐食し難い皮膜を形成することが有効である。
ところで、純アルミニウムがアルカリに対し優れた耐食性を示す理由は、表面に形成される不動態皮膜、すなわち酸化アルミニウムの作用による。この不動態皮膜はアルミニウムの自然酸化によって形成されるもので、この緻密な不動態皮膜はアルカリに対し高い耐性を有している。ところが、酸化アルミニウムはそもそも電気的に非常に高抵抗であるため、不動態皮膜が付いたままで画素電極とアルミニウム膜を直接接触させると、不動態皮膜が高抵抗であるが故に接触抵抗が高くなってしまう。
また、前掲の先願発明に開示した技術では、アルミニウム合金膜を画素電極に直接接触させるが、該アルミニウム合金膜表面に形成される酸化アルミニウムは純アルミニウム表面の不動態皮膜ほどには緻密にならず、酸素含有量が相対的に少なくなることもあって、低い接触抵抗で電流を流すことができ、画素電極と直接接触させた場合でも、表示品位を低下させずに画素を駆動させることができる。
ところがアルミニウム合金は、純アルミニウムに比べてアルカリ性溶液に対する防食能が低く、酸素添加を伴った反応性スパッタリング法で表面に酸化アルミニウムを積層することはできるが、純アルミニウムの表面に形成される不動態皮膜の様に緻密で高耐食性の被膜を形成することはできない。むしろアルカリ性溶液中では、緻密でない酸化アルミニウムが溶出してアルミン酸イオン(AlO2-)を形成するため、エッチング速度は高まると考えられる。ちなみに、合金元素としてNiを添加したアルミニウム合金膜をスパッタリング製膜する際に酸素添加を併用したアルミニウム合金膜のエッチング速度は、純アルミニウムに形成された不動態皮膜に比べて約60%程度増加することを確認している。
ところが本発明者らが種々研究を重ねたところ、このアルミニウム合金膜に窒素を添加してやれば、窒素の添加量に応じてアルカリ性溶液に対する耐食性が向上することを知った。
ちなみに図3は、表示デバイスを製造する際に用いられる代表的なアルミニウム合金としてAl−2at%Ni−0.6%Nd合金を対象とし、該合金への窒素添加量と窒素含有量、有機アルカリ現像液(東京応化社製の商品名「NMD−W」)によるエッチング速度の関係を示したグラフである。ここで窒素添加量は、アルミニウム合金膜をスパッタリング成膜する際に供給するガスの流量比(N2/Ar)で示している。
この図からも明らかな様に、流量比が0.1の前後でエッチング速度は急激に変化する。また、XPS(X線光電子分光分析装置)を用いた定量分析によって確認したところ、N1sとAl2pの比から求められる合金膜中のN/Al比(原子比)は、流量比が0.12付近のときは0.7、流量比が0.14のときはN/Al比が0.88、流量比が0.16のときはN/Al比が0.98であり、窒素流量が増えるにつれてアルミニウム合金膜中の窒素含有量も増大し、それに伴って耐食性も向上することが分かった。なおこの図から、エッチング速度が急激に低下する辺りの流量比は0.07付近であり、その時の窒素含有量はN/Al比で0.13と推測される。また、窒素流量を増やすと膜中の窒素含量は増大するが、ストイキオメトリックなAlNの場合を窒素含量の上限と仮定すると、窒素含有量の上限は50原子%となる。
アルミニウム合金への窒素の添加は、アルミニウム合金膜をスパッタリング形成する際に用いるArガスに窒素を混入させた反応性スパッタリング法を採用することで容易に実施でき、窒素の混入量によってアルミニウム合金膜内への窒素含有量を容易に制御できる。しかも、添加ガスを変えるだけでスパッタリングターゲットの交換などは必要ないため、連続して成膜することができる。反面、窒素が含まれることでアルミニウム合金膜の抵抗は高まり、原子比が1:1であるストイキオメトリックな窒化アルミニウム(AlN)は絶縁物である。
ちなみに図4は、窒素含有量を変化させたときの窒素含有アルミニウム合金膜の電気抵抗率を示しており、そのままでは電気抵抗率が高すぎるため液晶パネルの配線用薄膜材として使用し得ないばかりか、画素電極と接触させたときのコンタクト抵抗も高くなって直接接続はできないと考えられる。
そこで本発明では、フォトリソグラフィ工程でのアルミニウム合金膜の腐食を抑えるため、該アルミニウム合金膜の表面に窒素含有アルミニウム合金膜を積層することによりアルミニウム合金多層膜としておく。そして、該合金多層膜を絶縁膜で被覆した後、該絶縁膜をエッチングしてコンタクトホールを形成する際に、画素電極が接触する箇所だけ、前記アルミニウム合金多層膜の表層側に第二の層として存在する窒素含有アルミニウム合金層を取り除き、第一層として存在するアルミニウム合金層の表面を露出させる。そうすると、窒素を含まず抵抗値の低い第一の層のアルミニウム合金膜を画素電極に直接接触させることができ、アルミニウム合金膜と画素電極のコンタクト抵抗を小さく抑えることが可能となる。
前掲の特許文献1によれば、ドレイン電極をプラズマ処理もしくはイオン注入によって表面処理する方法で、また前記特許文献2によれば、第一層のゲート、ソース及びドレイン電極にN,O,Si,C等の不純物を含む第二層を積層する方法を採用することで、高融点金属を省略した場合でも画素電極とのコンタクト抵抗を低位に保ち得ることことが示されている。
しかし本発明で採用する上記アルミニウム合金多層膜によれば、画素電極と低いコンタクト抵抗で直接接触できるアルミニウム合金膜の短所であったアルカリ耐性を、表面に第二の層として窒素含有アルミニウム合金層を形成することで確保し、これをコンタクトホール形成時もしくはその後に取り除いて窒素非含有のアルミニウム合金膜を露出させることで、コンタクト抵抗が低いという該アルミニウム合金膜の特徴を活かすことに成功したのである。
なお本発明で使用する上記アルミニウム合金の種類は特に制限されないが、配線材料として優れた導電性を有すると共に、画素電極との直接コンタクトにも優れたものとして特に好ましいのは、合金元素としてニッケルを含むアルミニウム合金であり、特にニッケル含量が0.1原子%以上6原子%以下、より好ましくは0.2原子%以上、5原子%以下であるAl−Ni合金である。
またこれらAl−Ni合金には、更に他の合金元素としてNd,Y,Fe,Coよりなる群から選択される少なくとも1種の元素を0.1〜6原子%程度含有させると、耐熱性などの一段と優れた配線材料となるので好ましい。
以下、図面を参照しつつ、本発明に係る表示デバイスおよびその製法の実施形態について詳細に説明していく。
まず図5は、本発明が適用されるアクティブパネル型液晶表示装置に搭載される液晶パネル構造の概略断面説明図である。図5に示すように液晶パネルは、TFTアレイ基板1と、該TFTアレイ基板1に対向配置された対向基板2、およびこれらTFTアレイ基板1と対向基板2との間に配置され、光変調層として機能する液晶層3を備えている。TFTアレイ基板1は、ガラスなどの絶縁基板1a上に配置された薄膜トランジスタ(TFT)4や配線部6に対向する位置に配置された遮光膜9からなる。
またTFTアレイ基板1及び対向基板2を構成する絶縁基板の外面側には、偏光板10,10が配置されると共に、対向基板2には、液晶層3に含まれる液晶分子を所定の向きに配向するための配向膜11が配置されている。
この様な液晶パネルでは、対向電極2と画素電極5の間で形成される電界によって、液晶層3における液晶分子の配向方向が制御され、TFTアレイ基板1と対向基板2との間の液晶層3を通過する光が変調される。これにより、対向基板2を透過する光の透過光量が制御され、画像が表示される。またTFTアレイは、TFTアレイ外部に引き出されたTABテープ12により、ドライバIC13と制御IC14によって駆動される。
図中、15はスペーサー、16はシール材、17は保護膜、18は拡散板、19はプリズムシート、20は導光板、21は反射板、22はバックライト、23は保持フレーム、24はプリント基板を夫々示しており、これらについては後述する。
図6は、この発明のアレイ基板に適用される第1の実施例に係る薄膜トランジスタの構造を概略的に示す断面図である。図6に示す如く絶縁基板1a上には、アルミニウム合金膜によって走査線25が形成され、該走査線25の一部は、薄膜トランジスタのオン・オフを制御するゲート電極26として機能する。またゲート絶縁膜27を介して走査線25と交差するように、アルミニウム合金膜によって信号線が形成され、該信号線の一部は、薄膜トランジスタのソース電極28として機能する。
ゲート絶縁膜27上の画素領域には、例えばIn23にSnOを添加したITO膜によって形成された画素電極5が配置されている。アルミニウム合金膜によって形成された薄膜トランジスタのドレイン電極29は、画素電極5に直接コンタクトし、電気的に接続されている。
このTFTアレイ基板1に、走査線25を介してゲート電極26にゲート電圧が供給されると、薄膜トランジスタがオン状態となり、予め信号線に供給された駆動電圧がソース電極28からドレイン電極29を介して画素電極5へ供給される。そして画素電極5に所定レベルの駆動電圧が供給されると、前記図5に示した如く対向電極2との間に電位差を生じ、液晶層3に含まれる液晶分子が配向して光変調が行われる。
なお本発明では、上記走査線25、ゲート電極26、ソース電極28、ドレイン電極29等を構成するアルミニウム合金膜を、窒素非含有のアルミニウム合金膜と窒素含有アルミニウム合金膜からなる多層膜構造としたところに特徴を有しているが、その構成については追って詳述する。
次に、図6に示したTFTアレイ基板の製造方法について簡単に説明する。ここでスイッチング素子として形成される薄膜トランジスタは、水素化アモルファスシリコンを半導体層として用いたアモルファスシリコンTFTを例として挙げる。
第1の実施例に係るTFTアレイ基板1の製造工程の概略図を、図7〜14に基づいて説明する。
まず絶縁基板1aに、スパッタリングなどの手法で膜厚200nm程度のアルミニウム合金膜(窒素非含有)Alを形成し、引き続いてその上に、窒素添加を併用した反応性スパッタリング法などによって窒素含有アルミニウム合金膜を30nm程度積層する。このときのN2とArの流量比は、窒素含有アルミニウム合金膜の目標窒素含量によって任意に調整すればよいが、通常はN2/Al比で0.07〜0.16の範囲の中から適宜選択される。
その後、該アルミニウム合金多層膜をフォトリソグラフィによってパターニングすることにより、ゲート電極26と走査線25のパターンを形成するが(図7)、本発明では、アルミニウム合金多層膜の表層部に形成された窒素含有アルミニウム合金膜(符号:N−Al)の耐食効果により、アルカリ性現像液による腐食が抑えられる。次いで、アルミニウム合金多層膜のエッチングを行う。このときには、その上に形成されるゲート絶縁膜27のカバレッジがよくなるよう、アルミニウム合金多層膜の側縁が約30〜40°のテーパ状となる様にエッチングするのがよい。
次に、例えばプラズマCVD法等の手法で、例えば膜厚300nm程度の酸化シリコン(SiOx)でゲート絶縁膜27を形成し、更に、例えば膜厚50nm程度の水素化アモルファスシリコン膜(a-Si:H)と膜厚300nm程度の窒化シリコン膜(SiNx)を成膜し(図8)、更にその上に、ゲート電極をマスクとした裏面露光によって図9に示す如く窒化シリコン膜(SiNx)をパターニングし、チャネル保護膜を形成する。
更に、燐をドーピングした例えば膜厚50nm程度のn+型水素化アモルファスシリコン膜(n+a-Si:H)を成膜し、水素化アモルファスシリコン膜(a-Si:H)とn+型水素化アモルファスシリコン膜(n+a-Si:H)をパターニングする(図10)。
その後、例えば膜厚300nm程度のアルミニウム合金膜(符号:Al)を成膜した後、引き続いて窒素添加を併用した反応性スパッタリング法によって窒素含有アルミニウム合金膜(符号:N−Al)を例えば30nm程度の厚さで積層する。このときのN2とArの流量比も、前記図7に示したアルミニウム合金多層膜を形成するときと同様に、窒素含有アルミニウム合金膜の目標窒素含量によって任意に調整すればよく、通常はN2/Ar比で0.07〜0.16の範囲の中から適宜選択される。
その後、得られた最表層部のアルミニウム合金多層膜をフォトリソグラフィによってパターニングし、信号線と一体のソース電極28と、画素電極5に接触されるドレイン電極29のパターンを形成する(図11)。このときにも、窒素含有アルミニウム合金膜(符号:N−Al)の耐食性効果により、アルカリ現像液による腐食が抑えられる。更に、ソース電極28とドレイン電極29をマスクとして、チャネル保護膜(SiNx)上のn+型水素化アモルファスシリコン膜(n+a-Si:H)を除去する。
そして、例えばプラズマCVD装置などを用いて、窒化シリコン膜30を例えば膜厚300nm程度で成膜することにより保護膜を形成する。このときの成膜はたとえば300℃程度で行われる。そしてこの窒化シリコン膜30上にフォトレジスト層31を形成した後、該窒化シリコン膜30をパターニングし、例えばドライエッチング等によって窒化シリコン膜30にコンタクトホール32を形成する(図12)。この際、窒化シリコン膜30のエッチング完了後も、膜厚換算で例えば70〜500%程度のオーバーエッチングを加え、窒素含有アルミニウム合金膜を除去する。
その後、例えば酸素プラズマによるアッシング工程を経て、例えばアミン系剥離液によってフォトレジスト層31の剥離処理を行う(図13)。
最後に図14に示す如く、例えば膜厚40nm程度のITO膜を成膜してパターニングすることにより画素電極5を形成すると、TFTアレイ基板が完成する。
この製造工程に従って形成されたTFTアレイ基板においては、アルミニウム合金多層膜における表層部(第二層)の窒素含有アルミニウム合金膜が取り除かれており、画素電極5は、窒素非含有のアルミニウム合金膜(符号:Al)によって形成されたドレイン電極29と直接コンタクトされている。該接触界面では、アルミニウム合金の表面に固溶元素の析出物もしくは金属間化合物の一部が露出しており、該露出部分は固溶元素の作用により純粋なアルミニウムに比べて酸化皮膜が形成され難いため、絶縁性の高い酸化被膜は形成されない。よってこの露出部分は低抵抗で電気が流れ易く、アルミニウム合金電極、即ちドレイン電極29と画素電極5を直接接続してもコンタクト抵抗を低く抑えることが可能になる。
なお、上記ゲート絶縁膜27、窒化シリコン膜30、フォトレジスト膜31等などの膜厚はその一例を示しただけで、もとより本発明を制限する性質のものではなく、必要に応じて任意に変更することができる。また、使用される剥離液の種類にも格別の制限はないが、好ましいのは、主成分としてモノエタノールアミンを5〜70質量程度%、より好ましくは25〜70質量%程度含むものである。ちなみにこの剥離液は、各種メタル材料のエッチング後に残留する変質膜やポリマー被膜の除去を目的として一般的に使用される剥離液であり、汚染物に対する除去効果も高い。従って、この様な剥離液を洗浄に用いることで、十分に低いコンタクト抵抗値を得ることができる。
この他、ヒドロキシルアミンの如きアミン系主体の剥離液や、アミン系の主成分に加えて5〜25質量%程度の水を含む剥離液も優れたライトエッチング効果を有しており、薄肉のアルミニウム酸化物であれば除去できる。しかしこの種の剥離液は高価であり、しかもアルミニウム合金に対するエッチング速度も速く、制御がやや難しいので注意を要する。
次に、本発明のアレイ基板に適用される第2の実施例に係る薄膜トランジスタの構造と製法について説明する。
図15は、本発明のアレイ基板に適用される第2の実施例に係る薄膜トランジスタの構造を概略的に示す断面図であり、この第2の実施例では、トップゲート構造の薄膜トランジスタが適用される。
図15に示す如く、絶縁基板1a上には、アルミニウム合金多層膜によって走査線が形成され、走査線の一部は、薄膜トランジスタのオン・オフを制御するゲート電極26として機能する。また層間絶縁膜(SiOx)を介して走査線と交差する様に、アルミニウム合金多層膜で信号線が形成され、該信号線の一部は薄膜トランジスタのソース電極28として機能する。
層間絶縁膜(SiOx)上の画素領域には、例えばIn23にSnOを添加したITO膜で形成された画素電極5が配置され、アルミニウム合金多層膜によって形成された薄膜トランジスタのドレイン電極29は、画素電極5に電気的に接続される接続電極部として機能する。即ち、アルミニウム合金多層膜によって形成された薄膜トランジスタのドレイン電極29は、画素電極5との接続位置で表層の窒素含有アルミニウム合金層が除去され、第一層の窒素非含有アルミニウム合金層が露出された状態で画素電極5と直接コンタクトし、電気的に接続されている。
従って、前記図6の例と同様にTFTアレイ基板に、走査線を介してゲート電極26にゲート電圧が供給されると、薄膜トランジスタがオン状態となり、予め信号線に供給された駆動電圧がソース電極28からドレイン電極29を介して画素電極5へ供給される。そして、画素電極5に所定レベルの駆動電圧が供給されると、前記図5で説明した如く対向電極10との間に電位差を生じ、液晶層3に含まれる液晶分子が配向して光変調を行う。
次に、図15に示したTFTアレイ基板の製造方法について説明する。この第2の実施例のアレイ基板に備えられた薄膜トランジスタは、ポリシリコン膜(poly-Si)を半導体層とするトップゲート構造であり、図16〜22は、第2の実施例に係るTFTアレイ基板の製造工程を概略的に示す図である。
まず、ガラスなどの絶縁基板1a上に、例えばプラズマCVD法により、例えば基板温度300℃程度で、膜厚50nm程度の窒化シリコン膜(SiNx)と膜厚100nm程度の酸化シリコン膜(SiOx)、更には、膜厚が例えば50nm程度の水素化アモルファスシリコン膜(a-Si:H)を成膜し、該水素化アモルファスシリコン膜(a-Si:H)をポリシリコン化するため、熱処理とレーザーアニールを行う。熱処理は例えば470℃程度で1時間程度の雰囲気熱処理によって行い、脱水素処理を行った後、例えばエキシマレーザアニール装置を用いて、例えばエネルギー約230mj/cm2程度の条件でレーザを水素化アモルファスシリコン膜(a-Si:H)に照射し、例えば厚さが約0.3μm程度のポリシリコン膜(poly-Si)を得る(図16)。これらの製造条件も代表例を示しただけで、必要に応じて変更が可能である。
その後、図17に示す如く、プラズマエッチング等によってポリシリコン膜(poly-Si)をパターニングする。
次いで、酸化シリコン膜(SiOx)を例えば膜厚100nmで成膜してゲート絶縁膜27を形成し、得られるゲート絶縁膜27上に、スパッタリング等によって、走査線と一体のゲート電極26となる窒素非含有のアルミニウム合金膜(符号:Al)を例えば膜厚200nm程度で成膜し、引き続いて、窒素添加を併用した反応性スパッタリング法等により、例えば30nm程度の厚さで窒素含有アルミニウム合金膜(符号:N−Al)を積層する。このときのN2とArの流量比は例えば0.07〜0.16程度に制御する。
そして、得られたアルミニウム合金多層膜を、フォトリソグラフィによってパターニングすることにより、ゲート電極と走査線のパターンを形成する(図18)が、このとき、窒素含有アルミニウム合金膜(符号:N−Al)の優れた耐食効果によってアルカリ性現像液による腐食が抑えられる。
続いて、図19に示す如く、フォトレジスト31でマスクを形成し、例えばイオン注入装置などによって、例えばリンを50KeV程度で1×1015個/cm2程度ドーピングし、ポリシリコン膜(poly-Si)の一部にn+型ポリシリコン膜(n+poly-Si)を形成してからフォトレジスト層31を剥離し、例えば500℃程度で熱処理することによって拡散させる。
続いて、例えばプラズマCVD装置などを用いて、酸化シリコン膜(SiOx)を例えば膜厚500nm程度、基板温度300℃程度で成膜して層間絶縁膜を形成した後、同様にフォトレジストをパターニングすることにより、層間絶縁膜(SiOx)とゲート絶縁膜27の酸化シリコン膜をドライエッチングしてコンタクトホールを形成する。そして、スパッタリングによりアルミニウム合金膜(符号:Al)を例えば膜厚450nm程度で成膜した後、引き続いて窒素添加を併用した反応性スパッタリング法などで窒素含有アルミニウム合金膜(符号:N−Al)を例えば30nmの厚さで積層する。
このときのN2とArの流量比も例えば0.07〜0.16の範囲に制御する。次いで、アルミニウム合金多層膜をフォトリソグラフィによりパターニングして、信号線に一体のソース電極28とドレイン電極29を形成する(図20)が、ここでも窒素含有アルミニウム合金膜(符号:N−Al)の耐食効果によって、それら電極のアルカリ現像液による腐食が抑えられる。
その後、例えばプラズマCVD装置で、窒化シリコン膜(SiNx)を例えば膜厚500nm程度、基板温度300℃程度で成膜することにより層間絶縁膜を形成する。そして、フォトレジスト層31でマスクを形成した後、窒化シリコン膜(SiNx)をパターニングし、例えばドライエッチングによって窒化シリコン膜(SiNx)にコンタクトホール32を形成する。この時、窒化シリコン膜(SiNx)のエッチングが完了した後も、引き続いて膜厚換算で例えば70〜500%程度のオーバーエッチングを加え、窒素含有アルミニウム合金膜(符号:N−Al)を除去する(図21)。
その後、例えば酸素プラズマによるアッシング工程を経て前記と同様にアミン系剥離液などを用いてフォトレジストの剥離処理を行った後、図22に示す如く、例えばスパッタリングにより膜厚100nm程度のITO膜を成膜し、ウエットエッチングによりパターニングして画素電極5形成する。この工程でドレイン電極29は画素電極5に直接コンタクトする(図22)。
その後、トランジスタの特性を安定させるため、例えば350℃程度で1時間程度アニールすると、ポリシリコンTFTアレイ基板が完成する。
上述した第2の実施例に係るTFTアレイ基板、及びこのTFTアレイ基板を備えた液晶表示装置によれば、先に説明した第1の実施例と同等の効果が得られる。また、上述した第1及び第2の実施例に係るTFTアレイ基板を用いて、前記図5に示した様な平面表示装置としての液晶表示装置を完成させることができる。
完成したTFTアレイ基板の表面にポリイミドを塗布し、乾燥後、ラビング処理を行って配向膜を形成すればよい。
一方、前掲の図5に示した対向基板2は、まず絶縁基板1aに、例えばクロム(Cr)をマトリックス状にパターニングすることによって遮光膜9を形成する。そして該遮光膜9の間隙に、樹脂製の赤、緑、青のカラーフィルタ8を形成する。この遮光膜9とカラーフィルタ8上に、ITOの如き透明な導電性膜を共通電極7として配置することにより、対向電極2を形成する。そして、該対向電極2の最上層に例えばポリイミドを塗布し、乾燥してからラビング処理を行って配向膜11を形成する。
そして、アレイ基板1と対向基板2の配向膜11が形成されている面を夫々対向配置し、樹脂製などのシール材16により液晶の封入口を除いて2枚の基板を貼り合わせる。このとき、2枚の基板間には、スペーサー15を介すなどして2枚の基板間のギャップを略一定に保つ。
そして、真空中に空セルを置き、封入口を液晶に浸した状態で、徐々に大気圧に戻していくことで、空セルに液晶分子を含む液晶材料を注入して液晶層3を形成し、封入口を封止する。最後に、セルの外側の両面に偏光板10,10を貼ることによって液晶パネルを完成させる。更には、前記図5に示した如く、液晶表示装置を駆動するドライバ回路を液晶パネルに電気的に接続し、液晶パネルの側部あるいは裏面部に配置する。
そして、液晶パネルの表示面を規定する開口を含むフレームと、面光源を成すバックライト22と導光板20と保持フレーム23によって液晶パネルを保持すると、液晶表示装置が完成する。
次に、本発明に係るアレイ基板上の画素電極5に直接コンタクトした場合の、画素電極5とアルミニウム合金配線間のコンタクト抵抗を測定した結果を表1に示す。
該測定実験は下記の通りとした。
1)画素電極の構成:酸化インジウムに10質量%の酸化スズを加えた酸化インジウムスズ(ITO)、または酸化インジウムに10質量%の酸化亜鉛を加えた酸化インジウム亜鉛(IZO)、膜厚は何れも200nm、
2)アルミニウム合金膜の構成:合金成分含量は表1の通り、
3)熱処理条件:厚さ300nmの絶縁膜(SiNx)を成膜した後、真空中、300℃で1時間の熱処理、
4)ライトエッチング及びクリーニング:上記絶縁膜(SiNx)を、フッ素系プラズマを用いてドライエッチングした後、引き続いて各アルミニウム合金配線材を約5nmエッチングし、更に剥離液(東京応化社製の「剥離液106」)を用いて、表層のコンタミネーションを除去する。
5)接触抵抗測定法:
図23に示す様なケルビンパターンを作製し、4端子測定[ITO(またはIZO)−Al合金に電流を流し、別の端子でITO(またはIZO)−Al合金間の電圧降下を測定する方法]を行う。即ち、図23のI1−I2間に電流Iを流し、V1−V2間の電圧Vをモニターすることにより、コンタクト部Cのコンタクト抵抗Rを[R=(V2−V1)/I]として求める。なお上記パターンの作製法は下記の通りとした。
また、上記アルミニウム合金における添加元素の測定は、ICP発光分析(誘導結合プラズマ発光分析)法によって行った。
ガラス基板の代わりに表面に基板と絶縁を取るため、表面に厚さ400nmの酸化膜(SiO2熱酸化膜)を形成したシリコンウエハを使用し、窒素非含有のアルミニウム合金膜300nmを形成した後、その上に窒素含有アルミニウム合金膜30nmを形成し、次いでパターニングした後、CVD法によって厚さ300nmの絶縁膜(SiNx)を成膜する。その後、そのまま真空の成膜チャンバー内で1時間熱処理を行ってから取り出す。その後、フォトリソグラフィによって80μm角のコンタクトホールをパターニングし、フッ素系プラズマによりエッチングすることによってコンタクトホールを形成する。この時、絶縁膜のエッチング時間に追加して、時間換算で約100%のオーバーエッチングを行う。この処理でアルミニウム合金多層膜の表層は、厚さ約35nm(膜厚の約11%)取り除かれ、第2相の窒素含有アルミニウム合金膜はほぼ完全に除去される。
その後、酸素プラズマアッシング、剥離液によるレジスト剥離を行う。なお剥離液としては、東京応化社製の「剥離液106」を使用し、100℃で10分間洗浄する。このとき、アルミニウム合金膜の表層に形成されたフッ化物や酸化物、カーボンなどのコンタミネーションが取り除かれる。そして、ITO(またはIZO)をスパッタリングによって200nm成膜し、パターニングを行う。
次に接触抵抗の測定を行う。接触抵抗の測定には、4端子のマニュアルプローバーと半導体パラメータアナライザー「HP4156A」(ヒューレットパッカード社製)を用いた。この測定では、R(コンタクト抵抗)は[(V2−V1)/I]で表わされ、配線抵抗の影響を除いたITO(またはIZO)/Al合金接合部分の純粋な抵抗値を測定できる。
Figure 2005303003
表1からも明らかな様に、ITO膜に直接、純アルミニウム配線をコンタクトさせた場合、コンタクト抵抗は、1.5×105Ωであり、さらにITO膜に直接、代表的なアルミニウム合金配線であるAl−2at%Ndをコンタクトさせた場合、コンタクト抵抗は8.4×104Ωである。また従来構造として、ITO膜とAl−2at%Nd配線との間にバリアメタルとしてMoを配置した場合のコンタクト抵抗は、1.66×101Ωであった。
一方、Al−2at%Ni−0.6at%Ndをコンタクトさせた場合のコンタクト抵抗は1.7×101Ω、Al−1.2at%Ni−0.4at%Yをコンタクトさせた場合のコンタクト抵抗は2.2×101Ωであり、更に、Al−2at%Ni−1at%Feをコンタクトさせた場合、コンタクト抵抗は1.5×101Ω、Al−2at%Ni−1at%Coをコンタクトさせた場合、コンタクト抵抗は1.5×101Ωであり、いずれも、従来構造であるバリアメタルとしてMoを用いた場合と略同等であった。
これらに対し、Al−2at%Ni−0.6at%Ndの上層に、窒素添加したAl−2at%Ni−0.6at%Ndを成膜し、絶縁膜のコンタクトホールのエッチング時にオーバーエッチングを加えることによって窒素添加膜を除去した後、画素電極をAl−2at%Ni−0.6at%Ndに直接接続させた時のコンタクト抵抗は3.2×101Ωであり、また、該Al−2at%Ni−0.6at%Ndに代えてAl−1.2at%Ni−0.4at%Yを使用した場合のコンタクト抵抗は3.5×101Ωであり、いずれのコンタクト抵抗も問題の無いレベルであった。
また、上記Al−2at%Ni−0.6at%Ndとその窒素添加膜の積層膜で、コンタクトホールのオーバーエッチング量を変化させたときのコンタクト抵抗の相関を図24に示す。
この図からも明らかな様に、オーバーエッチング量が50%で、窒素含有アルミニウム合金膜が残存している状態のコンタクト抵抗はかなり高いのに対し、オーバーエッチング量を100%とし、窒素含有アルミニウム合金膜をほぼ完全にエッチング除去するとコンタクト抵抗は大幅に低下する。また、エッチングを更に進めてオーバーエッチング量を300〜400%程度まで高めても、ほぼ同レベルの低いコンタクト抵抗が得られる。しかし、更にオーバーエッチング量を進めると、下層の窒素非含有のAl−Ni−Nd層が無くなるため、コンタクト抵抗は急増してくる。
この実験で得たオーバーエッチング部の断面をSEM観察したところ、50%オーバーエッチングではコンタクトホールの底面に窒素含有アルミニウム合金膜の一部が残存しており、これがコンタクト抵抗を高めているものと考えられる。一方、100%以上400%以下のオーバーエッチングでは窒素含有アルミニウム合金膜がほぼ完全に除去されて、画素電極がアルミニウム合金多層膜における下層(第一層)の窒素非含有のAl−Ni−Ndに直接接触しており、コンタクト抵抗が大幅に低減したものと考えられる。
尚、上記の様なアルミニウム合金多層膜の特徴を有効に発揮させるには、表層側に形成される窒素含有アルミニウム合金膜の膜厚を5nm以上で200nm以下、より好ましくは30nm以上で100nm以下にすることが望ましい。
ちなみに、例えば有機アルカリ性現像液を使用した場合の標準的な現像時間は30秒乃至1分程度であり、この間における窒素含有アルミニウム合金膜のバリア膜としての機能を保障するには、最低限5nm以上を必要とし、より好ましくは30nm以上とするのがよく、その一方で、オーバーエッチングによって該窒素含有アルミニウム合金膜を効率よく除去するには、その厚さを200nm程度以下、より好ましくは100nm程度以下に抑えることが好ましいからである。
該窒素含有アルミニウム合金膜中の窒素含量は、アルカリ性溶液に対する耐食性を高めるため、好ましくは13原子%以上50原子%以下とするのがよい。ちなみに窒素含有量が上記下限値未満では、満足の行く耐アルカリ性を得ることができず、また50原子%を超えて窒素含量を高めることは実質的に困難であるからである。
また、窒素非含有のアルミニウム合金膜の厚さは、5nm以上で1000nm以下、より好ましくは30nm以上で500nm以下とするのがよい。その理由は、ゲート、ソース/ドレイン電極の標準的な膜厚は200〜300nm程度であるが、窒素非含有のアルミニウム合金膜として画素電極との間で低いコンタクト抵抗を確保するには、最低限5nm程度の膜厚は必要であり、好ましくは30nm程度以上にすることが望ましく、一方、該アルミニウム合金膜の膜厚が厚くなり過ぎると、積層した配線膜の総合電気抵抗率が高くなって実用に適さなくなることから、該膜厚は1000nm以下、より好ましくは500nm以下が望ましいからである。
尚、上記窒素非含有のアルミニウム合金膜と窒素含有アルミニウム合金膜の膜厚調整は、最初に窒素添加なしのスパッタリング処理等によって所定厚さのアルミニウム合金膜を形成した後、窒素添加を併用した反応性スパッタリング法等によって所定厚さの窒素含有アルミニウム合金層を形成する方法を採用すればよい。この時、窒素添加に用いるN2/Ar混合ガス組成によって合金膜中への窒素含量は変わり、それに伴ってアルカリ性溶液に対するバリア効果も変わってくるので、該N2/Ar混合ガスの組成とそれに伴う窒素含有アルミニウム合金膜の耐アルカリ性の程度も考慮して、該合金膜の最適厚さを調整することが望ましい。
なお前記表1のデータで、多層膜(二層膜)の場合に単層膜と比べてコンタクト抵抗が倍程度に高くなっているのは、オーバーエッチングを行うことで、フッ化物やカーボンなど表面のコンタミネーションの混入が余計に増えたことに起因するものと考えている。
前記コンタクト抵抗の測定で用いた画素電極と接続配線部とのコンタクト領域は、80×80μm角である。この様に、表層に窒素添加膜を設けたアルミニウム合金多層膜であっても、表層の窒素添加膜を取り除けば、アルミニウム合金単層膜の場合と同様に、ITO膜に対し純アルミニウム配線膜を直接コンタクトさせた場合に比べて、低レベルのコンタクト抵抗(約1/104)を確保できる。
上述した様な形態で実際に液晶表示装置を試作したところ、ITO膜とバリアメタルを組合せた従来の液晶表示装置と全く同等のレベルの製造歩留りと表示品位を確保できることが確認された。従って本発明の液晶表示装置では、バリアメタルを配置することなく、また、窒素添加膜を含む多層膜化によってアルミニウム合金の薬品に対する耐食性を高めることが可能となり、簡便且つ廉価な構成で、従来の液晶表示装置と同等の性能を保障し得ることになった。
アルミニウムおよびアルミニウム合金のpH−電位図である。 (A)〜(C)は、基板上にアルミニウム合金の単層配線膜をパターン形成す際の工程説明図である。 Al−2at%Ni−0.6%Nd合金への窒素添加量と窒素含有量および有機アルカリ現像液によるエッチングレートの関係を示すグラフである。 Al−2at%Ni−0.6%Nd合金への窒素添加量と窒素含有アルミニウム合金膜の電気低抗率との関係を示すグラフである。 本発明に係る表示装置用アレイ基板が適用される液晶パネル基板と液晶表示装置の構成に関する概略断面説明図である。 本発明の第1の実施例に係る表示装置用アレイ基板に適用される薄膜トランジスタの構造を概略的に示す断面図である。 第1の実施形態に係る表示装置用アレイ基板の製造例を工程順に示す断面説明図である。 第1の実施形態に係る表示装置用アレイ基板の製造例を工程順に示す断面説明図である。 第1の実施形態に係る表示装置用アレイ基板の製造例を工程順に示す断面説明図である。 第1の実施形態に係る表示装置用アレイ基板の製造例を工程順に示す断面説明図である。 第1の実施形態に係る表示装置用アレイ基板の製造例を工程順に示す断面説明図である。 第1の実施形態に係る表示装置用アレイ基板の製造例を工程順に示す断面説明図である。 第1の実施形態に係る表示装置用アレイ基板の製造例を工程順に示す断面説明図である。 第1の実施形態に係る表示装置用アレイ基板の製造例を工程順に示す断面説明図である。 本発明の第2の実施例に係る表示装置用アレイ基板に適用される薄膜トランジスタの構造を概略的に示す断面図である。 第2の実施形態に係る表示装置用アレイ基板の製造例を工程順に示す断面説明図である。 第2の実施形態に係る表示装置用アレイ基板の製造例を工程順に示す断面説明図である。 第2の実施形態に係る表示装置用アレイ基板の製造例を工程順に示す断面説明図である。 第2の実施形態に係る表示装置用アレイ基板の製造例を工程順に示す断面説明図である。 第2の実施形態に係る表示装置用アレイ基板の製造例を工程順に示す断面説明図である。 第2の実施形態に係る表示装置用アレイ基板の製造例を工程順に示す断面説明図である。 第2の実施形態に係る表示装置用アレイ基板の製造例を工程順に示す断面説明図である。 アルミニウム合金膜と画素電極との接触抵抗の測定に用いたケルビンパターンを示す説明図である。 Al−Ni−Nd合金のオーバーエッチング量とコンタクト抵抗の関係を示すグラフである。
符号の説明
A アルミニウム合金膜
P フォトレジスト
B 絶縁基板
Ax 段差部
1 TFTアレイ基板
2 対向電極
3 液晶層
4 薄膜トランジスタ(TFT)
5 画素電極
6 配線部
7 共通電極
8 カラーフィルタ
9 遮光膜
10 偏光板
11 配向膜
12 TABテープ
13 ドライバ回路
14 制御回路
15 スペーサー
16 シール材
17 保護膜
18 拡散板
19 プリズムシート
20 導光板
21 反射板
22 バックライト
23 保持フレーム
24 プリント基板
25 走査線
26 ゲート電極
27 ゲート絶縁膜
28 ソース電極
29 ドレイン電極
30 保護膜(窒化シリコン膜)
31 フォトレジスト層
32 コンタクトホール

Claims (7)

  1. 透明絶縁基板上に配置された薄膜トランジスタと、透明電極によって形成された画素電極、および、これら薄膜トランジスタと画素電極を電気的に接続するアルミニウム合金膜を有する表示デバイスにおいて、該アルミニウム合金膜は、実質的に窒素を含まないアルミニウム合金からなる第一の層と、該第一の層の上に積層された窒素含有アルミニウム合金からなる第二の層とからなるアルミニウム合金多層膜構造を有し、少なくとも前記画素電極と該アルミニウム合金多層膜が接する部分では前記第二の層が除去され、前記画素電極が前記第一の層と直接接続していることを特徴とする表示デバイス。
  2. 前記アルミニウム合金は、合金成分として少なくともNiを0.1〜6原子%含有するものである請求項1に記載の表示デバイス。
  3. 前記アルミニウム合金は、合金成分として更にNd,Y,Fe,Coよりなる群から選択される少なくとも1種の元素を0.1〜6原子%含有するものである請求項2に記載の表示デバイス。
  4. 前記アルミニウム合金多層膜における前記第二の層は、厚さが5〜200nmである請求項1〜3のいずれかに記載の表示デバイス。
  5. 前記アルミニウム合金多層膜における前記第二の層は、13原子%以上50原子%以下の窒素を含有するものである請求項1〜4のいずれかに記載の表示デバイス。
  6. 透明絶縁基板上に、実質的に窒素を含まないアルミニウム合金からなる第一の層を形成する工程、
    該第一の層の上に、窒素を含有するアルミニウム合金からなる第二の層を積層する工程、
    前記第一の層と第二の層が積層されたアルミニウム合金多層膜をパターニングする工程、
    該アルミニウム合金多層膜を覆って絶縁膜を形成する工程、
    該絶縁膜にコンタクトホールを形成する工程、
    前記アルミニウム合金多層膜における、少なくとも上記コンタクトホールと接する部分の第二の層をエッチングする工程、
    前記絶縁膜上に画素電極を形成すると共に、該画素電極を、コンタクトホールを介してアルミニウム合金多層膜の第一の層に直接接続させる工程、
    を含むことを特徴とする表示デバイスの製法。
  7. 前記絶縁膜にコンタクトホールを形成する工程が、前記アルミニウム合金多層膜における第二の層をエッチングする工程を兼ねる請求項6に記載の製法。
JP2004116965A 2004-04-12 2004-04-12 表示デバイスおよびその製法 Pending JP2005303003A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004116965A JP2005303003A (ja) 2004-04-12 2004-04-12 表示デバイスおよびその製法
TW094109426A TWI280665B (en) 2004-04-12 2005-03-25 Display device and method for fabricating the same
US11/091,442 US7262085B2 (en) 2004-04-12 2005-03-29 Display device
SG200502167A SG116602A1 (en) 2004-04-12 2005-04-08 Display device.
KR1020050030066A KR100720204B1 (ko) 2004-04-12 2005-04-11 표시장치 및 그의 제조방법
CNB200510064947XA CN100373249C (zh) 2004-04-12 2005-04-12 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004116965A JP2005303003A (ja) 2004-04-12 2004-04-12 表示デバイスおよびその製法

Publications (1)

Publication Number Publication Date
JP2005303003A true JP2005303003A (ja) 2005-10-27

Family

ID=35059669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004116965A Pending JP2005303003A (ja) 2004-04-12 2004-04-12 表示デバイスおよびその製法

Country Status (6)

Country Link
US (1) US7262085B2 (ja)
JP (1) JP2005303003A (ja)
KR (1) KR100720204B1 (ja)
CN (1) CN100373249C (ja)
SG (1) SG116602A1 (ja)
TW (1) TWI280665B (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007063921A1 (ja) * 2005-11-30 2007-06-07 Kabushiki Kaisha Kobe Seiko Sho 配線膜の形成方法
JP2008098192A (ja) * 2006-10-05 2008-04-24 Kobe Steel Ltd 配線または電極
WO2008099697A1 (ja) * 2007-02-13 2008-08-21 Mitsubishi Electric Corporation 表示装置およびその製造方法
WO2008108206A1 (ja) * 2007-03-01 2008-09-12 Kabushiki Kaisha Kobe Seiko Sho 表示デバイス用透明電極およびその製造方法
WO2009081992A1 (ja) * 2007-12-26 2009-07-02 Kabushiki Kaisha Kobe Seiko Sho 反射電極、表示デバイス、および表示デバイスの製造方法
JP2010027740A (ja) * 2008-07-16 2010-02-04 Mitsubishi Electric Corp 電子デバイス、及びその製造方法、並びに電子機器
JP2011040593A (ja) * 2009-08-12 2011-02-24 Seiko Epson Corp 半導体装置ならびに半導体装置の製造方法
US8217397B2 (en) 2008-01-16 2012-07-10 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP2013054281A (ja) * 2011-09-06 2013-03-21 Mitsubishi Electric Corp 配線膜およびそれを用いたアクティブマトリクス基板、並びに配線膜の製造方法
TWI448932B (ja) * 2010-10-15 2014-08-11
JP2015019093A (ja) * 2005-11-15 2015-01-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017175153A (ja) * 2010-02-26 2017-09-28 株式会社半導体エネルギー研究所 半導体装置
JP2021121021A (ja) * 2010-04-23 2021-08-19 株式会社半導体エネルギー研究所 半導体装置の作製方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303003A (ja) 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
KR101219038B1 (ko) * 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4330517B2 (ja) * 2004-11-02 2009-09-16 株式会社神戸製鋼所 Cu合金薄膜およびCu合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4579709B2 (ja) 2005-02-15 2010-11-10 株式会社神戸製鋼所 Al−Ni−希土類元素合金スパッタリングターゲット
JP4117001B2 (ja) * 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP2006316339A (ja) * 2005-04-12 2006-11-24 Kobe Steel Ltd Al系スパッタリングターゲット
JP4542008B2 (ja) * 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
US7781767B2 (en) 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
WO2008047726A1 (fr) 2006-10-13 2008-04-24 Kabushiki Kaisha Kobe Seiko Sho Substrat de transistor en film mince et dispositif d'affichage
KR100752388B1 (ko) * 2006-11-01 2007-08-27 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
JP2008127623A (ja) * 2006-11-20 2008-06-05 Kobelco Kaken:Kk Al基合金スパッタリングターゲットおよびその製造方法
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Al−Ni−La系Al基合金スパッタリングターゲット、およびその製造方法
KR101365673B1 (ko) * 2006-11-24 2014-02-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 기판 및이의 제조방법
JP4170367B2 (ja) 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Al合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Cu合金配線膜とそのCu合金配線膜を用いたフラットパネルディスプレイ用TFT素子、及びそのCu合金配線膜を作製するためのCu合金スパッタリングターゲット
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
KR101386194B1 (ko) * 2007-06-22 2014-04-18 삼성디스플레이 주식회사 표시패널 및 이의 제조방법
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
US20090001373A1 (en) * 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP2009008770A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP5143649B2 (ja) * 2007-07-24 2013-02-13 株式会社コベルコ科研 Al−Ni−La−Si系Al合金スパッタリングターゲットおよびその製造方法
KR20100090761A (ko) * 2007-09-25 2010-08-17 이 아이 듀폰 디 네모아 앤드 캄파니 용액 처리된 전자 소자용 백플레인 구조물
JP5231282B2 (ja) * 2008-02-22 2013-07-10 株式会社神戸製鋼所 タッチパネルセンサー
JP5432550B2 (ja) * 2008-03-31 2014-03-05 株式会社コベルコ科研 Al基合金スパッタリングターゲットおよびその製造方法
KR101124831B1 (ko) * 2008-03-31 2012-03-26 가부시키가이샤 고베 세이코쇼 표시 장치, 그 제조 방법 및 스퍼터링 타깃
JP5139134B2 (ja) 2008-03-31 2013-02-06 株式会社コベルコ科研 Al−Ni−La−Cu系Al基合金スパッタリングターゲットおよびその製造方法
JP5475260B2 (ja) * 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
WO2009131169A1 (ja) * 2008-04-23 2009-10-29 株式会社神戸製鋼所 表示装置用Al合金膜、表示装置およびスパッタリングターゲット
US8535997B2 (en) * 2008-07-03 2013-09-17 Kobe Steel, Ltd. Wiring structure, thin film transistor substrate, method for manufacturing thin film transistor substrate, and display device
JP2010065317A (ja) * 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるCu合金膜
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Cu合金膜および表示装置
TWI383232B (zh) * 2009-03-19 2013-01-21 Au Optronics Corp 薄膜電晶體陣列基板
WO2011013683A1 (ja) 2009-07-27 2011-02-03 株式会社神戸製鋼所 配線構造および配線構造を備えた表示装置
JP2011222567A (ja) 2010-04-02 2011-11-04 Kobe Steel Ltd 配線構造、表示装置、および半導体装置
JP2012027159A (ja) 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
JP2012180540A (ja) 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Al合金膜
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Al合金膜
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
JP6288915B2 (ja) * 2012-04-26 2018-03-07 三菱電機株式会社 表示装置
TWD180312S (zh) 2014-10-30 2016-12-21 晶元光電股份有限公司 發光二極體元件之部分
WO2018158840A1 (ja) * 2017-02-28 2018-09-07 シャープ株式会社 アクティブマトリクス基板の製造方法および有機el表示装置の製造方法
KR102006697B1 (ko) * 2018-01-31 2019-08-02 청주대학교 산학협력단 전기변색 디바이스용 다층박막 투명전극 및 이의 제조방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01223750A (ja) * 1988-03-02 1989-09-06 Nec Corp 半導体装置
JPH0790629A (ja) * 1993-07-20 1995-04-04 Kobe Steel Ltd 耐食性Al基合金用エッチング剤および該エッチング剤を用いた薄膜状電極または薄膜状配線の形成法
JPH1064909A (ja) * 1996-08-22 1998-03-06 Nec Corp 反射防止膜の製造方法
JPH113873A (ja) * 1997-04-14 1999-01-06 Kobe Steel Ltd 半導体電極用Al−Ni−Y 合金薄膜および半導体電極用Al−Ni−Y 合金薄膜形成用スパッタリングターゲット
JPH11284195A (ja) * 1998-03-31 1999-10-15 Mitsubishi Electric Corp 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP2001350159A (ja) * 2000-06-06 2001-12-21 Hitachi Ltd 液晶表示装置及びその製造方法
JP2003089864A (ja) * 2001-09-18 2003-03-28 Mitsui Mining & Smelting Co Ltd アルミニウム合金薄膜及びその薄膜を有する配線回路並びにその薄膜を形成するターゲット材
JP2003273109A (ja) * 2002-03-14 2003-09-26 Advanced Display Inc Al配線用薄膜及びその製造方法並びにこれを用いた液晶表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2733006B2 (ja) * 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
US5534462A (en) * 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
KR0186206B1 (ko) * 1995-11-21 1999-05-01 구자홍 액정표시소자 및 그의 제조방법
JPH11337976A (ja) 1998-03-26 1999-12-10 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
JP4458563B2 (ja) 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP4363684B2 (ja) * 1998-09-02 2009-11-11 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ基板およびこれを用いた液晶表示装置
JP4214821B2 (ja) 2002-04-24 2009-01-28 三菱化学株式会社 エッチング液及びエッチング方法
TWI245071B (en) * 2002-04-24 2005-12-11 Mitsubishi Chem Corp Etchant and method of etching
JP3940385B2 (ja) * 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
JP2005303003A (ja) 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01223750A (ja) * 1988-03-02 1989-09-06 Nec Corp 半導体装置
JPH0790629A (ja) * 1993-07-20 1995-04-04 Kobe Steel Ltd 耐食性Al基合金用エッチング剤および該エッチング剤を用いた薄膜状電極または薄膜状配線の形成法
JPH1064909A (ja) * 1996-08-22 1998-03-06 Nec Corp 反射防止膜の製造方法
JPH113873A (ja) * 1997-04-14 1999-01-06 Kobe Steel Ltd 半導体電極用Al−Ni−Y 合金薄膜および半導体電極用Al−Ni−Y 合金薄膜形成用スパッタリングターゲット
JPH11284195A (ja) * 1998-03-31 1999-10-15 Mitsubishi Electric Corp 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP2001350159A (ja) * 2000-06-06 2001-12-21 Hitachi Ltd 液晶表示装置及びその製造方法
JP2003089864A (ja) * 2001-09-18 2003-03-28 Mitsui Mining & Smelting Co Ltd アルミニウム合金薄膜及びその薄膜を有する配線回路並びにその薄膜を形成するターゲット材
JP2003273109A (ja) * 2002-03-14 2003-09-26 Advanced Display Inc Al配線用薄膜及びその製造方法並びにこれを用いた液晶表示装置

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015019093A (ja) * 2005-11-15 2015-01-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2007063921A1 (ja) * 2005-11-30 2007-06-07 Kabushiki Kaisha Kobe Seiko Sho 配線膜の形成方法
JP2008098192A (ja) * 2006-10-05 2008-04-24 Kobe Steel Ltd 配線または電極
JPWO2008099697A1 (ja) * 2007-02-13 2010-05-27 三菱電機株式会社 表示装置およびその製造方法
WO2008099697A1 (ja) * 2007-02-13 2008-08-21 Mitsubishi Electric Corporation 表示装置およびその製造方法
US8405091B2 (en) 2007-02-13 2013-03-26 Mitsubishi Electric Corporation Display device and method of manufacturing the same
WO2008108206A1 (ja) * 2007-03-01 2008-09-12 Kabushiki Kaisha Kobe Seiko Sho 表示デバイス用透明電極およびその製造方法
US8384280B2 (en) 2007-12-26 2013-02-26 Kobe Steel, Ltd. Reflective electrode, display device, and method for producing display device
WO2009081992A1 (ja) * 2007-12-26 2009-07-02 Kabushiki Kaisha Kobe Seiko Sho 反射電極、表示デバイス、および表示デバイスの製造方法
JP2009175719A (ja) * 2007-12-26 2009-08-06 Kobe Steel Ltd 反射電極、表示デバイス、および表示デバイスの製造方法
US8217397B2 (en) 2008-01-16 2012-07-10 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP2010027740A (ja) * 2008-07-16 2010-02-04 Mitsubishi Electric Corp 電子デバイス、及びその製造方法、並びに電子機器
JP2011040593A (ja) * 2009-08-12 2011-02-24 Seiko Epson Corp 半導体装置ならびに半導体装置の製造方法
US10304696B2 (en) 2010-02-26 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2017175153A (ja) * 2010-02-26 2017-09-28 株式会社半導体エネルギー研究所 半導体装置
US11049733B2 (en) 2010-02-26 2021-06-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11682562B2 (en) 2010-02-26 2023-06-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US12033867B2 (en) 2010-02-26 2024-07-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2021121021A (ja) * 2010-04-23 2021-08-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP7167232B2 (ja) 2010-04-23 2022-11-08 株式会社半導体エネルギー研究所 半導体装置
TWI448932B (ja) * 2010-10-15 2014-08-11
US9704742B2 (en) 2011-09-06 2017-07-11 Mitsubishi Electric Corporation Wiring film and active matrix substrate using the same, and method for manufacturing wiring film
JP2013054281A (ja) * 2011-09-06 2013-03-21 Mitsubishi Electric Corp 配線膜およびそれを用いたアクティブマトリクス基板、並びに配線膜の製造方法

Also Published As

Publication number Publication date
TWI280665B (en) 2007-05-01
CN100373249C (zh) 2008-03-05
SG116602A1 (en) 2005-11-28
KR20060045587A (ko) 2006-05-17
US20050224795A1 (en) 2005-10-13
TW200607097A (en) 2006-02-16
CN1683980A (zh) 2005-10-19
KR100720204B1 (ko) 2007-05-21
US7262085B2 (en) 2007-08-28

Similar Documents

Publication Publication Date Title
JP2005303003A (ja) 表示デバイスおよびその製法
CN101512622B (zh) 显示装置
JP5133469B2 (ja) 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
JP3977099B2 (ja) 液晶表示装置及びその製造方法
JP4280727B2 (ja) 液晶表示装置用アレイ基板の製造方法
JP2009010052A (ja) 表示装置の製造方法
KR101365673B1 (ko) 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 기판 및이의 제조방법
US6853405B2 (en) Method of fabricating liquid crystal display
WO2012008080A1 (ja) 薄膜トランジスタ基板
US20170069665A1 (en) Active matrix substrate and manufacturing method of the same
JP2011209756A (ja) 表示デバイスおよびその製法、ならびにスパッタリングターゲット
JP2008304830A (ja) 表示デバイスの製造方法
JP4728170B2 (ja) 半導体デバイスおよびアクティブマトリクス型表示装置
US7662675B2 (en) Method of forming metal thin film and metal wiring pattern and method of manufacturing display panel
JP2007027768A (ja) 薄膜トランジスタ基板の製造方法
US20060243980A1 (en) Liquid crystal display panel and fabricating method thereof
JP4886285B2 (ja) 表示デバイス
KR100583313B1 (ko) 액정표시장치 및 그 제조 방법
KR100646172B1 (ko) 액정표시장치 및 그 제조 방법
KR100623820B1 (ko) 액정표시장치 및 그 제조방법
JP2007114811A (ja) 液晶表示装置の製造方法
US20060289869A1 (en) Semi-transparent TFT array substrate, and semi-transparent liquid crystal display
KR100625030B1 (ko) 액정표시소자의 제조방법
JP2007193371A (ja) 液晶表示装置
JP2009010051A (ja) 表示装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091008

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100608