JPH11284195A - 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置 - Google Patents
薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置Info
- Publication number
- JPH11284195A JPH11284195A JP8629298A JP8629298A JPH11284195A JP H11284195 A JPH11284195 A JP H11284195A JP 8629298 A JP8629298 A JP 8629298A JP 8629298 A JP8629298 A JP 8629298A JP H11284195 A JPH11284195 A JP H11284195A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- insulating film
- film
- transparent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims description 44
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 39
- 239000012535 impurity Substances 0.000 claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 180
- 239000010408 film Substances 0.000 claims description 128
- 238000000059 patterning Methods 0.000 claims description 9
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 6
- 229910003437 indium oxide Inorganic materials 0.000 claims description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 3
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 3
- 229910001887 tin oxide Inorganic materials 0.000 claims description 3
- 239000011787 zinc oxide Substances 0.000 claims description 3
- 239000012528 membrane Substances 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 abstract description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 56
- 230000000694 effects Effects 0.000 description 26
- 238000000034 method Methods 0.000 description 25
- 238000004544 sputter deposition Methods 0.000 description 25
- 238000004519 manufacturing process Methods 0.000 description 19
- 239000004065 semiconductor Substances 0.000 description 15
- 150000002500 ions Chemical class 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 239000007772 electrode material Substances 0.000 description 12
- 229910052757 nitrogen Inorganic materials 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 238000000137 annealing Methods 0.000 description 7
- 238000005121 nitriding Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000001603 reducing effect Effects 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- OJGMBLNIHDZDGS-UHFFFAOYSA-N N-Ethylaniline Chemical compound CCNC1=CC=CC=C1 OJGMBLNIHDZDGS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000012769 display material Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910016909 AlxOy Inorganic materials 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- HDZGCSFEDULWCS-UHFFFAOYSA-N monomethylhydrazine Chemical compound CNN HDZGCSFEDULWCS-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Abstract
(57)【要約】
【課題】 低抵抗なＡｌ配線材料を用いて、生産コスト
の低下および生産性の向上を計ることができる高性能な
ＴＦＴとその製造方法および液晶表示装置を提供する。 【解決手段】 本発明の薄膜トランジスタは、透明絶縁
性基板上に形成された第１電極であるゲート、ソースお
よびドレインと、該第１電極および前記透明絶縁性基板
を覆って形成された絶縁膜と、前記絶縁膜上に形成され
た第２電極とを少なくとも含み、前記第１電極が純Ａｌ
およびＡｌ合金のうちのいずれかからなる下層の第１層
と、純ＡｌおよびＡｌ合金のうちのいずれかにＮ、Ｏ、
ＳｉおよびＣのうちの少なくとも１つからなる不純物を
添加されてなる第２層とからなり、前記第２電極が透明
膜電極からなり、前記第２電極と前記第１電極の第２層
とが電気的に接続されてなる。
の低下および生産性の向上を計ることができる高性能な
ＴＦＴとその製造方法および液晶表示装置を提供する。 【解決手段】 本発明の薄膜トランジスタは、透明絶縁
性基板上に形成された第１電極であるゲート、ソースお
よびドレインと、該第１電極および前記透明絶縁性基板
を覆って形成された絶縁膜と、前記絶縁膜上に形成され
た第２電極とを少なくとも含み、前記第１電極が純Ａｌ
およびＡｌ合金のうちのいずれかからなる下層の第１層
と、純ＡｌおよびＡｌ合金のうちのいずれかにＮ、Ｏ、
ＳｉおよびＣのうちの少なくとも１つからなる不純物を
添加されてなる第２層とからなり、前記第２電極が透明
膜電極からなり、前記第２電極と前記第１電極の第２層
とが電気的に接続されてなる。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
（以下、ＴＦＴと称す）とその製造方法およびＴＦＴを
用いた液晶表示装置に関する。
（以下、ＴＦＴと称す）とその製造方法およびＴＦＴを
用いた液晶表示装置に関する。
【０００２】
【従来の技術】マトリックス型液晶表示装置は、通常半
導体薄膜（以下、半導体膜と称す）などからなるＴＦＴ
などが設けられたＴＦＴアレイ基板と対向基板との２枚
の基板の間に液晶などの表示材料が挾持され、この表示
材料に対して、画素ごとに選択的に電圧が印加されるよ
うにして構成されている。対向基板上には、対向電極、
カラーフィルタおよびブラックマトリックスなどが設け
られている。このようなＴＦＴアレイ基板を用いた液晶
表示装置（Liquid Crystal Display、以下ＬＣＤと略記
する）を以下ＴＦＴ−ＬＣＤと称する。
導体薄膜（以下、半導体膜と称す）などからなるＴＦＴ
などが設けられたＴＦＴアレイ基板と対向基板との２枚
の基板の間に液晶などの表示材料が挾持され、この表示
材料に対して、画素ごとに選択的に電圧が印加されるよ
うにして構成されている。対向基板上には、対向電極、
カラーフィルタおよびブラックマトリックスなどが設け
られている。このようなＴＦＴアレイ基板を用いた液晶
表示装置（Liquid Crystal Display、以下ＬＣＤと略記
する）を以下ＴＦＴ−ＬＣＤと称する。
【０００３】ＴＦＴアレイ基板は、ガラスなどからなる
絶縁性基板上に各素子ごとにアレイ状にゲート電極、ソ
ース電極、ドレイン電極および半導体膜からなるＴＦＴ
ならびに画素電極が少なくとも設けられ、その他、配向
膜や必要に応じて蓄積容量などが設けられるとともに、
各画素どうしのあいだにはゲート配線やソース配線など
の信号線がそれぞれ互いにかつ並行に複数本ずつ設けら
れて表示領域が構成されている。さらに表示領域の外側
に、各信号線に対応してそれぞれ入力端子や、ＴＦＴを
駆動する駆動回路などが設けられている。
絶縁性基板上に各素子ごとにアレイ状にゲート電極、ソ
ース電極、ドレイン電極および半導体膜からなるＴＦＴ
ならびに画素電極が少なくとも設けられ、その他、配向
膜や必要に応じて蓄積容量などが設けられるとともに、
各画素どうしのあいだにはゲート配線やソース配線など
の信号線がそれぞれ互いにかつ並行に複数本ずつ設けら
れて表示領域が構成されている。さらに表示領域の外側
に、各信号線に対応してそれぞれ入力端子や、ＴＦＴを
駆動する駆動回路などが設けられている。
【０００４】このようなＴＦＴアレイ基板を用いた液晶
装置を作製するにはガラス基板上にＴＦＴ、ゲート（ゲ
ート電極とゲート配線とをあわせて単にゲートとい
う）、ソース／ドレイン（ソース電極とソース配線をあ
わせて単にソースといい、また、ドレイン電極を単にド
レインともいう。さらに、ソースおよびドレインをソー
ス／ドレインと表わす）およびその他の共通配線をアレ
イ状に作製して、表示領域とするとともに、入力端子、
予備配線および駆動回路などを表示領域の周辺に配置す
る。このときそれぞれの機能を発現させるために導電性
薄膜（以下、導電膜と称す）や絶縁性薄膜（以下、絶縁
膜と称す）を必要に応じて配設する。また、対向基板上
には対向電極を設けるとともにカラーフィルタ、ブラッ
クマトリックスを設ける。
装置を作製するにはガラス基板上にＴＦＴ、ゲート（ゲ
ート電極とゲート配線とをあわせて単にゲートとい
う）、ソース／ドレイン（ソース電極とソース配線をあ
わせて単にソースといい、また、ドレイン電極を単にド
レインともいう。さらに、ソースおよびドレインをソー
ス／ドレインと表わす）およびその他の共通配線をアレ
イ状に作製して、表示領域とするとともに、入力端子、
予備配線および駆動回路などを表示領域の周辺に配置す
る。このときそれぞれの機能を発現させるために導電性
薄膜（以下、導電膜と称す）や絶縁性薄膜（以下、絶縁
膜と称す）を必要に応じて配設する。また、対向基板上
には対向電極を設けるとともにカラーフィルタ、ブラッ
クマトリックスを設ける。
【０００５】ＴＦＴアレイ基板と対向基板とを作製した
後、２枚の基板のあいだに液晶材料が注入されうるよう
に所望の隙間を有する状態にして両基板をその周囲で貼
り合わせた後、２枚の基板の隙間に液晶材料を注入して
ＬＣＤを作製する。
後、２枚の基板のあいだに液晶材料が注入されうるよう
に所望の隙間を有する状態にして両基板をその周囲で貼
り合わせた後、２枚の基板の隙間に液晶材料を注入して
ＬＣＤを作製する。
【０００６】ＬＣＤに用いられるＴＦＴアレイ基板や対
向基板には、薄膜技術を利用して種々の半導体装置など
が設けられている。これらの半導体装置には、半導体膜
や絶縁膜、導電膜が形成されており、層間の電気的接続
をとるために層間絶縁膜や半導体膜を貫通するコンタク
トホールがさらに形成されている。
向基板には、薄膜技術を利用して種々の半導体装置など
が設けられている。これらの半導体装置には、半導体膜
や絶縁膜、導電膜が形成されており、層間の電気的接続
をとるために層間絶縁膜や半導体膜を貫通するコンタク
トホールがさらに形成されている。
【０００７】ＴＦＴ−ＬＣＤにおいては、大型化あるい
は高精細化に伴い、ゲート配線やソース／ドレイン配線
には信号の遅延を防止するために、純ＡｌあるいはＡｌ
を主成分とする電気的に低抵抗な合金材料を用いること
が特性上およびプロセス上からは望ましいが、透明性の
画素電極となるＩＴＯなどからなる第２電極と、これら
純ＡｌあるいはＡｌ合金からなる第１電極とコンタクト
させると、そのコンタクト抵抗は１Ｅ１０〜１Ｅ１２Ω
と非常に高く、良好なコンタクト特性をうることはでき
なかった。
は高精細化に伴い、ゲート配線やソース／ドレイン配線
には信号の遅延を防止するために、純ＡｌあるいはＡｌ
を主成分とする電気的に低抵抗な合金材料を用いること
が特性上およびプロセス上からは望ましいが、透明性の
画素電極となるＩＴＯなどからなる第２電極と、これら
純ＡｌあるいはＡｌ合金からなる第１電極とコンタクト
させると、そのコンタクト抵抗は１Ｅ１０〜１Ｅ１２Ω
と非常に高く、良好なコンタクト特性をうることはでき
なかった。
【０００８】したがって、絶縁膜に開口したコンタクト
ホールを介して純ＡｌまたはＡｌ合金からなる第１電極
と画素電極となるＩＴＯなどの透明性導電膜からなる第
２電極とを直接コンタクト（接続）するようなＴＦＴア
レイ基板を実現することは不可能であった。
ホールを介して純ＡｌまたはＡｌ合金からなる第１電極
と画素電極となるＩＴＯなどの透明性導電膜からなる第
２電極とを直接コンタクト（接続）するようなＴＦＴア
レイ基板を実現することは不可能であった。
【０００９】この問題を解決する方法として、従来では
良好なコンタクトをうるために第１電極は、たとえば特
開平４−２５３３４２、４−３０５６２７および８−１
８０５８号公報に見られるように、純ＡｌまたはＡｌ合
金上にＣｒ、Ｔｉ、Ｍｏ、Ｃｕ、Ｎｉなどを成膜する２
層構造としていた。
良好なコンタクトをうるために第１電極は、たとえば特
開平４−２５３３４２、４−３０５６２７および８−１
８０５８号公報に見られるように、純ＡｌまたはＡｌ合
金上にＣｒ、Ｔｉ、Ｍｏ、Ｃｕ、Ｎｉなどを成膜する２
層構造としていた。
【００１０】
【発明が解決しようとする課題】このように従来の製造
方法においては、ＩＴＯなどからなる第２電極と純Ａｌ
またはＡｌ合金からなる第１電極とのコンタクト抵抗が
１×１０Ｅ１０〜１×１０Ｅ１２Ωと非常に高く、良好
なコンタクト抵抗がえられなかった。また、良好なコン
タクトをうるために第１電極を材料の異なる２層構造と
したばあいは、同薬液および同時エッチングは不可能で
あり、２種類の薬液による２度のエッチング工程を必要
とするため工程の複雑化を招いていた。本発明は、第２
電極と第１電極とのコンタクト部において、良好なコン
タクト抵抗をうるとともに、第１電極を同薬液による同
時エッチング可能な２層構造とすることで、低抵抗なＡ
ｌ配線材料を用いて、かつ生産コストの低下および生産
性の向上を計ることができる高性能なＴＦＴとその製造
方法および液晶表示装置を提供するものである。
方法においては、ＩＴＯなどからなる第２電極と純Ａｌ
またはＡｌ合金からなる第１電極とのコンタクト抵抗が
１×１０Ｅ１０〜１×１０Ｅ１２Ωと非常に高く、良好
なコンタクト抵抗がえられなかった。また、良好なコン
タクトをうるために第１電極を材料の異なる２層構造と
したばあいは、同薬液および同時エッチングは不可能で
あり、２種類の薬液による２度のエッチング工程を必要
とするため工程の複雑化を招いていた。本発明は、第２
電極と第１電極とのコンタクト部において、良好なコン
タクト抵抗をうるとともに、第１電極を同薬液による同
時エッチング可能な２層構造とすることで、低抵抗なＡ
ｌ配線材料を用いて、かつ生産コストの低下および生産
性の向上を計ることができる高性能なＴＦＴとその製造
方法および液晶表示装置を提供するものである。
【００１１】
【課題を解決するための手段】本発明の請求項１にかか
わる薄膜トランジスタの製法は、（１）透明絶縁性基板
上に、純ＡｌおよびＡｌ合金のいずれかを用いて、ゲー
ト、ソースおよびドレインのうちの少なくとも１つであ
る第１電極を形成する工程と、（２）Ｎ、Ｏ、Ｓｉおよ
びＣのうちの少なくとも１つからなる不純物を前記第１
電極の上層に添加し前記不純物を添加した第２層と前記
不純物を添加しない第１層を形成する工程と、（３）前
記第１電極および前記基板を覆って絶縁膜を成膜する工
程と、（４）該絶縁膜にパターニングを施しコンタクト
ホールを形成する工程と、（５）前記絶縁膜上に透明膜
電極からなる第２電極を形成して該第２電極と第１電極
とを前記コンタクトホールを介して電気的に接続する工
程とを少なくとも含むものである。
わる薄膜トランジスタの製法は、（１）透明絶縁性基板
上に、純ＡｌおよびＡｌ合金のいずれかを用いて、ゲー
ト、ソースおよびドレインのうちの少なくとも１つであ
る第１電極を形成する工程と、（２）Ｎ、Ｏ、Ｓｉおよ
びＣのうちの少なくとも１つからなる不純物を前記第１
電極の上層に添加し前記不純物を添加した第２層と前記
不純物を添加しない第１層を形成する工程と、（３）前
記第１電極および前記基板を覆って絶縁膜を成膜する工
程と、（４）該絶縁膜にパターニングを施しコンタクト
ホールを形成する工程と、（５）前記絶縁膜上に透明膜
電極からなる第２電極を形成して該第２電極と第１電極
とを前記コンタクトホールを介して電気的に接続する工
程とを少なくとも含むものである。
【００１２】本発明の請求項２にかかわる薄膜トランジ
スタは、透明絶縁性基板上に形成された第１電極である
ゲート、ソースおよびドレインと、該第１電極および前
記透明絶縁性基板を覆って形成された絶縁膜と、該絶縁
膜上に形成された第２電極とを少なくとも含み、前記第
１電極が純ＡｌおよびＡｌ合金のうちのいずれかからな
る下層の第１層と、純ＡｌおよびＡｌ合金のうちのいず
れかにＮ、Ｏ、ＳｉおよびＣのうちの少なくとも１つか
らなる不純物が添加されてなる第２層とからなり、前記
第２電極が透明膜電極からなり、前記第２電極と前記第
１電極の第２層とが電気的に接続されてなるものであ
る。
スタは、透明絶縁性基板上に形成された第１電極である
ゲート、ソースおよびドレインと、該第１電極および前
記透明絶縁性基板を覆って形成された絶縁膜と、該絶縁
膜上に形成された第２電極とを少なくとも含み、前記第
１電極が純ＡｌおよびＡｌ合金のうちのいずれかからな
る下層の第１層と、純ＡｌおよびＡｌ合金のうちのいず
れかにＮ、Ｏ、ＳｉおよびＣのうちの少なくとも１つか
らなる不純物が添加されてなる第２層とからなり、前記
第２電極が透明膜電極からなり、前記第２電極と前記第
１電極の第２層とが電気的に接続されてなるものであ
る。
【００１３】本発明の請求項３にかかわる薄膜トランジ
スタは、前記不純物が前記第１層と前記第２層との界面
で連続分布してなるものである。
スタは、前記不純物が前記第１層と前記第２層との界面
で連続分布してなるものである。
【００１４】本発明の請求項４にかかわる薄膜トランジ
スタは、前記第１層と前記第２層とが同時エッチング可
能な層であるものである。
スタは、前記第１層と前記第２層とが同時エッチング可
能な層であるものである。
【００１５】本発明の請求項５にかかわる薄膜トランジ
スタは、前記透明膜電極が酸化インジウム、酸化すず、
酸化インジウムすずおよび酸化亜鉛のいずれかからなる
ものである。
スタは、前記透明膜電極が酸化インジウム、酸化すず、
酸化インジウムすずおよび酸化亜鉛のいずれかからなる
ものである。
【００１６】本発明の請求項６にかかわる液晶表示装置
は、透明絶縁性基板上に形成された第１電極であるゲー
ト、ソースおよびドレインと、該第１電極および前記透
明絶縁性基板を覆って形成された絶縁膜と、該絶縁膜上
に形成された第２電極とを少なくとも含み、前記第１電
極が純ＡｌおよびＡｌ合金のうちのいずれかからなる下
層の第１層と、純ＡｌおよびＡｌ合金のうちのいずれか
にＮ、Ｏ、ＳｉおよびＣのうちの少なくとも１つからな
る不純物を添加されてなる第２層とからなり、前記第２
電極が透明膜電極からなり、前記第２電極と前記第１電
極の第２層とが電気的に接続されてなる薄膜トランジス
タが少なくとも含まれるＴＦＴアレイ基板を少なくとも
有するものである。
は、透明絶縁性基板上に形成された第１電極であるゲー
ト、ソースおよびドレインと、該第１電極および前記透
明絶縁性基板を覆って形成された絶縁膜と、該絶縁膜上
に形成された第２電極とを少なくとも含み、前記第１電
極が純ＡｌおよびＡｌ合金のうちのいずれかからなる下
層の第１層と、純ＡｌおよびＡｌ合金のうちのいずれか
にＮ、Ｏ、ＳｉおよびＣのうちの少なくとも１つからな
る不純物を添加されてなる第２層とからなり、前記第２
電極が透明膜電極からなり、前記第２電極と前記第１電
極の第２層とが電気的に接続されてなる薄膜トランジス
タが少なくとも含まれるＴＦＴアレイ基板を少なくとも
有するものである。
【００１７】前記第２層が、Ａｒ＋Ｎ2の混合ガススパ
ッタにより形成されてなるものである。
ッタにより形成されてなるものである。
【００１８】前記第２層が、Ａｒ＋Ｎ2＋ＣＯ2およびＡ
ｒ＋Ｎ2＋ＣＦ4のうちのいずれかの混合ガススパッタに
より形成されてなるものである。
ｒ＋Ｎ2＋ＣＦ4のうちのいずれかの混合ガススパッタに
より形成されてなるものである。
【００１９】前記第２層が、少なくとも純ＡｌおよびＡ
ｌ合金のいずれかからなる第１層成膜後、Ｎ2のイオン
を注入することにより形成されてなるものである。
ｌ合金のいずれかからなる第１層成膜後、Ｎ2のイオン
を注入することにより形成されてなるものである。
【００２０】前記第２層が、前記（４）の工程後、Ｎ2
のイオンを注入することによりコンタクト部表面のみに
形成されてなるものである。
のイオンを注入することによりコンタクト部表面のみに
形成されてなるものである。
【００２１】前記第２層が、第１層形成後、窒化ガス雰
囲気中でのアニールにより形成されてなるものである。
囲気中でのアニールにより形成されてなるものである。
【００２２】前記第２層が、前記（４）の工程後、窒化
ガス雰囲気中でのアニールによりコンタクト部表面のみ
に形成されてなるものである。
ガス雰囲気中でのアニールによりコンタクト部表面のみ
に形成されてなるものである。
【００２３】前記第２層が、第１層形成後、Ｎ2プラズ
マにより形成されてなるものである。
マにより形成されてなるものである。
【００２４】前記第２層が、前記（４）の工程後、Ｎ2
プラズマによりコンタクト部表面のみに形成されてなる
ものである。
プラズマによりコンタクト部表面のみに形成されてなる
ものである。
【００２５】前記第２層に対する不純物添加方法として
Ｎの代わりにＯを含むガス、Ｓｉを含むガスおよびＣを
含むガスのうちのいずれかが用いられてなるものであ
る。
Ｎの代わりにＯを含むガス、Ｓｉを含むガスおよびＣを
含むガスのうちのいずれかが用いられてなるものであ
る。
【００２６】前記第２層が、Ａｒ＋ＮＨ3の混合ガスス
パッタにより形成されてなるものである。
パッタにより形成されてなるものである。
【００２７】前記第２層が、第１層形成後、該第１層を
形成した透明絶縁性基板をＮＨ4ＯＨに浸漬させ、その
のちアニール処理を施すことにより形成されてなるもの
である。
形成した透明絶縁性基板をＮＨ4ＯＨに浸漬させ、その
のちアニール処理を施すことにより形成されてなるもの
である。
【００２８】請求項１記載の工程（３）の絶縁膜形成工
程において、該絶縁膜を窒化シリコンとし、拡散により
純ＡｌおよびＡｌ合金のうちのいずれかからなる第１電
極表面にＳｉおよびＮを不純物として有する第２層を形
成する。
程において、該絶縁膜を窒化シリコンとし、拡散により
純ＡｌおよびＡｌ合金のうちのいずれかからなる第１電
極表面にＳｉおよびＮを不純物として有する第２層を形
成する。
【００２９】前記絶縁膜の窒化シリコン膜をＳｉＮ4、
Ｈ2、ＮＨ3およびＮ2の混合ガスを用いた化学的気相成
長法を用いて成長することにより第１層の表面にＳｉお
よびＮを拡散させて第２層を形成する。
Ｈ2、ＮＨ3およびＮ2の混合ガスを用いた化学的気相成
長法を用いて成長することにより第１層の表面にＳｉお
よびＮを拡散させて第２層を形成する。
【００３０】前記絶縁膜の窒化シリコンを少なくとも２
層構造とし、とくに初段の窒化シリコン膜をＳｉＨ4、
Ｈ2、ＮＨ3およびＮ2＋ＣＦ4からなる混合ガスを用いた
化学的気相成長法にて形成する。
層構造とし、とくに初段の窒化シリコン膜をＳｉＨ4、
Ｈ2、ＮＨ3およびＮ2＋ＣＦ4からなる混合ガスを用いた
化学的気相成長法にて形成する。
【００３１】請求項１記載の工程（３）の絶縁膜形成工
程において、該絶縁膜をＳｉＯ2とし、拡散により純Ａ
ｌおよびＡｌ合金のうちのいずれかからなる第１電極表
面にＳｉおよびＯを不純物として有する第２層を形成す
る。
程において、該絶縁膜をＳｉＯ2とし、拡散により純Ａ
ｌおよびＡｌ合金のうちのいずれかからなる第１電極表
面にＳｉおよびＯを不純物として有する第２層を形成す
る。
【００３２】請求項１記載の工程（５）の透明膜電極か
らなる第２電極形成工程において、該第２電極を、少な
くともＡｒガスのみによるスパッタリング法にて形成し
た第１層と、Ａｒ＋Ｏ2の混合ガスによるスパッタリン
グ法にて形成した第２層とから形成し、かつ該第２電極
の第１層と前記第１電極の第２層とで電気的に接続す
る。
らなる第２電極形成工程において、該第２電極を、少な
くともＡｒガスのみによるスパッタリング法にて形成し
た第１層と、Ａｒ＋Ｏ2の混合ガスによるスパッタリン
グ法にて形成した第２層とから形成し、かつ該第２電極
の第１層と前記第１電極の第２層とで電気的に接続す
る。
【００３３】
【発明の実施の形態】以下、添付図面を参照しつつ、本
発明の実施の形態について詳細に説明する。
発明の実施の形態について詳細に説明する。
【００３４】実施の形態１ 図１、図２および図３は本発明に係わるＴＦＴアレイ基
板のＴＦＴ部および端子部を製造工程順に示す工程断面
説明図である。図１、図２および図３において、２１は
ＴＦＴ部であり、２２は端子部であり、１は透明性絶縁
基板であり、２は第１電極（ＴＦＴ部の第１電極はゲー
ト電極）の第１層であり、３は第１電極の第２層であ
り、４はゲート絶縁膜であり、５は半導体層ａ−Ｓｉ膜
であり、６は半導体層ｎ+ａ−Ｓｉ膜であり、７は第１
電極（ＴＦＴ部の第１電極はソース／ドレイン電極）の
第１層であり、８は第１電極の第２層であり、９は層間
絶縁膜であり、１０はコンタクトホールであり、１１は
第２電極（画素電極）である。ＴＦＴ部２１は、ＴＦＴ
アレイ基板上の互いに直交するゲート配線とソース配線
（共に図示せず）の交差部近傍に設けられ、液晶を駆動
するスイッチング素子を構成する部分であり、端子部２
２はゲート配線を延在して表示パネルの外側に配置さ
れ、ゲート電極に外部から信号を入力するための部分で
ある。
板のＴＦＴ部および端子部を製造工程順に示す工程断面
説明図である。図１、図２および図３において、２１は
ＴＦＴ部であり、２２は端子部であり、１は透明性絶縁
基板であり、２は第１電極（ＴＦＴ部の第１電極はゲー
ト電極）の第１層であり、３は第１電極の第２層であ
り、４はゲート絶縁膜であり、５は半導体層ａ−Ｓｉ膜
であり、６は半導体層ｎ+ａ−Ｓｉ膜であり、７は第１
電極（ＴＦＴ部の第１電極はソース／ドレイン電極）の
第１層であり、８は第１電極の第２層であり、９は層間
絶縁膜であり、１０はコンタクトホールであり、１１は
第２電極（画素電極）である。ＴＦＴ部２１は、ＴＦＴ
アレイ基板上の互いに直交するゲート配線とソース配線
（共に図示せず）の交差部近傍に設けられ、液晶を駆動
するスイッチング素子を構成する部分であり、端子部２
２はゲート配線を延在して表示パネルの外側に配置さ
れ、ゲート電極に外部から信号を入力するための部分で
ある。
【００３５】本実施の形態を製造の順にしたがって説明
する。透明性絶縁基板１上にスパッタリング法などを用
いて純ＡｌまたはＡｌ合金（第１電極材料）を成膜し、
フォトリソグラフィ法にてレジストパターニングを行っ
た後で燐酸、硝酸および酢酸系のエッチング液を用いて
エッチングし、ゲート配線（図示せず）およびゲート電
極（第１電極）ならびに端子部を形成する（図１の
（ａ）参照）。下層膜である第１電極（ゲート電極）の
第１層２と、上層膜である第１電極（ゲート電極）の第
２層３とについては、本発明の特徴であり形成方法の詳
細は後述する。つぎに化学的気相成長法（以下、ＣＶ
Ｄ）などを用いて窒化シリコン（ＳｉＮｘ）または酸化
シリコン（ＳｉＯ2）からなるゲート絶縁膜４を厚さ約
４０００Å、半導体層を成膜し、半導体層をパターニン
グして半導体層ａ−Ｓｉ膜５（厚さ約１５００Å）、低
抵抗の半導体層ｎ+ａ−Ｓｉ膜６（厚さ約３００Å）を
順次形成する（図１の（ｂ）参照）。
する。透明性絶縁基板１上にスパッタリング法などを用
いて純ＡｌまたはＡｌ合金（第１電極材料）を成膜し、
フォトリソグラフィ法にてレジストパターニングを行っ
た後で燐酸、硝酸および酢酸系のエッチング液を用いて
エッチングし、ゲート配線（図示せず）およびゲート電
極（第１電極）ならびに端子部を形成する（図１の
（ａ）参照）。下層膜である第１電極（ゲート電極）の
第１層２と、上層膜である第１電極（ゲート電極）の第
２層３とについては、本発明の特徴であり形成方法の詳
細は後述する。つぎに化学的気相成長法（以下、ＣＶ
Ｄ）などを用いて窒化シリコン（ＳｉＮｘ）または酸化
シリコン（ＳｉＯ2）からなるゲート絶縁膜４を厚さ約
４０００Å、半導体層を成膜し、半導体層をパターニン
グして半導体層ａ−Ｓｉ膜５（厚さ約１５００Å）、低
抵抗の半導体層ｎ+ａ−Ｓｉ膜６（厚さ約３００Å）を
順次形成する（図１の（ｂ）参照）。
【００３６】さらに、スパッタリング法を用いてふたた
び第１電極材料である純ＡｌまたはＡｌ合金を約３００
０Å成膜し、パターニングを行ってトランジスタのチャ
ネル部ならびにソース／ドレイン電極部を形成する。こ
こで下層膜である第１電極（ソース／ドレイン電極）の
第１層７と上層膜である第１電極（ソース／ドレイン電
極）の第２層８の２層構成については本発明の特徴であ
り、形成方法は後述する（図２の（ａ）参照）。
び第１電極材料である純ＡｌまたはＡｌ合金を約３００
０Å成膜し、パターニングを行ってトランジスタのチャ
ネル部ならびにソース／ドレイン電極部を形成する。こ
こで下層膜である第１電極（ソース／ドレイン電極）の
第１層７と上層膜である第１電極（ソース／ドレイン電
極）の第２層８の２層構成については本発明の特徴であ
り、形成方法は後述する（図２の（ａ）参照）。
【００３７】つぎに、層間絶縁膜９を形成したのち、パ
ターニングを行いコンタクトホール１０を形成する。コ
ンタクトホールはゲート端子部およびＴＦＴのドレイン
電極部に形成する。ここで、層間絶縁膜９はたとえばＣ
ＶＤ法による窒化シリコン膜、またはアクリル系の透明
性樹脂などのいずれか一方、あるいは両方の組み合わせ
で形成することができる（図２の（ｂ）参照）。
ターニングを行いコンタクトホール１０を形成する。コ
ンタクトホールはゲート端子部およびＴＦＴのドレイン
電極部に形成する。ここで、層間絶縁膜９はたとえばＣ
ＶＤ法による窒化シリコン膜、またはアクリル系の透明
性樹脂などのいずれか一方、あるいは両方の組み合わせ
で形成することができる（図２の（ｂ）参照）。
【００３８】最後に透明導電膜としてスパッタリング法
を用いＩＴＯ膜（酸化インジウムすず）を厚さ約１００
０Å成膜し、パターニングして画素電極（第２電極）１
１を形成してＴＦＴアレイ基板をうる。画素電極１１は
層間絶縁膜のコンタクトホール１０を介して第１電極材
料からなるゲート電極、ソース／ドレイン電極のそれぞ
れの上層膜すなわち、第１電極（ゲート電極）の第２層
３、第１電極（ソース／ドレイン電極）の第２層８と電
気的に接続されている。
を用いＩＴＯ膜（酸化インジウムすず）を厚さ約１００
０Å成膜し、パターニングして画素電極（第２電極）１
１を形成してＴＦＴアレイ基板をうる。画素電極１１は
層間絶縁膜のコンタクトホール１０を介して第１電極材
料からなるゲート電極、ソース／ドレイン電極のそれぞ
れの上層膜すなわち、第１電極（ゲート電極）の第２層
３、第１電極（ソース／ドレイン電極）の第２層８と電
気的に接続されている。
【００３９】本実施の形態においては、スパッタリング
法を用いて第１電極材料の純ＡｌまたはＡｌ合金を用い
てゲート電極および端子部を形成する際に、まず純Ａｒ
ガスを用いて第１電極の第１層２を約２０００Åの厚さ
で成膜し、つぎに連続してＡｒ＋Ｎ2混合ガスを用いて
第１電極の第２層３を約２５０Å成膜した。この第２層
目のＡｌ膜は、Ｎ2ガスによる反応性スパッタリングの
ため、窒素（Ｎ）元素が添加された膜が形成されてい
る。ソース／ドレイン電極のばあいも同様の方法で、純
ＡｌまたはＡｌ合金の下層膜である第２電極の第１層７
（約２０００Å）と、これに窒素（Ｎ）元素が添加され
た上層膜である第２電極の第２層８（約２５０Å）が形
成される。
法を用いて第１電極材料の純ＡｌまたはＡｌ合金を用い
てゲート電極および端子部を形成する際に、まず純Ａｒ
ガスを用いて第１電極の第１層２を約２０００Åの厚さ
で成膜し、つぎに連続してＡｒ＋Ｎ2混合ガスを用いて
第１電極の第２層３を約２５０Å成膜した。この第２層
目のＡｌ膜は、Ｎ2ガスによる反応性スパッタリングの
ため、窒素（Ｎ）元素が添加された膜が形成されてい
る。ソース／ドレイン電極のばあいも同様の方法で、純
ＡｌまたはＡｌ合金の下層膜である第２電極の第１層７
（約２０００Å）と、これに窒素（Ｎ）元素が添加され
た上層膜である第２電極の第２層８（約２５０Å）が形
成される。
【００４０】本実施の形態に適用した成膜条件を表１に
示す。このようにして作製されたＴＦＴアレイ基板のコ
ンタクトホール１０における純ＡｌまたはＡｌ合金から
なる第１電極と、ＩＴＯなどの透明導電膜からなる第２
電極とのコンタクト表面部の電気抵抗値（コンタクト抵
抗値）は、最小値で約５０μｍ□で約３５０Ωと低く良
好な値を示した。
示す。このようにして作製されたＴＦＴアレイ基板のコ
ンタクトホール１０における純ＡｌまたはＡｌ合金から
なる第１電極と、ＩＴＯなどの透明導電膜からなる第２
電極とのコンタクト表面部の電気抵抗値（コンタクト抵
抗値）は、最小値で約５０μｍ□で約３５０Ωと低く良
好な値を示した。
【００４１】また本ＴＦＴアレイ基板に２５０℃×６０
分の熱処理を行った後の同コンタクト抵抗値は約７５０
Ω、さらに３００℃×６０分の熱処理を行った後も同コ
ンタクト抵抗値は約８００Ωと、従来技術のばあいの１
Ｅ１０〜１Ｅ１２Ωに比べると極めて低く、優れた耐熱
性を有していた。
分の熱処理を行った後の同コンタクト抵抗値は約７５０
Ω、さらに３００℃×６０分の熱処理を行った後も同コ
ンタクト抵抗値は約８００Ωと、従来技術のばあいの１
Ｅ１０〜１Ｅ１２Ωに比べると極めて低く、優れた耐熱
性を有していた。
【００４２】なお、表１における成膜条件のパラメータ
値は、装置によってそれぞれ固有に最適化されるもので
あって、この値に限定されるものではない。ただし、パ
ラメータ値に対するコンタクト抵抗値の傾向として、第
２層の成膜圧力が高いほどコンタクト抵抗値は小さくな
る傾向が見られた。
値は、装置によってそれぞれ固有に最適化されるもので
あって、この値に限定されるものではない。ただし、パ
ラメータ値に対するコンタクト抵抗値の傾向として、第
２層の成膜圧力が高いほどコンタクト抵抗値は小さくな
る傾向が見られた。
【００４３】また良好なコンタクト抵抗をうるための第
１電極の第２層の膜厚は本実施の形態では２５０Åとし
たが、これに限定されず５０〜１０００Åであればよ
い。これは５０Å以下ではＩＴＯとＡｌ界面のＯの拡散
を抑制するのが難しいこと、また１０００Å以上では電
極全体の抵抗値が高くなり、Ａｌを用いることによる配
線の低抵抗化のメリットを享受できないためである。さ
らに１００〜５００Åがより好ましい。
１電極の第２層の膜厚は本実施の形態では２５０Åとし
たが、これに限定されず５０〜１０００Åであればよ
い。これは５０Å以下ではＩＴＯとＡｌ界面のＯの拡散
を抑制するのが難しいこと、また１０００Å以上では電
極全体の抵抗値が高くなり、Ａｌを用いることによる配
線の低抵抗化のメリットを享受できないためである。さ
らに１００〜５００Åがより好ましい。
【００４４】
【表１】
【００４５】なお、本実施の形態では、スパッタリング
法を用いて第１電極材料の純ＡｌまたはＡｌ合金を用い
てゲート電極および端子部ならびにソース／ドレイン電
極を形成する際に、まずＡｒガスを用いて第１層目を成
膜し、続けてＡｒ＋Ｎ2混合ガスを用いて第２層目を成
膜する２段階スパッタとしたが、初期のガスを純Ａｒと
し、徐々にＮ2ガスの添加量を増加させていく連続スパ
ッタリングで形成してもよい。このばあいはＡｌ膜の上
層部（第２電極とのコンタクト表面部）に向かうほど窒
素（Ｎ）元素添加量が多くなる連続した組成プロファイ
ルを有する膜となる。
法を用いて第１電極材料の純ＡｌまたはＡｌ合金を用い
てゲート電極および端子部ならびにソース／ドレイン電
極を形成する際に、まずＡｒガスを用いて第１層目を成
膜し、続けてＡｒ＋Ｎ2混合ガスを用いて第２層目を成
膜する２段階スパッタとしたが、初期のガスを純Ａｒと
し、徐々にＮ2ガスの添加量を増加させていく連続スパ
ッタリングで形成してもよい。このばあいはＡｌ膜の上
層部（第２電極とのコンタクト表面部）に向かうほど窒
素（Ｎ）元素添加量が多くなる連続した組成プロファイ
ルを有する膜となる。
【００４６】また、第１電極材料の母体となるＡｌとし
ては、純Ａｌのほか、Ａｌを主成分としてＡｌ合金を用
いることができる。Ａｌ合金に添加する元素は、ヒロッ
ク抑制や耐食性の向上といった点からＣｕやＳｉ、ある
いは希土類元素が望ましいが、Ａｌの電気的低抵抗とい
うメリットを活かすために、その添加量は比抵抗が１０
μΩ・ｃｍを超えない程度に抑えるのが好ましい。
ては、純Ａｌのほか、Ａｌを主成分としてＡｌ合金を用
いることができる。Ａｌ合金に添加する元素は、ヒロッ
ク抑制や耐食性の向上といった点からＣｕやＳｉ、ある
いは希土類元素が望ましいが、Ａｌの電気的低抵抗とい
うメリットを活かすために、その添加量は比抵抗が１０
μΩ・ｃｍを超えない程度に抑えるのが好ましい。
【００４７】ただし、本実施の形態のように、Ａｒ＋Ｎ
2混合ガススパッタリングによって膜の上層部が部分的
に窒化アルミニウム（ＡｌＮｘ）が形成された膜でキャ
ッピングされた２層構造膜のばあいには、同時エッチン
グが可能であり純Ａｌを用いたばあいでもヒロックの発
生が防止でき、さらに耐食性も向上する効果を有する。
このためとくに耐ヒロック性に優れるＡｌ合金を用いな
くても極めて信頼性の高いＴＦＴアレイを実現すること
が可能であることも本実施の形態の大きな特長である。
2混合ガススパッタリングによって膜の上層部が部分的
に窒化アルミニウム（ＡｌＮｘ）が形成された膜でキャ
ッピングされた２層構造膜のばあいには、同時エッチン
グが可能であり純Ａｌを用いたばあいでもヒロックの発
生が防止でき、さらに耐食性も向上する効果を有する。
このためとくに耐ヒロック性に優れるＡｌ合金を用いな
くても極めて信頼性の高いＴＦＴアレイを実現すること
が可能であることも本実施の形態の大きな特長である。
【００４８】以下、実施の形態２〜１０は、実施の形態
１において、第１電極材料のＡｌ膜と第２電極材料のＩ
ＴＯ膜との低コンタクト抵抗をうるための、第１電極Ａ
ｌの第２層を形成する方法以外のプロセスならびにその
発明の効果はいずれも実施の形態１と同様である。した
がって、第１電極Ａｌの第２層目の形成方法の記述のみ
にとどめる。
１において、第１電極材料のＡｌ膜と第２電極材料のＩ
ＴＯ膜との低コンタクト抵抗をうるための、第１電極Ａ
ｌの第２層を形成する方法以外のプロセスならびにその
発明の効果はいずれも実施の形態１と同様である。した
がって、第１電極Ａｌの第２層目の形成方法の記述のみ
にとどめる。
【００４９】実施の形態２ 図１、図２および図３のＴＦＴアレイ製造プロセスにお
いて、第１電極は、純ＡｌまたはＡｌ合金をスパッタリ
ング法を用いて純Ａｒガス中で成膜後、イオンドーピン
グ法またはイオン注入法を用いて窒素（Ｎ）イオンを注
入してＮを添加した第２層目すなわち、第１電極の第２
層３、および第２電極の第２層８を形成してからパター
ニングを施して電極を形成する。なおドーズ量は５Ｅ１
６〜１Ｅ１７個／ｃｍ3とした。
いて、第１電極は、純ＡｌまたはＡｌ合金をスパッタリ
ング法を用いて純Ａｒガス中で成膜後、イオンドーピン
グ法またはイオン注入法を用いて窒素（Ｎ）イオンを注
入してＮを添加した第２層目すなわち、第１電極の第２
層３、および第２電極の第２層８を形成してからパター
ニングを施して電極を形成する。なおドーズ量は５Ｅ１
６〜１Ｅ１７個／ｃｍ3とした。
【００５０】また、イオン種をＢイオン、Ｐイオンとし
たばあいでも、Ｎイオンのばあいほど顕著ではないが同
様のコンタクト低減効果がえられる。
たばあいでも、Ｎイオンのばあいほど顕著ではないが同
様のコンタクト低減効果がえられる。
【００５１】実施の形態３ 図４は本実施の形態にかかわるＴＦＴ部および端子部の
構造を示す断面説明図である。図４において、１２はゲ
ート電極におけるコンタクト部の第２層であり、１３は
ソース／ドレイン電極におけるコンタクト部の第２層で
あり、４２および４７は第１電極であり、その他の符号
は図１と共通である。図１のＴＦＴアレイ製造プロセス
において、純ＡｌまたはＡｌ合金からなる第１電極を純
Ａｒガスを用いたスパッタリング法により成膜後、パタ
ーニングにより形成する。層間絶縁膜９を形成し、コン
タクトホール１０を開口した図１（ａ）の後に、イオン
ドーピング法を用いてＮイオンを注入し、それぞれの第
１電極のコンタクト表面にＮイオンを添加した第２層目
を形成する。したがって本実施の形態では図２に示すよ
うに第１電極の第２層目すなわち、ゲート電極における
コンタクト部の第２層１２および、ソース／ドレイン電
極におけるコンタクト部の第２層１３は第２電極ＩＴＯ
膜からなる画素電極１１と接続されるコンタクト部分の
みに形成された構造となる。
構造を示す断面説明図である。図４において、１２はゲ
ート電極におけるコンタクト部の第２層であり、１３は
ソース／ドレイン電極におけるコンタクト部の第２層で
あり、４２および４７は第１電極であり、その他の符号
は図１と共通である。図１のＴＦＴアレイ製造プロセス
において、純ＡｌまたはＡｌ合金からなる第１電極を純
Ａｒガスを用いたスパッタリング法により成膜後、パタ
ーニングにより形成する。層間絶縁膜９を形成し、コン
タクトホール１０を開口した図１（ａ）の後に、イオン
ドーピング法を用いてＮイオンを注入し、それぞれの第
１電極のコンタクト表面にＮイオンを添加した第２層目
を形成する。したがって本実施の形態では図２に示すよ
うに第１電極の第２層目すなわち、ゲート電極における
コンタクト部の第２層１２および、ソース／ドレイン電
極におけるコンタクト部の第２層１３は第２電極ＩＴＯ
膜からなる画素電極１１と接続されるコンタクト部分の
みに形成された構造となる。
【００５２】実施の形態４ 実施の形態２および実施の形態３のＴＦＴ製造プロセス
において、純ＡｌまたはＡｌ合金からなる第１電極の第
２層目をイオンドーピングではなく、窒化ガス雰囲気中
で熱処理（アニール）することにより形成した。
において、純ＡｌまたはＡｌ合金からなる第１電極の第
２層目をイオンドーピングではなく、窒化ガス雰囲気中
で熱処理（アニール）することにより形成した。
【００５３】熱処理は温度３００〜４５０℃、時間３０
〜９０分の条件で行い、窒化ガスとして、Ｎ2ガスまた
はＮＨ3ガスを用いた。これ以外にもメチルヒドラジ
ン、ヒドラジンおよびエチルアニリンなどのガスを用い
ることができ、このばあいは低温度かつ短時間の熱処理
で効率よくＡｌＮｘが形成された第２層目を形成するこ
とが可能である。
〜９０分の条件で行い、窒化ガスとして、Ｎ2ガスまた
はＮＨ3ガスを用いた。これ以外にもメチルヒドラジ
ン、ヒドラジンおよびエチルアニリンなどのガスを用い
ることができ、このばあいは低温度かつ短時間の熱処理
で効率よくＡｌＮｘが形成された第２層目を形成するこ
とが可能である。
【００５４】実施の形態５ 実施の形態２および実施の形態３のＴＦＴ製造プロセス
において、純ＡｌまたはＡｌ合金からなる第１電極の第
２層目をイオンドーピングではなく、Ｎ2プラズマ処理
によって形成した。プラズマ処理条件は、ＰＥあるいは
ＲＩＥモードでＰｏｗｅｒ５００Ｗ、Ｎ2ガス圧７〜５
００Ｐａ、処理時間は１５〜６０秒とした。なお、本成
膜条件のパラメータ値も、処理する装置によってそれぞ
れ固有に最適化されるものであって、この値に限定され
るものではない。
において、純ＡｌまたはＡｌ合金からなる第１電極の第
２層目をイオンドーピングではなく、Ｎ2プラズマ処理
によって形成した。プラズマ処理条件は、ＰＥあるいは
ＲＩＥモードでＰｏｗｅｒ５００Ｗ、Ｎ2ガス圧７〜５
００Ｐａ、処理時間は１５〜６０秒とした。なお、本成
膜条件のパラメータ値も、処理する装置によってそれぞ
れ固有に最適化されるものであって、この値に限定され
るものではない。
【００５５】実施の形態６ 実施の形態２および実施の形態３のＴＦＴ製造プロセス
において、純ＡｌまたはＡｌ合金からなる第１電極の第
２層目を、ＴＦＴアレイ基板をアンモニア水ＮＨ4ＯＨ
に浸漬させて第１電極をＮＨ4ＯＨに浸すことにより形
成する。また、ＮＨ4ＯＨに浸漬後、実施の形態４のご
とく窒化ガス雰囲気中で熱処理を行ってもよい。
において、純ＡｌまたはＡｌ合金からなる第１電極の第
２層目を、ＴＦＴアレイ基板をアンモニア水ＮＨ4ＯＨ
に浸漬させて第１電極をＮＨ4ＯＨに浸すことにより形
成する。また、ＮＨ4ＯＨに浸漬後、実施の形態４のご
とく窒化ガス雰囲気中で熱処理を行ってもよい。
【００５６】実施の形態７ 実施の形態１に示すＴＦＴ製造プロセスにおいて、純Ａ
ｌまたはＡｌ合金からなる第１電極の形成において、ま
ず純Ａｒガスを用いたスパッタリング法を用いて第１層
目を成膜し、つぎにＡｒ＋ＮＨ3混合ガスを用いた反応
性スパッタリングにより第２層を成膜した後で、パター
ニングを行い、電極を形成した。
ｌまたはＡｌ合金からなる第１電極の形成において、ま
ず純Ａｒガスを用いたスパッタリング法を用いて第１層
目を成膜し、つぎにＡｒ＋ＮＨ3混合ガスを用いた反応
性スパッタリングにより第２層を成膜した後で、パター
ニングを行い、電極を形成した。
【００５７】またこれ以外にも第２層目を成膜する際の
混合ガスとして、Ａｒ＋Ｏ2、Ａｒ＋Ｎ2＋ＣＯ2、Ａｒ
＋Ｎ2ＣＦ4を用いたばあいまたはこれらのガスにさらに
ＳｉＨ4を添加したばあいにも低コンタクト抵抗効果が
えられた。したがって、第２層目のＡｌにＮ、Ｏまたは
Ｎ＋Ｃ＋Ｏ＋Ｓｉが不純物として添加されたばあいでも
本発明の効果を充分にうることができる。
混合ガスとして、Ａｒ＋Ｏ2、Ａｒ＋Ｎ2＋ＣＯ2、Ａｒ
＋Ｎ2ＣＦ4を用いたばあいまたはこれらのガスにさらに
ＳｉＨ4を添加したばあいにも低コンタクト抵抗効果が
えられた。したがって、第２層目のＡｌにＮ、Ｏまたは
Ｎ＋Ｃ＋Ｏ＋Ｓｉが不純物として添加されたばあいでも
本発明の効果を充分にうることができる。
【００５８】実施の形態８ 実施の形態１に示すＴＦＴ製造プロセスにおいて、純Ａ
ｒガスを用いたスパッタリング法により純ＡｌまたはＡ
ｌ合金からなる第１電極（ゲート電極、ソース／ドレイ
ン電極）において、それぞれ第１電極上に形成するゲー
ト絶縁膜および層間絶縁膜として、プラズマＣＶＤ法で
ＳｉＨ4＋Ｈ2＋ＮＨ3＋Ｎ2混合ガスを用いて窒化シリコ
ン膜を成膜し、界面拡散を利用してＳｉおよびＮ元素を
添加することにより第１電極の第２層目を形成した。
ｒガスを用いたスパッタリング法により純ＡｌまたはＡ
ｌ合金からなる第１電極（ゲート電極、ソース／ドレイ
ン電極）において、それぞれ第１電極上に形成するゲー
ト絶縁膜および層間絶縁膜として、プラズマＣＶＤ法で
ＳｉＨ4＋Ｈ2＋ＮＨ3＋Ｎ2混合ガスを用いて窒化シリコ
ン膜を成膜し、界面拡散を利用してＳｉおよびＮ元素を
添加することにより第１電極の第２層目を形成した。
【００５９】実施の形態９ 図５は、本発明の実施の形態９にかかわるＴＦＴ部およ
び端子部の断面説明図であり、１４はゲート絶縁膜の第
１層であり、１５はゲート絶縁膜の第２層であり、１６
は層間絶縁膜の第１層であり、１７は層間絶縁膜の第２
層であり、その他の符号は図１〜図４と共通である。
び端子部の断面説明図であり、１４はゲート絶縁膜の第
１層であり、１５はゲート絶縁膜の第２層であり、１６
は層間絶縁膜の第１層であり、１７は層間絶縁膜の第２
層であり、その他の符号は図１〜図４と共通である。
【００６０】実施の形態８において、純ＡｌまたはＡｌ
合金からなる第１電極上に形成する窒化シリコン膜を少
なくとも図５に示すごとく２層以上とし、とくに初期の
成膜を、プラズマＣＶＤ法でＳｉＨ4＋Ｈ2＋ＮＨ3＋Ｎ2
混合ガスにさらにＣＦ4を加えた混合ガスで行う。ＣＦ4
ガスを混ぜることによって、Ｎ元素リッチで化学的に不
安定な窒化シリコン膜としてゲート絶縁膜の第１層１４
およびゲート絶縁膜の第２層１６を形成することができ
るので、ＳｉおよびＮ元素が拡散し易く、効率よくＳｉ
およびＮ元素を添加した第１電極の第２層目を形成する
ことが可能である。
合金からなる第１電極上に形成する窒化シリコン膜を少
なくとも図５に示すごとく２層以上とし、とくに初期の
成膜を、プラズマＣＶＤ法でＳｉＨ4＋Ｈ2＋ＮＨ3＋Ｎ2
混合ガスにさらにＣＦ4を加えた混合ガスで行う。ＣＦ4
ガスを混ぜることによって、Ｎ元素リッチで化学的に不
安定な窒化シリコン膜としてゲート絶縁膜の第１層１４
およびゲート絶縁膜の第２層１６を形成することができ
るので、ＳｉおよびＮ元素が拡散し易く、効率よくＳｉ
およびＮ元素を添加した第１電極の第２層目を形成する
ことが可能である。
【００６１】実施の形態１０ 実施の形態８のＴＦＴアレイ製造プロセスにおいて、ゲ
ート絶縁膜および層間絶縁膜を酸化シリコンＳｉＯ2と
し、界面拡散によってＳｉおよびＯ元素を添加して第１
電極の第２層目を形成しても同様のコンタクト抵抗低減
効果をうることができる。
ート絶縁膜および層間絶縁膜を酸化シリコンＳｉＯ2と
し、界面拡散によってＳｉおよびＯ元素を添加して第１
電極の第２層目を形成しても同様のコンタクト抵抗低減
効果をうることができる。
【００６２】実施の形態１１ 図６は、本発明の実施の形態１１にかかわるＴＦＴ部お
よび端子部の断面説明図であり、１８はＩＴＯからなる
画素電極の第１層であり、１９はＩＴＯからなる画素電
極の第２層であり、その他の符号は図１〜５と共通であ
る。図１に示す実施の形態１のＴＦＴアレイ製造プロセ
スにおいて、図１（ｃ）のＩＴＯ膜のような透明性導電
酸化膜からなる第２電極である画素電極１１を２層構造
とし、画素電極の第１層１８を純Ａｒガスのみを用いた
スパッタリング法で約５００Å成膜し、その後、Ａｒ＋
Ｏ2ガスを用いた従来の方法を用いて画素電極の第２層
１９を厚さ約５００Å成膜した。
よび端子部の断面説明図であり、１８はＩＴＯからなる
画素電極の第１層であり、１９はＩＴＯからなる画素電
極の第２層であり、その他の符号は図１〜５と共通であ
る。図１に示す実施の形態１のＴＦＴアレイ製造プロセ
スにおいて、図１（ｃ）のＩＴＯ膜のような透明性導電
酸化膜からなる第２電極である画素電極１１を２層構造
とし、画素電極の第１層１８を純Ａｒガスのみを用いた
スパッタリング法で約５００Å成膜し、その後、Ａｒ＋
Ｏ2ガスを用いた従来の方法を用いて画素電極の第２層
１９を厚さ約５００Å成膜した。
【００６３】このように純ＡｌまたはＡｌ合金からなる
第１電極に接する初期のＩＴＯ膜のＯ元素量を少なくし
てやることによって、Ｏ元素拡散による第１電極界面で
のＡｌｘＯｙ形成を抑制することができ、数１００〜数
キロΩの低コンタクト抵抗値を実現することができる。
第１電極に接する初期のＩＴＯ膜のＯ元素量を少なくし
てやることによって、Ｏ元素拡散による第１電極界面で
のＡｌｘＯｙ形成を抑制することができ、数１００〜数
キロΩの低コンタクト抵抗値を実現することができる。
【００６４】なお、ＩＴＯなどからなる第２電極の第１
層の膜厚は１００〜５００Å程度が好ましい。これは、
１００Å未満であるとコンタクト低減効果は充分でな
く、またＯ元素が少ないＩＴＯ膜は比抵抗が高くかつ透
過率も低いためあまり厚くするとＴＦＴアレイにおける
光の透過率が下がり、特性を劣化させてしまうからであ
る。
層の膜厚は１００〜５００Å程度が好ましい。これは、
１００Å未満であるとコンタクト低減効果は充分でな
く、またＯ元素が少ないＩＴＯ膜は比抵抗が高くかつ透
過率も低いためあまり厚くするとＴＦＴアレイにおける
光の透過率が下がり、特性を劣化させてしまうからであ
る。
【００６５】なお、以上の実施の形態１〜１１では、第
１電極材料として純ＡｌまたはＡｌ合金、そして第２電
極材料としてＩＴＯ膜を用いたばあいについて説明して
きたが、本発明にかかる効果はこれらの電極材料に限ら
れることはなく、たとえば第１の電極材料としてＴａ、
そして第２の電極材料としてＩｎ2Ｏ3、ＳｎＯ2、Ｚｎ
Ｏ2などのうちのいずれかをベースとした他の透明性酸
化導電膜を用いたばあいでも同様の効果を奏する。
１電極材料として純ＡｌまたはＡｌ合金、そして第２電
極材料としてＩＴＯ膜を用いたばあいについて説明して
きたが、本発明にかかる効果はこれらの電極材料に限ら
れることはなく、たとえば第１の電極材料としてＴａ、
そして第２の電極材料としてＩｎ2Ｏ3、ＳｎＯ2、Ｚｎ
Ｏ2などのうちのいずれかをベースとした他の透明性酸
化導電膜を用いたばあいでも同様の効果を奏する。
【００６６】実施の形態１２ 以上説明した実施の形態１から１１のいずれかによって
形成したＴＦＴアレイ基板を用い、これと対向電極やカ
ラーフィルタなどを有する対向基板を貼り合わせ、さら
に液晶材料を注入挾持してＴＦＴアクティブマトリック
ス型の液晶表示装置（ＴＦＴ−ＬＣＤ装置）をえた。す
なわち本実施の形態によれば、ＴＦＴアレイ基板の配線
や電極に低抵抗配線であるＡｌが用いられ、またＡｌ以
外を主成分とする別金属層を設けることなくＩＴＯ透明
膜からなる画素電極がＡｌと直接コンタクトした構造を
有しているので、高開口率で高性能を有し、かつ従来装
置よりも生産性よく低コストで実施することができる優
れた液晶表示装置をうることができた。
形成したＴＦＴアレイ基板を用い、これと対向電極やカ
ラーフィルタなどを有する対向基板を貼り合わせ、さら
に液晶材料を注入挾持してＴＦＴアクティブマトリック
ス型の液晶表示装置（ＴＦＴ−ＬＣＤ装置）をえた。す
なわち本実施の形態によれば、ＴＦＴアレイ基板の配線
や電極に低抵抗配線であるＡｌが用いられ、またＡｌ以
外を主成分とする別金属層を設けることなくＩＴＯ透明
膜からなる画素電極がＡｌと直接コンタクトした構造を
有しているので、高開口率で高性能を有し、かつ従来装
置よりも生産性よく低コストで実施することができる優
れた液晶表示装置をうることができた。
【００６７】
【発明の効果】本発明の請求項１にかかわる薄膜トラン
ジスタの製法は、（１）透明絶縁性基板上に、純Ａｌお
よびＡｌ合金のいずれかを用いて、ゲート、ソースおよ
びドレインのうちの少なくとも１つである第１電極を形
成する工程と、（２）Ｎ、Ｏ、ＳｉおよびＣのうちの少
なくとも１つからなる不純物を前記第１電極の上層に添
加し前記不純物を添加した第２層と前記不純物を添加し
ない第１層を形成する工程と、（３）前記第１電極およ
び前記基板を覆って絶縁膜を成膜する工程と、（４）該
絶縁膜にパターニングを施しコンタクトホールを形成す
る工程と、（５）前記絶縁膜上に透明膜電極からなる第
２電極を形成して該第２電極と第１電極とを前記コンタ
クトホールを介して電気的に接続する工程とを少なくと
も含むものであるので、ＩＴＯなどと直接的に低コンタ
クト抵抗が実現できる薄膜トランジスタを容易にうると
いう効果を奏する。
ジスタの製法は、（１）透明絶縁性基板上に、純Ａｌお
よびＡｌ合金のいずれかを用いて、ゲート、ソースおよ
びドレインのうちの少なくとも１つである第１電極を形
成する工程と、（２）Ｎ、Ｏ、ＳｉおよびＣのうちの少
なくとも１つからなる不純物を前記第１電極の上層に添
加し前記不純物を添加した第２層と前記不純物を添加し
ない第１層を形成する工程と、（３）前記第１電極およ
び前記基板を覆って絶縁膜を成膜する工程と、（４）該
絶縁膜にパターニングを施しコンタクトホールを形成す
る工程と、（５）前記絶縁膜上に透明膜電極からなる第
２電極を形成して該第２電極と第１電極とを前記コンタ
クトホールを介して電気的に接続する工程とを少なくと
も含むものであるので、ＩＴＯなどと直接的に低コンタ
クト抵抗が実現できる薄膜トランジスタを容易にうると
いう効果を奏する。
【００６８】本発明の請求項２にかかわる薄膜トランジ
スタは、透明絶縁性基板上に形成された第１電極である
ゲート、ソースおよびドレインと、該第１電極および前
記透明絶縁性基板を覆って形成された絶縁膜と、該絶縁
膜上に形成された第２電極とを少なくとも含み、前記第
１電極が純ＡｌおよびＡｌ合金のうちのいずれかからな
る下層の第１層と、純ＡｌおよびＡｌ合金のうちのいず
れかにＮ、Ｏ、ＳｉおよびＣのうちの少なくとも１つか
らなる不純物が添加されてなる第２層とからなり、前記
第２電極が透明膜電極からなり、前記第２電極と前記第
１電極の第２層とが電気的に接続されてなるものである
ので、ＩＴＯなどと直接的に低コンタクト抵抗が実現で
きる薄膜トランジスタをうるという効果を奏する。
スタは、透明絶縁性基板上に形成された第１電極である
ゲート、ソースおよびドレインと、該第１電極および前
記透明絶縁性基板を覆って形成された絶縁膜と、該絶縁
膜上に形成された第２電極とを少なくとも含み、前記第
１電極が純ＡｌおよびＡｌ合金のうちのいずれかからな
る下層の第１層と、純ＡｌおよびＡｌ合金のうちのいず
れかにＮ、Ｏ、ＳｉおよびＣのうちの少なくとも１つか
らなる不純物が添加されてなる第２層とからなり、前記
第２電極が透明膜電極からなり、前記第２電極と前記第
１電極の第２層とが電気的に接続されてなるものである
ので、ＩＴＯなどと直接的に低コンタクト抵抗が実現で
きる薄膜トランジスタをうるという効果を奏する。
【００６９】本発明の請求項３にかかわる薄膜トランジ
スタは、前記不純物が前記第１層と前記第２層との界面
で連続分布してなるものであるので、ＩＴＯなどと直接
的に低コンタクト抵抗が実現できる薄膜トランジスタを
うるという効果を奏する。
スタは、前記不純物が前記第１層と前記第２層との界面
で連続分布してなるものであるので、ＩＴＯなどと直接
的に低コンタクト抵抗が実現できる薄膜トランジスタを
うるという効果を奏する。
【００７０】本発明の請求項４にかかわる薄膜トランジ
スタは、前記第１層と前記第２層とが同時エッチング可
能な層であるものであるので、ＩＴＯなどと直接的に低
コンタクト抵抗が実現できる薄膜トランジスタをうると
いう効果を奏する。Ａｌのみを用いることができパター
ニング時のエッチングが１回で済むために、成膜（配線
材料種類の低減）ならびにエッチング工程の簡略化（→
生産性向上／コスト低減）という効果を奏する。
スタは、前記第１層と前記第２層とが同時エッチング可
能な層であるものであるので、ＩＴＯなどと直接的に低
コンタクト抵抗が実現できる薄膜トランジスタをうると
いう効果を奏する。Ａｌのみを用いることができパター
ニング時のエッチングが１回で済むために、成膜（配線
材料種類の低減）ならびにエッチング工程の簡略化（→
生産性向上／コスト低減）という効果を奏する。
【００７１】本発明の請求項５にかかわる薄膜トランジ
スタは、前記透明膜電極が酸化インジウム、酸化すず、
酸化インジウムすずおよび酸化亜鉛のいずれかからなる
ものであるので、ＩＴＯなどと直接的に低コンタクト抵
抗が実現できる薄膜トランジスタを容易にうるという効
果を奏する。
スタは、前記透明膜電極が酸化インジウム、酸化すず、
酸化インジウムすずおよび酸化亜鉛のいずれかからなる
ものであるので、ＩＴＯなどと直接的に低コンタクト抵
抗が実現できる薄膜トランジスタを容易にうるという効
果を奏する。
【００７２】本発明の請求項６にかかわる液晶表示装置
は、透明絶縁性基板上に形成された第１電極であるゲー
ト、ソースおよびドレインと、該第１電極および前記透
明絶縁性基板を覆って形成された絶縁膜と、該絶縁膜上
に形成された第２電極とを少なくとも含み、前記第１電
極が純ＡｌおよびＡｌ合金のうちのいずれかからなる下
層の第１層と、純ＡｌおよびＡｌ合金のうちのいずれか
にＮ、Ｏ、ＳｉおよびＣのうちの少なくとも１つからな
る不純物を添加されてなる第２層とからなり、前記第２
電極が透明膜電極からなり、前記第２電極と前記第１電
極の第２層とが電気的に接続されてなる薄膜トランジス
タが少なくとも含まれるＴＦＴアレイ基板を少なくとも
有するものであるので、ＩＴＯなどと直接的に低コンタ
クト抵抗が実現できる薄膜トランジスタを用いて高開口
率で高性能な表示特性を有し、かつ従来装置よりも生産
性よく低コストで実現することができる優れた液晶表示
装置をうるという効果を奏する。
は、透明絶縁性基板上に形成された第１電極であるゲー
ト、ソースおよびドレインと、該第１電極および前記透
明絶縁性基板を覆って形成された絶縁膜と、該絶縁膜上
に形成された第２電極とを少なくとも含み、前記第１電
極が純ＡｌおよびＡｌ合金のうちのいずれかからなる下
層の第１層と、純ＡｌおよびＡｌ合金のうちのいずれか
にＮ、Ｏ、ＳｉおよびＣのうちの少なくとも１つからな
る不純物を添加されてなる第２層とからなり、前記第２
電極が透明膜電極からなり、前記第２電極と前記第１電
極の第２層とが電気的に接続されてなる薄膜トランジス
タが少なくとも含まれるＴＦＴアレイ基板を少なくとも
有するものであるので、ＩＴＯなどと直接的に低コンタ
クト抵抗が実現できる薄膜トランジスタを用いて高開口
率で高性能な表示特性を有し、かつ従来装置よりも生産
性よく低コストで実現することができる優れた液晶表示
装置をうるという効果を奏する。
【００７３】前記第２層が、Ａｒ＋Ｎ2の混合ガススパ
ッタにより形成されてなるものであるので、ＩＴＯ／Ａ
ｌの低コンタクトを実現できる薄膜トランジスタをうる
効果を奏する。また、さらに、同一スパッタ装置を用い
て同一プロセス中にガス種を変化させるだけで本発明の
２層構造電極を形成することができるので、工程が簡略
化され、生産性が向上するという効果を奏する。
ッタにより形成されてなるものであるので、ＩＴＯ／Ａ
ｌの低コンタクトを実現できる薄膜トランジスタをうる
効果を奏する。また、さらに、同一スパッタ装置を用い
て同一プロセス中にガス種を変化させるだけで本発明の
２層構造電極を形成することができるので、工程が簡略
化され、生産性が向上するという効果を奏する。
【００７４】前記第２層が、Ａｒ＋Ｎ2＋ＣＯ2およびＡ
ｒ＋Ｎ2＋ＣＦ4のうちのいずれかの混合ガススパッタに
より形成されてなるものであるので、ＩＴＯ／Ａｌの低
コンタクトを実現できる薄膜トランジスタをうる効果を
奏する。また、さらに、同一スパッタ装置を用いて同一
プロセス中にガス種を変化させるだけで本発明の２層構
造電極を形成することができるので、工程が簡略化さ
れ、生産性が向上するという効果を奏する。
ｒ＋Ｎ2＋ＣＦ4のうちのいずれかの混合ガススパッタに
より形成されてなるものであるので、ＩＴＯ／Ａｌの低
コンタクトを実現できる薄膜トランジスタをうる効果を
奏する。また、さらに、同一スパッタ装置を用いて同一
プロセス中にガス種を変化させるだけで本発明の２層構
造電極を形成することができるので、工程が簡略化さ
れ、生産性が向上するという効果を奏する。
【００７５】前記第２層が、少なくとも純ＡｌおよびＡ
ｌ合金のいずれかからなる第１層成膜後、Ｎ2のイオン
を注入することにより形成されてなるものであるので、
ＩＴＯ／Ａｌの低コンタクトを実現できる薄膜トランジ
スタをうる効果を奏する。
ｌ合金のいずれかからなる第１層成膜後、Ｎ2のイオン
を注入することにより形成されてなるものであるので、
ＩＴＯ／Ａｌの低コンタクトを実現できる薄膜トランジ
スタをうる効果を奏する。
【００７６】前記第２層が、前記（４）の工程後、Ｎ2
のイオンを注入することによりコンタクト部表面のみに
形成されてなるものであるので、ＩＴＯ／Ａｌの低コン
タクトを実現できる薄膜トランジスタをうる効果を奏す
る。
のイオンを注入することによりコンタクト部表面のみに
形成されてなるものであるので、ＩＴＯ／Ａｌの低コン
タクトを実現できる薄膜トランジスタをうる効果を奏す
る。
【００７７】前記第２層が、第１層形成後、窒化ガス雰
囲気中でのアニールにより形成されてなるものであるの
で、ＩＴＯ／Ａｌの低コンタクトを実現できる薄膜トラ
ンジスタをうる効果を奏する。
囲気中でのアニールにより形成されてなるものであるの
で、ＩＴＯ／Ａｌの低コンタクトを実現できる薄膜トラ
ンジスタをうる効果を奏する。
【００７８】前記第２層が、前記（４）の工程後、窒化
ガス雰囲気中でのアニールによりコンタクト部表面のみ
に形成されてなるものであるので、ＩＴＯ／Ａｌの低コ
ンタクトを実現できる薄膜トランジスタをうる効果を奏
する。
ガス雰囲気中でのアニールによりコンタクト部表面のみ
に形成されてなるものであるので、ＩＴＯ／Ａｌの低コ
ンタクトを実現できる薄膜トランジスタをうる効果を奏
する。
【００７９】前記第２層が、第１層形成後、Ｎ2プラズ
マにより形成されてなるものであるので、ＩＴＯ／Ａｌ
の低コンタクトを実現できる薄膜トランジスタをうる効
果を奏する。
マにより形成されてなるものであるので、ＩＴＯ／Ａｌ
の低コンタクトを実現できる薄膜トランジスタをうる効
果を奏する。
【００８０】前記第２層が、前記（４）の工程後、Ｎ2
プラズマによりコンタクト部表面のみに形成されてなる
ものであるので、ＩＴＯ／Ａｌの低コンタクトを実現で
きる薄膜トランジスタをうる効果を奏する。
プラズマによりコンタクト部表面のみに形成されてなる
ものであるので、ＩＴＯ／Ａｌの低コンタクトを実現で
きる薄膜トランジスタをうる効果を奏する。
【００８１】前記第２層に対する不純物添加方法として
Ｎの代わりにＯを含むガス、Ｓｉを含むガスおよびＣを
含むガスのうちのいずれかが用いられてなるものである
ので、ＩＴＯ／Ａｌの低コンタクトを実現できる薄膜ト
ランジスタをうる効果を奏する。
Ｎの代わりにＯを含むガス、Ｓｉを含むガスおよびＣを
含むガスのうちのいずれかが用いられてなるものである
ので、ＩＴＯ／Ａｌの低コンタクトを実現できる薄膜ト
ランジスタをうる効果を奏する。
【００８２】前記第２層が、Ａｒ＋ＮＨ3の混合ガスス
パッタにより形成されてなるものであるので、ＩＴＯ／
Ａｌの低コンタクトを実現できる薄膜トランジスタをう
る効果を奏する。また、さらに、同一スパッタ装置を用
いて同一プロセス中にガス種を変化させるだけで本発明
の２層構造電極を形成することができるので、工程が簡
略化され、生産性が向上するという効果を奏する。
パッタにより形成されてなるものであるので、ＩＴＯ／
Ａｌの低コンタクトを実現できる薄膜トランジスタをう
る効果を奏する。また、さらに、同一スパッタ装置を用
いて同一プロセス中にガス種を変化させるだけで本発明
の２層構造電極を形成することができるので、工程が簡
略化され、生産性が向上するという効果を奏する。
【００８３】前記第２層が、第１層形成後、該第１層を
形成した透明絶縁性基板をＮＨ4ＯＨに浸漬させ、その
のちアニール処理を施すことにより形成されてなるもの
であるので、ＩＴＯ／Ａｌの低コンタクトを実現できる
薄膜トランジスタをうる効果を奏する。また、さらに、
同一スパッタ装置を用いて同一プロセス中にガス種を変
化させるだけで本発明の２層構造電極を形成することが
できるので、工程が簡略化され、生産性が向上するとい
う効果を奏する。
形成した透明絶縁性基板をＮＨ4ＯＨに浸漬させ、その
のちアニール処理を施すことにより形成されてなるもの
であるので、ＩＴＯ／Ａｌの低コンタクトを実現できる
薄膜トランジスタをうる効果を奏する。また、さらに、
同一スパッタ装置を用いて同一プロセス中にガス種を変
化させるだけで本発明の２層構造電極を形成することが
できるので、工程が簡略化され、生産性が向上するとい
う効果を奏する。
【００８４】請求項１記載の工程（３）の絶縁膜形成工
程において、該絶縁膜を窒化シリコンとし、拡散により
純ＡｌおよびＡｌ合金のうちのいずれかからなる第１電
極表面にＳｉおよびＮを不純物として有する第２層を形
成するので、ＩＴＯ／Ａｌの低コンタクトを実現できる
薄膜トランジスタをうる効果を奏する。
程において、該絶縁膜を窒化シリコンとし、拡散により
純ＡｌおよびＡｌ合金のうちのいずれかからなる第１電
極表面にＳｉおよびＮを不純物として有する第２層を形
成するので、ＩＴＯ／Ａｌの低コンタクトを実現できる
薄膜トランジスタをうる効果を奏する。
【００８５】前記絶縁膜の窒化シリコン膜をＳｉＮ4、
Ｈ2、ＮＨ3およびＮ2の混合ガスを用いた化学的気相成
長法を用いて成長することにより第１層の表面にＳｉお
よびＮを拡散させて第２層を形成するので、ＩＴＯ／Ａ
ｌの低コンタクトを実現できる薄膜トランジスタをうる
効果を奏する。
Ｈ2、ＮＨ3およびＮ2の混合ガスを用いた化学的気相成
長法を用いて成長することにより第１層の表面にＳｉお
よびＮを拡散させて第２層を形成するので、ＩＴＯ／Ａ
ｌの低コンタクトを実現できる薄膜トランジスタをうる
効果を奏する。
【００８６】前記絶縁膜の窒化シリコンを少なくとも２
層構造とし、とくに初段の窒化シリコン膜をＳｉＨ4、
Ｈ2、ＮＨ3およびＮ2＋ＣＦ4からなる混合ガスを用いた
化学的気相成長法にて形成するので、ＩＴＯ／Ａｌの低
コンタクトを実現できる薄膜トランジスタをうる効果を
奏する。
層構造とし、とくに初段の窒化シリコン膜をＳｉＨ4、
Ｈ2、ＮＨ3およびＮ2＋ＣＦ4からなる混合ガスを用いた
化学的気相成長法にて形成するので、ＩＴＯ／Ａｌの低
コンタクトを実現できる薄膜トランジスタをうる効果を
奏する。
【００８７】請求項１記載の工程（３）の絶縁膜形成工
程において、該絶縁膜をＳｉＯ2とし、拡散により純Ａ
ｌおよびＡｌ合金のうちのいずれかからなる第１電極表
面にＳｉおよびＯを不純物として有する第２層を形成す
るので、ＩＴＯ／Ａｌの低コンタクトを実現できる薄膜
トランジスタをうる効果を奏する。
程において、該絶縁膜をＳｉＯ2とし、拡散により純Ａ
ｌおよびＡｌ合金のうちのいずれかからなる第１電極表
面にＳｉおよびＯを不純物として有する第２層を形成す
るので、ＩＴＯ／Ａｌの低コンタクトを実現できる薄膜
トランジスタをうる効果を奏する。
【００８８】請求項１記載の工程（５）の透明膜電極か
らなる第２電極形成工程において、該第２電極を、少な
くともＡｒガスのみによるスパッタリング法にて形成し
た第１層と、Ａｒ＋Ｏ2の混合ガスによるスパッタリン
グ法にて形成した第２層とから形成し、かつ該第２電極
の第１層と前記第１電極の第２層とで電気的に接続する
ので、ＩＴＯ／Ａｌの低コンタクトを実現できる薄膜ト
ランジスタをうる効果を奏する。
らなる第２電極形成工程において、該第２電極を、少な
くともＡｒガスのみによるスパッタリング法にて形成し
た第１層と、Ａｒ＋Ｏ2の混合ガスによるスパッタリン
グ法にて形成した第２層とから形成し、かつ該第２電極
の第１層と前記第１電極の第２層とで電気的に接続する
ので、ＩＴＯ／Ａｌの低コンタクトを実現できる薄膜ト
ランジスタをうる効果を奏する。
【図１】 本発明の実施の形態１にかかわるＴＦＴ部お
よび端子部の構造を示す断面説明図である。
よび端子部の構造を示す断面説明図である。
【図２】 本発明の実施の形態１にかかわるＴＦＴ部お
よび端子部の構造を示す断面説明図である。
よび端子部の構造を示す断面説明図である。
【図３】 本発明の実施の形態１にかかわるＴＦＴ部お
よび端子部の構造を示す断面説明図である。
よび端子部の構造を示す断面説明図である。
【図４】 本発明の実施の形態３にかかわるＴＦＴ部お
よび端子部の構造を示す端面説明図である。
よび端子部の構造を示す端面説明図である。
【図５】 本発明の実施の形態９にかかわるＴＦＴの構
造を示す断面説明図である。
造を示す断面説明図である。
【図６】 本発明の実施の形態１１にかかわるＴＦＴの
構造を示す断面説明図である。
構造を示す断面説明図である。
１ 透明性絶縁基板、２、７ 第１電極の第１層、３、
８ 第１電極の第２層、４ ゲート絶縁膜、５ 半導体
層ａ−ｓｉ膜、６ 半導体層ｎ+ａ−Ｓｉ膜、９ 層間
絶縁膜、１０ コンタクトホール、１１ 画素電極、１
２ ゲート電極におけるコンタクト部の第２層、１３
ソース／ドレイン電極におけるコンタクト部の第２層、
１４ ゲート絶縁膜の第１層、１５ ゲート絶縁膜の第
２層、１６ 層間絶縁膜の第１層、１７ 層間絶縁膜の
第２層、１８ 画素電極の第１層、１９ 画素電極の第
２層、４２ 第１電極。
８ 第１電極の第２層、４ ゲート絶縁膜、５ 半導体
層ａ−ｓｉ膜、６ 半導体層ｎ+ａ−Ｓｉ膜、９ 層間
絶縁膜、１０ コンタクトホール、１１ 画素電極、１
２ ゲート電極におけるコンタクト部の第２層、１３
ソース／ドレイン電極におけるコンタクト部の第２層、
１４ ゲート絶縁膜の第１層、１５ ゲート絶縁膜の第
２層、１６ 層間絶縁膜の第１層、１７ 層間絶縁膜の
第２層、１８ 画素電極の第１層、１９ 画素電極の第
２層、４２ 第１電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹口 徹 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 中村 伸宏 熊本県菊池郡西合志町御代志997番地 株 式会社アドバンスト・ディスプレイ内 (72)発明者 山田 勝 熊本県菊池郡西合志町御代志997番地 株 式会社アドバンスト・ディスプレイ内
Claims (6)
- 【請求項１】 （１）透明絶縁性基板上に、純Ａｌおよ
びＡｌ合金のいずれかを用いて、ゲート、ソースおよび
ドレインのうちの少なくとも１つである第１電極を形成
する工程と、（２）Ｎ、Ｏ、ＳｉおよびＣのうちの少な
くとも１つからなる不純物を前記第１電極の上層に添加
し前記不純物を添加した第２層と前記不純物を添加しな
い第１層を形成する工程と、（３）前記第１電極および
前記基板を覆って絶縁膜を成膜する工程と、（４）該絶
縁膜にパターニングを施しコンタクトホールを形成する
工程と、（５）前記絶縁膜上に透明膜電極からなる第２
電極を形成して該第２電極と第１電極とを前記コンタク
トホールを介して電気的に接続する工程とを少なくとも
含む薄膜トランジスタの製法。 - 【請求項２】 透明絶縁性基板上に形成された第１電極
であるゲート、ソースおよびドレインと、該第１電極お
よび前記透明絶縁性基板を覆って形成された絶縁膜と、
該絶縁膜上に形成された第２電極とを少なくとも含み、
前記第１電極が純ＡｌおよびＡｌ合金のうちのいずれか
からなる下層の第１層と、純ＡｌおよびＡｌ合金のうち
のいずれかにＮ、Ｏ、ＳｉおよびＣのうちの少なくとも
１つからなる不純物が添加されてなる第２層とからな
り、前記第２電極が透明膜電極からなり、前記第２電極
と前記第１電極の第２層とが電気的に接続されてなる薄
膜トランジスタ。 - 【請求項３】 前記不純物が前記第１層と前記第２層と
の界面で連続分布してなる請求項２記載の薄膜トランジ
スタ。 - 【請求項４】 前記第１層と前記第２層とが同時エッチ
ング可能な層である請求項２記載の薄膜トランジスタ。 - 【請求項５】 前記透明膜電極が酸化インジウム、酸化
すず、酸化インジウムすずおよび酸化亜鉛のいずれかか
らなる請求項２記載の薄膜トランジスタ。 - 【請求項６】 透明絶縁性基板上に形成された第１電極
であるゲート、ソースおよびドレインと、該第１電極お
よび前記透明絶縁性基板を覆って形成された絶縁膜と、
該絶縁膜上に形成された第２電極とを少なくとも含み、
前記第１電極が純ＡｌおよびＡｌ合金のうちのいずれか
からなる下層の第１層と、純ＡｌおよびＡｌ合金のうち
のいずれかにＮ、Ｏ、ＳｉおよびＣのうちの少なくとも
１つからなる不純物を添加されてなる第２層とからな
り、前記第２電極が透明膜電極からなり、前記第２電極
と前記第１電極の第２層とが電気的に接続されてなる薄
膜トランジスタが少なくとも含まれるＴＦＴアレイ基板
を少なくとも有する液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08629298A JP4663829B2 (ja) | 1998-03-31 | 1998-03-31 | 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置 |
| US09/168,091 US6252247B1 (en) | 1998-03-31 | 1998-10-08 | Thin film transistor, a method for producing the thin film transistor, and a liquid crystal display using a TFT array substrate |
| TW087119723A TW495630B (en) | 1998-03-31 | 1998-11-27 | Thin film transistor, a method for producing the thin film transistor, and a liquid crystal display using a array substrate |
| KR1019980051373A KR100322377B1 (ko) | 1998-03-31 | 1998-11-27 | 박막트랜지스터,이박막트랜지스터의제조방법및티에프티어레이기판을사용한액정표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08629298A JP4663829B2 (ja) | 1998-03-31 | 1998-03-31 | 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007331044A Division JP4472745B2 (ja) | 2007-12-21 | 2007-12-21 | 薄膜トランジスタが含まれるｔｆｔアレイ基板を有する液晶表示装置およびその製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11284195A true JPH11284195A (ja) | 1999-10-15 |
| JP4663829B2 JP4663829B2 (ja) | 2011-04-06 |
Family
ID=13882773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08629298A Expired - Lifetime JP4663829B2 (ja) | 1998-03-31 | 1998-03-31 | 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6252247B1 (ja) |
| JP (1) | JP4663829B2 (ja) |
| KR (1) | KR100322377B1 (ja) |
| TW (1) | TW495630B (ja) |
Cited By (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001230321A (ja) * | 1999-12-31 | 2001-08-24 | Samsung Electronics Co Ltd | 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスタ基板及びその製造方法 |
| JP2001267420A (ja) * | 2000-01-07 | 2001-09-28 | Samsung Electronics Co Ltd | 配線の接触構造及びその製造方法とこれを含む薄膜トランジスタ基板及びその製造方法 |
| JP2001281698A (ja) * | 2000-03-30 | 2001-10-10 | Advanced Display Inc | 電気光学素子の製法 |
| JP2001343659A (ja) * | 2000-06-02 | 2001-12-14 | Casio Comput Co Ltd | アクティブマトリクス型液晶表示パネルおよびその製造方法 |
| WO2001098823A1 (fr) * | 2000-06-19 | 2001-12-27 | Advanced Display Inc. | Substrat de reseau, unite d'affichage comprenant ledit substrat et procede de fabrication du susbstrat de reseau |
| JP2002341367A (ja) * | 2001-05-18 | 2002-11-27 | Nec Corp | 液晶表示装置及びその製造方法 |
| JP2004093746A (ja) * | 2002-08-30 | 2004-03-25 | Advanced Display Inc | 液晶表示装置 |
| JP2005062802A (ja) * | 2003-07-28 | 2005-03-10 | Advanced Display Inc | 薄膜トランジスタアレイ基板の製法 |
| WO2005093505A1 (ja) * | 2004-03-25 | 2005-10-06 | Mitsui Mining & Smelting Co., Ltd. | 薄膜回路の接合構造 |
| JP2005277418A (ja) * | 2004-03-19 | 2005-10-06 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2005292768A (ja) * | 2004-03-09 | 2005-10-20 | Idemitsu Kosan Co Ltd | Ｔｆｔ基板及びスパッタリングターゲット及び液晶表示装置及び画素電極及び透明電極及びｔｆｔ基板の製造方法 |
| JP2005303003A (ja) * | 2004-04-12 | 2005-10-27 | Kobe Steel Ltd | 表示デバイスおよびその製法 |
| JP2006023388A (ja) * | 2004-07-06 | 2006-01-26 | Kobe Steel Ltd | 表示デバイスおよびその製法 |
| JP2006049889A (ja) * | 2004-07-27 | 2006-02-16 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2006339666A (ja) * | 2002-12-19 | 2006-12-14 | Kobe Steel Ltd | アルミニウム合金膜形成用スパッタリングターゲット |
| JP2007081385A (ja) * | 2005-08-17 | 2007-03-29 | Kobe Steel Ltd | ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス |
| WO2007043645A1 (ja) * | 2005-10-14 | 2007-04-19 | Mitsui Mining & Smelting Co., Ltd. | 素子の製造方法 |
| CN1320608C (zh) * | 2002-04-24 | 2007-06-06 | 三菱化学株式会社 | 蚀刻剂及蚀刻方法 |
| JP2007183539A (ja) * | 2005-12-30 | 2007-07-19 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
| KR100751185B1 (ko) * | 2000-08-08 | 2007-08-22 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100843472B1 (ko) * | 2001-03-20 | 2008-07-03 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 제조방법 |
| US7411298B2 (en) | 2005-08-17 | 2008-08-12 | Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) | Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices |
| EP1724790A4 (en) * | 2004-03-09 | 2008-10-01 | Idemitsu Kosan Co | THIN FILM TRANSISTOR AND THIN FILM TRANSISTOR SUBSTRATE AND METHODS OF MANUFACTURING SAME, AND LIQUID CRYSTAL DISPLAY UNIT USING THE SAME, AND RELATED DEVICE AND METHOD, AND SPRAY TARGET AND TRANSPARENT CONDUCTIVE FILM FORMED THEREFOR BY USE OF |
| JP2008262227A (ja) * | 2008-07-16 | 2008-10-30 | Mitsubishi Electric Corp | 表示装置 |
| US7622809B2 (en) | 2005-02-17 | 2009-11-24 | Kobe Steel, Ltd. | Display device and sputtering target for producing the same |
| JP2010027740A (ja) * | 2008-07-16 | 2010-02-04 | Mitsubishi Electric Corp | 電子デバイス、及びその製造方法、並びに電子機器 |
| US7683370B2 (en) | 2005-08-17 | 2010-03-23 | Kobe Steel, Ltd. | Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices |
| JP2010177621A (ja) * | 2009-02-02 | 2010-08-12 | Mitsubishi Electric Corp | 半導体装置及びその製造方法、並びに表示装置 |
| US7781767B2 (en) | 2006-05-31 | 2010-08-24 | Kobe Steel, Ltd. | Thin film transistor substrate and display device |
| JP2010256910A (ja) * | 2010-05-27 | 2010-11-11 | Kobe Steel Ltd | 表示デバイスおよびその製法 |
| US7910053B2 (en) | 2006-05-26 | 2011-03-22 | Mitsubishi Electric Corporation | Semiconductor device and active matrix display device |
| US7943933B2 (en) | 2007-06-20 | 2011-05-17 | Kobe Steel, Ltd. | Thin film transistor substrate and display device with oxygen-containing layer |
| US7994503B2 (en) | 2006-12-04 | 2011-08-09 | Kobe Steel, Ltd. | Cu alloy wiring film, TFT element for flat-panel display using the Cu alloy wiring film, and Cu alloy sputtering target for depositing the Cu alloy wiring film |
| JP2011171435A (ja) * | 2010-02-17 | 2011-09-01 | Mitsubishi Electric Corp | 薄膜トランジスタ及びその製造方法 |
| US8044399B2 (en) | 2006-09-15 | 2011-10-25 | Kobe Steel, Ltd. | Display device |
| US8053083B2 (en) | 2007-06-26 | 2011-11-08 | Kobe Steel, Ltd. | Layered structure and its manufacturing method |
| US8163143B2 (en) | 2007-07-24 | 2012-04-24 | Kobe Steel, Ltd. | Al-Ni-La-Si system Al-based alloy sputtering target and process for producing the same |
| JP2012099824A (ja) * | 2004-08-20 | 2012-05-24 | Semiconductor Energy Lab Co Ltd | 電子機器 |
| JP2012103698A (ja) * | 2011-11-15 | 2012-05-31 | Getner Foundation Llc | 液晶表示装置及びその製造方法 |
| US8217397B2 (en) | 2008-01-16 | 2012-07-10 | Kobe Steel, Ltd. | Thin film transistor substrate and display device |
| US8299614B2 (en) | 2008-04-18 | 2012-10-30 | Kobe Steel, Ltd. | Interconnection structure, a thin film transistor substrate, and a manufacturing method thereof, as well as a display device |
| US8384280B2 (en) | 2007-12-26 | 2013-02-26 | Kobe Steel, Ltd. | Reflective electrode, display device, and method for producing display device |
| WO2013038646A1 (ja) * | 2011-09-16 | 2013-03-21 | シャープ株式会社 | 薄膜トランジスタ基板及びそれを用いた表示装置 |
| US8405091B2 (en) | 2007-02-13 | 2013-03-26 | Mitsubishi Electric Corporation | Display device and method of manufacturing the same |
| US8422207B2 (en) | 2008-04-23 | 2013-04-16 | Kobe Steel, Ltd. | Al alloy film for display device, display device, and sputtering target |
| US8482189B2 (en) | 2009-01-16 | 2013-07-09 | Kobe Steel, Ltd. | Display device |
| US8535997B2 (en) | 2008-07-03 | 2013-09-17 | Kobe Steel, Ltd. | Wiring structure, thin film transistor substrate, method for manufacturing thin film transistor substrate, and display device |
| US8558382B2 (en) | 2009-07-27 | 2013-10-15 | Kobe Steel, Ltd. | Interconnection structure and display device including interconnection structure |
| US8580093B2 (en) | 2008-03-31 | 2013-11-12 | Kobelco Research Institute Inc. | AL-Ni-La-Cu alloy sputtering target and manufacturing method thereof |
| US8786090B2 (en) | 2006-11-30 | 2014-07-22 | Kobe Steel, Ltd. | Al alloy film for display device, display device, and sputtering target |
| US8853695B2 (en) | 2006-10-13 | 2014-10-07 | Kobe Steel, Ltd. | Thin film transistor substrate including source-drain electrodes formed from a nitrogen-containing layer or an oxygen/nitrogen-containing layer |
| US9212418B2 (en) | 2006-11-20 | 2015-12-15 | Kobe Steel, Ltd. | Al-Ni-La system Al-based alloy sputtering target |
| JP2016066099A (ja) * | 2009-09-04 | 2016-04-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9405163B2 (en) | 2014-09-02 | 2016-08-02 | Samsung Display Co., Ltd. | Thin film transistor substrate and display panel having the same |
| KR20170081723A (ko) * | 2009-10-09 | 2017-07-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US10365520B2 (en) | 2011-09-28 | 2019-07-30 | Kobe Steel, Ltd. | Wiring structure for display device |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100303446B1 (ko) * | 1998-10-29 | 2002-10-04 | 삼성전자 주식회사 | 액정표시장치용박막트랜지스터기판의제조방법 |
| US6537427B1 (en) * | 1999-02-04 | 2003-03-25 | Micron Technology, Inc. | Deposition of smooth aluminum films |
| KR100333273B1 (ko) * | 1999-08-02 | 2002-04-24 | 구본준, 론 위라하디락사 | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 |
| JP4190118B2 (ja) * | 1999-12-17 | 2008-12-03 | 三菱電機株式会社 | 半導体装置、液晶表示装置および半導体装置の製造方法 |
| KR100344777B1 (ko) * | 2000-02-28 | 2002-07-20 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터를 포함하는 소자 제조방법 |
| TW521352B (en) * | 2000-09-11 | 2003-02-21 | Hannstar Display Corp | Method of preventing corrosion of metal wire |
| KR100783696B1 (ko) * | 2000-12-27 | 2007-12-07 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100495702B1 (ko) * | 2001-04-13 | 2005-06-14 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 및 그 제조 방법 |
| US6525342B2 (en) * | 2001-05-23 | 2003-02-25 | International Business Machines Corporation | Low resistance wiring in the periphery region of displays |
| KR100740937B1 (ko) * | 2001-05-23 | 2007-07-19 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| JP2003017706A (ja) * | 2001-07-02 | 2003-01-17 | Idemitsu Kosan Co Ltd | Ｔｆｔ基板、それを用いた液晶表示装置及びその製造方法 |
| KR100473225B1 (ko) * | 2001-12-31 | 2005-03-08 | 엘지.필립스 엘시디 주식회사 | 알루미늄 금속층과 투명도전성 금속층의 접촉구조와 그를 위한 제조방법 |
| KR100786835B1 (ko) * | 2002-01-21 | 2007-12-20 | 삼성에스디아이 주식회사 | 액정 표시 소자와 이의 제조 방법 |
| JP3940385B2 (ja) * | 2002-12-19 | 2007-07-04 | 株式会社神戸製鋼所 | 表示デバイスおよびその製法 |
| KR100904524B1 (ko) | 2002-12-31 | 2009-06-25 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| TWI233178B (en) * | 2003-01-16 | 2005-05-21 | Chi Mei Optoelectronics Corp | Gate layer having no hillock and its manufacturing method |
| US7598593B2 (en) * | 2003-07-16 | 2009-10-06 | Showa Denko K.K. | N-type ohmic electrode for n-type group III nitride semiconductor, semiconductor light-emitting device with the electrode, and method for forming n-type ohmic electrode |
| CN100417993C (zh) * | 2004-03-25 | 2008-09-10 | 三井金属鉱业株式会社 | 薄膜电路的接合结构 |
| JP4330517B2 (ja) * | 2004-11-02 | 2009-09-16 | 株式会社神戸製鋼所 | Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ |
| KR20060042425A (ko) * | 2004-11-09 | 2006-05-15 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR20060059565A (ko) * | 2004-11-29 | 2006-06-02 | 삼성전자주식회사 | 다층 배선, 이의 제조 방법 및 이를 갖는 박막트랜지스터 |
| JP4579709B2 (ja) | 2005-02-15 | 2010-11-10 | 株式会社神戸製鋼所 | Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット |
| JP2006316339A (ja) * | 2005-04-12 | 2006-11-24 | Kobe Steel Ltd | Ａｌ系スパッタリングターゲット |
| JP4542008B2 (ja) * | 2005-06-07 | 2010-09-08 | 株式会社神戸製鋼所 | 表示デバイス |
| KR100796592B1 (ko) * | 2005-08-26 | 2008-01-21 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
| US7867636B2 (en) * | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
| US20090022982A1 (en) * | 2006-03-06 | 2009-01-22 | Tosoh Smd, Inc. | Electronic Device, Method of Manufacture of Same and Sputtering Target |
| CN101395296B (zh) * | 2006-03-06 | 2012-03-28 | 陶斯摩有限公司 | 溅射靶 |
| JP4280277B2 (ja) * | 2006-09-28 | 2009-06-17 | 株式会社神戸製鋼所 | 表示デバイスの製法 |
| JP2008127623A (ja) * | 2006-11-20 | 2008-06-05 | Kobelco Kaken:Kk | Ａｌ基合金スパッタリングターゲットおよびその製造方法 |
| JP4705062B2 (ja) * | 2007-03-01 | 2011-06-22 | 株式会社神戸製鋼所 | 配線構造およびその作製方法 |
| JP2009010052A (ja) * | 2007-06-26 | 2009-01-15 | Kobe Steel Ltd | 表示装置の製造方法 |
| US20090001373A1 (en) * | 2007-06-26 | 2009-01-01 | Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) | Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit |
| WO2009031399A1 (ja) * | 2007-09-05 | 2009-03-12 | Murata Manufacturing Co., Ltd. | 透明導電膜および透明導電膜の製造方法 |
| CN101911232B (zh) * | 2008-02-22 | 2014-03-12 | 株式会社神户制钢所 | 触摸屏传感器 |
| JP5432550B2 (ja) * | 2008-03-31 | 2014-03-05 | 株式会社コベルコ科研 | Ａｌ基合金スパッタリングターゲットおよびその製造方法 |
| US20110008640A1 (en) * | 2008-03-31 | 2011-01-13 | Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) | Display device, process for producing the display device, and sputtering target |
| WO2010004783A1 (ja) * | 2008-07-07 | 2010-01-14 | 三井金属鉱業株式会社 | Ａｌ－Ｎｉ系合金配線電極材料 |
| JP2010065317A (ja) * | 2008-08-14 | 2010-03-25 | Kobe Steel Ltd | 表示装置およびこれに用いるＣｕ合金膜 |
| CN102828149A (zh) * | 2011-06-13 | 2012-12-19 | 鸿富锦精密工业（深圳）有限公司 | 镀膜件及其制造方法 |
| CN103700629B (zh) * | 2013-12-30 | 2016-10-12 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN103779358A (zh) * | 2014-01-27 | 2014-05-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN105070727B (zh) | 2015-08-21 | 2019-01-15 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板、其制作方法及显示装置 |
| WO2018034223A1 (ja) * | 2016-08-17 | 2018-02-22 | シャープ株式会社 | 走査アンテナ用液晶セル、及び走査アンテナ用液晶セルの製造方法 |
| CN109119762B (zh) * | 2017-06-22 | 2021-10-22 | 群创光电股份有限公司 | 可调制微波装置 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01223750A (ja) * | 1988-03-02 | 1989-09-06 | Nec Corp | 半導体装置 |
| JPH01255829A (ja) * | 1988-04-05 | 1989-10-12 | Nec Corp | アルミニウムとｉｔｏとの多層配線 |
| JPH04186838A (ja) * | 1990-11-21 | 1992-07-03 | Toshiba Corp | 半導体装置の製造方法 |
| JPH05341323A (ja) * | 1992-06-11 | 1993-12-24 | Canon Inc | 液晶表示装置 |
| JPH07263447A (ja) * | 1994-03-17 | 1995-10-13 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| JPH08250595A (ja) * | 1995-02-24 | 1996-09-27 | Motorola Inc | 半導体装置を製作する方法 |
| JPH0927493A (ja) * | 1995-07-10 | 1997-01-28 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH09115906A (ja) * | 1995-10-24 | 1997-05-02 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH09172018A (ja) * | 1995-11-21 | 1997-06-30 | Lg Electron Inc | アルミニウム信号ラインおよび半導体装置ならびにそれらの製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5162933A (en) * | 1990-05-16 | 1992-11-10 | Nippon Telegraph And Telephone Corporation | Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium |
| US5202274A (en) * | 1991-06-14 | 1993-04-13 | Samsung Electronics Co., Ltd. | Method of fabricating thin film transistor |
| US5495121A (en) * | 1991-09-30 | 1996-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2733006B2 (ja) * | 1993-07-27 | 1998-03-30 | 株式会社神戸製鋼所 | 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット |
| JPH0777706A (ja) | 1993-09-09 | 1995-03-20 | Hitachi Ltd | 薄膜トランジスタ基板、液晶表示パネルおよび液晶表示装置 |
| KR950021758U (ko) * | 1993-12-31 | 1995-07-28 | 튜너의 중간 주파수 변환회로 | |
| US5691782A (en) * | 1994-07-08 | 1997-11-25 | Sanyo Electric Co., Ltd. | Liquid-crystal display with inter-line short-circuit preventive function and process for producing same |
| GB9610878D0 (en) * | 1996-05-24 | 1996-07-31 | Philips Electronics Nv | Electronic device manufacture |
| JPH1079510A (ja) * | 1996-09-02 | 1998-03-24 | Sharp Corp | 半導体装置およびその製造方法 |
| GB9710514D0 (en) * | 1996-09-21 | 1997-07-16 | Philips Electronics Nv | Electronic devices and their manufacture |
-
1998
- 1998-03-31 JP JP08629298A patent/JP4663829B2/ja not_active Expired - Lifetime
- 1998-10-08 US US09/168,091 patent/US6252247B1/en not_active Expired - Lifetime
- 1998-11-27 TW TW087119723A patent/TW495630B/zh not_active IP Right Cessation
- 1998-11-27 KR KR1019980051373A patent/KR100322377B1/ko not_active IP Right Cessation
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01223750A (ja) * | 1988-03-02 | 1989-09-06 | Nec Corp | 半導体装置 |
| JPH01255829A (ja) * | 1988-04-05 | 1989-10-12 | Nec Corp | アルミニウムとｉｔｏとの多層配線 |
| JPH04186838A (ja) * | 1990-11-21 | 1992-07-03 | Toshiba Corp | 半導体装置の製造方法 |
| JPH05341323A (ja) * | 1992-06-11 | 1993-12-24 | Canon Inc | 液晶表示装置 |
| JPH07263447A (ja) * | 1994-03-17 | 1995-10-13 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| JPH08250595A (ja) * | 1995-02-24 | 1996-09-27 | Motorola Inc | 半導体装置を製作する方法 |
| JPH0927493A (ja) * | 1995-07-10 | 1997-01-28 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH09115906A (ja) * | 1995-10-24 | 1997-05-02 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH09172018A (ja) * | 1995-11-21 | 1997-06-30 | Lg Electron Inc | アルミニウム信号ラインおよび半導体装置ならびにそれらの製造方法 |
Cited By (79)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001230321A (ja) * | 1999-12-31 | 2001-08-24 | Samsung Electronics Co Ltd | 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスタ基板及びその製造方法 |
| JP2001267420A (ja) * | 2000-01-07 | 2001-09-28 | Samsung Electronics Co Ltd | 配線の接触構造及びその製造方法とこれを含む薄膜トランジスタ基板及びその製造方法 |
| JP2001281698A (ja) * | 2000-03-30 | 2001-10-10 | Advanced Display Inc | 電気光学素子の製法 |
| JP2001343659A (ja) * | 2000-06-02 | 2001-12-14 | Casio Comput Co Ltd | アクティブマトリクス型液晶表示パネルおよびその製造方法 |
| WO2001098823A1 (fr) * | 2000-06-19 | 2001-12-27 | Advanced Display Inc. | Substrat de reseau, unite d'affichage comprenant ledit substrat et procede de fabrication du susbstrat de reseau |
| JP2002006773A (ja) * | 2000-06-19 | 2002-01-11 | Advanced Display Inc | アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法 |
| US7456910B2 (en) | 2000-08-08 | 2008-11-25 | Lg Display Co., Ltd. | Liquid crystal display device and fabricating method thereof |
| KR100751185B1 (ko) * | 2000-08-08 | 2007-08-22 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| US8497949B2 (en) | 2000-08-08 | 2013-07-30 | Lg Display Co., Ltd. | Liquid crystal display device and fabricating method thereof |
| KR100843472B1 (ko) * | 2001-03-20 | 2008-07-03 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 제조방법 |
| JP2002341367A (ja) * | 2001-05-18 | 2002-11-27 | Nec Corp | 液晶表示装置及びその製造方法 |
| CN1320608C (zh) * | 2002-04-24 | 2007-06-06 | 三菱化学株式会社 | 蚀刻剂及蚀刻方法 |
| JP2004093746A (ja) * | 2002-08-30 | 2004-03-25 | Advanced Display Inc | 液晶表示装置 |
| JP2006339666A (ja) * | 2002-12-19 | 2006-12-14 | Kobe Steel Ltd | アルミニウム合金膜形成用スパッタリングターゲット |
| JP2005062802A (ja) * | 2003-07-28 | 2005-03-10 | Advanced Display Inc | 薄膜トランジスタアレイ基板の製法 |
| US8038857B2 (en) | 2004-03-09 | 2011-10-18 | Idemitsu Kosan Co., Ltd. | Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes |
| US8507111B2 (en) | 2004-03-09 | 2013-08-13 | Idemitsu Kosan Co., Ltd. | Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes |
| JP4660667B2 (ja) * | 2004-03-09 | 2011-03-30 | 出光興産株式会社 | Ｔｆｔ基板及びスパッタリングターゲット及び液晶表示装置及び画素電極及び透明電極及びｔｆｔ基板の製造方法 |
| JP2005292768A (ja) * | 2004-03-09 | 2005-10-20 | Idemitsu Kosan Co Ltd | Ｔｆｔ基板及びスパッタリングターゲット及び液晶表示装置及び画素電極及び透明電極及びｔｆｔ基板の製造方法 |
| US8773628B2 (en) | 2004-03-09 | 2014-07-08 | Idemitsu Kosan Co., Ltd. | Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes |
| EP1724790A4 (en) * | 2004-03-09 | 2008-10-01 | Idemitsu Kosan Co | THIN FILM TRANSISTOR AND THIN FILM TRANSISTOR SUBSTRATE AND METHODS OF MANUFACTURING SAME, AND LIQUID CRYSTAL DISPLAY UNIT USING THE SAME, AND RELATED DEVICE AND METHOD, AND SPRAY TARGET AND TRANSPARENT CONDUCTIVE FILM FORMED THEREFOR BY USE OF |
| JP2005277418A (ja) * | 2004-03-19 | 2005-10-06 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP4646912B2 (ja) * | 2004-03-25 | 2011-03-09 | 三井金属鉱業株式会社 | 薄膜回路の接合構造 |
| WO2005093505A1 (ja) * | 2004-03-25 | 2005-10-06 | Mitsui Mining & Smelting Co., Ltd. | 薄膜回路の接合構造 |
| JPWO2005093505A1 (ja) * | 2004-03-25 | 2008-02-14 | 三井金属鉱業株式会社 | 薄膜回路の接合構造 |
| JP2005303003A (ja) * | 2004-04-12 | 2005-10-27 | Kobe Steel Ltd | 表示デバイスおよびその製法 |
| US7262085B2 (en) | 2004-04-12 | 2007-08-28 | Kobe Steel, Ltd. | Display device |
| JP4541787B2 (ja) * | 2004-07-06 | 2010-09-08 | 株式会社神戸製鋼所 | 表示デバイス |
| US7365810B2 (en) | 2004-07-06 | 2008-04-29 | Kobe Steel, Ltd. | Display device and method for production thereof |
| JP2006023388A (ja) * | 2004-07-06 | 2006-01-26 | Kobe Steel Ltd | 表示デバイスおよびその製法 |
| JP2006049889A (ja) * | 2004-07-27 | 2006-02-16 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| US8089072B2 (en) | 2004-07-27 | 2012-01-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| JP2012099824A (ja) * | 2004-08-20 | 2012-05-24 | Semiconductor Energy Lab Co Ltd | 電子機器 |
| US8088259B2 (en) | 2005-02-17 | 2012-01-03 | Kabushiki Kaisha Kobe Seiko Sho | Display device and sputtering target for producing the same |
| US7622809B2 (en) | 2005-02-17 | 2009-11-24 | Kobe Steel, Ltd. | Display device and sputtering target for producing the same |
| US8350303B2 (en) | 2005-02-17 | 2013-01-08 | Kobe Steel, Ltd. | Display device and sputtering target for producing the same |
| US7683370B2 (en) | 2005-08-17 | 2010-03-23 | Kobe Steel, Ltd. | Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices |
| US7411298B2 (en) | 2005-08-17 | 2008-08-12 | Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) | Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices |
| JP2007081385A (ja) * | 2005-08-17 | 2007-03-29 | Kobe Steel Ltd | ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス |
| WO2007043645A1 (ja) * | 2005-10-14 | 2007-04-19 | Mitsui Mining & Smelting Co., Ltd. | 素子の製造方法 |
| JP2007183539A (ja) * | 2005-12-30 | 2007-07-19 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
| JP4495697B2 (ja) * | 2005-12-30 | 2010-07-07 | エルジー ディスプレイ カンパニー リミテッド | 液晶表示装置及びその製造方法 |
| US7910053B2 (en) | 2006-05-26 | 2011-03-22 | Mitsubishi Electric Corporation | Semiconductor device and active matrix display device |
| US7781767B2 (en) | 2006-05-31 | 2010-08-24 | Kobe Steel, Ltd. | Thin film transistor substrate and display device |
| US8044399B2 (en) | 2006-09-15 | 2011-10-25 | Kobe Steel, Ltd. | Display device |
| US8853695B2 (en) | 2006-10-13 | 2014-10-07 | Kobe Steel, Ltd. | Thin film transistor substrate including source-drain electrodes formed from a nitrogen-containing layer or an oxygen/nitrogen-containing layer |
| US9212418B2 (en) | 2006-11-20 | 2015-12-15 | Kobe Steel, Ltd. | Al-Ni-La system Al-based alloy sputtering target |
| US8786090B2 (en) | 2006-11-30 | 2014-07-22 | Kobe Steel, Ltd. | Al alloy film for display device, display device, and sputtering target |
| US7994503B2 (en) | 2006-12-04 | 2011-08-09 | Kobe Steel, Ltd. | Cu alloy wiring film, TFT element for flat-panel display using the Cu alloy wiring film, and Cu alloy sputtering target for depositing the Cu alloy wiring film |
| US8405091B2 (en) | 2007-02-13 | 2013-03-26 | Mitsubishi Electric Corporation | Display device and method of manufacturing the same |
| US7943933B2 (en) | 2007-06-20 | 2011-05-17 | Kobe Steel, Ltd. | Thin film transistor substrate and display device with oxygen-containing layer |
| US8053083B2 (en) | 2007-06-26 | 2011-11-08 | Kobe Steel, Ltd. | Layered structure and its manufacturing method |
| US8163143B2 (en) | 2007-07-24 | 2012-04-24 | Kobe Steel, Ltd. | Al-Ni-La-Si system Al-based alloy sputtering target and process for producing the same |
| US8384280B2 (en) | 2007-12-26 | 2013-02-26 | Kobe Steel, Ltd. | Reflective electrode, display device, and method for producing display device |
| US8217397B2 (en) | 2008-01-16 | 2012-07-10 | Kobe Steel, Ltd. | Thin film transistor substrate and display device |
| US8580093B2 (en) | 2008-03-31 | 2013-11-12 | Kobelco Research Institute Inc. | AL-Ni-La-Cu alloy sputtering target and manufacturing method thereof |
| US8299614B2 (en) | 2008-04-18 | 2012-10-30 | Kobe Steel, Ltd. | Interconnection structure, a thin film transistor substrate, and a manufacturing method thereof, as well as a display device |
| US8422207B2 (en) | 2008-04-23 | 2013-04-16 | Kobe Steel, Ltd. | Al alloy film for display device, display device, and sputtering target |
| US8535997B2 (en) | 2008-07-03 | 2013-09-17 | Kobe Steel, Ltd. | Wiring structure, thin film transistor substrate, method for manufacturing thin film transistor substrate, and display device |
| JP2008262227A (ja) * | 2008-07-16 | 2008-10-30 | Mitsubishi Electric Corp | 表示装置 |
| JP2010027740A (ja) * | 2008-07-16 | 2010-02-04 | Mitsubishi Electric Corp | 電子デバイス、及びその製造方法、並びに電子機器 |
| US8482189B2 (en) | 2009-01-16 | 2013-07-09 | Kobe Steel, Ltd. | Display device |
| JP2010177621A (ja) * | 2009-02-02 | 2010-08-12 | Mitsubishi Electric Corp | 半導体装置及びその製造方法、並びに表示装置 |
| US8558382B2 (en) | 2009-07-27 | 2013-10-15 | Kobe Steel, Ltd. | Interconnection structure and display device including interconnection structure |
| US10134912B2 (en) | 2009-09-04 | 2018-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US11652174B2 (en) | 2009-09-04 | 2023-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US11430899B2 (en) | 2009-09-04 | 2022-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US11069817B2 (en) | 2009-09-04 | 2021-07-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| JP2016066099A (ja) * | 2009-09-04 | 2016-04-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10700215B2 (en) | 2009-09-04 | 2020-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| KR20190018030A (ko) * | 2009-10-09 | 2019-02-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR20170081723A (ko) * | 2009-10-09 | 2017-07-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US10141450B2 (en) | 2009-10-09 | 2018-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2011171435A (ja) * | 2010-02-17 | 2011-09-01 | Mitsubishi Electric Corp | 薄膜トランジスタ及びその製造方法 |
| JP2010256910A (ja) * | 2010-05-27 | 2010-11-11 | Kobe Steel Ltd | 表示デバイスおよびその製法 |
| WO2013038646A1 (ja) * | 2011-09-16 | 2013-03-21 | シャープ株式会社 | 薄膜トランジスタ基板及びそれを用いた表示装置 |
| US10365520B2 (en) | 2011-09-28 | 2019-07-30 | Kobe Steel, Ltd. | Wiring structure for display device |
| JP2012103698A (ja) * | 2011-11-15 | 2012-05-31 | Getner Foundation Llc | 液晶表示装置及びその製造方法 |
| US9405163B2 (en) | 2014-09-02 | 2016-08-02 | Samsung Display Co., Ltd. | Thin film transistor substrate and display panel having the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100322377B1 (ko) | 2002-10-25 |
| TW495630B (en) | 2002-07-21 |
| JP4663829B2 (ja) | 2011-04-06 |
| KR19990076546A (ko) | 1999-10-15 |
| US6252247B1 (en) | 2001-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4663829B2 (ja) | 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置 | |
| US7586197B2 (en) | Wire structure, method of forming wire, thin film transistor substrate, and method of manufacturing thin film transistor substrate | |
| JP3420135B2 (ja) | アクティブマトリクス基板の製造方法 | |
| CN1858911B (zh) | Tft阵列面板、包含它的液晶显示器及tft阵列面板制造方法 | |
| US7943519B2 (en) | Etchant, method for fabricating interconnection line using the etchant, and method for fabricating thin film transistor substrate using the etchant | |
| US7816693B2 (en) | Thin film transistor in which an interlayer insulating film comprises two distinct layers of insulating material | |
| US7276732B2 (en) | Thin film transistor array panel | |
| EP1655773A2 (en) | Etchant for conductive materials and method of manufacturing a thin film transistor array panel using the same | |
| US7915062B2 (en) | Method of manufacturing a TFT array substrate | |
| JP3302240B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US7173683B2 (en) | Wire for liquid crystal displays, liquid crystal displays having the same, and manufacturing methods thereof | |
| KR100801172B1 (ko) | 전기광학장치, 액정표시장치 및 그것들의 제조방법 | |
| KR100480368B1 (ko) | 박막트랜지스터및그의제조방법 | |
| KR20000072230A (ko) | 액정디스플레이용 비정질 실리콘 박막 트랜지스터 제조 방법 | |
| JP4472745B2 (ja) | 薄膜トランジスタが含まれるｔｆｔアレイ基板を有する液晶表示装置およびその製法 | |
| JPH11271807A (ja) | アクティブマトリックス基板及び液晶表示装置 | |
| KR100379566B1 (ko) | 액정표시장치 제조방법 | |
| JP4885914B2 (ja) | 表示装置 | |
| JP2010232682A (ja) | 薄膜トランジスタの製造方法 | |
| JP2005317579A (ja) | 薄膜トランジスタ及び薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板を用いた液晶表示装置 | |
| KR100687331B1 (ko) | 박막 트랜지스터 제조 방법 | |
| JPH09153621A (ja) | 薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置 | |
| KR101030526B1 (ko) | 액정 표시 장치의 배선 형성 방법 및 이를 이용한 액정표시 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060724 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071023 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071221 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080221 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080516 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100618 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110106 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |