JP2004093746A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2004093746A JP2004093746A JP2002252924A JP2002252924A JP2004093746A JP 2004093746 A JP2004093746 A JP 2004093746A JP 2002252924 A JP2002252924 A JP 2002252924A JP 2002252924 A JP2002252924 A JP 2002252924A JP 2004093746 A JP2004093746 A JP 2004093746A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- layer
- comb
- electrode
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
【解決手段】櫛歯状電極を、アルミニウム合金層で構成される層と、窒素を含むアルミニウム合金層で構成される層との2層構造とする。アルミニウム合金層の使用により、櫛歯状電極の抵抗値を減少させることができ、また窒素を含むアルミニウム合金層の使用により、微小欠陥の発生、成長を抑え、またアルミニウムの異常結晶成長を抑え、櫛歯状電極の断線と、他の配線との間の電気的ショートを防止することができる。
【選択図】 図1
Description
【発明の属する技術分野】
この発明は、アレイ基板と対向基板との間に挟まれた液晶層に対し、各基板の主面とほぼ平行な方向に電界を与え、液晶層の光学特性を制御する横電界方式のアクティブマトリクス型の液晶表示装置に関するものである。
【0002】
【従来の技術】
横電界方式のアクティブマトリクス型の液晶表示装置は、アレイ基板と対向基板との間の液晶層に対し、各基板とほぼ垂直な方向に電界を与える縦電界方式の液晶表示装置に比べて、視野角を拡大できる特徴を持っている。この横電界方式の液晶表示装置は、互いにほぼ直交するように配置された複数のゲート配線と複数のソース配線の各交差点に対応してそれぞれ画素を形成したもので、各画素は1つの薄膜トランジスタと、この薄膜トランジスタに接続された櫛歯状画素電極と、この櫛歯状画素電極に対向する櫛歯状対向電極を含んでいる。これらの薄膜トランジスタ、櫛歯状画素電極、櫛歯状対向電極は、いずれもアレイ基板に配置されており、各画素では、液晶層に対し、櫛歯状画素電極と櫛歯状対向電極によって、各基板の主面とほぼ平行な方向の電界を与え、液晶層の光学特性を制御する。
【0003】
【発明が解決しようとする課題】
この横電界方式のアクティブマトリクス型の液晶表示装置において、高精細化、かつ大画面化するとともに、画素の開口率を高めるためには、ゲート配線、ソース配線、櫛歯状画素電極および櫛歯状対向電極を長く、かつ細く形成する必要があり、併せて、これらの配線、電極に供給される信号波形のひずみを無くすためには、これらの配線、電極の抵抗値を小さくする必要がある。
【0004】
ところで、特開平11−284195号公報には、縦電界方式のアクティブマトリクス型の液晶表示装置において、ゲート配線とソース配線を、抵抗値の小さなアルミニウム合金層で構成し、それらを低抵抗化するものが示されている。この先行技術では、また透明性導電膜からなる画素電極と、アルミニウム合金からなる配線とのコンタクト特性が問題とされ、このコンタクト特性を改善するために、ゲート配線とソース配線が、アルミニウム合金層からなる第1層と、それに窒素を加えた第2層の2層構造とされる。
【0005】
この先行技術に示されたアルミニウム合金層を、横電界方式の液晶表示装置に応用し、横電界方式の液晶表示装置のゲート配線、ソース配線をアルミニウム合金層とすることが考えられるが、櫛歯状画素電極と櫛歯状対向電極の低抵抗化の課題が残る。特に、横電界方式の液晶表示装置は細く、しかも長い櫛歯状画素電極と櫛歯状対向電極を持っており、これらの低抵抗化に併せ、これらの櫛歯状画素電極と櫛歯状対向電極の電極材料に起因する電極欠陥の発生をも改善する必要がある。
【0006】
この発明は、櫛歯状画素電極と櫛歯状対向電極の低抵抗化とともに、その電極材料に基づく欠陥をも改善することのできる改良された横電界方式の液晶表示装置を提案するものである。
【0007】
【課題を解決するための手段】
この発明による液晶表示装置は、アレイ基板と対向基板との間に挟まれた液晶層に対し、前記各基板の主面とほぼ平行な方向に電界を与え、前記液晶層の光学特性を制御する液晶表示装置であって、一部にゲート電極を有し前記アレイ基板上に配置されたゲート配線、前記アレイ基板上に配置された補助容量配線、前記ゲート配線と補助容量配線とを覆うゲート絶縁膜、前記ゲート電極の上部において前記ゲート絶縁膜上に設けられた半導体膜、この半導体膜にオーミックコンタクトするソース電極を一部に有するソース配線、前記ゲート電極の上部において前記ソース電極と間隔を介して対向し前記半導体膜にオーミックコンタクトするドレイン電極、前記ソース配線とドレイン電極を覆うパシベーション膜、このパシベーション膜上に設けられ前記ドレイン電極に接続された櫛歯状画素電極、および前記パシベーション膜上に設けられ前記櫛歯状画素電極との間で前記液晶層に電界を与える櫛歯状対向電極を備え、前記櫛歯状画素電極と櫛歯状対向電極がともにアルミニウム合金層で構成され、それらの前記パシベーション膜側に、窒素を含むアルミニウム合金層が形成されていることを特徴とする。
【0008】
また、この発明による液晶表示装置は、好ましくは、さらに、前記ゲート電極を含むゲート配線と補助容量配線がアルミニウム合金層で構成され、それらの前記ゲート絶縁膜側に、窒素を含むアルミニウム合金層が形成されていることを特徴とする。
また、この発明による液晶表示装置は、好ましくは、さらに、前記ソース電極を含むソース配線とドレイン電極がアルミニウム合金層で構成され、それらに前記半導体側および前記パシベーション膜側に、窒素を含むアルミニウム合金層が形成されていることを特徴とする。
また、この発明による液晶表示装置は、好ましくは、前記各窒素を含むアルミニウム合金層が、5nmから200nmの厚さに形成されたことを特徴とする。
【0009】
また、この発明による液晶表示装置は、アレイ基板と対向基板との間に挟まれた液晶層に対し、前記各基板の主面とほぼ平行な方向に電界を与え、前記液晶層の光学特性を制御する液晶表示装置であって、前記電界を与えるための櫛歯状画素電極と櫛歯状対向電極が前記アレイ基板に絶縁膜と接触して形成されており、前記櫛歯状画素電極と櫛歯状対向電極がアルミニウム合金層からなる第1層と、この第1層の前記絶縁膜側に形成された第2層とを有し、前記第2層が窒素を含むアルミニウム合金層で構成されたことを特徴とする。
【0010】
また、この発明による液晶表示装置は、好ましくは、前記第1層がアルミニウムAlを主体としこれにネオジウムNdを加えたAlNd合金で構成され、前記第2層がさらにこれに窒素Nを含むAlNdNで構成されたことを特徴とする。
さらに、この発明による液晶表示装置は、好ましくは、前記第1層と第2層がともにスパッタリング法により形成されたことを特徴とする。
【0011】
【発明の実施の形態】
実施の形態1.
以下この発明による液晶表示装置の実施の形態について、図面を参照して説明する。
図1はこの発明による液晶表示装置の実施の形態1を示す断面図、図2はその平面図である。なお、図1は図2のI―I線による断面図である。
【0012】
実施の形態1の液晶表示装置は、横電界方式のアクティブマトリクス型の液晶表示装置である。この液晶表示装置は、複数のゲート配線と、それらに直交する複数のソース配線とを有し、それらの各交差点に対応して、多数の液晶表示素子を形成したものである。図1、図2は、その一部を示す。
【0013】
図1、図2の液晶表示装置は、一対の基板10、30の間に、液晶層20を挟んで構成される。基板10は、対向基板であり、ガラス基板の下面に、カラーフィルタなどを形成したものであるが、図では、カラーフィルタなどを省略して、簡略化して示している。基板30はアレイ基板であり、ガラス基板31の上に、ゲート配線32、補助容量配線35、ゲート絶縁膜38、半導体膜39、オーミックコンタクト層41、43、ソース配線40、ドレイン電極42、パシベーション膜50、櫛歯状画素電極53、櫛歯状対向電極56を有する。
【0014】
(1)ゲート配線32、補助容量配線35についての説明
ゲート配線32は、補助容量配線35とともに、ガラス基板31の上面に形成されている。ゲート配線32はガラス基板31の上面に、図2において、上下方向に延びるように、複数本が互いに平行に形成されており、また補助容量配線35もガラス基板31の上面に、図2において、隣接する2つのゲート配線32の中間に位置して上下方向に延びるように、複数本が互いに平行に形成されている。
【0015】
ゲート配線32および補助容量配線35は、ともに、ガラス基板31に接する下層33、36と、その上に形成された上層34、37を有する2層構造である。下層33、36はアルミニウム合金層で構成されており、具体的には、アルミニウムAlを主体に、それに少量の例えば3%(重量%)のネオジウムNdを添加したアルミニウム・ネオジウム合金AlNdで構成される。この下層33、36の厚さは例えば、2000〜3000Å(200〜300nm)である。
上層34、37は、窒素Nを含んだアルミニウム合金層で構成される。具体的には、前記下層33、36の電極材料を窒化した窒化膜AlNdNであり、その厚さは5〜200nm(50〜2000Å)である。
【0016】
これらのゲート配線32および補助容量配線35は、製造プロセスの第1工程において、ガラス基板31上に形成される。この第1工程では、下層33、36および上層34、37をガラス基板31の全面にスパッタリング法により成膜した後、第1回のフォトリソグラフィープロセスによりゲート配線32および補助容量配線35がパターン化される。下層33、36のスパッタリング成膜条件は、アルミニウム・ネオジウム合金(ネオジウム含有量が重量%で3%)をソースとし、ガスとして純アルゴンガスArを使用し、例えば成膜圧力0.27Pa、ガス流量40sccm、成膜パワー10KW、成膜温度175℃とされる。
上層34、37は、下層33、36の成膜に引き続き、同じ炉内で、ガラス基板31を炉外に出すことことなく、ガスとして、アルゴンArと窒素ガスN2の混合ガスを用い、次の成膜条件、例えば成膜圧力0.2〜0.68Pa、ガス流量Ar:20〜80sccm、N2:10〜40sccm、成膜パワー1〜10KW、成膜温度175℃で成膜される。
【0017】
ゲート配線32は部分的に幅の広がったゲート電極32Gを有し、また補助容量配線35は部分的に幅が拡がったコンタクト部35Cを有するように、パターン化される。
【0018】
(2)ゲート絶縁膜38、半導体膜39、オーミックコンタクト41、43についての説明
アレイ基板30は、また、ゲート絶縁膜38、半導体膜39、およびオーミックコンタクト層41、43を有する。これらの膜は製造プロセスの第2工程において、アレイ基板30に形成される。この第2工程において、まずゲート絶縁膜38は、ゲート配線32および補助容量配線35を覆うように、ガラス基板31の上面の全面に形成される。このゲート絶縁膜38は、化学的気相成長法(CVD法)により、窒化シリコンまたは酸化シリコンを例えば4000Å(400nm)の厚さに成膜して形成される。
【0019】
続いて、半導体膜39を形成するためのアモルファスシリコン膜(a−Si)をゲート絶縁膜38を覆うように、化学的気相成長法により例えば1500Å(150nm)の厚さに全面に形成し、これを第2回フォトリソグラフィープロセスによりパターン化して半導体膜39を形成する。この半導体膜39は、ゲート電極32Gの上部に形成されたトランジスタ部39Tと、またそこから両側に向かって、図2の左右方向に細長く延びる延長部分39Sとを有するようにパターン化される。その後、オーミックコンタクト層41、43を形成するための低抵抗アモルファスシリコン膜(n+a−Si)が、同じく化学的気相成長法により、例えば300Å(30nm)の厚さに全面に成膜される。
【0020】
(3)ソース配線40、ドレイン電極42についての説明
アレイ基板30は、さらに、ソース配線40とドレイン電極42を有する。ソース配線40は前記半導体膜39の延長部分39Sの上に重なり図2において左右方向に延びており、またゲート電極32Gの上部に存在する半導体膜39のトランジスタ部分39Tの上部において、オーミックコンタクト層41上に延びたソース電極40Sを有する。ドレイン電極42は、ゲート電極32Gの上部において、オーミックコンタクト層43上に形成されており、ゲート電極32Gの上部においてソース電極40Sと間隔を介して対向している。
ゲート電極32G、半導体膜39のトランジスタ部分39T、ソース電極40Sおよびドレイン電極42とによって、薄膜トランジスタが構成される。
【0021】
ソース配線40とドレイン電極42は、中間層44、47、下層45、48および上層46、49からなる3層構造を有する。中間層44、47は、アルミニウム合金層で構成され、具体的には、ゲート配線32、補助容量配線35の下層33、36と同じアルミニウム・ネオジウム合金層で構成される。この中間層44、47は例えば1000〜3000Å(100〜300nm)の厚さとされる。下層45、48および上層46、49は、窒素を含むアルミニウム合金層であり、具体的には、ゲート配線32、補助容量配線35の上層34、37と同じ、窒素を含むアルミニウム・ネオジウム合金層で構成される。この下層45、48および上層46、49は例えば50〜2000Å(5〜200nm)の厚さとされる。
【0022】
ソース配線40とドレイン電極42は、製造プロセスの第3工程において、オーミックコンタクト層41、43を形成するための低抵抗アモルファスシリコン膜(N+a−Si)を覆うように、ガラス基板31の全面に形成される。このソース配線40とドレイン電極は、ゲート配線32、補助容量配線35と同様に、スパッタリング法を用いて成膜され、その後、第3回フォトリソグラフィープロセスによりパターン化される。これらのソース配線40とドレイン電極42の形成工程において、まず最初に、下層45、48がゲート配線32、補助容量配線35の上層34、37と同じ成膜条件でスパッタリング法により形成され、これに引き続いて、ガラス基板31を炉外に出すことなく、中間層44、47が、ゲート配線32、補助容量配線35の下層33、36と同じ成膜条件でスパッタリング法により形成され、さらに引き続いて、上層46、49がガラス基板31を炉外に出すことなく、ゲート配線32、補助容量配線35の上層34、37と同じ成膜条件で形成される。
ソース配線40とドレイン電極42からはみ出した部分の低抵抗アモルファスシリコンは第3回フォトリソグラフィープロセスにおいて、ソース配線40、ドレイン電極42のパターン化と同時に除去される。
【0023】
(4)パシベーション膜50の説明
アレイ基板30は、さらに、パシベーション膜50を有する。このパシベーション膜50は、ソース配線40とドレイン電極42を覆うように、ガラス基板31の全面に形成されており、ドレイン電極42に通じるコンタクトホール51と、また補助容量配線35のコンタクト部35Cに通じるコンタクトホール52がそれぞれ形成されている。
【0024】
パシベーション膜50は製造プロセスの第4工程で形成される。パシベーション膜50は、酸化シリコン、または窒化シリコン膜を化学的気相成長法により2000Å(200nm)の厚さに成膜し、その後、第4回フォトリソグラフィープロセスにより、コンタクトホール51、52を形成する。
【0025】
(5)櫛歯状電極53、56についての説明
アレイ基板30は、さらに、櫛歯状画素電極53、櫛歯状対向電極56を有する。これらは、下層54、57と上層55、58の2層構造として形成される。この櫛歯状画素電極53はコンタクトホール51を介して、ドレイン電極42に接続されている。この櫛歯状画素電極53は複数の櫛歯53Cを有し、この各櫛歯53Cは図2において僅かに屈曲しながら、左右方向に延びている。また、櫛歯状対向電極56は、コンタクトホール52を介して補助容量配線35のコンタクト部35Cに接続されている。この櫛歯状対向電極56は、複数の櫛歯53Cに交互にはまり合う複数の櫛歯56Cを有し、この櫛歯56Cは図2ではその右側においてコンタクト部35Cに接続された櫛歯状対向電極56とつながり、僅かに屈曲しながら左右方向に延びている。複数の櫛歯53C、56Cは、図2に示すように、ゲート絶縁膜38、パシベーション膜50を介して補助容量配線35に交差して重なっている。
【0026】
下層54、57は窒素を含むアルミニウム合金層で構成され、具体的には、ゲート配線32、補助容量配線35の上層34、37と同じ組成の、窒素Nを含んだアルミニウム・ネオジウム合金層で構成される。上層55、58はアルミニウム合金層で構成され、具体的には、ゲート配線32、補助容量配線35の下層33、36と同じ組成のアルミニウム・ネオジウム合金層で構成される。下層54、57の厚さは50〜2000Å(5〜200nm)であり、上層55、58の厚さは同じく50〜2000Å(5〜200nm)である。
【0027】
これらの櫛歯状電極53、56は、製造プロセスの第5工程で形成される。まず、櫛歯状電極53、56の下層54、57が、ゲート配線32、補助容量配線35の上層34、37と同じ成膜条件で、アルミニウム・ネオジウム合金をソースとし、アルゴンガスArと窒素ガスN2との混合ガスを用いてスパッタリング法により形成される。引き続いて、ガラス基板31を炉外に出すことなく、その上層55、58が、ゲート配線32、補助容量配線35の下層33、36と同じ成膜条件で、アルミニウム・ネオジウム合金をソースとし、純アルゴンガスArを用いて形成される。これらの下層54、57および上層55、58はその順序にガラス基板31の全面に成膜された後、第5回フォトリソグラフィープロセスにより、パターン化される。
【0028】
以上のように、実施の形態1はアルミニウム合金層で構成された上層55、58を有する櫛歯状画素電極53と櫛歯状対向電極56を用いるものであり、クロムなどの金属を用いた従来の横電界方式の液晶表示装置に比べて、アルミニウム合金層の使用により、櫛歯状電極53、56の抵抗値をより小さくすることができ、高精細化、大画面化を図り、併せて高い開口率を得るようにした横電界方式の液晶表示装置において、この抵抗値の減少によって映像信号のひずみをより少なくし、画質の改善を図ることができる。
【0029】
また、実施の形態1は櫛歯状画素電極53、櫛歯状対向電極56が絶縁膜、すなわちパシベーション膜50に接触する側に、窒素を含むアルミニウム・ネオジウム合金層で構成された下層54、57を有する。
一般に、アルミニウムによって構成した配線、電極は、微小欠陥(ボイド)を含み易く、熱による金属粒子の移動により、この微小欠陥が成長(ストレスマイグレーション)する性質を持っている。このため、アルミニウムで構成した配線、電極は絶縁膜によるカバレッジ性が悪く、他の配線、電極との間に、電気的なショートを発生させる危険があり、歩留りの低下、信頼性の低下を招くおそれがある。実施の形態1では、アルミニウムに他の元素を添加したアルミニウム合金層を用いることにより、この微小欠陥の発生と、その成長を抑制することができるが、窒素を含むアルミニウム合金層の使用により、さらに、応力の緩和を図り、微小欠陥の発生とその成長を抑制することができる。特に、横電界方式の液晶表示装置では、細長い櫛歯状電極53、56がパシベーション膜50、ゲート絶縁膜38を介して補助容量配線35に重なるが、窒素を含むアルミニウム合金層で構成された下層54、57によって櫛歯状電極53、56と補助容量配線35との間の電気的ショートを効果的に防止できる。
【0030】
また、一般に、アルミニウムは、酸やアルカリに対する耐性が低いため、製造段階の後工程で用いられる酸性やアルカリ性のエッチング液により、アルミニウムが腐食され、それを用いた配線、電極に断線を生じさせるおそれもある。またアルミニウムは、それに接触する絶縁膜に対して、結晶が異常成長するヒロックと呼ばれる現象を生じ易く、このヒロックによって他の配線、電極との間に。電気的なショートを生じ易い。実施の形態1では、櫛歯状電極53、56にアルミニウム合金層を使用しており、このアルミニウム合金層は純アルミニウムに比べて、アルミニウムの異常成長(ヒロック)を抑制でき、さらに窒素を含んだアルミニウム合金層で構成した下層54、57により絶縁膜50と接触しており、この窒素を含むアルミニウム合金層では、酸性やアルカリ性のエッチング液に対する耐性が向上し、またアルミニウムの異常結晶成長の抑制効果はさらに充分なものとなり、他の補助容量配線35との間の電気的なショートを抑制し、装置の歩留り低下、信頼性低下を改善できる。
【0031】
加えて、ゲート電極32Gを含むゲート配線32および補助容量配線35にも、アルミニウム合金層で構成された下層33、36を用いているので、これらの配線32、35の抵抗値の減少により、走査信号のひずみを減少し、画質の改善を図ることができるとともに、ゲート配線32、補助容量配線35がゲート絶縁膜38と接触する側に、窒素を含むアルミニウム合金層で構成された上層34、37を用いたので、櫛歯状対向電極56の補助容量配線35とのコンタクト特性を改善し、併せて、ゲート電極32G、ゲート配線32、補助容量配線35の断線、他の配線、例えば、ソース配線40との間の電気的ショートをも改善することができる。
【0032】
また、実施の形態1では、ソース配線40、ソース電極40S、ドレイン電極42が、アルミニウム合金層で構成された中間層44、47と、窒素を含むアルミニウム合金層で構成された下層45、48と上層46、49を持っている。このため、ソース配線40、ソース電極40S、ドレイン電極42の抵抗値が減少し、ソース配線40に与えられる映像信号のひずみを少なくでき、併せてソース配線40、ソース電極40S、ドレイン電極42の断線を防止できる。また、下層45、48が半導体膜39に接触するので、半導体膜39とのコンタクト特性も改善でき、さらに、上層46、49がパシベーション膜50と接触するので、パシベーション膜50のカバレッジ性も改善できる。
【0033】
さらに、実施の形態1では、櫛歯状電極53、56の下層54、57、ソース配線40、ドレイン電極42の下層45、48、上層46、49、およびゲート配線32、補助容量配線35の上層34、37が窒素を含むアルミニウム合金層で構成され、5〜200nmの厚さを持っている。これらの層の厚さが5nm未満であれば、これらの層による応力緩和の効果が小さくなり、また形成される膜厚の均一性、制御性が困難となり、窒素を含むアルミニウム合金層の欠損が増加し、面内一様な層とならず、極端には島状構造となってしまう。またこれらの層の厚さが200nmを超えると、アルミニウム合金層による抵抗値減少の効果が小さくなり、またアルミニウム合金層との間のエッチングレートの差が大きくなり、大きな庇形状となって、接触する絶縁膜のカバレッジ性が悪く、歩留まり低下を招く。
【0034】
また、実施の形態1では、アルミニウム合金層がアルミニウム・ネオジウム合金層で構成されており、このアルミニウム・ネオジウム合金層は、アルミニウムに銅Cuを加えたアルミニウム・銅合金層に比べて、アルミニウムの異常結晶成長(ヒロック)を抑制し、また、合金層の抵抗値を減少させる効果がある。
また、アルミニウム・ネオジウム合金層と、窒素を含むアルミニウム・ネオジウム合金層がともにスパッタリング法で形成されるので、それらを連続して、ガスを変えることにより、容易に形成できる。
【0035】
【発明の効果】
以上のようにこの発明は、横電界方式の液晶表示装置において、櫛歯状画素電極と櫛歯状対向電極を、アルミニウム合金層で構成したものであり、これらの櫛歯状電極の抵抗値を減少させて、信号のひずみを改善することができ、あわせて、窒素を含むアルミニウム合金層をその絶縁膜との接触側に形成したので、微小欠陥の発生とその成長を抑制し、併せて、アルミニウムの異常結晶成長を抑え、他の配線との電気的ショートを防止することができる。
【図面の簡単な説明】
【図1】この発明による液晶表示装置の実施の形態1を示す断面図。
【図2】実施の形態1の部分的平面図。
【符号の説明】
10 対向基板、20 液晶層、30 アレイ基板、31 ガラス基板、
32 ゲート配線、32G ゲート電極、35 補助容量配線、
38 ゲート絶縁膜、39 半導体膜、40 ソース配線、
40S ソース電極、42 ドレイン電極、50 パシベーション膜、
53 櫛歯状画素電極、56 櫛歯状対向電極、
33、36、44、47、54、57 アルミニウム合金層、
34、37、45、46、48、49、55、58 窒素を含むアルミニウム
合金層。
Claims (7)
- アレイ基板と対向基板との間に挟まれた液晶層に対し、前記各基板の主面とほぼ平行な方向に電界を与え、前記液晶層の光学特性を制御する液晶表示装置であって、一部にゲート電極を有し前記アレイ基板上に配置されたゲート配線、前記アレイ基板上に配置された補助容量配線、前記ゲート配線と補助容量配線とを覆うゲート絶縁膜、前記ゲート電極の上部において前記ゲート絶縁膜上に設けられた半導体膜、この半導体膜にオーミックコンタクトするソース電極を一部に有するソース配線、前記ゲート電極の上部において前記ソース電極と間隔を介して対向し前記半導体膜にオーミックコンタクトするドレイン電極、前記ソース配線とドレイン電極を覆うパシベーション膜、このパシベーション膜上に設けられ前記ドレイン電極に接続された櫛歯状画素電極、および前記パシベーション膜上に設けられ前記櫛歯状画素電極との間で前記液晶層に電界を与える櫛歯状対向電極を備え、前記櫛歯状画素電極と櫛歯状対向電極がともにアルミニウム合金層で構成され、それらの前記パシベーション膜側に、窒素を含むアルミニウム合金層が形成されていることを特徴とする液晶表示装置。
- 請求項1記載の液晶表示装置であって、さらに、前記ゲート電極を含むゲート配線と補助容量配線がアルミニウム合金層で構成され、それらの前記ゲート絶縁膜側に、窒素を含むアルミニウム合金層が形成されていることを特徴とする液晶表示装置。
- 請求項2記載の液晶表示装置であって、さらに、前記ソース電極を含むソース配線とドレイン電極がアルミニウム合金層で構成され、それらの前記半導体膜側および前記パシベーション膜側に、窒素を含むアルミニウム合金層が形成されていることを特徴とする液晶表示装置。
- 請求項1から3のいずれか一項記載の液晶表示装置であって、前記各窒素を含むアルミニウム合金層が、5nmから200nmの厚さに形成されたことを特徴とする液晶表示装置。
- アレイ基板と対向基板との間に挟まれた液晶層に対し、前記各基板の主面とほぼ平行な方向に電界を与え、前記液晶層の光学特性を制御する液晶表示装置であって、前記電界を与えるための櫛歯状画素電極と櫛歯状対向電極が前記アレイ基板に絶縁膜と接触して形成されており、前記櫛歯状画素電極と櫛歯状対向電極がアルミニウム合金層からなる第1層と、この第1層の前記絶縁膜側に形成された第2層とを有し、前記第2層が窒素を含むアルミニウム合金層で構成されたことを特徴とする液晶表示装置。
- 請求項5記載の液晶表示装置であって、前記第1層がアルミニウムAlを主体としこれにネオジウムNdを加えたAlNd合金で構成され、前記第2層がさらにこれに窒素Nを含むAlNdNで構成されたことを特徴とする液晶表示装置。
- 請求項6記載の液晶表示装置であって、前記第1層と第2層がともにスパッタリング法により形成されたことを特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002252924A JP3992569B2 (ja) | 2002-08-30 | 2002-08-30 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002252924A JP3992569B2 (ja) | 2002-08-30 | 2002-08-30 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004093746A true JP2004093746A (ja) | 2004-03-25 |
JP3992569B2 JP3992569B2 (ja) | 2007-10-17 |
Family
ID=32059076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002252924A Expired - Fee Related JP3992569B2 (ja) | 2002-08-30 | 2002-08-30 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3992569B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7635436B2 (en) | 2005-02-15 | 2009-12-22 | Samsung Elctronics Co., Ltd. | Etchant composition and manufacturing method for thin film transistor array panel |
JP2010027740A (ja) * | 2008-07-16 | 2010-02-04 | Mitsubishi Electric Corp | 電子デバイス、及びその製造方法、並びに電子機器 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08248442A (ja) * | 1995-03-13 | 1996-09-27 | Toshiba Corp | 液晶表示装置 |
JPH08250595A (ja) * | 1995-02-24 | 1996-09-27 | Motorola Inc | 半導体装置を製作する方法 |
JPH10153796A (ja) * | 1996-11-22 | 1998-06-09 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及びその作製方法 |
JPH11284195A (ja) * | 1998-03-31 | 1999-10-15 | Mitsubishi Electric Corp | 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置 |
JP2001194677A (ja) * | 1999-10-26 | 2001-07-19 | Sharp Corp | 配線板および液晶表示装置 |
JP2001290168A (ja) * | 1999-06-11 | 2001-10-19 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
JP2001318389A (ja) * | 2000-05-11 | 2001-11-16 | Idemitsu Kosan Co Ltd | 透明電極基板とその製造法および液晶素子 |
-
2002
- 2002-08-30 JP JP2002252924A patent/JP3992569B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08250595A (ja) * | 1995-02-24 | 1996-09-27 | Motorola Inc | 半導体装置を製作する方法 |
JPH08248442A (ja) * | 1995-03-13 | 1996-09-27 | Toshiba Corp | 液晶表示装置 |
JPH10153796A (ja) * | 1996-11-22 | 1998-06-09 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及びその作製方法 |
JPH11284195A (ja) * | 1998-03-31 | 1999-10-15 | Mitsubishi Electric Corp | 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置 |
JP2001290168A (ja) * | 1999-06-11 | 2001-10-19 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
JP2001194677A (ja) * | 1999-10-26 | 2001-07-19 | Sharp Corp | 配線板および液晶表示装置 |
JP2001318389A (ja) * | 2000-05-11 | 2001-11-16 | Idemitsu Kosan Co Ltd | 透明電極基板とその製造法および液晶素子 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7635436B2 (en) | 2005-02-15 | 2009-12-22 | Samsung Elctronics Co., Ltd. | Etchant composition and manufacturing method for thin film transistor array panel |
JP2010027740A (ja) * | 2008-07-16 | 2010-02-04 | Mitsubishi Electric Corp | 電子デバイス、及びその製造方法、並びに電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP3992569B2 (ja) | 2007-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6624864B1 (en) | Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate | |
KR101065130B1 (ko) | 표시 장치 | |
US6087678A (en) | Thin-film transistor display devices having composite electrodes | |
US7400365B2 (en) | Method for manufacturing a thin film transistor array substrate for a liquid crystal display device | |
JP5214858B2 (ja) | Tftアレイ基板及びその製造方法 | |
JPH11284195A (ja) | 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置 | |
KR100931875B1 (ko) | 박막 트랜지스터 및 이의 제조 방법 | |
JP2008010440A (ja) | アクティブマトリクス型tftアレイ基板およびその製造方法 | |
JP2002202527A (ja) | アクティブマトリクス型液晶表示装置 | |
JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
JP2009070956A (ja) | 半導体デバイス、表示装置及び半導体デバイスの製造方法 | |
TWI413257B (zh) | 薄膜電晶體、主動元件陣列基板以及液晶顯示面板 | |
JP2001183685A (ja) | 液晶表示装置 | |
JP3952672B2 (ja) | 液晶表示装置 | |
JP2002111004A (ja) | アレイ基板の製造方法 | |
JP2007139867A (ja) | アクティブマトリックス基板 | |
KR100905662B1 (ko) | 액정표시장치 제조 방법 및 배선 구조 | |
JP3992569B2 (ja) | 液晶表示装置 | |
JPH0764109A (ja) | 液晶表示装置 | |
JP4316909B2 (ja) | 液晶表示装置 | |
JP2820064B2 (ja) | 薄膜トランジスタとこれを用いた液晶表示装置 | |
JP2004170724A (ja) | 液晶表示装置の製造方法 | |
JP4224661B2 (ja) | 銅配線基板及びその製造方法並びに液晶表示装置 | |
JP2000199912A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
JP2019062041A (ja) | 薄膜トランジスタ基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070717 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070724 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313632 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |