KR100931875B1 - 박막 트랜지스터 및 이의 제조 방법 - Google Patents
박막 트랜지스터 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR100931875B1 KR100931875B1 KR1020080029767A KR20080029767A KR100931875B1 KR 100931875 B1 KR100931875 B1 KR 100931875B1 KR 1020080029767 A KR1020080029767 A KR 1020080029767A KR 20080029767 A KR20080029767 A KR 20080029767A KR 100931875 B1 KR100931875 B1 KR 100931875B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- source
- layer
- drain electrodes
- film transistor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 84
- 238000000034 method Methods 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 33
- 229910000838 Al alloy Inorganic materials 0.000 claims description 14
- 229910045601 alloy Inorganic materials 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- 239000000956 alloy Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 239000004973 liquid crystal related substance Substances 0.000 claims description 4
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 claims description 4
- 229910016570 AlCu Inorganic materials 0.000 claims description 3
- 229910001151 AlNi Inorganic materials 0.000 claims description 3
- 229910017141 AlTa Inorganic materials 0.000 claims description 3
- 229910016952 AlZr Inorganic materials 0.000 claims description 3
- 239000013081 microcrystal Substances 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims 3
- 238000009792 diffusion process Methods 0.000 claims 3
- 239000010410 layer Substances 0.000 description 106
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- 238000005530 etching Methods 0.000 description 18
- 238000000206 photolithography Methods 0.000 description 16
- 238000004544 sputter deposition Methods 0.000 description 11
- 238000000151 deposition Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 239000011241 protective layer Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 230000008021 deposition Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 239000013077 target material Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- -1 AlNd Inorganic materials 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 박막 트랜지스터에 관한 것으로, 본 발명의 일 실시 예에 따른 박막 트랜지스터는 게이트 전극, 게이트 절연층, 액티브층 및 소스와 드레인 전극들을 포함하며, 게이트 전극은 액티브층의 채널 영역과 오버랩되고, 게이트 절연층은 게이트 전극과 액티브층 사이에 제공되고, 소스와 드레인 전극들은 액티브층의 소스 영역 및 드레인 영역과 각각 오버랩되고, 전자들이 터널링되도록 하는 SiNx 또는 SiOxNy 박막이 액티브층과 소스와 드레인 전극들 사이에 제공된다.
박막 트랜지스터, 액티브층
Description
본 발명은 박막 트랜지스터에 관한 것으로, 더 상세하게는 박막 트랜지스터 제조 방법과 이러한 박막 트랜지스터를 이용한 박막 트랜지스터 액정 표시 장치(TFT-LCD)에 관한 것이다.
박막 트랜지스터(TFTs)는 픽셀 유닛들의 스위칭 소자로 액정표시장치(LCD)에 사용된다. 도 1에 도시된 바와 같이, 현재 일반적으로 바텀 게이트(bottom gate) TFT 구조가 대부분의 TFT-LCD 제조에 이용된다. 이러한 구조는 주로 다음 층들, 유리 기판(100)과 게이트(200), 하부로부터 유기 기판(100) 위에 순서대로 형성된 게이트 절연층(300), 반도체층(400), 도핑된 반도체층(500), 소스와 드레인 전극들(700), 표면보호층(passivation layer) 및 픽셀 전극(900)을 포함한다. 바텀 게이트 TFT의 제조 프로세스는 다음과 같이 요약된다.
1. 금속 박막이 기판, 예를 들면 유리 또는 단결정 실리콘 웨이퍼 위에 자기 스퍼터링 기법에 의해 증착되고나서, 게이트 라인과 게이트 전극의 패턴이 포토 리소그라피와 에칭에 의해 형성된다. 종래에, 금속 박막을 증착하기 위한 타겟물질 은 알루미늄(Al)과 알루미늄 합금을 포함하며, 또한, 집적회로(IC)가 준비된 경우, 다른 금속들과 합금들이 사용될 수 있다.
2. SiNx 또는 SiOxNy 박막 층이 게이트 절연층으로서 화학 기상 증착 기법(이하, 'CVD'라 함)을 이용해 준비된다. 반도체 층, 예를 들면 실리콘층과 도핑된 반도체층, 예를 들면 N+ 실리콘층이 게이트 절연층과 동일한 프로세스, CVD기법에 의해 증착된다. 반도체 층과 도핑 층은 실리콘 섬과 채널 영역을 형성하기 위해 포토리소그라피와 드라이 에칭을 이용해 패터닝된다.
3. 금속 층이 도핑된 반도체 층위에 자기 스퍼터링 기법에 의해 증착되고, 소스와 드레인 전극들 및 데이터 라인이 포토리소그라피와 에칭에 의해 형성된다. 소스와 드레인 전극들, 데이터 라인을 위한 재료들은 Mo,Cr,Ti, 또는 MoW, 또는 이들의 합금과 같은 녹는점이 높은 금속들을 포함하며, 형성된 소스와 드레인 전극들은 도핑 반도체층과 각각 양호한 옴 접촉(Ohmic Contact)을 한다.
4. 표면보호층, 예를 들면 SiOxNy 층은 CVD에 의해 증착되고, 채널 보호층이 포토리소그라피와 에칭에 의해 준비되고, 동시에 비아 홀이 보호층에 에칭된다.
5. 픽셀 전극층, 예를 들면 ITO 전도성 박막이 자기 스퍼터링에 의해 증착되고, 픽셀 전극 패턴이 포토리소그라피와 에칭에 의해 형성되고, 픽셀 전극은 예를 들면, 비아 홀을 통해 드레인 전극과 접속된다.
상술한 프로세스를 통해 형성된 TFT 구조는 다음의 특징이 있다. 각각의 층을 형성하기 위한 프로세스가 비교적 간단하다. 수율이 비교적 높다. 예를 들면, 구조 형성을 위해 6 마스크 프로세스, 5 마스크 프로세스, 4 마스크 프로세스와 3 마스크 프로세스(프로세스에서, 하나의 마스크가 하나의 포토리소그라피와 에칭에 상응한다)조차도 사용하는 것이 가능하고, 필요한 장비들도 변경할 필요가 없다.
하지만, TFT-LCD 텔레비전 시장이 증가하고, 제조 라인의 세대가 발전하고, 패널 크기가 더욱더 커진다. 비교적 큰 사이즈와 텔레비전에 사용되는 패널들에 대한 요구조건들은 비교적 작은 사이즈와 컴퓨터 모니터에 사용되는 패널들과는 차이가 있다. 패널 크기의 증가는 게이트 라인들과 데이터 라인들의 길이의 증가를 필요로 하고, 라인들의 전체 저항이 증가하고, 이는 신호의 지연(retardation)을 가져오므로 수평방향에서 크로스-토크(cross-talk)와 비균일 휘도와 같은 문제점들을 유발한다.
비교적 큰 사이즈와 텔레비전에 사용되는 패널들을 위해, 현재 Mo, Cr 및 그들의 합금과 같은 높은 저항 내화성 금속들을 대체하기 위해서, 소스와 드레인 전극들로 사용되는 재료들은 Al과 Al합금을 포함한다. 그러나, Al층과 N+ 도핑 반도체층 사이의 접촉이 일 함수(work function)에 있어서 큰 차이로 인하여 양호하지 않기 때문에, 얇은 Mo 층이 먼저 버퍼층으로 밑에 있는 층 위에 증착된다. 또한, 픽셀 전극과 Al 층 사이의 양호하지 않은 접촉 문제를 해결하기 위해, 얇은 Mo 층이 Al 층 위에 증착된다. 상기 구성으로는, ITO 박막과 Al 층 사이의 큰 접촉 저항 문제뿐만 아니라 순수 Al이 가열될 경우 힐록(hillocks)이 생성되는 문제가 해결된다.
하지만, 그러한 샌드위치 구조가 채택될 경우 상술한 장점과 함께 다음과 같은 단점을 수반한다.
1. 에칭과 관련하여 발생하는 문제점들, 예를 들면 소스와 드레인 전극들이 깨지기 쉬운데, 그 이유는 중간 Al 층과 아래와 위에 있는 Mo 금속층 사이의 에칭률 사이에 차이 때문이다.
2. 생산성이 감소하는데, 증착하기 위해 두 가지 종류의 금속들의 3 층이 필요한데, 이는 한 가지 종류의 금속만을 증착하는 것과 비교해서 증착 주기가 증가하기 때문이다.
3. 비용이 증가하는데, Mo의 현재 시장 가격이 Al보다 매우 비싸기 때문이다.
본 발명의 목적은 전술한 종래 기술들의 단점들을 해결하고, 소스와 드레인 전극들의 구성과 이의 제조 방법을 변경함으로써 소스와 드레인 전극들이 깨지기 쉬운 결함을 극복할 수 있고, 따라서 생산성이 향상되고 비용을 줄일 수 있는 TFT-LCD 용 박막 트랜지스터와 이의 제조 방법을 제공하는 데 있다.
본 발명의 일 실시 예는 박막 트랜지스터를 제공한다. 박막 트랜지스터는 게이트 전극, 게이트 절연층, 액티브층 및 소스와 드레인 전극들을 포함한다. 게이트 전극은 액티브층의 채널 영역과 오버랩되고, 게이트 절연층은 게이트 전극과 액티브층 사이에 제공되고, 소스와 드레인 전극들은 액티브층의 소스 영역 및 드레인 영역과 각각 오버랩되고, 전자들이 터널링되도록 하는 SiNx 또는 SiOxNy 박막이 액티브층과 소스와 드레인 전극들 사이에 제공된다.
본 발명의 다른 실시 예는 박막 트랜지스터 제조방법을 제공한다. 상기 방법은 게이트 전극, 게이트 절연층, 액티브층 및 소스와 드레인 전극들을 형성하는 단계를 포함한다. 게이트 전극은 액티브층의 채널 영역과 오버랩되고, 게이트 절연층은 게이트 전극과 액티브층 사이에 제공되고, 소스와 드레인 전극들은 액티브층의 소스 영역 및 드레인 영역과 각각 오버랩되고, 전자들이 터널링되도록 하는 SiNx 또는 SiOxNy 박막이 액티브층과 소스와 드레인 전극들 사이에 제공된다.
본 발명의 또 다른 실시 예는 박막 트랜지스터 디스플레이를 제공한다. 상기 박막 트랜지스터 디스플레이는 픽셀 유닛의 스위칭 소자로서 박막 트랜지스터를 포함하며, 박막 트랜지스터는 게이트 전극, 게이트 절연층, 액티브층, 및 소스와 드레인 전극들을 포함하며, 게이트 전극은 액티브층의 채널 영역과 오버랩되고, 게이트 절연층은 상기 게이트 전극과 상기 액티브층 사이에 제공되고, 소스와 드레인 전극들은 상기 액티브층의 소스 영역 및 드레인 영역과 각각 오버랩되고, 전자들이 터널링되도록 하는 SiNx 또는 SiOxNy 박막이 액티브층과 소스와 드레인 전극들 사이에 제공된다.
본 발명의 적용 추가 범위는 다음의 상세한 설명으로부터 더욱 명확해 질 것이다. 하지만, 상세한 설명과 특정 예시들은 본 발명의 바람직한 실시 예들을 나타내고 단지 설명을 위한 것으로 이해되어야 한다. 본 발명의 개념과 범위 내에서 다양한 변경 및 개조가 다음 상세한 설명으로부터 당업자에게 자명할 것이다.
본 발명의 일 실시 예에 따른 박막 트랜지스터는 소스와 드레인 전극들이 깨지기 쉬운 결함을 극복할 수 있고, 따라서 생산성이 향상되고 비용을 줄일 수 있는 효과가 있다.
도 2는 본 발명의 일 실시 예에 따른 박막 트랜지스터의 개략적인 단면도이고, 도 3은 본 발명의 다른 실시 예에 따른 박막 트랜지스터의 개략적인 단면이다.
도 2에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 박막 트랜지스터는 기판(100)과 게이트(200), 기판(100) 위에 바닥으로부터 순서대로 형성된 게이트 절연층(300), 반도체 층(400), 도핑된 반도체층(500), 소스와 드레인 전극들(700), 표면보호층(800), 및 픽셀 전극(900)을 포함한다.
픽셀 전극(900)은 표면보호층(800)에 형성된 비아 홀을 통해서 소스와 드레인 전극들(700) 중 하나, 예를 들면 드레인 전극과 접속될 수 있다. 반도체 층(400)과 도핑된 반도체층(500)은 박막 트랜지스터의 액티브 층을 구성하기 위해 사용된다. 도핑된 반도체층(500)은 반도체층과 소스와 드레인 전극들 사이의 접촉 저항을 감소시키기 위해 사용되는 옴 접촉 층으로 언급될 수도 있고, 마이크로 크리스털 실리콘과 같은 다른 재료들을 포함할 수 있다.
또 다른 실시 예에서, 픽셀 전극(900)은 도 3에 도시된 것처럼, 소스와 드레인 전극들(700) 중 하나 위에 직접 래핑(lapped)될 수 있다. 본 발명의 일 실시 예에 따른 박막 트랜지스터에서, 소스와 드레인 전극들(700)은 소스와 드레인 영역에서 액티브 층과 각각 오버랩된다. 예를 들면, 대략 8-15nm의 두께를 가지는 SiNx 또는 SiOxNy 층(600)이 도핑된 반도체 층(500)(또는 액티브 층)과 소스와 드레인 양쪽 전극들(700) 사이에 제공된다. 소스와 드레인 전극들을 위한 재료는 종래에 사용되던 순수 Al 또는 Al/Mo, Mo/Al/Mo 등과 같은 다층 구조를 대체하는 Al합금을 포함한다. Al 합금은, 예를 들면 AlNd, AlTa, AlNi, AlZr 및 AlCu 등과 같은 이차 합금과, AlNdNi과 같은 다른 합금들일 수 있다.
본 발명의 일 실시 예에서, Al 합금이 순수 Al 재료를 대체하여 사용되기 때문에, TFT의 소스와 드레인 전극들은 자기 스퍼터링으로 형성될 수 있고, Mo 층은 더 이상 소스와 드레인 전극들 상부에 증착될 필요가 없다. Al 합금과 픽셀 전극(ITO 전도성 박막) 사이의 접촉이 양호하기 때문에, 상부의 Mo 층의 증착이 생략될 수 있다. 전술한 특징을 통해 소스와 드레인 전극들의 에칭에 관한 문제점들, 예를 들면 에칭 층의 틸트 각도가 해결될 수 있다.
또한, 본 발명의 일 실시 예에서, Mo의 하부 층이 또한 증착되지 않고, 대략 8-15nm 두께의 SiNx 또는 SiOxNy 박막으로 대체된다. 비록 SiNx 또는 SiOxNy 박막이 절연되지만, 그러한 박막이, 예를 들면 대략 8-15nm로 매우 얇기 때문에, 하부의 소스와 드레인 전극들이 전자의 터널링 효과로 인하여 전도가 가능하게 픽셀 전극과 접속될 수 있다. 전술한 특징을 통해, 종래기술에서 소스와 드레인 전극들의 제조 동안에 다중 금속 층 증착으로부터 기인한 생산성 감소 문제점이 해결될 수 있다. 또한, 상하부 Mo층들을 증착할 필요가 없기 때문에, 소스와 드레인 전극들의 원재료 비용이 감소한다. 동시에, 하부 Mo층을 대체하는 SiNx 또는 SiOxNy 박막은 동일한 반응 챔버에서 도핑된 반도체층의 증착 후에 CVD에 의해 쉽게 증착될 수 있어서, 제조 프로세스를 단순화한다.
또한, 상기 실시 예의 바텀 게이트 박막 트랜지스터는 도 2 및 3의 구조들에 한정되지 않으며, 예를 들면 소스와 드레인 전극들과 액티브 층의 순서가 반대일 수 있다. 즉, 소스와 드레인 전극들이 게이트 절연층 위에 있고, 반도체층과 도핑된 반도체층이 소스와 드레인 전극들 위에 순차적으로 형성된다. 예를 들면 대략 8-15nm 두께의 SiNx 또는 SiOxNy 박막이 도핑된 반도체층과 소스와 드레인 전극들 사이에 제공된다. 소스와 드레인 전극들의 재료는 Al합금을 포함한다.
본 발명의 일 실시 예에 따른 박막 트랜지스터는 탑-게이트 형태일 수 있다. 또한, 반도체층과 도핑된 반도체층은 액티브 층을 구성하며, 도핑된 반도체층은 예를 들면 대략 8-15nm 두께의 SiNx 또는 SiOxNy 박막의 소스와 드레인 전극들과 접속된다. 소스와 드레인 전극들의 재료는 Al합금을 포함한다.
또한, 본 발명의 일 실시 예는 또한 픽셀 유닛의 스위칭 소자로서 상기 박막 트랜지스터를 가진 TFT-LCD를 제공한다.
또한, 박막 트랜지스터를 제조하는 방법 및 TFT-LCD를 제조하는 방법을 제공한다. 예를 들면 바텀 게이트 박막 트랜지스터를 제조하는 방법이 설명될 것이다.
제1 실시 예
단계 1. 금속 박막이 기판, 예를 들면 유리 또는 단결정 실리콘 웨이퍼 상에, 예를 들면 자기 스퍼터링에 의해 증착되고, 금속 박막을 증착하기 위한 타겟 재료는 Al합금을 포함하며, 게이트 라인과 게이트 전극 패턴이 포토리소그라피와 에칭에 의해 형성된다.
단계 2. SiNx 또는 SiOxNy 박막이 게이트 절연층으로 CVD에 의해 준비된다. 반도체층(예를 들면 Si층)과 도핑된 반도체층(예를 들면 N+ Si층)이 게이트 절연층 위에 CVD에 의해 동일한 프로세스로 증착된다.
단계 3. 단계 2에서 사용된 것과 동일한 챔버에서, 대략 10nm 두께의 SiNx 또는 SiOxNy 박막이 CVD에 의해 형성되고, 채널이 포토리소그라피와 에칭에 의해 형성된다.
단계 4. 단계 3에서 형성된 기판 위에 Al합금 금속층이 자기 스퍼터링에 의해 증착되고, 소스와 드레인 전극들이 포토리소그라피와 에칭에 의해 형성된다. 형성된 소스와 드레인 전극들은 SiNx 또는 SiOxNy 박막의 도핑된 반도체층과 양호한 접촉을 가진다.
단계 5. 표면보호층(예를 들면 SiOxNy)이 CVD에 의해 증착되고, 채널 보호층이 포토리소그라피와 에칭에 의해 준비되고, 동시에 비아 홀이 보호층에 에칭된다.
단계 6. 투명한 픽셀 박막(예를 들면 ITO)이 자기 스퍼터링에 의해 증착되고, 픽셀 전극 패턴이 포토리소그라피와 에칭에 의해 형성되고, 픽셀 전극이 비아 홀을 통해 소스와 드레인 전극들 중 하나(예를 들면 드레인 전극)과 접속된다.
따라서, TFT-LCD의 픽셀 유닛이 완성되고, 형성된 박막 트랜지스터가 도 2에 도시된다.
제2 실시 예
TFT-LCD의 픽셀 유닛과 박막 트랜지스터를 제조하는 또 다른 방법이 첨부한 도면들을 참조하여 설명된다.
단계 1. 금속 박막이 기판, 예를 들면 유리 또는 단결정 실리콘 웨이퍼 상에, 예를 들면 자기 스퍼터링에 의해 증착되고, 금속 박막을 증착하기 위한 타겟 재료는 Al합금을 포함하며, 게이트 라인과 게이트 전극 패턴이 포토리소그라피와 에칭에 의해 형성된다.
단계 2. SiNx 또는 SiOxNy 박막이 게이트 절연층으로 CVD에 의해 준비된다. 반도체층(예를 들면 Si층)과 도핑된 반도체층(예를 들면 N+ Si층)이 게이트 절연층 위에 CVD에 의해 연속적으로 증착된다.
단계 3. 단계 2에서 사용된 것과 동일한 챔버에서, 대략 10nm 두께의 SiNx 또는 SiOxNy 박막이 CVD에 의해 형성되고, 실리콘 섬이 포토리소그라피와 드라이 에칭에 의해 형성된다.
단계 4. 픽셀 전극 박막(예를 들면, ITO 박막)이 예를 들면 자기 스퍼터링에 의해 증착되고, 픽셀 전극의 패턴이 포토리소그라피와 에칭에 의해 형성된다.
단계 5. Al합금의 금속 층이 상기 패턴 위에 예를 들면 자기 스퍼터링에 의해 증착되고, 소스와 드레인 전극들이 포토리소그라피와 에칭에 의해 형성된다. 형성된 소스와 드레인 전극들은 단계 3에서 형성된 SiNx 또는 SiOxNy 박막을 가진 도핑된 반도체층과 각각 양호한 접촉을 가진다. 동시에, 소스와 드레인 전극들은 픽셀 전극과 양호한 접속하고 그 사이에 양호한 접촉을 가진다.
단계 6. 도핑된 반도체층과 SiNx 또는 SiOxNy 박막이 채널 형성을 위해 에칭된다.
단계 7. 표면보호층(예를 들면 SiOxNy)이 CVD에 의해 증착되고나서, 채널 보 호층이 포토리소그라피와 에칭에 의해 준비된다.
따라서, TFT-LCD 픽셀 유닛이 완성되고, 형성된 박막 트랜지스터가 도 3에 도시된다.
종래기술과 비교해서, 본 발명의 실시 예들은 종래에 사용된 다층 소스와 드레인 전극들을 단층 소스와 전극들로 변경하고, 다층 구조 구성으로 인한 에칭 문제점들을 해결한다. 예를 들면, 소스와 드레인 전극들은 깨지기 쉬운데, 그 이유는 중간 Al 금속과 상하부 Mo 금속층들의 에칭률 간의 차이 때문이다. 또한, 두 종류의 금속들의 3층 구조 증착은 비교적 긴 증착 주기가 필요하기 때문에 비교적 낮은 생산성을 가져왔다. 이러한 문제점들과 관련하여, 본 발명의 실시 예들은 소스와 드레인 전극들을 형성하기 위해 하나의 금속을 증착하고, 이는 생산성을 높인다. 본 발명의 실시 예들은 단지 하나의 금속층만을 증착하기 때문에, 자기 스퍼터링을 위한 챔버들의 수가 감소되고, 이는 장비와 유지 비용을 감소시킨다. 또한, Mo 시장 가격이 매우 비싸기 때문에, 본 발명의 실시 예들에서 상하부 Mo층이 생략될 수 있고 따라서 원재료 비용이 감소될 수 있다. 마지막으로, 본 발명의 실시 예들은 Al금속의 낮은 전기 저항이 유지된다.
도 1은 종래의 바텀-게이트 박막 트랜지스터(TFT) 구조의 개략적인 단면도이다.
도 2는 본 발명의 일 실시 예에 따른 박막 트랜지스터의 개략적인 단면도이다.
도 3은 본 발명의 다른 실시 예에 따른 박막 트랜지스터의 개략적인 단면이다.
Claims (18)
- 게이트 전극, 게이트 절연층, 액티브층, 및 소스와 드레인 전극들을 포함하며,상기 게이트 전극은 상기 액티브층의 채널 영역과 오버랩되고, 상기 게이트 절연층은 상기 게이트 전극과 상기 액티브층 사이에 제공되고, 상기 소스와 드레인 전극들은 상기 액티브층의 소스 영역 및 드레인 영역과 각각 오버랩되고,전자들이 터널링되도록 하는 두께를 가지는 SiNx 또는 SiOxNy 박막이 상기 액티브층과 상기 소스와 드레인 전극들 사이에 제공되며, 상기 SiNx 또는 SiOxNy 박막은 확산 방지 층으로 작용하고, 상기 소스와 드레인 전극들의 재료는 알루미늄(Al) 합금을 포함하는,박막 트랜지스터.
- 제 1 항에 있어서,상기 SiNx 또는 SiOxNy 박막은 8nm 내지 15nm의 두께를 갖는 것을 특징으로 하는 박막 트랜지스터.
- 삭제
- 제 1 항에 있어서,상기 Al합금은,AlNd, AlTa, AlNi, AlZr, AlCu 및 AlNdNi를 포함하는 그룹으로부터 선택되는 것을 특징으로 하는 박막 트랜지스터.
- 제 1 항에 있어서,상기 박막 트랜지스터는 바텀 게이트 박막 트랜지스터인 것을 특징으로 하는 박막 트랜지스터.
- 제 1 항에 있어서,상기 박막 트랜지스터는 탑 게이트 박막 트랜지스터인 것을 특징으로 하는 박막 트랜지스터.
- 제 1 항에 있어서,상기 액티브층은,서로 적층되는 반도체층과 옴 접촉층을 포함하고, 상기 전자들이 터널링되도록 하는 두께를 가지는 SiNx 또는 SiOxNy 박막은 상기 옴 접촉층과 상기 소스와 드레인 전극들 사이에 제공되는 것을 특징으로 하는 박막 트랜지스터.
- 제 7 항에 있어서,상기 옴 접촉층은 도핑된 반도체층 또는 미세결정(microcrystal) 실리콘 층인 것을 특징으로 하는 박막 트랜지스터.
- 게이트 전극, 게이트 절연층, 액티브층, 및 소스와 드레인 전극들을 형성하는 단계를 포함하며,상기 게이트 전극은 상기 액티브층의 채널 영역과 오버랩되고, 상기 게이트 절연층은 상기 게이트 전극과 상기 액티브층 사이에 제공되고, 상기 소스와 드레인 전극들은 상기 액티브층의 소스 영역 및 드레인 영역과 각각 오버랩되고,전자들이 터널링되도록 하는 두께를 가지는 SiNx 또는 SiOxNy 박막이 상기 액티브층과 상기 소스와 드레인 전극들 사이에 제공되며, 상기 SiNx 또는 SiOxNy 박막은 확산 방지 층으로 작용하고, 상기 소스와 드레인 전극들의 재료는 알루미늄(Al) 합금을 포함하는,박막 트랜지스터 제조 방법.
- 제 9 항에 있어서,상기 SiNx 또는 SiOxNy 박막은 5nm 내지 15nm의 두께를 갖는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 삭제
- 제 9 항에 있어서,상기 Al합금은,AlNd, AlTa, AlNi, AlZr, AlCu 및 AlNdNi를 포함하는 그룹으로부터 선택되는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 제 9 항에 있어서,상기 액티브층은,서로 적층되는 반도체층과 옴 접촉층을 포함하고, 상기 전자들이 터널링되도록 하는 SiNx 또는 SiOxNy 박막은 상기 옴 접촉층과 상기 소스와 드레인 전극들 사이에 제공되는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 제 13 항에 있어서,상기 옴 접촉층은 도핑된 반도체층 또는 미세결정(microcrystal) 실리콘 층인 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 픽셀 유닛의 스위칭 소자로서 박막 트랜지스터를 포함하는 박막 트랜지스터 액정표시장치에 있어서,상기 박막 트랜지스터는,게이트 전극, 게이트 절연층, 액티브층, 및 소스와 드레인 전극들을 포함하며, 상기 게이트 전극은 상기 액티브층의 채널 영역과 오버랩되고, 상기 게이트 절연층은 상기 게이트 전극과 상기 액티브층 사이에 제공되고, 상기 소스와 드레인 전극들은 상기 액티브층의 소스 영역 및 드레인 영역과 각각 오버랩되고, 전자들이 터널링되도록 하는 두께를 가지는 SiNx 또는 SiOxNy 박막이 상기 액티브층과 상기 소스와 드레인 전극들 사이에 제공되며, 상기 SiNx 또는 SiOxNy 박막은 확산 방지 층으로 작용하고, 상기 소스와 드레인 전극들의 재료는 알루미늄(Al) 합금을 포함하는,박막 트랜지스터 액정표시장치.
- 제 15 항에 있어서,상기 소스와 드레인 전극들 중 하나와 접속되는 픽셀 전극을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
- 제 16 항에 있어서,상기 픽셀 전극은 비아 홀을 통해 상기 소스와 드레인 전극들 중 하나와 접속된 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
- 제 16 항에 있어서,상기 픽셀 전극은 상기 소스와 드레인 전극들 중 하나 상에 직접 래핑된 것 을 특징으로 하는 박막 트랜지스터 액정표시장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710100342A CN100583443C (zh) | 2007-06-08 | 2007-06-08 | 一种薄膜晶体管结构及其制备方法 |
| CN200710100342.0 | 2007-06-08 | ||
| CN2007101003420 | 2007-06-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080107990A KR20080107990A (ko) | 2008-12-11 |
| KR100931875B1 true KR100931875B1 (ko) | 2009-12-15 |
Family
ID=40095018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080029767A KR100931875B1 (ko) | 2007-06-08 | 2008-03-31 | 박막 트랜지스터 및 이의 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8030654B2 (ko) |
| JP (2) | JP2008306167A (ko) |
| KR (1) | KR100931875B1 (ko) |
| CN (1) | CN100583443C (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100917654B1 (ko) * | 2006-11-10 | 2009-09-17 | 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법 |
| CN101826532B (zh) * | 2009-03-06 | 2012-05-30 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| EP2519969A4 (en) * | 2009-12-28 | 2016-07-06 | Semiconductor Energy Lab | SEMICONDUCTOR COMPONENT |
| JP6019370B2 (ja) * | 2012-01-11 | 2016-11-02 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタ及びその製造方法、表示装置 |
| CN103400822A (zh) * | 2013-08-01 | 2013-11-20 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| CN103715266A (zh) | 2013-12-25 | 2014-04-09 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管、阵列基板的制造方法及显示器件 |
| CN105161504B (zh) * | 2015-09-22 | 2019-01-04 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN105870058B (zh) * | 2016-06-08 | 2018-12-18 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板的制作方法 |
| CN109935627A (zh) * | 2019-01-21 | 2019-06-25 | 上海易密值半导体技术有限公司 | 薄膜晶体管 |
| CN112447762A (zh) * | 2019-09-05 | 2021-03-05 | 咸阳彩虹光电科技有限公司 | 一种显示面板及显示器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990030267A (ko) * | 1997-09-30 | 1999-04-26 | 다카노 야스아키 | 표시 장치와 그 제조 방법 |
| KR100336890B1 (ko) * | 1998-12-15 | 2003-06-19 | 주식회사 현대 디스플레이 테크놀로지 | 박막트랜지스터액정표시소자의제조방법 |
| KR100615205B1 (ko) * | 2004-01-27 | 2006-08-25 | 삼성에스디아이 주식회사 | 광투과율을 개선시키는 구조의 유기 전계 발광 디스플레이소자 및 이의 제조 방법 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6284563A (ja) * | 1985-10-08 | 1987-04-18 | Nec Corp | 薄膜電界効果トランジスタアレイの製造方法 |
| JPS62252973A (ja) * | 1986-04-25 | 1987-11-04 | Nec Corp | 順スタガ−ド型薄膜トランジスタ |
| JPS6378572A (ja) * | 1986-09-20 | 1988-04-08 | Fujitsu Ltd | 半導体装置 |
| JPH02248079A (ja) * | 1989-03-22 | 1990-10-03 | Sumitomo Metal Ind Ltd | 薄膜半導体装置 |
| JPH05315616A (ja) | 1992-05-08 | 1993-11-26 | Hitachi Ltd | 半導体装置及び薄膜トランジスタ |
| JPH07326756A (ja) * | 1994-05-30 | 1995-12-12 | Kyocera Corp | 薄膜トランジスタおよびその製造方法 |
| JP3288615B2 (ja) * | 1997-10-21 | 2002-06-04 | 株式会社アドバンスト・ディスプレイ | 薄膜トランジスタの製造方法 |
| JP2001166332A (ja) * | 1999-12-06 | 2001-06-22 | Hitachi Ltd | 液晶表示装置 |
| KR100915231B1 (ko) * | 2002-05-17 | 2009-09-02 | 삼성전자주식회사 | 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법 |
| CN1466017A (zh) | 2002-07-05 | 2004-01-07 | 友达光电股份有限公司 | 于薄膜晶体管液晶显示器制造过程中的蚀刻方法 |
| JP2006100387A (ja) * | 2004-09-28 | 2006-04-13 | Toshiba Corp | 電界効果トランジスタ及びその製造方法 |
| JP4700352B2 (ja) * | 2005-01-12 | 2011-06-15 | 出光興産株式会社 | Ｔｆｔ基板及びその製造方法 |
| US7411298B2 (en) * | 2005-08-17 | 2008-08-12 | Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) | Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices |
-
2007
- 2007-06-08 CN CN200710100342A patent/CN100583443C/zh active Active
-
2008
- 2008-03-31 KR KR1020080029767A patent/KR100931875B1/ko active IP Right Grant
- 2008-04-02 US US12/061,425 patent/US8030654B2/en active Active
- 2008-04-03 JP JP2008097547A patent/JP2008306167A/ja active Pending
-
2012
- 2012-09-18 JP JP2012204276A patent/JP5685565B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990030267A (ko) * | 1997-09-30 | 1999-04-26 | 다카노 야스아키 | 표시 장치와 그 제조 방법 |
| KR100336890B1 (ko) * | 1998-12-15 | 2003-06-19 | 주식회사 현대 디스플레이 테크놀로지 | 박막트랜지스터액정표시소자의제조방법 |
| KR100615205B1 (ko) * | 2004-01-27 | 2006-08-25 | 삼성에스디아이 주식회사 | 광투과율을 개선시키는 구조의 유기 전계 발광 디스플레이소자 및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8030654B2 (en) | 2011-10-04 |
| JP2012248896A (ja) | 2012-12-13 |
| CN101320737A (zh) | 2008-12-10 |
| CN100583443C (zh) | 2010-01-20 |
| JP2008306167A (ja) | 2008-12-18 |
| KR20080107990A (ko) | 2008-12-11 |
| JP5685565B2 (ja) | 2015-03-18 |
| US20080303028A1 (en) | 2008-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100931875B1 (ko) | 박막 트랜지스터 및 이의 제조 방법 | |
| US6566686B2 (en) | Thin-film transistor display devices | |
| US7548284B2 (en) | Forming method of liquid crystal layer using ink jet system | |
| US6642580B1 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US7858412B2 (en) | Thin-film transistor substrate and method of fabricating the same | |
| US9716118B2 (en) | Thin film transistor substrate including thin film transistor formed of oxide semiconductor and method for manufacturing the same | |
| JPH09160509A (ja) | アクティブマトリクス基板及びその製造方法 | |
| KR101626899B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR100905662B1 (ko) | 액정표시장치 제조 방법 및 배선 구조 | |
| KR20080073573A (ko) | 액정패널과 이의 제조방법 | |
| US7116389B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| KR100635945B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20020092722A (ko) | 액정표시소자의 어레이 기판 및 그 제조방법 | |
| US8355089B2 (en) | Liquid crystal display device and fabrication method thereof | |
| KR100591899B1 (ko) | 액정 표시장치 | |
| KR20010082840A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR20080045961A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| JPH0850303A (ja) | 液晶表示装置用アレイ基板 | |
| KR20060029413A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20040057800A (ko) | 액정표시장치용 어레이기판 제조방법 | |
| KR20010082846A (ko) | 액정 표시장치 및 그 제조방법 | |
| KR20060106197A (ko) | 액정 표시 장치 | |
| KR20060029414A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20100053236A (ko) | 디스플레이 장치 및 그의 제조 방법 | |
| KR20080069439A (ko) | 박막 트랜지스터 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121119 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20141124 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20161123 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20171120 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20181119 Year of fee payment: 10 |