KR100905662B1 - 액정표시장치 제조 방법 및 배선 구조 - Google Patents

액정표시장치 제조 방법 및 배선 구조 Download PDF

Info

Publication number
KR100905662B1
KR100905662B1 KR1020030042074A KR20030042074A KR100905662B1 KR 100905662 B1 KR100905662 B1 KR 100905662B1 KR 1020030042074 A KR1020030042074 A KR 1020030042074A KR 20030042074 A KR20030042074 A KR 20030042074A KR 100905662 B1 KR100905662 B1 KR 100905662B1
Authority
KR
South Korea
Prior art keywords
layer
aluminum alloy
copper metal
metal layer
gate
Prior art date
Application number
KR1020030042074A
Other languages
English (en)
Other versions
KR20050001780A (ko
Inventor
김진영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030042074A priority Critical patent/KR100905662B1/ko
Priority to US10/870,212 priority patent/US7177003B2/en
Publication of KR20050001780A publication Critical patent/KR20050001780A/ko
Application granted granted Critical
Publication of KR100905662B1 publication Critical patent/KR100905662B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

본 발명은 액정표시장치의 고해상도화, 대면적화 경향에 따라 게이트, 데이터 배선을 저저항 배선인 Cu 금속 배선 또는 Cu와 Al 합금 금속 배선을 사용한 액정표시장치 제조 방법 및 배선 구조를 개시한다. 개시된 본 발명은 투명성 유리 기판 상에 Al계 합금을 증착하고, Cu 금속을 증착 하는 단계; 상기 Cu 금속 막이 증착된 기판 상에 포토레지스트를 도포하고, 마스크를 사용하여 노광 및 식각하여 게이트 배선을 형성하는 단계; 상기 게이트 배선이 형성된 기판 상에 게이트 절연막, 비정질 실리콘, 도핑된 실리콘을 차례로 증착하고 식각하여 반도체 층을 형성하는 단계; 상기 반도체 층이 형성된 기판 상에 Al 합금을 증착하고, Cu 금속을 증착하고, 노광 및 식각 공정을 진행하여 소오스/드레인 전극 및 데이터 버스 라인을 형성하는 단계; 상기 소오스/드레인 전극과 데이터 버스 라인이 형성된 기판 상에 보호막을 도포하여 콘택홀 및 패드 오픈을 형성하는 단계; 및 상기 보호막 상에 ITO 박막을 증착하고 식각하여 화소 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
액정, 배선, 게이트, Cu, Al, 저저항

Description

액정표시장치 제조 방법 및 배선 구조{METHOD FOR MANUFACTURING LCD AND STRUCTURE OF LCD WIRING}
도 1은 일반적인 액정표시장치 화소 구조를 도시한 평면도.
도 2a 및 도 2b는 종래 기술에 따른 게이트 전극의 적층 구조를 도시한 단면도.
도 3a 및 도 3b는 종래 기술에 따른 어레이 공정과 소오스/드레인 전극 구조를 도시한 단면도.
도 4는 본 발명에 따른 액정표시장치 게이트 배선 구조를 도시한 도면.
도 5는 본 발명에 따른 액정표시장치 어레이 공정과 소오스/드레인 전극 구조를 도시한 단면도.
도 6a 내지 도 6c는 본 발명에 따른 어레이 공정을 도시한 단면도.
도 7a 본 발명에 따른 전극 구조에 대하여 비연속 증착 방식으로 제조한 경우의 단면도.
도 7b는 본 발명에 따른 전극 구조에 대하여 연속 증착 방식으로 제조한 경우의 단면도.
도 8은 상기 도 7a와 도 7b에 의하여 제조된 전극에 대하여 열처리에 따른 저항 변화를 비교한 그래프.
도 9는 상기 도 7a와 도 7b에 의하여 제조된 전극에 대하여 전극 두께에 따른 저항 변화를 비교한 그래프.
*도면의 주요 부분에 대한 부호의 설명*
500: 유리 기판 501, 506: Al계 합금
501a: Cu 금속 502: 게이트 절연막
503: 비정질 실리콘 504: 도핑된 비정질 실리콘
506a, 506b: Cu 금속
본 발명은 액정표시장치 제조 방법 및 배선 구조에 관한 것으로, 보다 구체적으로는 게이트 버스 라인과 데이터 버스 라인을 저저항 금속을 사용하여, 고해상도, 대면적 액정표시장치를 구현할 수 있는 액정표시장치 제조 방법 및 배선 구조에 관한 것이다.
최근 정보화 사회로 시대가 급진전함에 따라, 대량의 정보를 처리하고 이를 표시하는 디스플레이(display)분야가 발전하고 있다.
최근 들어 박형화, 경량화, 저 소비전력화 등의 시대상에 부응하기 위해 평판표시장치(plate panel display)의 필요성이 대두되었다. 이에 따라 색 재현성이 우수하고 박형인 박막트랜지스터형 액정표시소자(Thin film transistor-liquid crystal display ; 이하 TFT-LCD라 한다)가 개발되었다.
일반적으로 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다.
현재에는 전술한 바 있는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
도 1은 일반적인 액정표시장치 화소 구조를 도시한 평면도이다.
도 1에 도시된 바와 같이, 액정표시장치의 어레이 기판 상에는 구동 신호를 인가하는 다수개의 게이트 버스 라인(10)이 배치되어 있고, 상기 게이트 버스 라인(10)과 수직으로 교차 배열되는 데이터 버스 라인(30)에 의하여 다수개의 단위 화소 영역을 한정한다.
상기 게이트 버스 라인(10)과 데이터 버스 라인(30)이 수직으로 교차 배열되는 단위 화소 영역 상에는 스위칭 역할을 하는 박막 트랜지스터(Thin Film Transistor: TFT)가 배치되어 있다.
상기 박막 트랜지스터의 구조는 상기 게이트 버스 라인(10)으로부터 인출된 게이트 전극(10a) 상에 게이트 절연막(Gate Insulate), 비정질 실리콘(a-Si), 도핑 된 비정질 실리콘(n＋ a-Si)으로된 반도체층(50)이 형성되어 있고, 상기 반도체층(50) 상에는 소오스/드레인 전극(60a, 60b)이 형성되어 있는 구조이다.
상기 박막 트랜지스터의 드레인 전극(60b)은 상기 게이트 버스 라인(10)과 데이터 버스 라인(30)이 수직으로 교차 배열되어 있는 단위 화소 영역 상의 화소 전극(100)과 콘택 홀(contact hole:70)을 통하여 전기적으로 연결되어 있다.
최근 액정표시장치가 고해상도를 구현하고 대면적화 됨에 따라서, 게이트 버스 라인과 데이터 버스 라인의 저항이 낮은 금속을 사용하는 것을 요구함에 따라서, 저저항 금속을 이용한 제조 공정이 개발되고 있다.
도 2a 및 도 2b는 종래 기술에 따른 게이트 전극의 적층 구조를 도시한 단면도이다.
도 2a에 도시된 바와 같이, 어레이 기판 상에 형성하는 금속 배선은 몰리브덴(Mo) 또는 크롬(Cr)의 단일 금속을 사용한 경우로써, 이와 같이 몰리브덴(Mo)과 크롬(Cr)을 사용할 경우 화학적 식각 면에서 장점이 있다.
상기 게이트 배선을 형성하는 공정은 일반적으로 액정표시장치에서의 게이트 배선 형성 공정과 동일하게, 세정된 유리 기판(200) 상에 몰리브덴(Mo) 또는 크롬(Cr) 금속막을 증착하고, 포토레지스트를 도포하고, 마스크를 사용하여 노광 및 현상, 식각을 진행하여 게이트 버스 라인과 게이트 전극(201)을 동시에 형성한다.
알리미늄 금속(Al) 막을 사용할 때와 달리 식각 에천트(etchant)의 특성만이 변화할 뿐 동일한 방식에 의하여 형성한다.
도 2b는 게이트 배선을 몰리브덴(Mo)과 알리미늄(Al) 합금을 사용한 이중 배선으로서, 도시된 바와 같이, 유리 기판(300) 상에 먼저 Al 합금(301)을 도포하고, 계속해서 Mo 금속막(301a)을 증착한다.
상기 Al 합금(301)은 Mo 금속막(301a)에 비하여 유리 기판(300)과의 접착력(adhesion)이 우수할 뿐만 아니라, 저항이 낮아 상기 도 2a에서와 같이 몰리브덴(Mo) 또는 크롬(Cr)에 비하여 저항 면에서 우수하다.
상기 Al 합금(301) 상에 연속적으로 증착된 Mo 금속막(301a)은 상기 Al 합금(301) 상에 산화막(Al2O3) 형성을 방지하여, 게이트 패드와 콘택되는 ITO 화소 전극과의 콘택 저항을 감소시키는 장점이 있다.
또한, 이후 증착되는 반도체층 및 금속 층에 대한 포토(photo) 공정 진행시 상기 Al 합금층의 손상을 방지하는 이점이 있다.
도 3a 및 도 3b는 종래 기술에 따른 어레이 공정과 소오스/드레인 전극 구조를 도시한 단면도이다.
도 3a에 도시된 바와 같이, 상기 도 2a에서 몰리브덴(Mo) 또는 크롬(Cr) 금속으로된 단일 배선에 의하여 게이트 배선을 형성하고, 상기 게이트 배선으로부터 인출된 상기 게이트 전극(201) 상에 몰리브덴 또는 크롬 금속으로된 소오스/드레인 전극(205a, 205b)을 형성하여 박막 트랜지스터를 형성하였다.
즉, 상기 유리 기판(200) 상에 단일 금속으로된 게이트 전극(201) 상에 게이트 절연막(202)을 기판의 전 영역 상에 도포하고, 계속하여 비정질 실리콘(a-Si: 203))과 도핑된 비정질 실리콘(204)을 도포하여 반도체 층(203, 204)을 형성되었다.
그리고, 상기 반도체 층(203, 204) 상에 몰리브덴(Mo) 또는 크롬(Cr)으로된 단일 금속막을 증착하고, 식각하여 상기 소오스/드레인 전극(205a, 205b)을 완성함으로써 크롬(Cr) 또는 몰리브덴(Mo)의 단일 금속을 전극으로 갖는 박막 트랜지스터가 형성된다.
이와 달리, 도 3b는 도 2b와 같이 몰리브덴과 알루미늄 합금으로된 이중 배선에 의하여 박막 트랜지스터의 전극이 형성된 모습을 나타내었다.
상기 도 3a와 동일한 방식으로 Mo(301a)와 Al 합금(301)의 이중 금속막으로 형성된 게이트 전극(301, 301a) 상에 게이트 절연층(302)과 반도체 층(303, 304)을 형성하고, 상기 반도체 층(303, 304) 상에 Mo 금속막(306, 307)과 Al 합금 막을 차례로 증착하고, 이를 식각하여 Mo 금속막(306, 307)과 Al 합금 막의 이중 금속막으로된 소오스/드레인 전극(305a, 305b)을 형성하였다.
상기 Mo(301a, 306, 307) 대신 Cr을 사용할 수도 있고 Al 합금을 사이에 두고 상하부에 Mo 또는 Cr을 증착하여 삼중막 구조를 갖도록 형성할 수 있다.
상기 Al 계열의 합금은 게이트 배선에 사용하는 물질로써, 저항이 낮은 편이어서 데이터 신호 전달을 수행한다. 상기 소오스/드레인 전극(205a, 205b) 상부에 증착된 Mo(Mo 또는 Cr)은 Al 합금 층의 산화막(Al2O3) 형성을 방지하여, 데이터 패드 상에 콘택되는 ITO 화소 전극과 소오스/드레인 전극(305a, 305b)의 콘택 저항을 감소시키는 역할을 한다.
아울러, 보호막 도포와 ITO 증착 후 식각 공정에서 발생하는 Al 합금 층의 손상을 방지하는 버퍼층 역할을 한다.
그러나, 상기와 같이 종래 기술에 따라 게이트 배선과 소오스/드레인 전극을 Mo 또는 Cr 금속 막의 단일 배선 또는 Al 합금과 함께 이중 배선을 사용할 경우에는 Al 또는 Al 합금 계열의 금속은 저저항 금속이지만, 고해상도에 사용하기에는 UXGA급(1600*1200)급의 해상도에서는 사용하기 힘든 단점이 있다.
또한, Mo 또는 Cr의 단일 배선으로 형성된 경우에는 Al 보다 저항이 높아 마찬가지로 고해상도 모델에서는 적용하기 힘든 문제가 있다.
이와 같이, 고해상도에서 저항이 낮지 않을 경우에는 신호 전달시 신호 지연 현상과 신호 손실이 발생하는 문제가 있다.
본 발명은, 액정표시장치의 고해상도와 대면적화 요구에 따라 게이트 버스 라인, 데이터 버스 라인의 수가 증가함으로써, 요구되어지는 저저항 배선을 Cu 금속 배선 또는 Cu와 Al 합금 금속을 사용하는 것을 특징으로 하는 액정표시장치 제조 방법 또는 배선 구조를 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위한, 본 발명에 따른 액정표시장치 제조방법은, 기판상에 제1 알루미늄 합금층 및 제1 구리 금속층을 연속적으로 형성하는 단계; 상기 제1 구리 금속층 상에 포토레지스트 패턴을 형성하고 상기 제1 구리 금속층 및 상기 제1 구리 금속층 하부의 제1 알루미늄 합금층을 식각하여 게이트 라인을 형성하는 단계; 게이트 절연막, 아몰퍼스 실리콘층 및 불순물이 도핑된 아몰퍼스 실리콘층을 증착 및 식각하여 반도체층을 형성하는 단계; 제2 알루미늄 합금층 및 제2 구리 금속층을 상기 기판 상에 연속적으로 형성 및 식각하여 데이터 라인, 소오스 전극 및 드레인 전극을 형성하는 단계; 상기 기판에 포함된 상기 데이터 라인, 상기 소오스 전극 및 상기 드레인 전극을 포함하는 상기 기판상에 보호막을 형성 및 상기 보호막에 콘택홀 및 패드 오픈을 형성하는 단계; 및 상기 콘택홀 및 상기 패드 오픈을 갖는 보호막을 포함하는 상기 기판 상에 투명한 도전성 박막 필름을 증착하는 단계를 포함하고, 상기 제1 구리 금속층과 상기 제1 알루미늄 합금층 사이, 상기 제2 구리 금속층은 상기 제2 알루미늄 합금층 사이에 Al2O3 또는 CuAl층이 형성된 것을 특징으로 하는로 한다.
삭제
삭제
삭제
삭제
삭제
삭제
여기서, 상기 Al계 합금은, Al 또는 Al에 도전성 금속을 합금한 금속이고, Al 합금 증착과 Cu 증착 공정은 챔버내에서 연속해서 증착하며, 상기 Al 합금 증착과 Cu 증착 공정은 Al 합금 증착 후, 대기에 노출 시켜, 다시 Cu를 비연속적으로 증착하는 것을 특징으로 한다.
본 발명의 다른 실시 예에 따른 액정표시장치 배선 구조는, 제1 알루미늄 합금층 및 제1 구리 금속층을 포함하는 제1 막구조로 형성된 게이트 라인 및 상기 게이트 라인으로부터 돌출된 박막 트랜지스터의 게이트 전극; 상기 게이트 라인 및 상기 게이트 전극을 덮는 게이트 절연막; 상기 게이트 전극에 대응하는 상기 게이트 절연막 상에 형성된 반도체층; 제2 알루미늄 합금층 및 제2 구리 금속층을 포함하는 제2 막구조로 형성된 데이터 라인 및 상기 데이터 라인으로부터 돌출되며 상기 반도체층에 접속된 데이터 전극; 및 상기 제2 알루미늄 합금층 및 제2 구리 금속층을 포함하는 제2 막구조로 형성되며 상기 반도체층에 접속된 드레인 전극을 포함하고, 상기 제1 구리 금속층과 상기 제1 알루미늄 합금층 사이, 상기 제2 구리 금속층은 상기 제2 알루미늄 합금층 사이에 Al2O3 또는 CuAl층이 형성된 것을 특징으로 한다.
삭제
삭제
삭제
본 발명에 의하면, 액정표시장치에 사용되는 배선과 박막 트랜지스터의 전극을 저항이 낮은 Cu 배선을 게이트 버스 라인과 소오스/드레인 전극에 사용함으로써 고화질의 해상도를 구현할 수 있는 이점이 있다.
삭제
아울러, 게이트 배선, 데이터 배선, 박막 트랜지스터 전극을 Cu 금속과 Al 합금 계열의 금속을 같이 사용함으로써 식각 공정에서 발생할지 공정상 불량을 극복할 수 있는 효과가 있다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.
도 4는 본 발명에 따른 액정표시장치 게이트 배선 구조를 도시한 도면이다.
도 4에 도시된 바와 같이, 게이트 배선을 구리 금속층(Cu: 501a)과 알루미늄(Al) 합금층(501)을 사용한 이중 배선으로 형성하였다.
먼저, 투명성 유리 기판(300) 상에 상기 Al 합금을 증착하고, 이를 동일 챔버(chamber) 내에서 연속적으로 Cu 금속을 증착하거나, 상기 Al 합금 증착 후 대기 중에 노출시킨 다음 Cu 증착 챔버 내에서 Cu 금속을 증착 시킨다.
그리고 상기 Al 합금의 두께는 상기 Cu 금속의 두께보다 얇도록 형성하는데, 그 이유는 상기 Cu 금속의 두께와 Al 합금의 두께에 따라 전체적인 저항 변화가 있기 때문이다.
이에 관한 자세한 설명은 도 8과 도 9에서 설명하기로 한다.
이와 같이 유리 기판(300) 상에 Al 합금과 Cu 합금이 형성되면, 마스크 공정을 진행하여 Al 합금층(501)과 Cu 합금층(501a)으로 구성된 게이트 배선을 형성함으로써 저저항 배선을 요구하는 고해상도 액정표시장치에 적절히 대응할 수 있는 이점이 있다. 이때, 게이트 배선과 함께 액정표시장치인 경우에는 게이트 전극과 공통배선 및 공통전극이 함께 형성될 수 있다.
도 5는 본 발명에 따른 액정표시장치 어레이 공정과 소오스/드레인 전극 구조를 도시한 단면도이다.
도 5에 도시된 바와 같이, 액정표시장치의 박막 트랜지스터의 게이트전극은 Al 합금층(501)과 Cu 금속층(501a)으로 구성된 이중 금속층으로 구성되어 있다. 도면에 도시되지 않았지만, 게이트배선도 동일한 구조로 동시에 형성된다.
즉, 상기 박막 트랜지스터 제조 과정 중에서 반도체 층을 형성하고 상기 반도체층(503, 504) 상에 소오스/드레인 전극을 형성할 때, Al 합금층(506)과 Cu 층(505a, 505b)의 이중 층으로 형성한다. 상기 도 4에서 설명한 바와 같이 연속 또는 비연속 증착 방식과 마스크 공정으로 형성한다.
그리고 저저항을 위하여 이중층 배선 중 Cu 금속층(505a, 505b)의 두께를 Al 합금층(506)의 두께 보다 두꺼운 구조를 갖도록 하였다.
상기 반도체 층(503, 504)은 게이트 절연막(502) 상에 비정질 실리콘(a-Si: 503), 도핑된 비정질 실리콘(n＋ a-Si: 504)으로 구성되어 있다.
도 6a 내지 도 6c는 본 발명에 따른 어레이 공정을 도시한 단면도이다.
도 6a 내지 도 6c에 도시된 바와 같이, 투명성 유리 기판(500) 상에 Al계 합금을 증착하고, Cu 금속을 증착한다.
이때, 상기 Al 합금 상에 Cu 금속을 형성할 때, 동일 챔버 내부에서 연속으로 증착하거나, 상기 Al 합금 증착후 대기에 노출시킨 다음 다시 챔버 내에서 상기 Cu 금속을 증착하는 비연속 방식을 적용할 수 있다.
그리고 상기 Al계 합금은, Al 또는 Al에 도전성 금속을 합금한 금속을 사용하고, 도전 금속은 일반적으로 배선으로 사용되는 금속이면 Al 금속과 합금해서 사용할 수 있다.
그런 다음, 상기 Cu 금속이 증착되면, 기판(500)의 전 영역 상에 포토레지스트를 도포하고, 마스크를 사용하여 노광 및 식각 작업을 하여 Al 합금층(501)과 Cu 금속층(501a)으로 구성된 이중 게이트 전극과 게이트 배선을 형성한다.
이때, 상기 게이트 배선으로 Cu 금속층(501a)이 사용됨에 따라 식각 에천트(etchant)의 변화만 있을 뿐 기존의 액정표시장치 제조 공정을 동일하게 사용하여 진행한다.
상기 게이트 배선(게이트 버스 라인, 게이트 전극)이 형성되면, 기판의 전 영역 상에 게이트 절연막(502), 비정질 실리콘(a-Si: 503), 도핑된 비정질 실리콘(n＋ a-Si: 504)을 차례로 증착하고 식각하여 반도체 층(503, 504)을 형성한다.
상기 반도체 층(503, 504)이 형성되면, 상기 게이트 배선 증착 공정과 동일하게 상기 Al 합금을 증착하고, 연속 또는 비연속 방식에 따라 Cu 금속을 증착하여 이중층을 형성한다.
이와 같이 Al 합금과 Cu 금속의 이중층이 형성되면 포토 공정에 따라 노광 및 식각 공정을 진행하여 Al 합금층(506)과 Cu 금속층(505a, 505b)을 패터닝한다. 상기 패터닝된 Al 합금층(506)과 Cu 금속층(505a, 505b)은 박막 트랜지스터의 소오스/드레인 전극이 된다. 이때, 데이터 버스 라인도 동일한 구조로 형성된다.
도면에는 도시되지 않았지만, 상기 소오스/드레인 전극과 데이터 버스 라인이 형성된 기판(500) 상에 보호막을 형성한 다음, 콘택 홀 및 패드 오픈을 형성한다. 계속해서 상기 보호막 상에 ITO 박막을 증착하고 식각하여 화소 전극을 형성하여 어레이 기판을 완성한다.
따라서, 본 발명에서는 고해상도와 대면적 액정표시장치를 구현하기 위하여 액정표시장치에 사용되는 게이트 버스 라인, 데이터 버스 라인, 게이트 전극, 소오스/드레인 전극(506a, 506b)을 Al 합금(506)과 Cu(506a, 506b)의 이중 금속 막으로 형성함으로써 저저항 배선을 형성할 수 있다.
그리고 실험 데이터에 따라 Al 합금과 Cu 금속으로된 이중 금속층을 동일 챔버에서 연속 증착하는 경우와 Al 합금 증착 후 대기 중에 노출 후 Cu 금속층을 증착하는 비연속 증착 방식에 따른 저항 변화에 대하여 설명한다.
도 7a는 본 발명에 따른 전극 구조에 대하여 비연속 증착 방식으로 제조한 경우의 단면도이다.
도 7a에 도시된 바와 같이, 유리 기판(601) 상에 Al 합금층(602)을 200Å 두께로 증착하고, 대기 중에 노출 후 Cu 금속층(604)을 2000Å 두께로 증착하고, 열처리(anneal)를 하는 경우, 상기 Al 합금층(602)과 Cu 금속층(604) 사이에 Al2O3의 구조를 갖는 산화 알루미늄층(603)이 형성된다.
상기 산화 알루미늄 층(603)의 두께는 수십 Å의 두께로 형성되는데, 이와 같은 비연속 증착 시에는 전체적인 저항 변동이 없이 저저항을 유지할 수 있는 이점이 있으나, 공정의 단절로 생산 효율은 저하되는 문제가 있다.
그리고, 도 7b는 본 발명에 따른 전극 구조에 대하여 연속 증착 방식으로 제조한 경우의 단면도로서, 상기 7a와 달리, Al 합금층(702) 증착 후 대기에 노출 없이 연속적으로 Cu 금속층(704)을 증착하는 경우이다. 상기 Al 합금 층(702)이 대기에 노출되지 않으므로 산화 알루미늄층이 형성되지 않지만, 상기 Cu 금속층(704)과 Al 합금층(702)의 화학적 반응으로 수십 Å의 CuAl층(703)이 형성된다.
이와 같은 비연속 증착 방식에 따라 상기 Al 합금층(702)과 Cu 금속층(704)이 증착되면, 열처리에 따른 비저항 증가로 인하여 저항 값이 상승되는 요인이 되는 문제가 있다.
하지만, 상기 Al 합금층(702)과 Cu 금속층(704)을 연속하여 증착하므로 제조 공정의 단절 없이 연속하여 제조할 수 있어 생산 효율이 증대되는 이점이 있다.
도 8은 상기 도 7a와 도 7b에 의하여 제조된 전극에 대하여 열처리에 따른 저항 변화를 비교한 그래프이고, 도 9는 상기 도 7a와 도 7b에 의하여 제조된 전극에 대하여 전극 두께에 따른 저항 변화를 비교한 그래프이다.
도 8에 도시된 바와 같이, 도 7a에서 설명한 바와 같이 Al 합금층 증착후 대기 노출 후 비연속적으로 Cu 금속 층을 증착한 다음 열처리를 계속하는 경우에는 전체적으로 비저항의 변화가 없어 Cu의 저저항을 그대로 유지할 수 있는 장점이 있다.
하지만, 동일 챔버에서 연속적으로 Al 합금 증착후 Cu 금속을 증착하는 경우에는 열처리 과정에서 Al 합금과 Cu 금속의 이중 금속 층의 저항이 증가하여 Cu의 저저항 유지가 어려운 단점이 있음을 볼 수 있다.
따라서, 본 발명에서 연속 증착 또는 비연속 증착을 모두 적용할 수 있되, 고해상도 액정표시장치가 요구하는 저저항 값을 만족하는 범위 내에서 비연속적 증착 방식을 적용할 수 있는 이점이 있다.
또한, 도 9에서는 이중 금속 층의 두께 비에 따라, 다시 말해 Al 합금층의 두께가 Cu 금속층에 비하여 두꺼워 질수록 전체적인 이중 금속층의 저항이 증가하는 것을 볼 수 있다.
따라서, 본 발명에서 사용되는 Al 합금층과 Cu 금속층으로 구성된 액정표시장치의 이중 배선을 형성할 때, 반드시 Cu 금속층의 두께를 Al 합금층의 두께 보다 두껍게 형성하여야 Cu의 저저항의 유지할 수 있음을 알 수 있다.
이상에서 자세히 설명된 바와 같이, 본 발명은 액정표시장치에 사용되는 배선과 박막 트랜지스터의 전극을 저항이 낮은 Cu 배선을 게이트 버스 라인과 소오스/드레인 전극에 사용함으로써 고화질의 해상도를 구현할 수 있는 효과가 있다.
아울러, Cu 금속과 Al 합금 계열의 금속을 같이 사용함으로써 식각 공정에서 발생할지 공정상 불량을 극복할 수 있는 이점이 있다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (12)

  1. 기판상에 제1 알루미늄 합금층 및 제1 구리 금속층을 연속적으로 형성하는 단계;
    상기 제1 구리 금속층 상에 포토레지스트 패턴을 형성하고 상기 제1 구리 금속층 및 상기 제1 구리 금속층 하부의 제1 알루미늄 합금층을 식각하여 게이트 라인을 형성하는 단계;
    상기 기판상에 게이트 절연막을 증착하고, 상기 게이트 절연막 상에 아몰퍼스 실리콘층 및 불순물이 도핑된 아몰퍼스 실리콘층을 증착 및 식각하여 반도체층을 형성하는 단계;
    제2 알루미늄 합금층 및 제2 구리 금속층을 상기 기판 상에 연속적으로 형성 및 식각하여 데이터 라인, 소오스 전극 및 드레인 전극을 형성하는 단계;
    상기 기판에 포함된 상기 데이터 라인, 상기 소오스 전극 및 상기 드레인 전극을 포함하는 상기 기판상에 보호막을 형성 및 상기 보호막에 콘택홀 및 패드 오픈을 형성하는 단계; 및
    상기 콘택홀 및 상기 패드 오픈을 갖는 보호막을 포함하는 상기 기판 상에 투명한 도전성 박막 필름을 증착하는 단계를 포함하고,
    상기 제1 구리 금속층과 상기 제1 알루미늄 합금층 사이 및 상기 제2 구리 금속층과 상기 제2 알루미늄 합금층 사이에 Al2O3층이 형성되며,
    상기 제1 구리 금속층은 상기 제1 알루미늄 합금층보다 두껍게 형성되고, 상기 제2 구리 금속층은 상기 제2 알루미늄 합금층보다 두껍게 형성된 것을 특징으로 하는 액정표시장치 제조 방법.
  2. 제1항에 있어서, 상기 제1 및 제2 알루미늄 합금층들은 알루미늄, 알루미늄을 포함하는 알루미늄 합금 및 도전성 금속 중 하나 또는 둘 이상을 포함하는 것을 특징으로 하는 액정표시장치 제조 방법.
  3. 제1항에 있어서, 제1 알루미늄 합금층 및 제1 구리 금속층, 상기 제2 알루미늄 합금층 및 제2 구리 금속층은 동일 챔버 내에서 연속적으로 증착되는 것을 특징으로 하는 액정표시장치 제조 방법.
  4. 제1항에 있어서, 제1 알루미늄 합금층 및 제1 구리 금속층, 상기 제2 알루미늄 합금층 및 제2 구리 금속층은 상기 제1 또는 제2 알루미늄 합금층을 증착하고 상기 제1 또는 제2 알루미늄 합금층을 공기중에 노출한 후 상기 제1 또는 제2 구리 금속층을 증착하는 것을 특징으로 하는 액정표시장치 제조 방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 제1 알루미늄 합금층 및 제1 구리 금속층을 포함하는 제1 막구조로 형성된 게이트 라인 및 상기 게이트 라인으로부터 돌출된 박막 트랜지스터의 게이트 전극;
    상기 게이트 라인 및 상기 게이트 전극을 덮는 게이트 절연막;
    상기 게이트 전극에 대응하는 상기 게이트 절연막 상에 형성된 반도체층;
    제2 알루미늄 합금층 및 제2 구리 금속층을 포함하는 제2 막구조로 형성되며 상기 반도체층에 접속되는 소오스 전극;
    상기 제2 막 구조로 형성되며, 상기 소오스 전극을 돌출시키는 데이터 라인; 및
    상기 제2 막구조로 형성되며 상기 반도체층에 접속된 드레인 전극을 포함하고,
    상기 제1 구리 금속층과 상기 제1 알루미늄 합금층 사이 및 상기 제2 구리 금속층과 상기 제2 알루미늄 합금층 사이에 Al2O3이 형성되며,
    상기 제1 구리 금속층은 상기 제1 알루미늄 합금층보다 두껍게 형성되고, 상기 제2 구리 금속층은 상기 제2 알루미늄 합금층보다 두껍게 형성된 것을 특징으로 하는 액정표시장치의 배선 구조.
  11. 제10항에 있어서, 상기 제1 및 제2 알루미늄 합금층들은 알루미늄, 알루미늄을 포함하는 알루미늄 합금 및 도전성 금속 중 하나 또는 둘 이상을 포함하는 것을 특징으로 하는 액정표시장치의 배선 구조.
  12. 삭제
KR1020030042074A 2003-06-26 2003-06-26 액정표시장치 제조 방법 및 배선 구조 KR100905662B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030042074A KR100905662B1 (ko) 2003-06-26 2003-06-26 액정표시장치 제조 방법 및 배선 구조
US10/870,212 US7177003B2 (en) 2003-06-26 2004-06-17 LCD with gate and data lines formed of copper and an aluminum under-layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030042074A KR100905662B1 (ko) 2003-06-26 2003-06-26 액정표시장치 제조 방법 및 배선 구조

Publications (2)

Publication Number Publication Date
KR20050001780A KR20050001780A (ko) 2005-01-07
KR100905662B1 true KR100905662B1 (ko) 2009-06-30

Family

ID=33562865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030042074A KR100905662B1 (ko) 2003-06-26 2003-06-26 액정표시장치 제조 방법 및 배선 구조

Country Status (2)

Country Link
US (1) US7177003B2 (ko)
KR (1) KR100905662B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100905662B1 (ko) * 2003-06-26 2009-06-30 엘지디스플레이 주식회사 액정표시장치 제조 방법 및 배선 구조
KR101499237B1 (ko) * 2007-12-24 2015-03-06 삼성디스플레이 주식회사 표시판 및 그 제조 방법
CN101911269B (zh) * 2008-11-18 2013-05-01 松下电器产业株式会社 柔性半导体装置及其制造方法
US8270178B2 (en) * 2010-03-22 2012-09-18 Au Optronics Corporation Active device array substrate
EP2426720A1 (en) * 2010-09-03 2012-03-07 Applied Materials, Inc. Staggered thin film transistor and method of forming the same
KR102094841B1 (ko) 2013-05-16 2020-03-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN107946322A (zh) * 2017-12-15 2018-04-20 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN113760050B (zh) * 2019-10-16 2024-01-02 Oppo广东移动通信有限公司 电子设备的屏幕组件及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10301150A (ja) * 1997-04-25 1998-11-13 Oobayashi Seiko Kk 液晶表示装置と製造方法．
KR20000005043A (ko) * 1996-03-27 2000-01-25 할프레드 엠. 호퍼 성능이 개선된 매트릭스의 제조방법 및 개량된 박막 트랜지스터가 구비된 능동 매트리스 표시장치
KR20010095037A (ko) * 2000-03-30 2001-11-03 히로 산쥬 전기광학소자의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3132310B2 (ja) * 1994-11-18 2001-02-05 株式会社日立製作所 アクティブマトリクス型液晶表示装置
JPH10133216A (ja) * 1996-11-01 1998-05-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
KR100806897B1 (ko) * 2001-08-07 2008-02-22 삼성전자주식회사 액정 표시 장치
KR100905662B1 (ko) * 2003-06-26 2009-06-30 엘지디스플레이 주식회사 액정표시장치 제조 방법 및 배선 구조
KR100971950B1 (ko) * 2003-06-30 2010-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000005043A (ko) * 1996-03-27 2000-01-25 할프레드 엠. 호퍼 성능이 개선된 매트릭스의 제조방법 및 개량된 박막 트랜지스터가 구비된 능동 매트리스 표시장치
JPH10301150A (ja) * 1997-04-25 1998-11-13 Oobayashi Seiko Kk 液晶表示装置と製造方法．
KR20010095037A (ko) * 2000-03-30 2001-11-03 히로 산쥬 전기광학소자의 제조방법

Also Published As

Publication number Publication date
US20050007511A1 (en) 2005-01-13
KR20050001780A (ko) 2005-01-07
US7177003B2 (en) 2007-02-13

Similar Documents

Publication Publication Date Title
US7259035B2 (en) Methods of forming thin-film transistor display devices
US7061565B2 (en) Array substrate having double-layered metal patterns and method of fabricating the same
KR101183361B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
US6642580B1 (en) Thin film transistor array substrate and manufacturing method thereof
US8431452B2 (en) TFT-LCD array substrate and manufacturing method thereof
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
US7336324B2 (en) Array substrate for liquid crystal display device and fabricating method thereof
KR100931875B1 (ko) 박막 트랜지스터 및 이의 제조 방법
KR20060125066A (ko) 개구율이 향상된 어레이 기판 및 이의 제조방법
KR20070053472A (ko) 표시기판 및 이의 제조 방법
US8514340B2 (en) Method of fabricating array substrate having double-layered patterns
KR20010082837A (ko) 액정표시소자 및 그 제조방법
KR100905662B1 (ko) 액정표시장치 제조 방법 및 배선 구조
JP2007059560A (ja) 薄膜半導体装置、薄膜半導体装置の製造方法、及び液晶表示装置
WO2017147973A1 (zh) 阵列基板的制作方法及制得的阵列基板
KR20030035984A (ko) 반투과형 액정표시장치 및 그 제조방법
WO2019100494A1 (zh) Ips型薄膜晶体管阵列基板及其制作方法
US20040166675A1 (en) Manufacturing method of electro line for semiconductor device
JP2937255B2 (ja) 透明導電膜のパターニング方法
JP2776336B2 (ja) 薄膜トランジスタおよび薄膜トランジスタの製造方法
KR101029409B1 (ko) 액정표시장치 및 그 제조방법
KR20020054848A (ko) 액정표시장치의 제조방법
KR100737642B1 (ko) 프린지 필드 스위칭 액정표시장치 및 그 제조방법
JPH07114043A (ja) 液晶表示装置及びその製造方法
KR100803565B1 (ko) 액정 표시 장치용 어레이 기판

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 11