JP2776336B2 - 薄膜トランジスタおよび薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタおよび薄膜トランジスタの製造方法Info
- Publication number
- JP2776336B2 JP2776336B2 JP27361595A JP27361595A JP2776336B2 JP 2776336 B2 JP2776336 B2 JP 2776336B2 JP 27361595 A JP27361595 A JP 27361595A JP 27361595 A JP27361595 A JP 27361595A JP 2776336 B2 JP2776336 B2 JP 2776336B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- electrode
- film transistor
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は非晶質シリコン薄膜
トランジスタに関し、特にアクティブマトリクス駆動の
液晶ディスプレイに好適な非晶質シリコン薄膜トランジ
スタに関する。
トランジスタに関し、特にアクティブマトリクス駆動の
液晶ディスプレイに好適な非晶質シリコン薄膜トランジ
スタに関する。
【０００２】
【従来の技術】アクティブマトリクス駆動方式の液晶デ
ィスプレイ（active matrix LCD；ＡＭ ＬＣＤ）で
は、薄型、軽量、低消費電力、及び高表示品質等の特長
があり、近年大量に生産が行われるに至っている。
ィスプレイ（active matrix LCD；ＡＭ ＬＣＤ）で
は、薄型、軽量、低消費電力、及び高表示品質等の特長
があり、近年大量に生産が行われるに至っている。
【０００３】アクティブマトリクス駆動方式の液晶ディ
スプレイでは、多くの場合、非晶質（アモルファス）シ
リコン薄膜トランジスタが各液晶画素のスイッチング素
子として用いられており、重要である。
スプレイでは、多くの場合、非晶質（アモルファス）シ
リコン薄膜トランジスタが各液晶画素のスイッチング素
子として用いられており、重要である。
【０００４】非晶質シリコン薄膜トランジスタとして
は、トランジスタ動作を行わせるチャネル活性層に対し
て、ソース・ドレイン電極とゲート電極とがそれぞれ反
対側に位置するスタガード型構造のものが広く用いられ
ている。
は、トランジスタ動作を行わせるチャネル活性層に対し
て、ソース・ドレイン電極とゲート電極とがそれぞれ反
対側に位置するスタガード型構造のものが広く用いられ
ている。
【０００５】そして、スタガード型の非晶質シリコン薄
膜トランジスタには、ゲート電極がチャネル活性層に対
してガラス基板と同じ側にある逆スタガード型のもの
と、ゲート電極がチャネル活性層に対してガラス基板と
反対側にある順スタガード型のものとがある。
膜トランジスタには、ゲート電極がチャネル活性層に対
してガラス基板と同じ側にある逆スタガード型のもの
と、ゲート電極がチャネル活性層に対してガラス基板と
反対側にある順スタガード型のものとがある。
【０００６】この順スタガード型非晶質シリコン薄膜ト
ランジスタについて、例えば特開昭６２−８１０６４号
公報には、ソース・ドレイン電極を透明電極材料で形成
した薄膜トランジスタ構造が記載されていると共に、さ
らに不純物を含有した非晶質シリコン層を用いずに不純
物ガスで放電させることによってソース・ドレイン領域
を形成する薄膜トランジスタの製造方法も開示されてい
る。
ランジスタについて、例えば特開昭６２−８１０６４号
公報には、ソース・ドレイン電極を透明電極材料で形成
した薄膜トランジスタ構造が記載されていると共に、さ
らに不純物を含有した非晶質シリコン層を用いずに不純
物ガスで放電させることによってソース・ドレイン領域
を形成する薄膜トランジスタの製造方法も開示されてい
る。
【０００７】
【発明が解決しようとする課題】前記特開昭６２−８１
０６４号公報に記載された非晶質シリコン薄膜トランジ
スタは、基本的には、図１５に示すような構造とされ
る。
０６４号公報に記載された非晶質シリコン薄膜トランジ
スタは、基本的には、図１５に示すような構造とされ
る。
【０００８】図１５を参照して、上記非晶質シリコン薄
膜トランジスタは、絶縁基板１、互いに分離された透明
電極材料からなるソース及びドレイン電極２、半導体膜
４、ゲート絶縁膜５、ゲート金属膜６から構成されてい
る。
膜トランジスタは、絶縁基板１、互いに分離された透明
電極材料からなるソース及びドレイン電極２、半導体膜
４、ゲート絶縁膜５、ゲート金属膜６から構成されてい
る。
【０００９】しかしながら、一般にＩＴＯ（indium-tin
-oxide；インジウム・錫酸化物）等の透明電極材料の抵
抗率は、クロムやアルミニウム等の金属材料に比較する
と高い。
-oxide；インジウム・錫酸化物）等の透明電極材料の抵
抗率は、クロムやアルミニウム等の金属材料に比較する
と高い。
【００１０】アクティブマトリクス駆動の液晶ディスプ
レイにおいて、垂直に配置された長い信号線、および水
平方向に配置された長いゲート線では、多くの場合、低
抵抗性が必要とされる。
レイにおいて、垂直に配置された長い信号線、および水
平方向に配置された長いゲート線では、多くの場合、低
抵抗性が必要とされる。
【００１１】図１５に示された、ＩＴＯ等の透明電極材
料を信号線の配線材料に用いている薄膜トランジスタの
場合には、上記したように、信号線の抵抗が下げられな
いという問題点がある。
料を信号線の配線材料に用いている薄膜トランジスタの
場合には、上記したように、信号線の抵抗が下げられな
いという問題点がある。
【００１２】このため、図１５に示された薄膜トランジ
スタの信号線側のソース・ドレイン透明電極２に、低抵
抗化のために金属配線３を信号線として付加した、図１
６に示すような構造も実用化されている。
スタの信号線側のソース・ドレイン透明電極２に、低抵
抗化のために金属配線３を信号線として付加した、図１
６に示すような構造も実用化されている。
【００１３】ソース・ドレイン透明電極にＣｒ等の金属
層からなる低抵抗信号線を形成した、図１６に示された
薄膜トランジスタ構造の場合、隣接した透明画素電極と
金属信号線３とは電気的に絶縁されなければならない。
層からなる低抵抗信号線を形成した、図１６に示された
薄膜トランジスタ構造の場合、隣接した透明画素電極と
金属信号線３とは電気的に絶縁されなければならない。
【００１４】透明画素電極と金属信号線３とは異なるフ
ォトレジスト工程で形成されるため、フォトレジスト工
程における層間目合わせ精度とエッチング加工精度分の
マージン、および所定の最小分離間隔が必要である。そ
のため、図１６に示された薄膜トランジスタ構造を用い
て、ディスプレイとして薄膜トランジスタと透明画素電
極を二次元に配列させた場合、隣接する透明画素電極と
金属信号線３との間隔を広く取る必要が生じる。
ォトレジスト工程で形成されるため、フォトレジスト工
程における層間目合わせ精度とエッチング加工精度分の
マージン、および所定の最小分離間隔が必要である。そ
のため、図１６に示された薄膜トランジスタ構造を用い
て、ディスプレイとして薄膜トランジスタと透明画素電
極を二次元に配列させた場合、隣接する透明画素電極と
金属信号線３との間隔を広く取る必要が生じる。
【００１５】その結果、図１５または図１６に示す構造
の薄膜トランジスタで同一の画素ピッチでディスプレイ
を作成すると、図１６に示す薄膜トランジスタ構造を用
いた場合の方が、透明画素の面積を小さくしなければな
らない。すなわち、図１６に示す薄膜トランジスタ構造
を用いて液晶ディスプレイを製造すると、開口率が低下
するという問題点がある。
の薄膜トランジスタで同一の画素ピッチでディスプレイ
を作成すると、図１６に示す薄膜トランジスタ構造を用
いた場合の方が、透明画素の面積を小さくしなければな
らない。すなわち、図１６に示す薄膜トランジスタ構造
を用いて液晶ディスプレイを製造すると、開口率が低下
するという問題点がある。
【００１６】従って、本発明は上記従来技術の問題点を
解消し、低抵抗の信号線を有した、高開口率の液晶表示
装置を実現する薄膜トランジスタを提供することを目的
とする。
解消し、低抵抗の信号線を有した、高開口率の液晶表示
装置を実現する薄膜トランジスタを提供することを目的
とする。
【００１７】
【課題を解決するための手段】前記目的を達成するた
め、本発明の電界効果型絶縁ゲート薄膜トランジスタ
は、互いに分離された二つのソース・ドレイン電極のう
ちの一方が絶縁基板上に形成され表面がプラズマ放電処
理されてなる金属膜のみで構成され、他方が透明電極膜
で構成されている。
め、本発明の電界効果型絶縁ゲート薄膜トランジスタ
は、互いに分離された二つのソース・ドレイン電極のう
ちの一方が絶縁基板上に形成され表面がプラズマ放電処
理されてなる金属膜のみで構成され、他方が透明電極膜
で構成されている。
【００１８】また、本発明は、互いに分離された二つの
ソース・ドレイン電極のうちの一方が透明電極膜からな
り、他方が透明電極膜と該透明電極膜上に形成され表面
がプラズマ放電処理されてなる金属膜からなる。
ソース・ドレイン電極のうちの一方が透明電極膜からな
り、他方が透明電極膜と該透明電極膜上に形成され表面
がプラズマ放電処理されてなる金属膜からなる。
【００１９】なお、ＴＦＴ−ＬＣＤ（薄膜トランジスタ
・液晶ディスプレイ）において、薄膜トランジスタのゲ
ート電極はいわゆるスキャンライン（走査線）に接続さ
れ、ソース電極は例えばデータラインに接続され、ドレ
イン電極は画素電極に接続され、例えばデータ書込み時
にはソースからドレイン側に信号が伝達するが（放電時
には逆）、元々薄膜トランジスタにおけるソース電極と
ドレイン電極には区別がないため、一つの電極を上記
「ソース・ドレイン電極」で示すものとする。
・液晶ディスプレイ）において、薄膜トランジスタのゲ
ート電極はいわゆるスキャンライン（走査線）に接続さ
れ、ソース電極は例えばデータラインに接続され、ドレ
イン電極は画素電極に接続され、例えばデータ書込み時
にはソースからドレイン側に信号が伝達するが（放電時
には逆）、元々薄膜トランジスタにおけるソース電極と
ドレイン電極には区別がないため、一つの電極を上記
「ソース・ドレイン電極」で示すものとする。
【００２０】本発明の電界効果型絶縁ゲート薄膜トラン
ジスタの製造方法は、(a)絶縁基板上に金属層を形成す
る工程、(b)該金属層をソース・ドレイン電極にパター
ニングする工程、(c)該ソース・ドレイン電極パターン
に不純物ガスの放電を施す工程、(d)非晶質シリコン膜
と絶縁膜とゲート電極膜とを順に堆積させる工程、及
び、(e)非晶質シリコン膜と絶縁膜とゲート電極膜とか
ら構成された該多層膜をゲート電極形状にパターニング
する工程、を少なくとも含む。本発明において、ソース
・ドレイン電極形状にパターニングされた前記金属層表
面には不純物ガスによるプラズマ放電処理が施される。
ジスタの製造方法は、(a)絶縁基板上に金属層を形成す
る工程、(b)該金属層をソース・ドレイン電極にパター
ニングする工程、(c)該ソース・ドレイン電極パターン
に不純物ガスの放電を施す工程、(d)非晶質シリコン膜
と絶縁膜とゲート電極膜とを順に堆積させる工程、及
び、(e)非晶質シリコン膜と絶縁膜とゲート電極膜とか
ら構成された該多層膜をゲート電極形状にパターニング
する工程、を少なくとも含む。本発明において、ソース
・ドレイン電極形状にパターニングされた前記金属層表
面には不純物ガスによるプラズマ放電処理が施される。
【００２１】また、本発明は、(a)絶縁基板上に透明電
極層と金属層から構成される多層膜を順に形成する工
程、(b)該多層膜をソース・ドレイン電極形状にパター
ニングする工程、(c)該ソース・ドレイン電極パターン
の一方の電極パターン上の該金属層を選択的に除去して
透明電極パターンを形成する工程、(d)該多層膜パター
ンと該透明電極パターンに不純物ガスの放電を施す工
程、(e)非晶質シリコン膜と絶縁膜とゲート電極膜とを
順に堆積させる工程、及び、(f)前記非晶質シリコン膜
と絶縁膜とゲート電極膜とから構成された積層膜をゲー
ト電極形状にパターニングする工程、を少なくとも含む
ことを特徴とする電界効果型絶縁ゲート薄膜トランジス
タの製造方法を提供する。
極層と金属層から構成される多層膜を順に形成する工
程、(b)該多層膜をソース・ドレイン電極形状にパター
ニングする工程、(c)該ソース・ドレイン電極パターン
の一方の電極パターン上の該金属層を選択的に除去して
透明電極パターンを形成する工程、(d)該多層膜パター
ンと該透明電極パターンに不純物ガスの放電を施す工
程、(e)非晶質シリコン膜と絶縁膜とゲート電極膜とを
順に堆積させる工程、及び、(f)前記非晶質シリコン膜
と絶縁膜とゲート電極膜とから構成された積層膜をゲー
ト電極形状にパターニングする工程、を少なくとも含む
ことを特徴とする電界効果型絶縁ゲート薄膜トランジス
タの製造方法を提供する。
【００２２】さらに、本発明は、(a)絶縁基板上に金属
層と透明電極層から構成される多層膜を順に形成する工
程、(b)該多層膜をソース・ドレイン電極形状にパター
ニングする工程、(c)該ソース・ドレイン電極パターン
の一方の電極パターン上の該透明電極層を選択的に除去
して金属電極パターンを形成する工程、(d)該多層膜パ
ターンと該金属電極パターンに不純物ガスの放電を施す
工程、(e)非晶質シリコン膜と絶縁膜とゲート電極膜と
を順に堆積させる工程、及び、(f)前記非晶質シリコン
膜と絶縁膜とゲート電極膜とから構成された積層膜をゲ
ート電極形状にパターニングする工程、を少なくとも含
むことを特徴とする電界効果型絶縁ゲート薄膜トランジ
スタの製造方法を提供する。
層と透明電極層から構成される多層膜を順に形成する工
程、(b)該多層膜をソース・ドレイン電極形状にパター
ニングする工程、(c)該ソース・ドレイン電極パターン
の一方の電極パターン上の該透明電極層を選択的に除去
して金属電極パターンを形成する工程、(d)該多層膜パ
ターンと該金属電極パターンに不純物ガスの放電を施す
工程、(e)非晶質シリコン膜と絶縁膜とゲート電極膜と
を順に堆積させる工程、及び、(f)前記非晶質シリコン
膜と絶縁膜とゲート電極膜とから構成された積層膜をゲ
ート電極形状にパターニングする工程、を少なくとも含
むことを特徴とする電界効果型絶縁ゲート薄膜トランジ
スタの製造方法を提供する。
【００２３】そして、本発明は、(a)絶縁基板上に透明
電極層を形成しソース・ドレイン電極形状にパターニン
グする工程、(b)パターニングされた所定の該透明電極
層上に金属層を自己選択的に形成して多層膜を形成する
工程、(c)該多層膜と該透明電極層とに不純物ガスの放
電を施す工程、(d)非晶質シリコン膜と絶縁膜とゲート
電極膜とをこの順に堆積させる工程、及び、(e)前記非
晶質シリコン膜と絶縁膜とゲート電極膜とから構成され
た積層膜をゲート電極形状にパターニングする工程、を
少なくとも含むことを特徴とする電界効果型絶縁ゲート
薄膜トランジスタの製造方法を提供する。
電極層を形成しソース・ドレイン電極形状にパターニン
グする工程、(b)パターニングされた所定の該透明電極
層上に金属層を自己選択的に形成して多層膜を形成する
工程、(c)該多層膜と該透明電極層とに不純物ガスの放
電を施す工程、(d)非晶質シリコン膜と絶縁膜とゲート
電極膜とをこの順に堆積させる工程、及び、(e)前記非
晶質シリコン膜と絶縁膜とゲート電極膜とから構成され
た積層膜をゲート電極形状にパターニングする工程、を
少なくとも含むことを特徴とする電界効果型絶縁ゲート
薄膜トランジスタの製造方法を提供する。
【００２４】
【作用】本発明の原理・作用を以下に説明する。図１
は、請求項１に記載の本発明に係る薄膜トランジスタの
断面を模式的に示している。
は、請求項１に記載の本発明に係る薄膜トランジスタの
断面を模式的に示している。
【００２５】図１を参照して、本発明は、好ましくは、
絶縁基板１上に画素電極と一体形成されたソース・ドレ
イン透明導電膜２と、信号配線と一体形成されたソース
・ドレイン金属膜３が設けられ、半導体膜４とゲート絶
縁膜５とゲート金属膜６とから構成される多層膜が、そ
の両端部において透明導電膜２と金属膜３とそれぞれに
重なるようにして設けられている。
絶縁基板１上に画素電極と一体形成されたソース・ドレ
イン透明導電膜２と、信号配線と一体形成されたソース
・ドレイン金属膜３が設けられ、半導体膜４とゲート絶
縁膜５とゲート金属膜６とから構成される多層膜が、そ
の両端部において透明導電膜２と金属膜３とそれぞれに
重なるようにして設けられている。
【００２６】図１に示した、本発明に係る薄膜トランジ
スタの作用を説明するために、従来例の薄膜トランジス
タの構成例を示す図１５および図１６と対比して以下に
説明する。
スタの作用を説明するために、従来例の薄膜トランジス
タの構成例を示す図１５および図１６と対比して以下に
説明する。
【００２７】図１５および図１６に示した薄膜トランジ
スタは、前記特開昭６２−８１０６４号公報で記載され
た、ソース・ドレイン電極を透明電極材料で形成した薄
膜トランジスタの構造、および透明電極材料であるＩＴ
Ｏを不純物ガスで放電させることによってソース・ドレ
イン領域を形成する薄膜トランジスタの製造方法に基づ
いている。
スタは、前記特開昭６２−８１０６４号公報で記載され
た、ソース・ドレイン電極を透明電極材料で形成した薄
膜トランジスタの構造、および透明電極材料であるＩＴ
Ｏを不純物ガスで放電させることによってソース・ドレ
イン領域を形成する薄膜トランジスタの製造方法に基づ
いている。
【００２８】本発明者らは、ＩＴＯではなく、金属材料
を不純物ガスで放電させても、薄膜トランジスタのソー
ス・ドレイン領域を形成することが可能であることを、
実験によって、全く新たに見い出した。この新発見こそ
が、本発明に係る薄膜トランジスタの製造方法（請求項
３参照）の原理となっている。
を不純物ガスで放電させても、薄膜トランジスタのソー
ス・ドレイン領域を形成することが可能であることを、
実験によって、全く新たに見い出した。この新発見こそ
が、本発明に係る薄膜トランジスタの製造方法（請求項
３参照）の原理となっている。
【００２９】その結果、薄膜トランジスタのソース・ド
レイン電極として、ＩＴＯ（図１５及び図１６の透明導
電膜２）ではなく、金属材料を使用できることを本発明
者らは新たに見い出した。
レイン電極として、ＩＴＯ（図１５及び図１６の透明導
電膜２）ではなく、金属材料を使用できることを本発明
者らは新たに見い出した。
【００３０】すなわち、本発明は本発明者らの上記知見
に基づきなされたものであって、図１に示す薄膜トラン
ジスタのように、透明性を要求される画素電極側のソー
ス・ドレイン電極には透明導電膜２を、低抵抗性が要求
される信号配線側のソース・ドレイン電極には金属膜３
を用いることが可能とされている。
に基づきなされたものであって、図１に示す薄膜トラン
ジスタのように、透明性を要求される画素電極側のソー
ス・ドレイン電極には透明導電膜２を、低抵抗性が要求
される信号配線側のソース・ドレイン電極には金属膜３
を用いることが可能とされている。
【００３１】図２は、本発明に係る薄膜トランジスタ
（請求項２参照）の構成を模式的に示しており、本発明
の原理・作用を説明するための図である。
（請求項２参照）の構成を模式的に示しており、本発明
の原理・作用を説明するための図である。
【００３２】図１に示した薄膜トランジスタと、全く同
様に、ソース・ドレイン電極に金属材料を使用できるこ
とを新たに見い出した結果、図２に示す薄膜トランジス
タは、透明性が要求される画素電極側のソース・ドレイ
ン電極には透明導電膜２を、低抵抗性が要求される信号
配線側のソース・ドレイン電極には金属３と透明電極材
料２との多層構造を用いることが可能となった。
様に、ソース・ドレイン電極に金属材料を使用できるこ
とを新たに見い出した結果、図２に示す薄膜トランジス
タは、透明性が要求される画素電極側のソース・ドレイ
ン電極には透明導電膜２を、低抵抗性が要求される信号
配線側のソース・ドレイン電極には金属３と透明電極材
料２との多層構造を用いることが可能となった。
【００３３】また、本発明に係る薄膜トランジスタの製
造方法（請求項４参照）においては、低抵抗性が要求さ
れる信号配線側のソース・ドレイン領域には、透明導電
膜２と金属膜３から成る低抵抗多層膜を適用し、ディス
プレイに好適な薄膜トランジスタの製造方法を実現して
いる。
造方法（請求項４参照）においては、低抵抗性が要求さ
れる信号配線側のソース・ドレイン領域には、透明導電
膜２と金属膜３から成る低抵抗多層膜を適用し、ディス
プレイに好適な薄膜トランジスタの製造方法を実現して
いる。
【００３４】さらに、本発明に係る薄膜トランジスタの
製造方法（請求項５参照）では、低抵抗性が要求される
信号配線側のソース・ドレイン領域には、金属膜３と透
明導電膜２から成る低抵抗多層膜を適用して薄膜トラン
ジスタを製造している。
製造方法（請求項５参照）では、低抵抗性が要求される
信号配線側のソース・ドレイン領域には、金属膜３と透
明導電膜２から成る低抵抗多層膜を適用して薄膜トラン
ジスタを製造している。
【００３５】
【発明の実施の形態】本発明の実施の形態を図面を参照
して以下に説明する。
して以下に説明する。
【００３６】
【実施形態１】図１を参照して、本発明の一実施形態に
係る薄膜トランジスタを説明する。図１において、絶縁
基板１は、ガラス基板を用いたり、ガラス基板の主面上
に二酸化硅素膜や窒化硅素膜を堆積させたガラス基板を
用いて作製された。また、透明導電膜２は、パターニン
グしたＩＴＯ薄膜を用いることなどにより作製した。
係る薄膜トランジスタを説明する。図１において、絶縁
基板１は、ガラス基板を用いたり、ガラス基板の主面上
に二酸化硅素膜や窒化硅素膜を堆積させたガラス基板を
用いて作製された。また、透明導電膜２は、パターニン
グしたＩＴＯ薄膜を用いることなどにより作製した。
【００３７】金属膜３も、パターニングしたクロムやア
ルミニウム薄膜を用いることなどにより作製された。半
導体膜４、ゲート絶縁膜５、ゲート金属膜６から構成さ
れる多層膜は、水素化非晶質シリコン膜と窒化シリコン
膜とを成膜した後、クロムやアルミニウム薄膜を堆積さ
せること等によって作製された。
ルミニウム薄膜を用いることなどにより作製された。半
導体膜４、ゲート絶縁膜５、ゲート金属膜６から構成さ
れる多層膜は、水素化非晶質シリコン膜と窒化シリコン
膜とを成膜した後、クロムやアルミニウム薄膜を堆積さ
せること等によって作製された。
【００３８】このようにして形成した多層膜をパターニ
ングすることにより、図１のトランジスタが作製され
た。
ングすることにより、図１のトランジスタが作製され
た。
【００３９】
【実施形態２】図２は、本発明の第２の実施形態に係る
薄膜トランジスタの構成を示している。図２を参照し
て、絶縁基板１は、ガラス基板を用いたり、ガラス基板
の主面上に二酸化硅素膜や窒化硅素膜を堆積させたガラ
ス基板を用いたりすることによって作製され、透明導電
膜２は、パターニングしたＩＴＯ薄膜を用いることなど
により容易に作製される。金属膜３も、パターニングし
たクロムやアルミニウム薄膜を用いることなどにより作
製された。
薄膜トランジスタの構成を示している。図２を参照し
て、絶縁基板１は、ガラス基板を用いたり、ガラス基板
の主面上に二酸化硅素膜や窒化硅素膜を堆積させたガラ
ス基板を用いたりすることによって作製され、透明導電
膜２は、パターニングしたＩＴＯ薄膜を用いることなど
により容易に作製される。金属膜３も、パターニングし
たクロムやアルミニウム薄膜を用いることなどにより作
製された。
【００４０】半導体膜４、ゲート絶縁膜５、ゲート金属
膜６から構成される多層膜は、水素化非晶質シリコン膜
と窒化シリコン膜とを成膜した後、クロムやアルミニウ
ム薄膜を堆積させること等によって作製された。
膜６から構成される多層膜は、水素化非晶質シリコン膜
と窒化シリコン膜とを成膜した後、クロムやアルミニウ
ム薄膜を堆積させること等によって作製された。
【００４１】このようにして形成した多層膜をパターニ
ングすることなどにより、図２のトランジスタが作製さ
れた。
ングすることなどにより、図２のトランジスタが作製さ
れた。
【００４２】
【実施形態３】図３（ａ）から図４（ｄ）は、本発明に
係る薄膜トランジスタの製造方法の一実施形態（請求項
３に対応）を工程順に模式的に説明示した図である。図
３（ａ）〜図４（ｄ）を参照して、本実施形態を工程順
に以下に説明する。
係る薄膜トランジスタの製造方法の一実施形態（請求項
３に対応）を工程順に模式的に説明示した図である。図
３（ａ）〜図４（ｄ）を参照して、本実施形態を工程順
に以下に説明する。
【００４３】絶縁基板１には、例えば日本電気ガラス社
製のＯＡ−２やコーニング社製の７０５９ガラス基板を
用い、あるいはこれらのガラス基板の主面上に二酸化硅
素膜や窒化硅素膜を、ＣＶＤ法又は真空蒸着法で数十ｎ
ｍ〜数μｍ堆積させた基板を用いた。
製のＯＡ−２やコーニング社製の７０５９ガラス基板を
用い、あるいはこれらのガラス基板の主面上に二酸化硅
素膜や窒化硅素膜を、ＣＶＤ法又は真空蒸着法で数十ｎ
ｍ〜数μｍ堆積させた基板を用いた。
【００４４】次に、真空蒸着法等によって、数十ｎｍ〜
数百ｎｍの厚さに、クロムやアルミニウム薄膜を基板状
に堆積させた。この膜を通常のフォトレジスト工程およ
びエッチング工程を用いてパターニングすること等によ
り、金属膜３を形成し、図３（ａ）に示す構成を形成し
た。
数百ｎｍの厚さに、クロムやアルミニウム薄膜を基板状
に堆積させた。この膜を通常のフォトレジスト工程およ
びエッチング工程を用いてパターニングすること等によ
り、金属膜３を形成し、図３（ａ）に示す構成を形成し
た。
【００４５】つづいて、不純物ガスの放電を行った。不
純物ガスとして、例えばアルゴンに０．５％のフォスフ
ィンを混合したガスを用いた。そして、不純物ガスを、
数百〜数千ｓｃｃｍ程度の流量、例えば１０００ｓｃｃ
ｍ程度プラズマＣＶＤ装置に流した。圧力は、数十〜数
百Ｐａ、例えば１００Ｐａ程度とした。また、放電電力
は、数十ｍＷ／ｃｍ2、例えば２０ｍＷ／ｃｍ2程度とし
た。温度は、好ましくは１５０〜３５０℃の範囲とさ
れ、例えば２５０℃程度とした。このようにして、図３
（ｂ）に示すような状態を作った。
純物ガスとして、例えばアルゴンに０．５％のフォスフ
ィンを混合したガスを用いた。そして、不純物ガスを、
数百〜数千ｓｃｃｍ程度の流量、例えば１０００ｓｃｃ
ｍ程度プラズマＣＶＤ装置に流した。圧力は、数十〜数
百Ｐａ、例えば１００Ｐａ程度とした。また、放電電力
は、数十ｍＷ／ｃｍ2、例えば２０ｍＷ／ｃｍ2程度とし
た。温度は、好ましくは１５０〜３５０℃の範囲とさ
れ、例えば２５０℃程度とした。このようにして、図３
（ｂ）に示すような状態を作った。
【００４６】水素化非晶質シリコン膜と窒化シリコン膜
の成膜にも、プラズマＣＶＤ装置を用いた。通常の水素
化非晶質シリコン膜と窒化シリコン膜の成膜と全く同様
に、シラン系のガスを導入した状態で放電して水素化非
晶質シリコン膜を形成して半導体膜４を形成し、シラン
系のガスとアンモニアと水素などを導入した状態で放電
して窒化シリコン膜を形成してゲート絶縁膜５を形成し
た。
の成膜にも、プラズマＣＶＤ装置を用いた。通常の水素
化非晶質シリコン膜と窒化シリコン膜の成膜と全く同様
に、シラン系のガスを導入した状態で放電して水素化非
晶質シリコン膜を形成して半導体膜４を形成し、シラン
系のガスとアンモニアと水素などを導入した状態で放電
して窒化シリコン膜を形成してゲート絶縁膜５を形成し
た。
【００４７】その上に、真空蒸着法などによって、数十
ｎｍ〜数百ｎｍの厚さに、クロムやアルミニウム薄膜を
堆積させ、ゲート金属膜６を形成した。このようにし
て、図４（ｃ）に示す構造を形成した。
ｎｍ〜数百ｎｍの厚さに、クロムやアルミニウム薄膜を
堆積させ、ゲート金属膜６を形成した。このようにし
て、図４（ｃ）に示す構造を形成した。
【００４８】半導体膜４、ゲート絶縁膜５、ゲート金属
膜６から構成される多層膜に、通常のフォトレジスト工
程およびエッチング工程を用いてパターニングした。こ
のエッチング工程では、材質の異なった多層膜をエッチ
ングしなければならないので、ウェットエッチングとド
ライエッチングの組み合わせ（併用法）を用いたり、ド
ライエッチングの途中でエッチングガスを切り替えるな
どを行うことによって、多層膜のエッチングを行う。こ
のようにして、図４（ｄ）に示すような構成の薄膜トラ
ンジスタが製造された。
膜６から構成される多層膜に、通常のフォトレジスト工
程およびエッチング工程を用いてパターニングした。こ
のエッチング工程では、材質の異なった多層膜をエッチ
ングしなければならないので、ウェットエッチングとド
ライエッチングの組み合わせ（併用法）を用いたり、ド
ライエッチングの途中でエッチングガスを切り替えるな
どを行うことによって、多層膜のエッチングを行う。こ
のようにして、図４（ｄ）に示すような構成の薄膜トラ
ンジスタが製造された。
【００４９】
【実施形態４】図５（ａ）〜図６（ｄ）は、本発明に係
る薄膜トランジスタの製造方法の別の実施形態（請求項
３に対応）を工程順に模式的に示した図である。図５
（ａ）〜図６（ｄ）を参照して、本実施形態を工程順に
以下に説明する。
る薄膜トランジスタの製造方法の別の実施形態（請求項
３に対応）を工程順に模式的に示した図である。図５
（ａ）〜図６（ｄ）を参照して、本実施形態を工程順に
以下に説明する。
【００５０】絶縁基板１には、例えば日本電気ガラス社
製のＯＡ−２やコーニング社製の７０５９ガラス基板を
用い、あるいはこれらのガラス基板の主面上に二酸化硅
素膜や窒化硅素膜を、ＣＶＤ法や真空蒸着法で数十ｎｍ
〜数μｍ堆積させた基板を用いた。
製のＯＡ−２やコーニング社製の７０５９ガラス基板を
用い、あるいはこれらのガラス基板の主面上に二酸化硅
素膜や窒化硅素膜を、ＣＶＤ法や真空蒸着法で数十ｎｍ
〜数μｍ堆積させた基板を用いた。
【００５１】次に、真空蒸着法などによって、数十ｎｍ
〜数百ｎｍの厚さに、クロムやアルミウム薄膜を堆積さ
せた。この膜を通常のフォトレジスト工程およびエッチ
ング工程を用いてパターニングすることなどにより、金
属膜３を形成した。さらに、スパッタ法などの真空蒸着
法などによって、数十ｎｍ〜数百ｎｍの厚さに堆積させ
たＩＴＯ薄膜を通常のフォトレジスト工程およびエッチ
ング工程を用いてパターニングすることなどにより、透
明導電膜２を形成した。このようにして、図５（ａ）に
示す構成を形成した。
〜数百ｎｍの厚さに、クロムやアルミウム薄膜を堆積さ
せた。この膜を通常のフォトレジスト工程およびエッチ
ング工程を用いてパターニングすることなどにより、金
属膜３を形成した。さらに、スパッタ法などの真空蒸着
法などによって、数十ｎｍ〜数百ｎｍの厚さに堆積させ
たＩＴＯ薄膜を通常のフォトレジスト工程およびエッチ
ング工程を用いてパターニングすることなどにより、透
明導電膜２を形成した。このようにして、図５（ａ）に
示す構成を形成した。
【００５２】つづいて、不純物ガスの放電を行った。不
純物ガスには、例えばアルゴンに０．５％のフォスフィ
ンを混合したガスを用いた。不純物ガスを、数百〜数千
ｓｃｃｍ程度の流量、例えば１０００ｓｃｃｍ程度プラ
ズマＣＶＤ装置に流した。圧力は、好ましくは数十〜数
百Ｐａの範囲、例えば１００Ｐａ程度とした。放電電力
は、数十ｍＷ／ｃｍ2、例えば２０ｍＷ／ｃｍ2程度とし
た。温度は、好ましくは１５０〜３５０℃の範囲、例え
ば２５０℃程度とした。このようにして、図５（ｂ）に
模式的に示す状態を作った。
純物ガスには、例えばアルゴンに０．５％のフォスフィ
ンを混合したガスを用いた。不純物ガスを、数百〜数千
ｓｃｃｍ程度の流量、例えば１０００ｓｃｃｍ程度プラ
ズマＣＶＤ装置に流した。圧力は、好ましくは数十〜数
百Ｐａの範囲、例えば１００Ｐａ程度とした。放電電力
は、数十ｍＷ／ｃｍ2、例えば２０ｍＷ／ｃｍ2程度とし
た。温度は、好ましくは１５０〜３５０℃の範囲、例え
ば２５０℃程度とした。このようにして、図５（ｂ）に
模式的に示す状態を作った。
【００５３】水素化非晶質シリコン膜と窒化シリコン膜
の成膜にも、プラズマＣＶＤ装置を用いた。通常の水素
化非晶質シリコン膜と窒化シリコン膜の成膜と全く同様
に、シラン系のガスを導入した状態で放電して水素化非
晶質シリコン膜を形成して半導体膜４を形成し、シラン
系のガスとアンモニアと水素などを導入した状態で放電
して窒化シリコン膜を形成してゲート絶縁膜５を形成し
た。
の成膜にも、プラズマＣＶＤ装置を用いた。通常の水素
化非晶質シリコン膜と窒化シリコン膜の成膜と全く同様
に、シラン系のガスを導入した状態で放電して水素化非
晶質シリコン膜を形成して半導体膜４を形成し、シラン
系のガスとアンモニアと水素などを導入した状態で放電
して窒化シリコン膜を形成してゲート絶縁膜５を形成し
た。
【００５４】その上に、真空蒸着法等によって、数十ｎ
ｍ〜数百ｎｍの厚さに、クロムやアルミニウム薄膜を堆
積させ、ゲート金属膜６を形成した。このようにして、
図６（ｃ）に示す構造を形成した。
ｍ〜数百ｎｍの厚さに、クロムやアルミニウム薄膜を堆
積させ、ゲート金属膜６を形成した。このようにして、
図６（ｃ）に示す構造を形成した。
【００５５】半導体膜４、ゲート絶縁膜５、及びゲート
金属膜６から構成される多層膜に、通常のフォトレジス
ト工程およびエッチング工程を用いてパターニングし
た。このエッチング工程では、材質の異なった多層膜を
エッチングしなければならないので、ウェットエッチン
グとドライエッチングの組み合わせを用いたり、ドライ
エッチングの途中でエッチングガスを切り替えるなどに
より、多層膜のエッチングを行った。このように、図６
（ｄ）に示すような構成の、本発明に係る薄膜トランジ
スタが作製された。
金属膜６から構成される多層膜に、通常のフォトレジス
ト工程およびエッチング工程を用いてパターニングし
た。このエッチング工程では、材質の異なった多層膜を
エッチングしなければならないので、ウェットエッチン
グとドライエッチングの組み合わせを用いたり、ドライ
エッチングの途中でエッチングガスを切り替えるなどに
より、多層膜のエッチングを行った。このように、図６
（ｄ）に示すような構成の、本発明に係る薄膜トランジ
スタが作製された。
【００５６】
【実施形態５】図７（ａ）〜図８（ｅ）は、本発明に係
る薄膜トランジスタの製造方法の更に別の実施形態（請
求項４に対応）を工程順に模式的に示した図である。図
７（ａ）〜図８（ｅ）を参照して、本実施形態を工程順
に以下に説明する。
る薄膜トランジスタの製造方法の更に別の実施形態（請
求項４に対応）を工程順に模式的に示した図である。図
７（ａ）〜図８（ｅ）を参照して、本実施形態を工程順
に以下に説明する。
【００５７】絶縁基板１として、例えば日本電気ガラス
社製のＯＡ−２やコーニング社製の７０５９ガラス基板
を用い、あるいはこれらのガラス基板の主面上に二酸化
硅素膜や窒化硅素膜を、ＣＶＤ法や真空蒸着法で数十ｎ
ｍ〜数μｍ堆積させた基板を用いた。
社製のＯＡ−２やコーニング社製の７０５９ガラス基板
を用い、あるいはこれらのガラス基板の主面上に二酸化
硅素膜や窒化硅素膜を、ＣＶＤ法や真空蒸着法で数十ｎ
ｍ〜数μｍ堆積させた基板を用いた。
【００５８】次に、数十ｎｍ〜数百ｎｍの厚さのＩＴＯ
薄膜と、数十ｎｍ〜数百ｎｍの厚さのクロムやアルミニ
ウム薄膜をスパッタ法などの真空蒸着法などによって堆
積させた。この多層膜を通常のフォトレジスト工程およ
びエッチング工程を用いてパターニングすること等によ
り、図７（ａ）に示す構造を形成した。図７（ａ）を参
照して、絶縁基板１上には、透明導電膜２と金属膜３と
がこの順に積層されパターニングされた状態が示されて
いる。
薄膜と、数十ｎｍ〜数百ｎｍの厚さのクロムやアルミニ
ウム薄膜をスパッタ法などの真空蒸着法などによって堆
積させた。この多層膜を通常のフォトレジスト工程およ
びエッチング工程を用いてパターニングすること等によ
り、図７（ａ）に示す構造を形成した。図７（ａ）を参
照して、絶縁基板１上には、透明導電膜２と金属膜３と
がこの順に積層されパターニングされた状態が示されて
いる。
【００５９】次に、通常のフォトレジスト工程によっ
て、所望の多層膜パターンのみをレジスト８で被覆し、
露出された金属膜３のみを選択的にエッチングする。こ
のエッチング工程においては、絶縁基板１と透明導電膜
２に対してエッチングが進行しにくい、各種の金属膜の
ウェットエッチングおよびドライエッチング方法を用い
ることができる。このようにして、図７（ｂ）に示すよ
うな構成を得た。図７（ｂ）を参照して、絶縁基板１上
に設けられた一の透明導電膜２上の金属膜３が選択的に
エッチング除去されている。
て、所望の多層膜パターンのみをレジスト８で被覆し、
露出された金属膜３のみを選択的にエッチングする。こ
のエッチング工程においては、絶縁基板１と透明導電膜
２に対してエッチングが進行しにくい、各種の金属膜の
ウェットエッチングおよびドライエッチング方法を用い
ることができる。このようにして、図７（ｂ）に示すよ
うな構成を得た。図７（ｂ）を参照して、絶縁基板１上
に設けられた一の透明導電膜２上の金属膜３が選択的に
エッチング除去されている。
【００６０】通常のレジスト剥離工程と洗浄工程を行っ
た後、不純物ガスの放電を行った。不純物ガスには、例
えばアルゴンに０．５％のフォスフィンを混合したガス
を用いた。不純物ガスを、好ましくは数百〜数千ｓｃｃ
ｍ程度の流量、例えば１０００ｓｃｃｍ程度プラズマＣ
ＶＤ装置に流した。圧力は、好ましくは数十〜数百Ｐ
ａ、例えば１００Ｐａ程度とした。放電電力は、好まし
くは数十ｍＷ／ｃｍ2、例えば２０ｍＷ／ｃｍ2程度とし
た。温度は、好ましくは１５０〜３５０℃、例えば２５
０℃程度とした。このようにして、図７（ｃ）に示すよ
うな状態を作った。
た後、不純物ガスの放電を行った。不純物ガスには、例
えばアルゴンに０．５％のフォスフィンを混合したガス
を用いた。不純物ガスを、好ましくは数百〜数千ｓｃｃ
ｍ程度の流量、例えば１０００ｓｃｃｍ程度プラズマＣ
ＶＤ装置に流した。圧力は、好ましくは数十〜数百Ｐ
ａ、例えば１００Ｐａ程度とした。放電電力は、好まし
くは数十ｍＷ／ｃｍ2、例えば２０ｍＷ／ｃｍ2程度とし
た。温度は、好ましくは１５０〜３５０℃、例えば２５
０℃程度とした。このようにして、図７（ｃ）に示すよ
うな状態を作った。
【００６１】さらに、水素化非晶質シリコン膜と窒化シ
リコン膜の成膜にも、プラズマＣＶＤ装置を用いた。通
常の水素化非晶質シリコン膜と窒化シリコン膜の成膜と
全く同様に、シラン系のガスを導入した状態で放電して
水素化非晶質シリコン膜を形成して半導体膜４を形成
し、シラン系のガスとアンモニアと水素等を導入した状
態で放電して窒化シリコン膜を形成してゲート絶縁膜５
を形成した。その上に、真空蒸着法などによって、数十
ｎｍ〜数百ｎｍの厚さに、クロムやアルミニウム薄膜を
堆積させ、ゲート金属膜６を形成した。このようにし
て、図８（ｄ）に示す構造を形成した。
リコン膜の成膜にも、プラズマＣＶＤ装置を用いた。通
常の水素化非晶質シリコン膜と窒化シリコン膜の成膜と
全く同様に、シラン系のガスを導入した状態で放電して
水素化非晶質シリコン膜を形成して半導体膜４を形成
し、シラン系のガスとアンモニアと水素等を導入した状
態で放電して窒化シリコン膜を形成してゲート絶縁膜５
を形成した。その上に、真空蒸着法などによって、数十
ｎｍ〜数百ｎｍの厚さに、クロムやアルミニウム薄膜を
堆積させ、ゲート金属膜６を形成した。このようにし
て、図８（ｄ）に示す構造を形成した。
【００６２】半導体膜４、ゲート絶縁膜５、ゲート金属
膜６から構成される多層膜に、通常のフォトレジスト工
程およびエッチング工程を用いてパターニングした。こ
のエッチング工程では、材質の異なった多層膜をエッチ
ングしなければならないので、ウェットエッチングとド
ライエッチングの組み合わせを用いたり、ドライエッチ
ングの途中でエッチングガスを切り替えるなどを行うこ
とによって、多層膜のエッチングを行った。このように
して、図８（ｅ）に示すような構成の、本発明に係る薄
膜トランジスタが作製された。
膜６から構成される多層膜に、通常のフォトレジスト工
程およびエッチング工程を用いてパターニングした。こ
のエッチング工程では、材質の異なった多層膜をエッチ
ングしなければならないので、ウェットエッチングとド
ライエッチングの組み合わせを用いたり、ドライエッチ
ングの途中でエッチングガスを切り替えるなどを行うこ
とによって、多層膜のエッチングを行った。このように
して、図８（ｅ）に示すような構成の、本発明に係る薄
膜トランジスタが作製された。
【００６３】
【実施形態６】図９（ａ）〜図１０（ｅ）は、本発明に
係る薄膜トランジスタの製造方法の更に別の実施形態
（請求項７に対応）を模式的に示した図である。図９
（ａ）〜図１０（ｅ）を参照して、本実施形態を工程順
に以下に説明する。
係る薄膜トランジスタの製造方法の更に別の実施形態
（請求項７に対応）を模式的に示した図である。図９
（ａ）〜図１０（ｅ）を参照して、本実施形態を工程順
に以下に説明する。
【００６４】絶縁基板１として、例えば日本電気ガラス
社製のＯＡ−２やコーニング社製の７０５９ガラス基板
を用い、あるいはそれらのガラス基板の主面上に二酸化
硅素膜や窒化硅素膜を、ＣＶＤ法や真空蒸着法で数十ｎ
ｍ〜数μｍ堆積させた基板を用いた。
社製のＯＡ−２やコーニング社製の７０５９ガラス基板
を用い、あるいはそれらのガラス基板の主面上に二酸化
硅素膜や窒化硅素膜を、ＣＶＤ法や真空蒸着法で数十ｎ
ｍ〜数μｍ堆積させた基板を用いた。
【００６５】次に、数十ｎｍ〜数百ｎｍの厚さのＩＴＯ
膜を、スパッタ法などの真空蒸着法などによって堆積さ
せた。このＩＴＯ膜を、通常のフォトレジスト工程およ
びエッチング工程を用いてパターニングすることなどに
より、図９（ａ）に示す構造を形成した。
膜を、スパッタ法などの真空蒸着法などによって堆積さ
せた。このＩＴＯ膜を、通常のフォトレジスト工程およ
びエッチング工程を用いてパターニングすることなどに
より、図９（ａ）に示す構造を形成した。
【００６６】つぎに、所望のＩＴＯパターン上のみに、
電気メッキ等によって自己選択的に金属膜３を堆積させ
た。このようにして、図９（ｂ）に示す構成を作製し
た。
電気メッキ等によって自己選択的に金属膜３を堆積させ
た。このようにして、図９（ｂ）に示す構成を作製し
た。
【００６７】洗浄工程を行った後、不純物ガスの放電を
行った。不純物ガスには、例えばアルゴンに０．５％の
フォスフィンを混合したガスを用いた。不純物ガスを、
数百〜数千ｓｃｃｍ程度の流量、例えば１０００ｓｃｃ
ｍ程度プラズマＣＶＤ装置に流した。圧力は、数十〜数
百Ｐａ、例えば１００Ｐａ程度とした。放電電力は、数
十ｍＷ／ｃｍ2、例えば２０ｍＷ／ｃｍ2程度とした。温
度は、１５０〜３５０℃、例えば２５０℃程度とした。
このようにして、図９（ｃ）に示すような状態を作っ
た。
行った。不純物ガスには、例えばアルゴンに０．５％の
フォスフィンを混合したガスを用いた。不純物ガスを、
数百〜数千ｓｃｃｍ程度の流量、例えば１０００ｓｃｃ
ｍ程度プラズマＣＶＤ装置に流した。圧力は、数十〜数
百Ｐａ、例えば１００Ｐａ程度とした。放電電力は、数
十ｍＷ／ｃｍ2、例えば２０ｍＷ／ｃｍ2程度とした。温
度は、１５０〜３５０℃、例えば２５０℃程度とした。
このようにして、図９（ｃ）に示すような状態を作っ
た。
【００６８】さらに、水素化非晶質シリコン膜と窒化シ
リコン膜の成膜にも、プラズマＣＶＤ装置を用いた。通
常の水素化非晶質シリコン膜と窒化シリコン膜の成膜と
全く同様にして、シラン系のガスを導入した状態で放電
して水素化非晶質シリコン膜を形成して半導体膜４を形
成し、シラン系のガスとアンモニアと水素等を導入した
状態で放電して窒化シリコン膜を形成してゲート絶縁膜
５を形成した。その上に、真空蒸着法などによって、数
十ｎｍ〜数百ｎｍの厚さに、クロムやアルミニウム薄膜
を堆積させ、ゲート金属膜６を形成した。このようにし
て、図１０（ｄ）に示す構造を形成した。
リコン膜の成膜にも、プラズマＣＶＤ装置を用いた。通
常の水素化非晶質シリコン膜と窒化シリコン膜の成膜と
全く同様にして、シラン系のガスを導入した状態で放電
して水素化非晶質シリコン膜を形成して半導体膜４を形
成し、シラン系のガスとアンモニアと水素等を導入した
状態で放電して窒化シリコン膜を形成してゲート絶縁膜
５を形成した。その上に、真空蒸着法などによって、数
十ｎｍ〜数百ｎｍの厚さに、クロムやアルミニウム薄膜
を堆積させ、ゲート金属膜６を形成した。このようにし
て、図１０（ｄ）に示す構造を形成した。
【００６９】半導体膜４、ゲート絶縁膜５、ゲート金属
膜６から構成される多層膜に、通常のフォトレジスト工
程およびエッチング工程を用いてパターニングした。こ
のエッチング工程では、材質の異なった多層膜をエッチ
ングしなければならないので、ウェットエッチングとド
ライエッチングの組み合わせを用いたり、ドライエッチ
ングの途中でエッチングガスを切り替えるなどを行うこ
とによって、多層膜のエッチングを行った。このよう
に、図１０（ｅ）に示す構成からなる、本発明に係る薄
膜トランジスタが作製できた。
膜６から構成される多層膜に、通常のフォトレジスト工
程およびエッチング工程を用いてパターニングした。こ
のエッチング工程では、材質の異なった多層膜をエッチ
ングしなければならないので、ウェットエッチングとド
ライエッチングの組み合わせを用いたり、ドライエッチ
ングの途中でエッチングガスを切り替えるなどを行うこ
とによって、多層膜のエッチングを行った。このよう
に、図１０（ｅ）に示す構成からなる、本発明に係る薄
膜トランジスタが作製できた。
【００７０】
【実施形態７】図１１（ａ）〜図１２（ｅ）は、本発明
に係る薄膜トランジスタの製造方法の別の実施形態（請
求項４に対応）を工程順に模式的に示した図である。図
１１（ａ）〜図１２（ｅ）を参照して、本実施形態を工
程順に以下に説明する。
に係る薄膜トランジスタの製造方法の別の実施形態（請
求項４に対応）を工程順に模式的に示した図である。図
１１（ａ）〜図１２（ｅ）を参照して、本実施形態を工
程順に以下に説明する。
【００７１】本実施形態においても、絶縁基板１には、
例えば日本電気ガラス社製のＯＡ−２やコーニング社製
の７０５９ガラス基板を用い、あるいはこれらのガラス
基板の主面上に二酸化硅素膜や窒化硅素膜を、ＣＶＤ法
や真空蒸着法で数十ｎｍ〜数μｍ堆積させた基板を用い
た。
例えば日本電気ガラス社製のＯＡ−２やコーニング社製
の７０５９ガラス基板を用い、あるいはこれらのガラス
基板の主面上に二酸化硅素膜や窒化硅素膜を、ＣＶＤ法
や真空蒸着法で数十ｎｍ〜数μｍ堆積させた基板を用い
た。
【００７２】つぎに、数十ｎｍ〜数百ｎｍの厚さのＩＴ
Ｏ薄膜と、数十ｎｍ〜数百ｎｍの厚さのクロムやアルミ
ニウム薄膜を、スパッタ法などの真空蒸着法などによっ
て堆積させた。この多層膜を通常のフォトレジスト工程
およびエッチング工程を用いてパターニングすることな
どにより、図１１（ａ）に示す構造を形成した。この際
に、透明導電膜パターニング２よりも金属膜パターン３
が０．１〜数μｍ程度小さくなるように、金属膜をオー
バーエッチングした。このような製造方法により、薄膜
トランジスタのソース・ドレインのオーミック特性が向
上した。
Ｏ薄膜と、数十ｎｍ〜数百ｎｍの厚さのクロムやアルミ
ニウム薄膜を、スパッタ法などの真空蒸着法などによっ
て堆積させた。この多層膜を通常のフォトレジスト工程
およびエッチング工程を用いてパターニングすることな
どにより、図１１（ａ）に示す構造を形成した。この際
に、透明導電膜パターニング２よりも金属膜パターン３
が０．１〜数μｍ程度小さくなるように、金属膜をオー
バーエッチングした。このような製造方法により、薄膜
トランジスタのソース・ドレインのオーミック特性が向
上した。
【００７３】つぎに、通常のフォトレジスト工程によっ
て、所望の多層膜パターンのみをレジストで被覆し、露
出された金属膜３のみを選択的にエッチングする。この
エッチングには、絶縁基板１と透明導電膜２に対してエ
ッチングが進行しにくい、各種の金属膜のウェットエッ
チングおよびドライエッチング方法が用いられる。この
ようにして、図１１（ｂ）に示す構成を作製した。
て、所望の多層膜パターンのみをレジストで被覆し、露
出された金属膜３のみを選択的にエッチングする。この
エッチングには、絶縁基板１と透明導電膜２に対してエ
ッチングが進行しにくい、各種の金属膜のウェットエッ
チングおよびドライエッチング方法が用いられる。この
ようにして、図１１（ｂ）に示す構成を作製した。
【００７４】通常のレジスト剥離工程と洗浄工程を行っ
た後、不純物ガスの放電を行った。不純物ガスには、例
えばアルゴンに０．５％のフォスフィンを混合したガス
を用いた。不純物ガスを、数百〜数千ｓｃｃｍ程度の流
量、例えば１０００ｓｃｃｍ程度プラズマＣＶＤ装置に
流した。圧力は、数十〜数百Ｐａ、例えば１００Ｐａ程
度とした。放電電力は、数十ｍＷ／ｃｍ2、例えば２０
ｍＷ／ｃｍ2程度とした。温度は、１５０〜３５０℃、
例えば２５０℃程度とした。このようにして、図１１
（ｃ）に示すような状態を作った。
た後、不純物ガスの放電を行った。不純物ガスには、例
えばアルゴンに０．５％のフォスフィンを混合したガス
を用いた。不純物ガスを、数百〜数千ｓｃｃｍ程度の流
量、例えば１０００ｓｃｃｍ程度プラズマＣＶＤ装置に
流した。圧力は、数十〜数百Ｐａ、例えば１００Ｐａ程
度とした。放電電力は、数十ｍＷ／ｃｍ2、例えば２０
ｍＷ／ｃｍ2程度とした。温度は、１５０〜３５０℃、
例えば２５０℃程度とした。このようにして、図１１
（ｃ）に示すような状態を作った。
【００７５】さらに、水素化非晶質シリコン膜と窒化シ
リコン膜の成膜にも、プラズマＣＶＤ装置を用いた。通
常の水素化非晶質シリコン膜と窒化シリコン膜の成膜と
全く同様に、シラン系のガスを導入した状態で放電して
水素化非晶質シリコン膜を形成して半導体膜４を形成
し、シラン系のガスとアンモニアと水素等を導入した状
態で放電して窒化シリコン膜を形成してゲート絶縁膜５
を形成した。
リコン膜の成膜にも、プラズマＣＶＤ装置を用いた。通
常の水素化非晶質シリコン膜と窒化シリコン膜の成膜と
全く同様に、シラン系のガスを導入した状態で放電して
水素化非晶質シリコン膜を形成して半導体膜４を形成
し、シラン系のガスとアンモニアと水素等を導入した状
態で放電して窒化シリコン膜を形成してゲート絶縁膜５
を形成した。
【００７６】その上に、真空蒸着法等によって、数十ｎ
ｍ〜数百ｎｍの厚さに、クロムやアルミニウム薄膜を堆
積させ、ゲート金属膜６を形成した。このようにして、
図１２（ｄ）に示す構造を形成した。
ｍ〜数百ｎｍの厚さに、クロムやアルミニウム薄膜を堆
積させ、ゲート金属膜６を形成した。このようにして、
図１２（ｄ）に示す構造を形成した。
【００７７】半導体膜４、ゲート絶縁膜５、ゲート金属
膜６から構成される多層膜に、通常のフォトレジスト工
程およびエッチング工程を用いてパターニングした。こ
のエッチング工程では、材質の異なった多層膜をエッチ
ングしなければならないので、ウェットエッチングとド
ライエッチングの組み合わせを用いたり、ドライエッチ
ングの途中でエッチングガスを切り替えるなどを行うこ
とによって、多層膜のエッチングを行った。このよう
に、図１２（ｅ）に示すような構成の、本発明に係る薄
膜トランジスタが作製された。
膜６から構成される多層膜に、通常のフォトレジスト工
程およびエッチング工程を用いてパターニングした。こ
のエッチング工程では、材質の異なった多層膜をエッチ
ングしなければならないので、ウェットエッチングとド
ライエッチングの組み合わせを用いたり、ドライエッチ
ングの途中でエッチングガスを切り替えるなどを行うこ
とによって、多層膜のエッチングを行った。このよう
に、図１２（ｅ）に示すような構成の、本発明に係る薄
膜トランジスタが作製された。
【００７８】
【実施形態８】図１３（ａ）〜図１４（ｅ）は、本発明
に係る薄膜トランジスタの製造方法の別の実施形態（請
求項５に対応）を工程順に模式的に示した図である。図
１３（ａ）〜図１４（ｅ）を参照して、本実施形態を工
程順に以下に説明する。
に係る薄膜トランジスタの製造方法の別の実施形態（請
求項５に対応）を工程順に模式的に示した図である。図
１３（ａ）〜図１４（ｅ）を参照して、本実施形態を工
程順に以下に説明する。
【００７９】絶縁基板には、例えば日本電気ガラス社製
のＯＡ−２やコーニング社製の７０５９ガラス基板を用
い、あるいはこれらのガラス基板の主面上に二酸化硅素
膜や窒化硅素膜を、ＣＶＤ法や真空蒸着法で数十ｎｍ〜
数μｍ堆積させた基板を用いた。
のＯＡ−２やコーニング社製の７０５９ガラス基板を用
い、あるいはこれらのガラス基板の主面上に二酸化硅素
膜や窒化硅素膜を、ＣＶＤ法や真空蒸着法で数十ｎｍ〜
数μｍ堆積させた基板を用いた。
【００８０】つぎに、数十ｎｍ〜数百ｎｍの厚さのクロ
ムやアルミニウム薄膜と、数十ｎｍ〜数百ｎｍの厚さの
ＩＴＯ薄膜を、スパッタ法などの真空蒸着法などによっ
て堆積させた。この多層膜を通常のフォトレジスト工程
およびエッチング工程を用いてパターニングすることに
より、図１３（ａ）に示す構造を形成した。
ムやアルミニウム薄膜と、数十ｎｍ〜数百ｎｍの厚さの
ＩＴＯ薄膜を、スパッタ法などの真空蒸着法などによっ
て堆積させた。この多層膜を通常のフォトレジスト工程
およびエッチング工程を用いてパターニングすることに
より、図１３（ａ）に示す構造を形成した。
【００８１】つぎに、通常のフォトレジスト工程によっ
て、所望の多層膜パターンのみをレジストで被覆し、露
出された透明導電膜２のみを選択的にエッチングする。
このエッチングには、絶縁基板１と金属膜３に対してエ
ッチングが進行しにくい、各種の金属膜のウェットエッ
チングおよびドライエッチング方法が使用できた。この
ようにして図１３（ｂ）に示す構成が作製された。
て、所望の多層膜パターンのみをレジストで被覆し、露
出された透明導電膜２のみを選択的にエッチングする。
このエッチングには、絶縁基板１と金属膜３に対してエ
ッチングが進行しにくい、各種の金属膜のウェットエッ
チングおよびドライエッチング方法が使用できた。この
ようにして図１３（ｂ）に示す構成が作製された。
【００８２】通常のレジスト剥離工程と洗浄工程を行っ
た後、不純物ガスの放電を行った。不純物ガスには、例
えばアルゴンに０．５％のフォスフィンを混合したガス
を用いた。不純物ガスを、数百〜数千ｓｃｃｍ程度の流
量、例えば１０００ｓｃｃｍ程度プラズマＣＶＤ装置に
流した。圧力は、数十〜数百Ｐａ、例えば１００Ｐａ程
度とした。放電電力は、数十ｍＷ／ｃｍ2、例えば２０
ｍＷ／ｃｍ2程度とした。温度は、１５０〜３５０℃、
例えば２５０℃程度とした。このようにして、図１３
（ｃ）に示すような状態を作った。
た後、不純物ガスの放電を行った。不純物ガスには、例
えばアルゴンに０．５％のフォスフィンを混合したガス
を用いた。不純物ガスを、数百〜数千ｓｃｃｍ程度の流
量、例えば１０００ｓｃｃｍ程度プラズマＣＶＤ装置に
流した。圧力は、数十〜数百Ｐａ、例えば１００Ｐａ程
度とした。放電電力は、数十ｍＷ／ｃｍ2、例えば２０
ｍＷ／ｃｍ2程度とした。温度は、１５０〜３５０℃、
例えば２５０℃程度とした。このようにして、図１３
（ｃ）に示すような状態を作った。
【００８３】さらに、水素化非晶質シリコン膜と窒化シ
リコン膜の成膜にも、プラズマＣＶＤ装置を用いた。通
常の水素化非晶質シリコン膜と窒化シリコン膜の成膜と
全く同様に、シラン系のガスを導入した状態で放電して
水素化非晶質シリコン膜を形成して半導体膜４を形成
し、シラン系のガスとアンモニアと水素などを導入した
状態で放電して窒化シリコン膜を形成してゲート絶縁膜
５を形成した。このようにして、図１４（ｄ）に示すよ
うな構成が得られた。
リコン膜の成膜にも、プラズマＣＶＤ装置を用いた。通
常の水素化非晶質シリコン膜と窒化シリコン膜の成膜と
全く同様に、シラン系のガスを導入した状態で放電して
水素化非晶質シリコン膜を形成して半導体膜４を形成
し、シラン系のガスとアンモニアと水素などを導入した
状態で放電して窒化シリコン膜を形成してゲート絶縁膜
５を形成した。このようにして、図１４（ｄ）に示すよ
うな構成が得られた。
【００８４】その上に、真空蒸着法などによって、数十
ｎｍ〜数百ｎｍの厚さに、クロムやアルミニウム薄膜を
堆積させ、ゲート金属膜６を形成した。このようにして
形成した、半導体膜４、ゲート絶縁膜５、ゲート金属膜
６から構成される多層膜に、通常のフォトレジスト工程
およびエッチング工程を用いてパターニングした。
ｎｍ〜数百ｎｍの厚さに、クロムやアルミニウム薄膜を
堆積させ、ゲート金属膜６を形成した。このようにして
形成した、半導体膜４、ゲート絶縁膜５、ゲート金属膜
６から構成される多層膜に、通常のフォトレジスト工程
およびエッチング工程を用いてパターニングした。
【００８５】このエッチング工程では、材質の異なった
多層膜をエッチングしなければならないので、ウェット
エッチングとドライエッチングの組み合わせを用いた
り、ドライエッチングの途中でエッチングガスを切り替
えるなどを行うことによって、多層膜のエッチングを行
うことができた。このようにして、図１４（ｄ）に示す
ような構成の、本発明に係る薄膜トランジスタが作製さ
れた。
多層膜をエッチングしなければならないので、ウェット
エッチングとドライエッチングの組み合わせを用いた
り、ドライエッチングの途中でエッチングガスを切り替
えるなどを行うことによって、多層膜のエッチングを行
うことができた。このようにして、図１４（ｄ）に示す
ような構成の、本発明に係る薄膜トランジスタが作製さ
れた。
【００８６】以上の実施形態は、順スタガ型薄膜トラン
ジスタの製造工程のみについて説明した。
ジスタの製造工程のみについて説明した。
【００８７】しかし、液晶ディスプレイに本発明の薄膜
トランジスタを適用した場合には、上記したトランジス
タ構造に、付加的な遮光層パターンやパッシヴェーショ
ン膜、コンタクト孔等が追加されることは明白である。
トランジスタを適用した場合には、上記したトランジス
タ構造に、付加的な遮光層パターンやパッシヴェーショ
ン膜、コンタクト孔等が追加されることは明白である。
【００８８】また、液晶ディスプレイに本発明の薄膜ト
ランジスタの製造方法を適用した場合には、上記のトラ
ンジスタの製造方法の実施例の前後に、付加的な遮光層
パターンやパッシヴェーション膜、コンタクト孔等の製
造工程が追加されることも明白である。
ランジスタの製造方法を適用した場合には、上記のトラ
ンジスタの製造方法の実施例の前後に、付加的な遮光層
パターンやパッシヴェーション膜、コンタクト孔等の製
造工程が追加されることも明白である。
【００８９】
【発明の効果】以上説明したように、本発明によれば、
低抵抗の信号線を有した、高開口率のＴＦＴ−ＬＣＤ
（薄膜トランジスタ液晶表示装置）が製造可能とされる
ため、ＴＦＴ−ＬＣＤの大型化や低コスト化等を達成す
るという効果を有する。
低抵抗の信号線を有した、高開口率のＴＦＴ−ＬＣＤ
（薄膜トランジスタ液晶表示装置）が製造可能とされる
ため、ＴＦＴ−ＬＣＤの大型化や低コスト化等を達成す
るという効果を有する。
【図１】本発明の原理及び構成（一実施形態）を説明す
るための図である。
るための図である。
【図２】本発明の作用と構成（別の実施形態）を説明す
るための図である。
るための図である。
【図３】（ａ）、（ｂ）は本発明に係る薄膜トランジス
タの製造方法の一実施形態を説明するために製造工程順
に模式的に示す図である。
タの製造方法の一実施形態を説明するために製造工程順
に模式的に示す図である。
【図４】（ｃ）、（ｄ）は本発明に係る薄膜トランジス
タの製造方法の一実施形態を説明するために製造工程順
に模式的に示す図である。
タの製造方法の一実施形態を説明するために製造工程順
に模式的に示す図である。
【図５】（ａ）、（ｂ）は本発明に係る薄膜トランジス
タの製造方法の第２の実施形態を説明するために製造工
程順に模式的に示す図である。
タの製造方法の第２の実施形態を説明するために製造工
程順に模式的に示す図である。
【図６】（ｃ）、（ｄ）は本発明に係る薄膜トランジス
タの製造方法の第２の実施形態を説明するために製造工
程順に模式的に示す図である。
タの製造方法の第２の実施形態を説明するために製造工
程順に模式的に示す図である。
【図７】（ａ）〜（ｃ）は本発明に係る薄膜トランジス
タの製造方法の第３の実施形態を説明するために製造工
程順に模式的に示す図である。
タの製造方法の第３の実施形態を説明するために製造工
程順に模式的に示す図である。
【図８】（ｄ）、（ｅ）は本発明に係る薄膜トランジス
タの製造方法の第３の実施形態を説明するために製造工
程順に模式的に示す図である。
タの製造方法の第３の実施形態を説明するために製造工
程順に模式的に示す図である。
【図９】（ａ）〜（ｃ）は本発明に係る薄膜トランジス
タの製造方法の第４の実施形態を説明するために製造工
程順に模式的に示す図である。
タの製造方法の第４の実施形態を説明するために製造工
程順に模式的に示す図である。
【図１０】（ｄ）、（ｅ）は本発明に係る薄膜トランジ
スタの製造方法の第４の実施形態を説明するために製造
工程順に模式的に示す図である。
スタの製造方法の第４の実施形態を説明するために製造
工程順に模式的に示す図である。
【図１１】（ａ）〜（ｃ）は本発明に係る薄膜トランジ
スタの製造方法の第５の実施形態を説明するために製造
工程順に模式的に示す図である。
スタの製造方法の第５の実施形態を説明するために製造
工程順に模式的に示す図である。
【図１２】（ｄ）、（ｅ）は本発明に係る薄膜トランジ
スタの製造方法の第５の実施形態を説明するために製造
工程順に模式的に示す図である。
スタの製造方法の第５の実施形態を説明するために製造
工程順に模式的に示す図である。
【図１３】（ａ）〜（ｃ）は本発明に係る薄膜トランジ
スタの製造方法の第６の実施形態を説明するために製造
工程順に模式的に示す図である。
スタの製造方法の第６の実施形態を説明するために製造
工程順に模式的に示す図である。
【図１４】（ｄ）、（ｅ）は本発明に係る薄膜トランジ
スタの製造方法の第６の実施形態を説明するために製造
工程順に模式的に示す図である。
スタの製造方法の第６の実施形態を説明するために製造
工程順に模式的に示す図である。
【図１５】従来の薄膜トランジスタの構成を説明するた
めの図である。
めの図である。
【図１６】従来の薄膜トランジスタの別の構成を説明す
るための図である。
るための図である。
１ 絶縁基板 ２ 透明導電膜 ３ 金属膜 ４ 半導体膜 ５ ゲート絶縁膜 ６ ゲート金属膜 ７ プラズマドーピング処理 ８ レジスト
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−110495（ＪＰ，Ａ) 特開 平２−8821（ＪＰ，Ａ) 特開 平５−196962（ＪＰ，Ａ) 特開 平７−64112（ＪＰ，Ａ) 特開 平７−72510（ＪＰ，Ａ) 特開 平７−92488（ＪＰ，Ａ) 特開 昭60−15680（ＪＰ，Ａ) 特開 昭60−50971（ＪＰ，Ａ) 特開 平３−228029（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/136 500 G02F 1/1343
Claims (7)
- 【請求項１】互いに分離された二つのソース・ドレイン
電極のうちの一方が絶縁基板上に形成され表面がプラズ
マ放電処理されてなる金属膜のみで構成され、他方が透
明電極膜で構成されている、ことを特徴とする電界効果
型絶縁ゲート薄膜トランジスタ。 - 【請求項２】互いに分離された二つのソース・ドレイン
電極のうちの一方が透明電極膜からなり、他方が透明電
極膜と該透明電極膜上に形成され表面がプラズマ放電処
理されてなる金属膜からなる、ことを特徴とする電界効
果型絶縁ゲート薄膜トランジスタ。 - 【請求項３】電界効果型絶縁ゲート薄膜トランジスタの
製造方法において、 絶縁基板上に形成されソース・ドレイン電極形状にパタ
ーニングされた金属膜表面に不純物ガスによるプラズマ
放電処理を施す、ことを特徴とする電界効果型絶縁ゲー
ト薄膜トランジスタの製造方法。 - 【請求項４】 (a)絶縁基板上に金属層を形成する工程、 (b)該金属層をソース・ドレイン電極にパターニングす
る工程、 (c)該ソース・ドレイン電極形状にパターニングされた
前記金属層に不純物ガスによるプラズマ放電処理を施す
工程 (d)非晶質シリコン膜と絶縁膜とゲート電極膜とを順に
堆積させる工程、及び、 (e)非晶質シリコン膜と絶縁膜とゲート電極膜とから構
成された該多層膜をゲート電極形状にパターニングする
工程、 を少なくとも含むことを特徴とする電界効果型絶縁ゲー
ト薄膜トランジスタの製造方法。 - 【請求項５】 (a)絶縁基板上に透明電極層と金属層から構成される多
層膜を順に形成する工程、 (b)該多層膜をソース・ドレイン電極形状にパターニン
グする工程、 (c)該ソース・ドレイン電極パターンの一方の電極パタ
ーン上の該金属層を選択的に除去して透明電極パターン
を形成する工程、 (d)該多層膜パターンの前記金属層に不純物ガスによる
プラズマ放電処理を施す工程、 (e)非晶質シリコン膜と絶縁膜とゲート電極膜とを順に
堆積させる工程、及び、 (f)前記非晶質シリコン膜と絶縁膜とゲート電極膜とか
ら構成された積層膜をゲート電極形状にパターニングす
る工程、 を少なくとも含むことを特徴とする電界効果型絶縁ゲー
ト薄膜トランジスタの製造方法。 - 【請求項６】 (a)絶縁基板上に金属層と透明電極層から構成される多
層膜を順に形成する工程、 (b)該多層膜をソース・ドレイン電極形状にパターニン
グする工程、 (c)該ソース・ドレイン電極パターンの一方の電極パタ
ーン上の該透明電極層を選択的に除去して金属電極パタ
ーンを形成する工程、 (d)該金属電極パターンに不純物ガスによるプラズマ放
電処理を施す工程、 (e)非晶質シリコン膜と絶縁膜とゲート電極膜とを順に
堆積させる工程、及び、 (f)前記非晶質シリコン膜と絶縁膜とゲート電極膜とか
ら構成された積層膜をゲート電極形状にパターニングす
る工程、 を少なくとも含むことを特徴とする電界効果型絶縁ゲー
ト薄膜トランジスタの製造方法。 - 【請求項７】前記プラズマ放電処理が、プラズマＣＶＤ
装置において、アルゴンに０．５％程度のフォスフィン
を混合したガスを数百〜数千ｓｃｃｍ程度の流量流し、
圧力を数十〜数百Ｐａとし、放電電力を数十ｍＷ／ｃｍ
2 とし、温度を１５０〜３５０℃の範囲の条件で放電を
行うことを特徴とする請求項３乃至６のいずれか一に記
載の電界効果型絶縁ゲート薄膜トランジスタの製造方法
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27361595A JP2776336B2 (ja) | 1995-09-26 | 1995-09-26 | 薄膜トランジスタおよび薄膜トランジスタの製造方法 |
| US09/502,504 US6248634B1 (en) | 1995-09-26 | 2000-02-11 | Field-effect transistor and fabrication method thereof and image display apparatus |
| US09/630,025 US6362493B1 (en) | 1995-09-26 | 2000-07-31 | Field-effect transistor and fabrication method thereof and image display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27361595A JP2776336B2 (ja) | 1995-09-26 | 1995-09-26 | 薄膜トランジスタおよび薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0990427A JPH0990427A (ja) | 1997-04-04 |
| JP2776336B2 true JP2776336B2 (ja) | 1998-07-16 |
Family
ID=17530208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27361595A Expired - Fee Related JP2776336B2 (ja) | 1995-09-26 | 1995-09-26 | 薄膜トランジスタおよび薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2776336B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4630420B2 (ja) * | 2000-05-23 | 2011-02-09 | ティーピーオー ホンコン ホールディング リミテッド | パターン形成方法 |
| SG111923A1 (en) | 2000-12-21 | 2005-06-29 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| JP4067819B2 (ja) * | 2000-12-21 | 2008-03-26 | 株式会社半導体エネルギー研究所 | 発光装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH028821A (ja) * | 1988-06-28 | 1990-01-12 | Sharp Corp | アクティブマトリックス基板 |
| JPH05196962A (ja) * | 1992-01-20 | 1993-08-06 | Fujitsu Ltd | 液晶表示装置の製造方法 |
| JPH0764112A (ja) * | 1993-08-30 | 1995-03-10 | Sanyo Electric Co Ltd | 液晶表示装置とその製造方法 |
| JPH0772510A (ja) * | 1993-09-07 | 1995-03-17 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
| JPH0792488A (ja) * | 1993-09-20 | 1995-04-07 | Hitachi Ltd | 液晶表示基板の製造方法 |
| JPH07110495A (ja) * | 1993-10-14 | 1995-04-25 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
-
1995
- 1995-09-26 JP JP27361595A patent/JP2776336B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0990427A (ja) | 1997-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| KR100316036B1 (ko) | 횡방향전계형액티브매트릭스액정디스플레이장치및그제조방법 | |
| US7095459B2 (en) | Array substrate for liquid crystal display and method for fabricating the same | |
| US7110058B2 (en) | Method of fabricating liquid crystal display device | |
| US7948570B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US7425476B2 (en) | Manufacturing method of a thin film transistor array panel | |
| US7915062B2 (en) | Method of manufacturing a TFT array substrate | |
| US8497949B2 (en) | Liquid crystal display device and fabricating method thereof | |
| US7907228B2 (en) | TFT LCD structure and the manufacturing method thereof | |
| US7800104B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| US20010031510A1 (en) | Liquid crystal display and method of manufacturing the same | |
| US8093595B2 (en) | Thin film array panel and manufacturing method thereof | |
| US6862051B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| US7737446B2 (en) | Thin films transistor array substrate and fabricating method thereof | |
| JP2776336B2 (ja) | 薄膜トランジスタおよび薄膜トランジスタの製造方法 | |
| US20050007511A1 (en) | Method of fabricating liquid crystal display device and wiring structure of liquid crystal display device | |
| US6940565B2 (en) | Liquid crystal display device and fabricating method thereof | |
| KR100309210B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| US7297565B2 (en) | Liquid crystal display device and fabricating method thereof | |
| KR100675733B1 (ko) | 액정 표시장치의 어레이 기판 제조방법 | |
| KR20010113266A (ko) | 액정표시장치 어레이기판 및 그의 제조방법 | |
| KR20040046384A (ko) | 액정표시장치 및 그 제조방법 | |
| KR100683142B1 (ko) | 박막트랜지스터-액정표시장치의 제조방법 | |
| KR100545028B1 (ko) | 박막 패터닝 방법 및 박막 트랜지스터 어레이 기판의 제조방법 | |
| KR20050067308A (ko) | 배선 형성공정을 개선한 액정표시패널의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980331 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100501 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110501 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110501 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 15 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 15 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |