KR20010113266A - 액정표시장치 어레이기판 및 그의 제조방법 - Google Patents
액정표시장치 어레이기판 및 그의 제조방법 Download PDFInfo
- Publication number
- KR20010113266A KR20010113266A KR1020000033530A KR20000033530A KR20010113266A KR 20010113266 A KR20010113266 A KR 20010113266A KR 1020000033530 A KR1020000033530 A KR 1020000033530A KR 20000033530 A KR20000033530 A KR 20000033530A KR 20010113266 A KR20010113266 A KR 20010113266A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- electrode
- liquid crystal
- pixel electrode
- substrate
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 title claims description 47
- 239000010410 layer Substances 0.000 claims abstract description 47
- 238000005530 etching Methods 0.000 claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 239000010409 thin film Substances 0.000 claims description 35
- 239000004020 conductor Substances 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 20
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 claims description 15
- 238000002161 passivation Methods 0.000 claims description 11
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 6
- 235000006408 oxalic acid Nutrition 0.000 claims description 5
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 5
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 claims description 5
- 239000011241 protective layer Substances 0.000 claims description 4
- 239000007772 electrode material Substances 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 4
- 239000002356 single layer Substances 0.000 abstract description 4
- 230000003111 delayed effect Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 24
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 239000011159 matrix material Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 239000012153 distilled water Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 240000001973 Ficus microcarpa Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
Abstract
본 발명은 이중막의 화소전극을 포함하는 액정표시장치에 관한 것이다.
일반적으로, ITO를 단일막으로 하여 화소전극을 형성하는 경우, 식각률이 낮아 전체 공정시간이 지연되는 문제점이 있다.
그리고, IZO 또는 ITZO로 단일막을 형성하는 경우, IZO는 TAB(Tape Automated Bonding)본딩시 접촉저항성이 나쁘고, ITZO는 식각후 잔사가 남는 문제점이 있다.
상기 문제점을 해결하기 위하여, 본 발명은 식각률이 높은 IZO를 하부층으로 하고, 탭저항성이 좋은 ITO 또는 ITZO 상부층으로 한 이중막구조의 화소전극물질을 제공하는 것이다.
이때, 상기 상부층에 형성하는 ITO는 식각률을 높이기 위해 종래보다 얇은 두께로 형성하도록 한다.
즉, 본 발명에 의하면, 종래의 단일막의 화소전극물질에 비해 식각률이 높아, 공정시간이 단축되고, TAB과의 접촉저항성이 좋아져, 제품의 불량을 감소시키는 효과를 가져와, 결과적으로는 액정표시장치의 생산수율을 향상시킬 수 있다.
Description
본 발명은 화상 표시장치에 관한 것으로, 더욱 상세하게는 박막트랜지스터(Thin Film Transistor : TFT)를 포함하는 액정표시장치(Liquid Crystal Display : LCD) 및 그의 제조방법에 관한 것이다.
특히, 본 발명은 화소전극을 이중막으로 형성하는 액정표시장치에 관한 것이다.
액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
일반적으로 액정표시장치를 구성하는 기본적인 부품인 액정패널의 구조를 살펴보면 다음과 같다.
도 1은 일반적인 액정패널의 단면을 도시한 단면도이다.
액정패널(20)은 여러 종류의 소자들이 형성된 두 장의 기판(2, 4)이 서로 대응되게 형성되고, 상기 두 장의 기판(2, 4) 사이에 액정층(10)이 개재된 형태로 위치하고 있다.
상기 액정패널(20)에는 색상을 표현하는 컬러필터가 형성된 상부기판(4)과 상기 액정층(10)의 분자 배열방향을 변환시킬 수 있는 스위칭 소자가 내장된 하부기판(2)으로 구성된다.
상기 상부기판(4)은 색을 구현하는 컬러필터층(8)과, 상기 컬러필터층(8)을 덮는 공통전극(12)이 형성되어 있다. 상기 공통전극(12)은 액정(10)에 전압을 인가하는 한쪽 전극의 역할을 한다. 상기 하부기판(2)은 스위칭 역할을 하는 박막트랜지스터(S)와, 상기 박막트랜지스터(S)로부터 신호를 인가 받고 상기 액정(10)으로 전압을 인가하는 다른 한쪽의 전극역할을 하는 화소전극(14)으로 구성된다.
상기 화소전극(14)이 형성된 부분을 화소부(P)라고 한다.
그리고, 상기 상부기판(4)과 하부기판(2)의 사이에 주입되는 액정(10)의 누설을 방지하기 위해, 상기 상부기판(4)과 하부기판(2)의 가장자리에는 실런트(sealant : 6)로 봉인되어 있다.
상기 하부기판은 상부기판에 비해 다수의 공정을 거쳐 제작되며, 상기 하부기판을 어레이기판으로 제작하는데는, 다수의 물질을 복합적으로 적층하는 공정인 증착(deposition), 포토리소그라피(photolithography), 식각(etching)공정이 여러 번 반복된다.
상기 어레이기판을 형성하기 위해서는 크게 절연물질과, 반도체물질과, 도전성금속이 사용된다.
상기 각 물질들을 기판 위에 적층하기 위해, 여러 가지 증착법이 사용되는데 예를 들면, 화학기상증착(CVD)법, 스퍼터링(sputtering)법 등이 그것이다.
상기 증착된 다수의 물질들을 식각하기 위한 방법은 습식식각(wet etching)방식과 건식식각(dry etching)방식이 사용된다.
습식식각 방식은 화학용액을 이용하여 포토레지스트(photo resist)패턴에 맞게 박막을 제거하는 방법으로, 주로 금속막이나 투명전극인 ITO(indium tin oxide)의 패턴형성에 적용된다. 이 방법은 양호한 선택비와 대면적에서의 식각균일도, 생산성측면, 저 가격화에 유리하고 세정효과를 동시에 얻을 수 있다.
이러한 습식식각의 공정을 간략히 설명하면, 먼저 기판을 배스(bath)에서 일정시간 동안 식각용액에 노출시켜 화학반응에 의해 박막을 선택적으로 제거한다.
다음으로, 식각 균등성(etching uniformity)확보를 위하여 화학성분과 증류수(distilled water)에 의하여 쾌속 제거하는 1차 빠른담금세척(quick dipping rinse)공정을 행한다.
다음으로, 미량의 화학성분을 상기 증류수로 완전히 제거하는 2차 세척 공정을 행한 후, 기판표면의 상기 증류수를 고속회전시켜 탈수하는 스핀건조(spin dry)공정을 행하면 된다.
한편, 건식식각은 식각챔버에 반응가스를 유입시키고 일정 압력하에서 플라즈마(plasma)방전을 일으키면 유입된 가스는 이온(ion)이나 라디칼(radical)성분, 전자들로 분리된다. 이 때, 인가된 전기장에 의하여 충돌과 상호반응이 일어나면서이온은 전기장에 의하여, 라디칼은 확산에 의하여 물리적 충돌과 화학적 반응에 의한 동시 작용으로 식각하는 방법이다.
박막트랜지스터 어레이기판을 구성하는 물질 중 상기 습식식각 방식에 의해 패턴화 되는 물질은 주로 배선을 형성하는 금속막과 화소전극을 형성하는 투명도전성 금속 등이며, 상기 건식식각 방식에 의해 패턴화되는 물질은 주로 반도체막, 절연막, 금속막을 식각하는 데 사용된다.
각 단계별로 별도의 마스크(mask)를 제작하고, 포토리소그라피(photolithography)과정을 거친 후, 전술한 식각방식을 선택하여 임의의 형태로 각 층(절연층, 반도체층, 도전성금속층 등)을 패턴화한다.
상기 도 1에 도시된 하부기판(2)의 평면도를 나타내는 도 2에서, 하부기판(2)의 작용과 구성을 상세히 설명하면 다음과 같다.
하부기판(도 1의 2)에는 화소전극(14)이 형성되어 있고, 상기 화소전극(14)의 수직 및 수평 배열 방향에 따라 각각 데이터 배선(24) 및 게이트 배선(22)이 형성되어 있다.
그리고, 능동행렬 액정표시장치의 경우, 화소전극(14)의 한쪽 부분에는 상기 화소전극(14)에 전압을 인가하는 스위칭 소자인 박막트랜지스터(S)가 형성되어 있다. 상기 박막트랜지스터(S)는 게이트 전극(26), 소스 및 드레인 전극(28, 30)으로 구성되며, 상기 게이트 배선(22)의 일부에는 게이트 전극(26) 부분이 정의되고, 상기 소스 전극(28)은 상기 데이터 배선(24)에 연결되어 있다.
또한, 상기 데이터 배선(24) 및 게이트 배선(22)의 일 끝단에는 각각 데이터패드(23') 및 게이트 패드(21') 및 상기 데이터 및 게이트 패드(23', 21')를 덮는 데이터 및 게이트 패드전극(23'', 21'')이 형성되어, 상기 박막트랜지스터(S) 및 화소전극(14)을 각각 구동하는 구동회로(미도시)와 연결된다.
그리고, 상기 드레인 전극(30)은 상기 화소전극(14)과 드레인 콘택홀(30')을 통해 전기적으로 연결되어 있다.
또한, 상기 게이트 배선(22)의 일부분에는 스토리지 캐패시터(C)가 형성되어 상기 화소전극(14)과 더불어 전하를 저장하는 역할을 수행한다.
상술한 능동행렬 액정표시장치의 동작을 살펴보면 다음과 같다.
스위칭 박막트랜지스터(S)의 게이트 전극(26)에 전압이 인가되면, 데이터 신호가 화소전극(14)으로 인가되고, 게이트 전극(26)에 신호가 인가되지 않는 경우에는 화소전극(14)에 전압이 인가되지 않는다.
일반적으로 하부기판의 제조공정은 만들고자 하는 각 소자에 어떤 물질을 사용하는가 혹은 어떤 사양에 맞추어 설계하는가에 따라 결정되는 경우가 많다.
예를 들어, 과거 소형 액정표시장치의 경우는 별로 문제시되지 않았지만, 12인치 이상의 대면적 액정표시장치의 경우에는 게이트 배선에 사용되는 재질의 고유 저항 값이 화질의 우수성을 결정하는 중요한 요소가 된다. 따라서, 대면적의 액정 표시소자의 경우에는 알루미늄 또는 알루미늄 합금과 같은 저항이 낮은 금속을 사용하는 것이 바람직하다.
이하, 종래의 능동행렬 액정표시장치의 제조공정을 도 3a 내지 도 3e를 참조하여 설명한다.
도 3a 내지 도 3e는 도 2의 절단선 A-A에 따른 단면도이다.
일반적으로 액정표시장치에 사용되는 박막트랜지스터의 구조는 역 스태거드(Inverted Staggered)형 구조가 많이 사용된다. 이는 구조가 간단하면서도 성능이 우수하기 때문이다.
또한, 상기 역 스태거드형 박막트랜지스터는 채널 형성방법에 따라 백 채널 에치형(back channel etch : EB)과 에치 스타퍼형(etch stopper : ES)으로 나뉘며, 구조가 간단한 백 채널 에치형 구조가 적용되는 액정표시소자 제조공정에 관해 설명한다.
먼저, 기판(1)에 이물질이나 유기성 물질을 제거하고, 증착될 게이트 물질의 금속 박막과 유리기판의 접촉성(adhesion)을 좋게 하기 위하여 세정을 실시한 후, 스퍼터링(sputtering)에 의하여 금속막을 증착한다.
도 3a는 상기 금속막 증착 후에 제 1 마스크로 패터닝하여 게이트 전극(26)을 형성하는 단계이다. 능동 행렬 액정표시장치의 동작에 중요한 게이트 전극(26) 물질은 RC 딜레이(delay)를 작게 하기 위하여 저항이 작은 알루미늄이 주류를 이루고 있으나, 순수 알루미늄은 화학적으로 내식성이 약하고, 후속의 고온 공정에서 힐락(hillock) 형성에 의한 배선 결함문제를 야기하므로, 알루미늄 배선의 경우는 합금의 형태로 쓰이거나 적층구조가 적용되기도 한다.
다음으로, 도 3b를 참조하여 설명하면, 상기 게이트 전극(26) 형성 후, 그 상부 및 노출된 기판 전면에 걸쳐 절연막(50)을 증착한다. 또한, 상기 게이트 절연막(50) 상에 연속으로 반도체 물질인 비정질 실리콘(a-Si:H : 52)과 불순물이 함유된 비정질 실리콘(n+a-Si:H : 54)을 증착한다.
상기 반도체 물질 증착후에 제 2 마스크로 패터닝하여 액티브층(55)을 형성한다.
상기 불순물이 함유된 비정질 실리콘(54)은 추후 생성될 금속층과 상기 액티브층(55)과의 접촉저항을 줄이기 위한 목적이다.
이하, 도 3c, 3d는 박막트랜지스터부(S)와 데이터 배선부(L)의 제조공정을 같이 설명한다.
도 3c는 도시한 바와 같이, 금속층을 증착하고 제 3 마스크로 패터닝하여 소스 전극(28) 및 드레인 전극(30)을 형성한다. 상기 소스 및 드레인 전극(28, 30)과 동시에 상기 소스 전극(28)과 연결된 데이터 배선(24)을 형성한다.
상기 소스 및 드레인 전극(28, 30)을 마스크로 하여 상기 소스 전극(28)과 상기 드레인 전극(30) 사이에 존재하는 오믹 접촉층을 제거한다. 만약, 상기 소스 전극(28)과 상기 드레인 전극(30) 사이에 존재하는 오믹 접촉층을 제거하지 않으면 박막트랜지스터(S)의 전기적 특성에 심각한 문제가 발생할 수 있으며, 성능에서도 큰 문제가 생긴다.
상기 오믹 접촉층의 제거에는 신중한 주의가 요구된다. 실제 오믹 접촉층의 식각시에는 그 하부에 형성된 액티브층과 식각 선택비가 없으므로 액티브층을 약 50 ∼ 100 nm 정도 과식각(54')을 시키는데, 식각 균일도(etching uniformity)는 박막트랜지스터(S)의 특성에 직접적인 영향을 미친다.
이후, 도 3d에 도시한 바와 같이, 절연막을 증착하고 제 4 마스크로 패터닝하여 액티브층(55)을 보호하기 위해 보호막(56)을 형성한다. 상기 보호막(56)은 액티브층(55)의 불안정한 에너지 상태 및 식각시 발생하는 잔류물질에 의해 박막트랜지스터 특성에 나쁜 영향을 끼칠 수 있으므로 무기질의 실리콘 질화막(SiNx) 내지는 실리콘 산화막(SiO2)이나 유기질의 BCB(Benzocyclobutene) 등으로 형성한다.
상기 보호막(56)은 높은 광투과율과 내습 및 내구성이 있는 물질의 특성을 요구한다.
상기 보호막(56) 패터닝시 콘택홀을 형성하는 공정이 추가되는데, 데이터 패드 콘택홀(23)과 드레인 콘택홀(30')을 형성한다.
상기 데이터 패드 콘택홀(23)은 추후공정에서 생성될 투명도전막과 상기 데이터 배선(42)과의 접촉을 위함이고, 상기 드레인 콘택홀(30')은 화소전극(14)과의 접촉을 위함이다.
도 3e에 도시된 공정은 투명한 도전물질(Transparent Conducting Oxide : TCO)을 증착하고 제 5 마스크로 패터닝하여 화소전극(14)을 형성하는 공정이다. 상기 투명도전성 물질은 ITO(Indium Tin Oxide)가 주로 쓰인다. 상기 화소전극(14)은 상기 드레인 전극(30)과 상기 드레인 콘택홀(30')을 통해 전기적으로 접촉하고 있다.
게이트 배선부 제조공정 과정은 데이터 배선부와 같으므로, 제조공정 과정은 생략하기로 하고, 도 2에 도시된 도면으로 간략히 설명하면 다음과 같다.
도 2에 도시된 바와 같이, 상기 보호막(56)에 드레인 콘택홀(30')을 형성하는 공정에서 게이트 패드홀(21)을 동시에 형성하고, 상기 게이트 패드홀(21)을 통해 게이트 패드(21')와 게이트 패드전극(21'')이 전기적으로 연결되어 있다.
상기 게이트 패드전극(21'')물질로는 투명도전성 물질인 ITO가 일반적으로 사용된다.
상기 투명도전성 물질을 패턴하기 위해 일반적으로 습식식각을 행하게 되는데, 이때 왕수(Aqua regia)계 에천트(etchant)로 식각할 경우, 보호막에 존재할 수 있는 미세한 핀홀(pin hole)을 통해 상기 에천트가 스며들어, 하부금속막에 손상을 주는 문제점이 있다.
상기한 문제점을 해결하기 위해, 에천트로 옥살산(Oxalic acid)을 사용할 때, 상기 옥살산은 식각공정시 하부금속막에 손상을 주지 않으나, ITO의 식각속도가 약 10Å/분 미만으로 매우 느려져 전체 공정시간이 지연되게 된다.
다른 투명도전성 물질로는 IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide)를 들 수 있다.
상기 IZO, ITZO를 상기 옥살산을 에천트로 하여 식각할 경우, ITZO 식각속도는 약 800Å/분이고, IZO는 약 1,000Å/분이다.
즉, ITO에 비해 IZO, ITZO는 식각속도가 빠른 장점이 있으나, 상기 IZO을 단일막으로 하여 화소전극물질로 형성하는 경우, 상기 IZO와 TAB(Tape Automated Bonding)과의 접촉저항성이 나쁘다는 점과, 상기 ITZO은 식각공정 후 잔사가 남는 문제점을 가지고 있다.
본 발명은 상술한 종래의 문제점을 극복하기 위하여, 이중막구조로 화소전극을 형성하는 것이다.
즉, 본 발명의 목적은 공정시간의 단축 및 제품의 불량을 감소시킬 수 있는 화소전극물질을 포함하는 액정표시장치 및 그 제조방법을 제공하는데 있다.
도 1은 일반적인 액정표시장치의 한 화소부에 해당하는 단면을 도시한 단면도.
도 2는 일반적인 액정표시장치의 한 화소부에 해당하는 평면을 도시한 평면도.
도 3a 내지 도 3e는 도 2의 절단선 A-A를 따른 단면의 공정을 나타내는 공정도.
도 4는 본 발명의 액정표시장치의 한 화소부에 해당하는 평면을 도시한 평면도.
도 5는 본 발명의 액정표시장치 어레이(array)기판의 단면을 나타낸 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
100 : 제 1 화소전극 110 : 드레인 전극
150 : 화소전극 200 : 제 2 화소전극
300 : 제 1 데이터 패드전극 350 : 데이터 패드전극
400 : 제 2 데이터 패드전극
상기 목적을 달성하기 위하여, 본 발명은 기판과; 상기 기판 상에 형성되고, 게이트 전극, 소스 전극, 드레인 전극을 포함하는 박막트랜지스터와; 상기 기판 상에 형성된 박막트랜지스터를 덮고, 상기 드레인 전극의 일부가 노출되는 드레인 콘택홀을 갖는 보호막과; 상기 보호막 상에 형성되고, 제 1, 2 투명도전물질의 적층으로 이루어지며, 상기 드레인 콘택홀을 통해 노출된 드레인 전극과 접촉하는 화소전극과; 상기 게이트 전극 및 소스 전극과 연결된 게이트 및 데이터 배선과; 상기 게이트 및 데이터 배선에서 각각 연장된 일단에 위치하는 게이트 및 데이터 패드와; 상기 게이트 및 데이터 패드와 각각 접촉하며, 상기 화소전극과 동일한 제 1, 2 투명도전성 물질의 적층으로 이루어진 게이트 및 데이터 패드전극을 포함하는 액정표시장치 어레이기판을 제공한다.
상기 제 1 투명도전성 물질은 IZO(Indium Zinc Oxide)이고, 상기 제 2 투명도전성 물질은 ITZO(Indium Tin Zinc Oxide), ITO(Indium Tin Oxide)로 구성된 집단에서 선택한 물질임을 특징으로 한다.
그리고, 본 발명에서는 기판을 구비하는 단계와; 상기 기판 상에 게이트 전극, 소스 전극, 드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터에 신호를 인가하고 일단에 게이트 및 데이터 패드를 갖는 게이트 및 데이터 배선을 형성하는 단계와; 상기 기판 및 상기 박막트랜지스터 상에 상기 박막트랜지스터의 드레인 전극이 노출되는 드레인 콘택홀과, 상기 게이트 및 데이터 패드가 노출되는 게이트 및 데이터 패드홀을 갖는 보호막을 형성하는 단계와; 상기 보호막 상에 제 1, 2 투명도전성 물질을 연속으로 형성하는 단계와; 상기 제 1, 2 투명도전성 물질을 옥살산(Oxalic acid)을 사용하여 동시에 식각하여 상기 드레인 전극과 접촉하는 화소전극과, 상기 게이트 및 데이터 패드홀과 접촉하는 게이트 및 데이터 패드전극을 형성하는 단계를 포함하는 액정표시장치 어레이기판의 제조방법을 제공한다.
상기 제 1 투명도전성 물질은 IZO(Indium Zinc Oxide)이고, 상기 제 2 투명도전성 물질은 ITZO(Indium Tin Zinc Oxide), ITO(Indium Tin Oxide)로 구성된 집단에서 선택한 물질임을 특징으로 한다.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도 4는 본 발명의 액정표시장치의 한 화소부에 해당하는 평면을 도시한 평면도로서, 도 2와 중복되는 부분의 설명은 피하기로 하고, 간략하게 설명하면 다음과 같다.
도시한 바와 같이, 본 발명의 하부기판(도 1의 2)에 화소전극(150)이 형성되어 있고, 상기 화소전극(150)의 수직 및 수평배열 방향에 따라 각각 데이터배선(124) 및 게이트 배선(122)이 형성되어 있다.
또한, 상기 데이터 배선(124) 및 게이트 배선(122)의 각각 연장된 일단에는 데이터 패드(123') 및 게이트 패드(121')가 위치하고, 상기 데이터 및 게이트 패드(123', 121')와 각각 접촉하며, 상기 화소전극(150)과 동일한 투명도전성 물질로 데이터 패드전극(350) 및 게이트 패드전극(121'')이 형성되어 있다.
도 5는 도 4의 절단선 B-B부분에 따른 단면을 도시한 도면이다.
도시한 바와 같이, 본 발명에 따른 화소전극(150)은 제 1 화소전극(100)과 제 2 화소전극(200)이 적층된 구조이다.
도 5에 관해 간단히 설명하면, 기판(1) 상에는 박막트랜지스터(S)가 형성되고, 상기 박막트랜지스터(S)는 보호막(156)으로 덮혀있다.
한편, 상기 박막트랜지스터(S)를 덮는 보호막(156)에는 상기 박막트랜지스터(S)의 드레인 전극(110)의 일부가 노출되는 드레인 콘택홀(130)이 형성되며, 상기 화소전극(150)은 상기 드레인 콘택홀(130)을 통해 노출되는 드레인 전극(110)과 접촉하게 된다.
또한, 상기 박막트랜지스터(S)에서 연장되는 데이터 배선(L)부에는 데이터 패드홀(123)이 형성된 보호막(156)이 연장되며, 상기 데이터 패드홀(123)을 통해 상기 데이터 배선(L)부와 접촉하는 데이터 패드전극(350)이 보호막(156) 상에 형성된다.
여기서, 상기 데이터 패드전극(350)은 상기 화소전극(150)과 동일 물질로 형성되며, 상기 데이터 패드전극(350)도 이중막으로 형성된다.
즉, 상기 데이터 패드전극(350)은 제 1, 2 데이터 패드전극(300, 400)으로 구성되며, 이들 중에서 상기 데이터 배선(L)부와 직접적으로 접촉하는 전극은 제 1 데이터 패드전극(300)이 된다.
상기 제 1 화소전극(100), 제 1 데이터 패드전극(300)은 제 1차 화소전극증착 공정을 통해 동시에 형성되며, 상기 제 1 화소전극(100), 제 1 데이터 패드전극(300)은 투명도전성 물질인 IZO로 이루어졌다.
또한, 상기 제 2 화소전극(200), 제 2 데이터 패드전극(400)은 제 2차 화소전극 증착 공정을 통해 동시에 형성되며, 상기 제 2 화소전극(200), 제 2 데이터 패드전극(400)은 투명도전성 물질인 ITO 또는 ITZO로 이루어졌다.
상기 제 2 데이터 패드전극(400)은 TAB본딩시, 상기 TAB과의 접촉이 이루어지는 부분이다.
상기 ITO, IZO, ITZO의 TAB과의 본딩시 초기 접촉저항값은, ITO는 약 0.8~1.5Ω, IZO는 약 4.0~15.0Ω이고, ITZ0는 약 0.3~3.0Ω이다.
그리고, 스트레스(stress)를 가할 경우, 상기 ITO, IZO, ITZO와 TAB과의 접촉저항값은, ITO는 약 1.5~3.8Ω, IZO는 약 20.0~200Ω이고, ITZ0는 약 0.8~4.0Ω이다.
즉, 상기 ITO 또는 ITZO를, 화소전극(150)과 데이터 패드전극(350)의 상부층인 제 2 화소전극(200)과 제 2 데이터 패드전극(400)물질로 형성함으로써, TAB과의 접촉시 저항을 줄일 수 있다.
또한, 미도시한 게이트 패드전극(121'')도 상기 데이터 패드전극(350)과 동일한 제조공정을 거쳐, 이중막의 게이트 패드전극으로 형성되는 것이다.
상기 ITO층의 두께는 일반적으로, 단일막으로 형성하는 ITO층의 두께보다 얇게 형성된다.
즉, 이중막으로 화소전극물질을 형성함으로, 상기 이중막의 한층을 형성하는 ITO의 두께를 얇게 할 수 있으며, 하부층에 식각률이 높은 IZO를 형성하여, 종래의 단일막 ITO로 이루어진 화소전극물질보다 식각속도가 향상되는 것이다.
또한, 상기 ITZO는 식각 후 잔사가 남는 문제점이 있었으나, 상기 ITZO의 하부층에 IZO를 형성하여, 식각공정시, ITZO와 IZO를 동시 식각함으로써, 상기 ITZO의 잔사는 상기 하부층의 IZO식각시 제거될 수 있다.
이상에서 설명한 것은 본 발명에 따른 액정표시장치를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자가라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
상술한 바와 같이, 본 발명에 따른 액정표시장치는 IZO/ITO 또는 IZO/ITZO로 이루어진 이중막 구조의 화소전극을 포함하는 액정표시장치로서, 상기 화소전극물질에 의하면 종래의 단일막의 화소전극물질에 비해 식각률이 높아, 공정시간이 단축되고, TAB과의 접촉저항성이 좋아져, 제품의 불량을 감소시키는 효과를 가져와,결과적으로는 생산수율이 향상된 액정표시장치를 제공할 수 있는 것이다.
Claims (6)
- 기판과;상기 기판 상에 형성되고, 게이트 전극, 소스 전극, 드레인 전극을 포함하는 박막트랜지스터와;상기 기판 상에 형성된 박막트랜지스터를 덮고, 상기 드레인 전극의 일부가 노출되는 드레인 콘택홀을 갖는 보호막과;상기 보호막 상에 형성되고, 제 1, 2 투명도전물질의 적층으로 이루어지며, 상기 드레인 콘택홀을 통해 노출된 드레인 전극과 접촉하는 화소전극과;상기 게이트 전극 및 소스 전극과 연결된 게이트 및 데이터 배선과;상기 게이트 및 데이터 배선에서 각각 연장된 일단에 위치하는 게이트 및 데이터 패드와;상기 게이트 및 데이터 패드와 각각 접촉하며, 상기 화소전극과 동일한 제 1, 2 투명도전성 물질의 적층으로 이루어진 게이트 및 데이터 패드전극을 포함하는 액정표시장치 어레이기판.
- 제 1 항에 있어서,상기 제 1 투명도전성 물질은 IZO(Indium Zinc Oxide)인 액정표시장치 어레이기판.
- 제 1 항에 있어서,상기 제 2 투명도전성 물질은 ITZO(Indium Tin Zinc Oxide), ITO(Indium Tin Oxide)로 구성된 집단에서 선택한 물질인 액정표시장치 어레이기판.
- 기판을 구비하는 단계와;상기 기판 상에 게이트 전극, 소스 전극, 드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계와;상기 박막트랜지스터에 신호를 인가하고 일단에 게이트 및 데이터 패드를 갖는 게이트 및 데이터 배선을 형성하는 단계와;상기 기판 및 상기 박막트랜지스터 상에 상기 박막트랜지스터의 드레인 전극이 노출되는 드레인 콘택홀과, 상기 게이트 및 데이터 패드가 노출되는 게이트 및 데이터 패드홀을 갖는 보호막을 형성하는 단계와;상기 보호막 상에 제 1, 2 투명도전성 물질을 연속으로 형성하는 단계와;상기 제 1, 2 투명도전성 물질을 옥살산(Oxalic acid)을 사용하여 동시에 식각하여 상기 드레인 전극과 접촉하는 화소전극과, 상기 게이트 및 데이터 패드홀과 접촉하는 게이트 및 데이터 패드전극을 형성하는 단계를 포함하는 액정표시장치 어레이기판의 제조방법.
- 제 4 항에 있어서,상기 제 1 투명도전성 물질은 IZO(Indium Zinc Oxide)인 액정표시장치 어레이기판의 제조방법.
- 제 4 항에 있어서,상기 제 2 투명도전성 물질은 ITZO(Indium Tin Zinc Oxide), ITO(Indium Tin Oxide)로 구성된 집단에서 선택한 물질인 액정표시장치 어레이기판의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000033530A KR20010113266A (ko) | 2000-06-19 | 2000-06-19 | 액정표시장치 어레이기판 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000033530A KR20010113266A (ko) | 2000-06-19 | 2000-06-19 | 액정표시장치 어레이기판 및 그의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010113266A true KR20010113266A (ko) | 2001-12-28 |
Family
ID=19672447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000033530A KR20010113266A (ko) | 2000-06-19 | 2000-06-19 | 액정표시장치 어레이기판 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010113266A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005027187A2 (en) * | 2003-09-18 | 2005-03-24 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
| US8207534B2 (en) | 2004-10-26 | 2012-06-26 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| US8378353B2 (en) | 2010-09-29 | 2013-02-19 | Samsung Display Co., Ltd. | Organic light emitting diode display device and method of manufacturing the same |
| KR101327843B1 (ko) * | 2006-12-29 | 2013-11-11 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
-
2000
- 2000-06-19 KR KR1020000033530A patent/KR20010113266A/ko not_active Application Discontinuation
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005027187A2 (en) * | 2003-09-18 | 2005-03-24 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
| WO2005027187A3 (en) * | 2003-09-18 | 2005-06-09 | Samsung Electronics Co Ltd | Thin film transistor array panel and method of manufacturing the same |
| JP2007506139A (ja) * | 2003-09-18 | 2007-03-15 | サムスン エレクトロニクス カンパニー リミテッド | 薄膜トランジスタ表示板、これを含む平板ディスプレイ表示装置及びその製造方法 |
| US7482208B2 (en) | 2003-09-18 | 2009-01-27 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
| US8207534B2 (en) | 2004-10-26 | 2012-06-26 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| US8288771B2 (en) | 2004-10-26 | 2012-10-16 | Samsung Electonics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| KR101219038B1 (ko) * | 2004-10-26 | 2013-01-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| US8455277B2 (en) | 2004-10-26 | 2013-06-04 | Samsung Display Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| KR101327843B1 (ko) * | 2006-12-29 | 2013-11-11 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| US8378353B2 (en) | 2010-09-29 | 2013-02-19 | Samsung Display Co., Ltd. | Organic light emitting diode display device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100583979B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| KR100673331B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| KR20030082651A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100415611B1 (ko) | 액정표시소자 및 그 제조방법과 이를 이용한 배향막재생방법 | |
| KR100582599B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JP4238960B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100654158B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR100342860B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR100632216B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR100660809B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR100660812B1 (ko) | 액정 표시장치 및 그 제조방법 | |
| KR100309210B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR20010113266A (ko) | 액정표시장치 어레이기판 및 그의 제조방법 | |
| KR20010064043A (ko) | 박막트랜지스터 및 액정표시장치용 어레이기판제조방법 | |
| KR100642721B1 (ko) | 액정 표시장치 제조방법 | |
| KR101097675B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR100675733B1 (ko) | 액정 표시장치의 어레이 기판 제조방법 | |
| KR100443538B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR100654777B1 (ko) | 액정 표시장치 및 그 제조방법 | |
| KR100333270B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JP2776336B2 (ja) | 薄膜トランジスタおよび薄膜トランジスタの製造方法 | |
| KR20010084330A (ko) | 액정 표시장치 및 액정 표시장치 제조방법 | |
| KR20020054848A (ko) | 액정표시장치의 제조방법 | |
| KR100583978B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| KR100668251B1 (ko) | 기판의 내장홈 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |