JP4238960B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP4238960B2 JP4238960B2 JP2000399085A JP2000399085A JP4238960B2 JP 4238960 B2 JP4238960 B2 JP 4238960B2 JP 2000399085 A JP2000399085 A JP 2000399085A JP 2000399085 A JP2000399085 A JP 2000399085A JP 4238960 B2 JP4238960 B2 JP 4238960B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate
- pad
- forming
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/103—Materials and properties semiconductor a-Si
Description
【０００１】
【発明の属する技術分野】
本発明は画像表示装置に関するものであり、さらに詳細には薄膜トランジスタ（Thin Film Transistor: TFT）、薄膜トランジスタの製造方法、当該薄膜トランジスタを含む液晶表示装置（Liquid Crystal Display: LCD）及びその製造方法に関するものである。
【０００２】
特に、本発明は液晶表示装置の製造において、使用されるマスク数を減らす方法及びその方法により製造された液晶表示装置に関するものである。
【０００３】
液晶表示装置の駆動原理は、液晶の光学的異方性と分極性質を利用する。前記液晶は結晶構造が細くて長いために分子の配列に方向性を持っており、人為的に液晶に電界を印加して分子配列の方向を制御することができる。
【０００４】
したがって、前記液晶の分子配列方向を任意に調節すると、液晶の分子配列が変わり、光学的異方性によって前記液晶の分子配列方向に光が屈折して画像情報を表現することができる。
【０００５】
現在、薄膜トランジスタと前記薄膜トランジスタに接続されたマトリックス配列画素電極を有するアクティブマトリックス液晶表示装置（Active Matrix LCD: AM-LCD）が、解像度及び動画表示能力が優秀なために最も注目されている。
【０００６】
【従来の技術】
一般に液晶表示装置を構成する基本的な部品である液晶パネルの構造を以下に簡単に説明する。
【０００７】
図１は、一般的な液晶パネルの断面図である。
【０００８】
液晶パネル２０は、多種の素子が形成された二枚の基板２、４を並行に配置し、当該基板２、４の間に液晶層１０が封入されている。
【０００９】
前記液晶パネル２０は、色彩を表現するためのカラーフィルタが形成された上部基板４と、前記液晶層１０の分子配向を制御するスイッチング回路を内蔵した下部基板２とを有する。
【００１０】
前記上部基板４は、色を再現するためのカラーフィルタ層８と、前記カラーフィルタ層８を包む共通電極１２が形成されている。前記共通電極１２は液晶１０に電圧を印加する一方の電極の役割をする。前記下部基板２はスイッチングのための薄膜トランジスタＳと、前記薄膜トランジスタＳから信号を印加されて前記液晶１０に電圧を印加する他方の電極役割をする画素電極１４で構成される。
【００１１】
前記画素電極１４が形成された部分を画素部Ｐという。
【００１２】
そして、前記上部基板４と下部基板２の間に注入される液晶１０の漏洩を防止するために、前記上部基板４と下部基板２の縁はシーラント６で封印されている。
【００１３】
次に、前記図１に図示された下部基板２の平面図を示す図２を参照して、下部基板２の作用と構成を詳細に説明する。
【００１４】
下部基板２には画素電極１４が形成されており、前記画素電極１４の垂直及び水平配列方向に各々データ配線２４及びゲート配線２２が形成されている。
【００１５】
アクティブマトリックス液晶表示装置の場合、画素電極１４の片側部分には前記画素電極１４に電圧を印加するスイッチング素子である薄膜トランジスタＳが形成されている。前記薄膜トランジスタＳはゲート電極２６、ソース及びドレーン電極２８、３０で構成され、前記ソース電極２８は前記データ配線２４に接続されている。
【００１６】
また、前記データ配線２４及びゲート配線２２の一端には、各々データパッド２３及びゲートパッド２１が形成されて、前記薄膜トランジスタＳ及び画素電極１４を各々駆動する駆動回路（図示せず）と接続される。
【００１７】
そして、前記ドレーン電極３０は、前記画素電極１４とドレーンコンタクトホール３１を通して電気的に接続されている。
【００１８】
また、前記ゲート配線２２の一部分にはストレージキャパシタＣstが形成されて前記画素電極１４と共に電荷を貯蔵する。
【００１９】
次に、上述したアクティブマトリックス液晶表示装置の動作を説明する。
【００２０】
スイッチング薄膜トランジスタＳのゲート電極２６に電圧が印加されると、データ信号が画素電極１４に印加されて、前記印加された画素電極１４の電界により液晶の分子配列が変化してバックライトからの光の経路を変化させる。
【００２１】
また、ゲート電極２６に信号が印加されていない場合は、画素電極１４に電圧が印加されていないために液晶の分子配列に何らの影響を及ぼさず、バックライトの光の経路には何らの効果をおよぼさない。
【００２２】
液晶表示装置を構成する液晶パネルの製造工程は非常に複雑な多段階の工程から構成されている。特に、薄膜トランジスタＳが形成された下部基板は複数のマスク工程を経ることになる。
【００２３】
最終製品の性能は複雑な製造工程により決定されるが、工程が簡単なほど製品不良の発生確率を低減することができる。すなわち、下部基板には液晶表示装置の性能を左右する主要な素子が多く形成されるので、製造工程を単純化することが望まれる。
【００２４】
一般に下部基板の製造工程は、各素子に使用される物質の組成或いは設計仕様によって決定される。
【００２５】
例えば、過去の小型液晶表示装置の場合は別に問題視されなかったが、１２インチ以上の大面積液晶表示装置の場合にはゲート配線に用いられる材質の固有抵抗値が画質の性能を決定する重要な要素になる。したがって、大面積の液晶表示素子の場合にはアルミニウムまたはアルミニウム合金のような抵抗の低い金属を用いることが望ましい。
【００２６】
また、高開口率液晶表示装置の場合には、画素電極１４の形成時に背面露光による方法を用いることも行われる。
【００２７】
前記背面露光に関しては後ほど詳細に説明する。
【００２８】
以下、従来の背面露光を利用したアクティブマトリックス液晶表示装置の製造工程を図３Ａないし図３Ｅを参照して説明する。
【００２９】
図３Ａないし図３Ｅは、図２の切断線III−IIIで切った断面の製作工程を図示した工程図である。
【００３０】
一般に液晶表示装置に用いられる薄膜トランジスタの構造は逆スタガ（Inverted Staggered）形構造が多く用いられる。これは構造が簡単であるにもかかわらず性能が優秀なためである。
【００３１】
また、前記逆スタガ形薄膜トランジスタはチャネル形成方法によってバックチャネルエッチ形（back channel etch:EB）とエッチストッパ形（etch stopper:ES）に分けられるが、構造が簡単なバックチャネルエッチ形構造が適用される液晶表示素子製造工程に関し説明する。
【００３２】
まず、基板１から異物や有機性物質を取り除いて、蒸着するゲート物質の金属薄膜とガラス基板の接触性を良くするために洗浄した後、スパッタリングによって金属薄膜を蒸着する。
【００３３】
図３Ａは、前記金属膜を蒸着した後、パターニングしてゲート電極２６を形成する段階である。アクティブマトリックス液晶表示装置の動作に重要なゲート電極２６物質はＲＣ遅延を小さくするために抵抗が小さいアルミニウムが主流をなしているが、純粹アルミニウムは化学的に耐食性が弱く、後続の高温工程でヒロック（hillock）の形成による配線欠陥問題を惹起するので、アルミニウム配線の場合は合金を使用したり積層構造とする場合もある。
【００３４】
次に、図３Ｂに示したように、前記ゲート電極２６を形成した後、その上部及び露出された基板１の全面に渡って絶縁膜５０を蒸着する。
【００３５】
また、前記ゲート絶縁膜５０上に、半導体物質である非晶質シリコン（a-Si:H:52）と不純物が含まれた非晶質シリコン（n+a-Si:H）５４とを続けて蒸着する。
【００３６】
前記半導体物質５２、５４の蒸着後にパターニングしてアクティブ層を形成する。
【００３７】
ここで、前記半導体物質５２、５４の一つである不純物が含まれた非晶質シリコン５４は、後ほど生成される金属層と前記アクティブ層の非晶質シリコン５２と接触抵抗を減らす目的で形成されたものである。
【００３８】
以後、図３Ｃに図示したように、金属層を蒸着してパターニングしてソース電極２８及びドレーン電極３０を形成する。
【００３９】
前記ソース及びドレーン電極２８、３０をマスクとして前記ソース電極２８と前記ドレーン電極３０間に存在するオーミック接触層５１を除去する。前記ソース電極２８と前記ドレーン電極３０間に存在するオーミック接触層５１を取り除かなければ、薄膜トランジスタＳの電気的特性に深刻な問題が生じる場合があり、表示性能に関しても大きな問題が生じ得る。
【００４０】
ここで、前記オーミック接触層５１の除去には慎重な注意が要求される。実際的にオーミック接触層の除去は、その下部に形成されたアクティブ層（非晶質シリコン）とエッチング選択性がないのでアクティブ層（非晶質シリコン）を約５０〜１００ｎｍ程度オーバーエッチングをさせるが、エッチング均一度は薄膜トランジスタＳの特性に直接的な影響を及ぼす。
【００４１】
以後、図３Ｄに図示されたように、前記ソース及びドレーン電極２８、３０が形成された基板１の全面に渡って保護膜５６を蒸着して、前記ドレーン電極３０の一部が露出されるようにドレーンコンタクトホール３１を形成する。
【００４２】
前記ドレーンコンタクトホール３１は、後の工程で生成される画素電極と前記ドレーン電極３０との接触通路になる。
【００４３】
前記保護膜５６は、アクティブ層５５の不安定なエネルギー状態及びエッチング時に生じる残留物質により薄膜トランジスタの特性に悪影響をおよぼさないよう、無機質の窒化シリコン窒化膜（SiNx）ないし酸化シリコン膜（SiO2）や有機質のＢＣＢ（Benzocyclobutene）等で形成する。また、前記保護膜５６は高い光透過率と耐湿及び耐久性がある物質からなるものであることが必要である。
【００４４】
また、前記ドレーンコンタクトホール３１が形成された保護膜５６上に透明導電物質（ＴＣＯ）１４とフォトレジストＰＲを順次形成する。
【００４５】
ここで、前記透明導電物質１４は、インジウム−スズ−オキサイド（ＩＴＯ）またはインジウム−酸化亜鉛（ＩＺＯ）などが用いられる。
【００４６】
図３Ｄ工程で用いられるフォトレジストＰＲはネガティブフォトレジストである。前記ネガティブフォトレジストは光を受けた部分があとの現像過程でパターンになる部分になる。
【００４７】
すなわち、換言すれば、前記ネガティブフォトレジストは光を受けない部分が現像過程で除去される。
【００４８】
前記ネガティブフォトレジストを用いるのは、多くの場合背面露光を通してパターンを形成する場合である。すなわち、従来の液晶表示装置の製造方法では、開口率を最大限増やすために前記ネガティブフォトレジストを用いて画素電極を形成した。
【００４９】
ここで、画素電極を形成するために背面露光と、上部露光の２回に渡って露光過程が行われる。
【００５０】
すなわち、図３ＤのＢ部分が背面露光により露光されたフォトレジストＰＲ部分になり、Ｆ部分が上部露光により露光された部分になる。
【００５１】
上部露光時には別途のマスク５８が必要になる。前記上部露光が必要な理由は前記ドレーン電極３０と生成される画素電極との接触のためである。
【００５２】
すなわち、背面露光により露光されないドレーン電極３０の上部フォトレジストＰＲを感光させるために別途に上部露光が必要になる。
【００５３】
図３Ｅは、前記図３Ｄの背面及び上部露光により形成されたフォトレジストパターンを利用して画素電極１４を形成する段階を図示したものである。
【００５４】
前記のように背面露光により画素電極１４を形成すれば前記画素電極１４とデータ配線２４との間隔が生じないために高開口率を実現できる長所がある。
【００５５】
図４は、ゲート及びデータパッド２１、２３部分を、図２の切断線IV−IVで切った断面を図示した断面図である。
【００５６】
前記ゲート及びデータパッド２１、２３に関しては、基板１上にゲートパッド２１が形成されて、前記ゲートパッド２１の一部が露出されるようにゲート絶縁膜５０が基板１全面に渡って形成される。次に、前記ゲート絶縁膜５０上にデータパッド２３が形成され、前記データパッド２３及びゲートパッドの一部分が露出されるように保護膜５６が形成される。
【００５７】
また、前記保護膜上に、露出されたゲート及びデータパッド２１、２３と接触するゲート及びデータパッド電極６２、６０が形成される。
【００５８】
前記ゲート及びデータパッド電極６２、６０は、前記画素電極１４の形成時に上部から露光されたフォトレジストパターンにより形成され、画素電極１４と同一物質である。
【００５９】
図５は、前記図３Ａないし図３Ｅに対応する製作工程を示す流れ図である。
【００６０】
ＳＴ２００は、基板を準備する段階としてガラス基板１を用いる。また、ガラス基板１を洗浄する工程を含む。洗浄は初期工程において、基板や膜表面の汚染、不純物を事前に取り除いて不良が生じないようにする基本的目的以外に、蒸着する薄膜の接着力強化と薄膜トランジスタの特性向上を目的とする。
【００６１】
ＳＴ２１０は、金属膜を蒸着する段階であり、アルミニウムないしモリブデンなどを蒸着して形成する。そして、リソグラフィー技術を利用して、金属膜がテーパ状を有するようにゲート電極及びストレージ第１電極を形成する段階である。
【００６２】
ＳＴ２２０は、絶縁膜と非晶質シリコン、不純物が含まれた非晶質シリコンを蒸着する段階であり、絶縁膜としては３０００Å程度の厚さにシリコン窒化膜またはシリコン酸化膜を蒸着する。前記絶縁膜の蒸着後に非晶質シリコンと不純物とが含まれた非晶質シリコンを連続して蒸着する。
【００６３】
ＳＴ２３０は、クロムやクロム合金のような金属を蒸着してパターニングして、ソース電極、ドレーン電極を形成する段階である。
【００６４】
ＳＴ２４０は、ＳＴ２３０で形成されたソース及びドレーン電極をマスクとして不純物半導体層を取り除いてチャネルを形成する段階である。
【００６５】
ＳＴ２５０は、素子を保護するための保護膜を形成する段階である。前記保護膜は湿気や外部の衝撃に強い物質が用いられる。前記工程で各々の素子との接続のためにコンタクトホールが形成される。
【００６６】
ＳＴ２６０は、透明な導電電極ＴＣＯとしてＩＴＯを蒸着して、背面及び上部露光方法を通して画素電極を形成する段階である。前記工程で各々のパッド電極が形成される。
【００６７】
【発明が解決しようとする課題】
上述した背面露光方法を通した液晶表示装置の製造工程で薄膜トランジスタ基板の製造に用いられるマスク工程は洗浄、蒸着、ベーキング、エッチング等多くの工程を伴っている。したがって、マスク工程を一つ削除することだけであっても、製造時間の大幅な短縮につながり、生産収率と、製造原価の点で有利になる。
【００６８】
ところで、従来の方法によると、前記画素電極１４を形成するために背面露光とマスクを利用した上部露光を順次行なう。
【００６９】
したがって、液晶表示装置の製造において、画素電極の形成に用いられるマスク工程数を削減する方法を提供して、製品の生産収率を向上することが本発明の目的である。
【００７０】
【課題を解決するための手段】
前記の目的を達成するために、本発明は、基板と、該基板上に形成されたゲート電極と、該ゲート電極が形成された基板全面を包むゲート絶縁膜と、該ゲート絶縁膜上に形成されたアクティブ層と、該アクティブ層上に形成されたソース電極と、該ソース電極と一定間隔離隔して前記アクティブ層上に形成され、ソース電極側の第１側面とその反対側の第２側面とを有するドレーン電極と、前記ソース電極と前記アクティブ層と前記ゲート絶縁膜を包み、ドレーン電極の第１側面を包むと共に第２側面を露出させた保護膜と、前記ドレーン電極の第２側面と電気的に接触した画素電極とを含む薄膜トランジスタを提供する。
【００７１】
また、前記薄膜トランジスタは、ゲートパッドと接触すると共にゲート電極と電気的に接触したゲートラインと、前記ゲート絶縁膜と前記保護膜とを貫通して、前記ゲートパッドの少なくとも一部分を露出させたゲートパッドコンタクトホールと、前記ゲートパッドコンタクトホールを通して前記ゲートパッドと電気的に接触したゲートパッド電極をさらに含む。
【００７２】
また、前記薄膜トランジスタは、データパッドを含みソース電極と電気的に接触したデータラインと、前記保護膜とを貫通して、前記データパッドの少なくとも一部分を露出させたデータパッドコンタクトホールと、前記データパッドコンタクトホールを通して前記データパッドと電気的に接触したデータパット電極をさらに含む。
【００７３】
また、前記薄膜トランジスタの画素電極は、ドレーン電極の第２側面の所定面積を包んでおり、ドレーン電極とゲートパッド及びデータパッドの縁部分は平面視において凹凸のある形状を有している。
【００７４】
本発明は、基板にゲート電極を形成する段階と、該ゲート電極が形成された基板上にゲート絶縁膜を形成する段階と、該ゲート絶縁膜上にアクティブ層を形成する段階と、該アクティブ層上に薄膜トランジスタを形成するために相互に離隔されたソース及びドレーン電極を形成して、前記ドレーン電極はソース電極側の第１側面とその反対側の第２側面を有するように形成する段階と、背面露光を利用してドレーン電極の第２側面と電気的に接触した画素電極を形成する段階を含む薄膜トランジスタ製造方法を提供する。
【００７５】
また、前記薄膜トランジスタ製造方法は、基板上にゲートパッドを含んでゲート電極と電気的に接触したゲートラインを形成する段階と、ゲート絶縁膜と保護膜とを貫通して、ゲートパッドの少なくとも一部分を露出させるコンタクトホールを形成する段階と、コンタクトホールを通してゲートパッドと電気的に接触したゲートパッド電極を形成する段階をさらに含む。
【００７６】
また、前記薄膜トランジスタ製造方法は、ゲート絶縁膜上にデータパッドを含んでソース電極と電気的に接触したデータラインを形成する段階と、データパッドを保護膜で包む段階と、保護膜を貫通して、データパッドの少なくとも一部分を露出させるコンタクトホールを形成する段階と、コンタクトホールを通してデータパッドと電気的に接触したデータパッド電極を形成する段階をさらに含む。
【００７７】
前記画素電極は、インジウム−スズ−オキサイド（ＩＴＯ）、インジウム−酸化亜鉛（ＩＺＯ）で構成された集団から選択された物質と同じ透明導電性物質で構成されており、ゲートパッドとデータパッドとは平面図において凹凸のある形状に形成する。
【００７８】
本発明は基板と、前記基板上にゲート電極と、該ゲート電極が形成された基板全面を包むゲート絶縁膜と、該ゲート絶縁膜上に形成されたアクティブ層と、該アクティブ層上に形成されたソース電極と、該ソース電極と一定間隔離隔して、前記アクティブ層上に形成され、ソース電極側の第１側面とその反対側の第２側面を有するドレーン電極と、前記ソース電極と前記アクティブ層と前記ゲート絶縁膜を包んで、ドレーン電極の第１側面を包むと共に第２側面を露出させた保護膜と、前記ドレーン電極の第２側面と電気的に接触した画素電極を含む液晶表示装置を提供する。
【００７９】
また、前記液晶表示装置は、ゲートパッドを含んでゲート電極と電気的に接触したゲートラインと、前記ゲート絶縁膜と前記保護膜とを貫通して、前記ゲートパッドの少なくとも一部分を露出させたゲートパッドコンタクトホールと、前記ゲートパッドコンタクトホールを通して前記ゲートパッドと電気的に接触したゲートパッド電極をさらに含み、また、前記液晶表示装置はデータパッドを含んで前記ソース電極と電気的に接触したデータラインと、前記保護膜とを貫通して、前記データパッドの少なくとも一部分を露出させたデータコンタクトホールと、前記コンタクトホールを通して前記データパッドと電気的に接触したデータパット電極をさらに含む。
【００８０】
前記画素電極は、前記ドレーン電極の前記第２側面の所定の面積を包んでおり、前記ドレーン電極とゲートパッドとデータパッドとは縁部が凹凸を有する形状を有している。
【００８１】
【発明の実施の形態】
以下、添付された図面を参照して本発明の望ましい実施例を詳細に説明する。
【００８２】
図６は、本発明の実施例による液晶表示装置の画素部に該当する平面を図示した平面図である。
【００８３】
図６に図示したように、本発明の実施例による液晶表示装置の構成は一方向に延長されたゲート配線１００と該ゲート配線１００の縁に形成されたゲートパッド１０６で構成される。前記ゲートパッド１０６にはゲートパッド電極１０８が形成されている。
【００８４】
また、前記一方向に延長されたゲート配線１００と垂直方向にはデータ配線１１０が延長されて形成され、前記データ配線１１０の縁にはデータパッド１１８が形成される。前記データパッド１１８にはデータパッド電極１２０が形成されている。
【００８５】
前記データ配線１１０の所定の位置には前記データ配線１１０から所定の長さに延長されたソース電極１１４が形成され、前記ソース電極１１４と所定間隔離隔されてドレーン電極１１６が形成されている。
【００８６】
前記ゲート配線１００にはゲート電極１０２が形成され、前記ゲート電極１０２と前記ソース及びドレーン電極１１４、１１６で薄膜トランジスタＴが構成される。
【００８７】
また、前記データ配線１１０と前記薄膜トランジスタＴ部分を保護する保護膜１１２が形成される。
【００８８】
そして、前記薄膜トランジスタＳのドレーン電極１１６上部には前記ドレーン電極１１６と接触する画素電極１３０が形成される。
【００８９】
本発明による液晶表示装置は、前記画素電極１３０と前記ドレーン電極１１６との接触が側面接触となるように構成する。すなわち、従来の液晶表示装置と異なり、ドレーン電極１１６上部に形成された保護膜１１２にドレーンコンタクトホールが形成されない。
【００９０】
したがって、前記画素電極１３０とドレーン電極１１６との側面接触の接触抵抗を減らすために前記画素電極１３０と接触する部分のドレーン電極１１６は凹凸のある形状を取っている。
【００９１】
図７Ａないし図７Ｅは、図６の切断線VII−VIIで切った断面の製造工程を図示した工程図であり、本発明では背面露光１回のみで画素電極１３０を形成する方法を提供する。
【００９２】
本発明では画素電極１３０とドレーン電極１１６との接触がコンタクトホールを通した面接触でなく、ドレーン電極１１６の縁と画素電極１３０の側面接触で行なわれる。
【００９３】
まず、図７Ａに図示したように、基板１上にゲート電極１０２を形成する。
【００９４】
前記ゲート電極１０２には、低抵抗のアルミニウムＡｌやクロム（Ｃｒ）、モリブデン（Ｍｏ）などの金属が用いられる。
【００９５】
図７Ｂは、ゲート絶縁膜１５０、純粋非晶質シリコン１５２、不純物非晶質シリコン１５４を図の順序で積層して、パターニングしてアクティブ層を形成する段階を図示している。
【００９６】
この時、前記アクティブ層のパターニングは、前記ゲート絶縁膜１５０上部まで行なう。
【００９７】
図７Ｃは、ソース及びドレーン電極１１４、１１６を形成する段階を図示している。
【００９８】
前記ソース及びドレーン電極１１４、１１６は前記アクティブ層上部に形成し、ソース及びドレーン電極１１４、１１６の形成後、これをマスクとしてチャネルＣＨを形成する。
【００９９】
図７Ｄは、前記ソース及びドレーン電極１１４、１１６とチャネルＣＨ上部を包む保護膜１１２を形成する段階を図示している。
【０１００】
前記保護膜１１２は、前記ソース及びドレーン電極１１４、１１６とチャネルＣＨ部を包んでおり、前記ドレーン電極１１６の縁部が露出するようにパターニングする。
【０１０１】
また、前記保護膜１１２の上部に透明導電性物質１３０ａとネガティブＰＲ１５６を順に形成した後、背面露光を実施する。
【０１０２】
前記背面露光を実施する理由は高開口率を達成するためであり、背面露光により感光されたＰＲ１５６ａ部分が画素電極が形成される部分になる。感光されていないＰＲ１５６ｂは除去される。
【０１０３】
一方、前記ネガティブＰＲに関しては既に説明したので詳細な説明は省略する。
【０１０４】
図７Ｅは、本発明による液晶表示装置の製造工程によって最終的に形成された液晶表示装置の断面を図示したものである。
【０１０５】
図面に示されているように、画素電極１３０には、データ配線１１０と離隔された部分を覆っていない。すなわち、背面露光により高開口率を実現できる。
【０１０６】
特に、図７ＥのＨ部分を拡大した断面図である図８を参照して本発明の特徴を説明すると、本発明では前記ドレーン電極１１６と画素電極１３０との接触が面接触でない側面接触で行なわれている。
【０１０７】
従来の背面露光による液晶表示装置の製造方法ではドレーン電極と画素電極を接触させるために背面露光に加えて上部露光を実施しなければならない問題点がある。
【０１０８】
すなわち、本発明では上部露光をなくして、背面露光によって画素電極１３０とドレーン電極１１６とを側面接触させることによって、上部露光に用いられるマスクの数を節減した。
【０１０９】
背面露光による画素電極１３０とドレーン電極１１６との接触は必ず側面のみで接触することではない。
【０１１０】
図８に図示されたように、約２μｍ程度画素電極１３０と前記ドレーン電極１１６がオーバーラップしていることが分かる。これは背面露光時光の回折の性質を利用すれば可能であって、これにより、背面露光により光が遮断される部分と光が通過される部分とを約±２μｍ程度調節できる。
【０１１１】
本発明ではドレーン電極１１６と画素電極１３０間に接触抵抗を十分に減らすために０．５μｍ程度オーバーラップするように前記画素電極１３０を形成する。
【０１１２】
図９は、図６の切断線IX−IXで切った断面を図示した断面図であり、本発明による液晶表示装置のゲート及びデータパッド１０６、１１８部分を図示している。
【０１１３】
本発明ではゲート及びデータパッド１０６、１１８の各パッド電極１０８、１２０を形成するために画素電極を形成する時と同一に背面露光方法を採択した。
【０１１４】
このために前記ゲート及びデータパッド１０６、１１８に背面露光時に光が透過できるようにパッドホールを形成しており、前記パッドホールが形成された部分に各パッド電極１０８、１２０が形成される。この時、前記各パッド部に形成されたパッドホールの個数は制限がなく、パッドホールの外周面が折り曲がるように形成することができる（図１０参照）。
【０１１５】
また、前記ゲート及びデータパッド１０６、１１８とゲート及びデータパッド電極１０８、１２０の接触は前記データ電極と画素電極との接触である約０．５μｍオーバーラップした側面接触である。
【０１１６】
上述したように本発明の実施例による液晶表示装置は４回のマスクのみで製造でき、背面露光により画素電極を形成するので高開口率を達成できる。
【０１１７】
また、背面露光による画素電極とドレーン電極との接触がドレーン電極の側面で行なわれるために上部露光工程を追加する必要がない。
【０１１８】
また、各パッド部に多数個のパッドホールまたは折り曲がった様子のパッドホールを形成して、透明電極（ゲート及びデータパッド電極）と側面接触による接触面的が伸びる長所がある。
【０１１９】
【発明の効果】
上述した本発明の実施例で液晶表示装置を製作する場合次のような特徴がある。
【０１２０】
第一、本発明の実施例による液晶表示装置の製造方法により液晶表示装置を製作する場合４回のマスク工程のみで製作できるために製作時間が短縮される。
【０１２１】
第二、薄膜トランジスタ基板を４回のマスクで構成できるために、ミス−アラインによる収率減少を防止できる。
【０１２２】
第三、液晶表示素子の製作工程の減少によって原価低減効果がある。
【０１２３】
第四、背面露光により画素電極を形成することによって、高開口率を達成できる長所がある。
【０１２４】
第五、背面露光時ドレーン電極と画素電極との接触をドレーン電極の側面とすることにより、面接触のための上部露光工程を減らすことができる長所がある。
【０１２５】
第六、本発明による液晶表示装置は、透明電極（ゲート及びデータパッド電極）とゲートパッドとの接触を多数個で形成されたゲートパッドコンタクトホールを通して側面で接触させることによって、接触抵抗が減少する長所がある。
【図面の簡単な説明】
【図１】 一般的な液晶表示装置の一画素部に該当する断面を図示した断面図。
【図２】 背面露光方式で製作された液晶表示装置の一画素部に該当する平面を図示した平面図。
【図３】 図２の切断線III−IIIで切った断面の工程を示す工程図。
【図４】 図２の切断線IV−IVで切った断面を図示した断面図。
【図５】 一般的な液晶表示装置の製作工程の流れを図示した流れ図。
【図６】 本発明の実施例による液晶表示装置の画素部に該当する平面を図示した平面図。
【図７】 図６の切断線VII−VIIで切った断面の製作工程を図示した工程図。
【図８】 図８のＨ部分を拡大した断面図。
【図９】 図６の切断線IX−IXで切った断面を図示した断面図。
【図１０】 本発明による液晶表示装置のデータまたはゲートパッド部分の変形例を図示した図面。
【符号の説明】
１００：ゲート配線
１０２：ゲート電極
１０６：ゲートパッド
１０８：ゲートパッド電極
１１０：データ配線
１１２：保護膜
１１４：ソース電極
１１６：ドレーン電極
１１８：データパッド
１２０：データパッド電極
１３０：画素電極
１５０：ゲート絶縁膜
１５２：アクティブ層
１５６：ネガティブフォトレジスト
ＣＨ：チャネル
【発明の属する技術分野】
本発明は画像表示装置に関するものであり、さらに詳細には薄膜トランジスタ（Thin Film Transistor: TFT）、薄膜トランジスタの製造方法、当該薄膜トランジスタを含む液晶表示装置（Liquid Crystal Display: LCD）及びその製造方法に関するものである。
【０００２】
特に、本発明は液晶表示装置の製造において、使用されるマスク数を減らす方法及びその方法により製造された液晶表示装置に関するものである。
【０００３】
液晶表示装置の駆動原理は、液晶の光学的異方性と分極性質を利用する。前記液晶は結晶構造が細くて長いために分子の配列に方向性を持っており、人為的に液晶に電界を印加して分子配列の方向を制御することができる。
【０００４】
したがって、前記液晶の分子配列方向を任意に調節すると、液晶の分子配列が変わり、光学的異方性によって前記液晶の分子配列方向に光が屈折して画像情報を表現することができる。
【０００５】
現在、薄膜トランジスタと前記薄膜トランジスタに接続されたマトリックス配列画素電極を有するアクティブマトリックス液晶表示装置（Active Matrix LCD: AM-LCD）が、解像度及び動画表示能力が優秀なために最も注目されている。
【０００６】
【従来の技術】
一般に液晶表示装置を構成する基本的な部品である液晶パネルの構造を以下に簡単に説明する。
【０００７】
図１は、一般的な液晶パネルの断面図である。
【０００８】
液晶パネル２０は、多種の素子が形成された二枚の基板２、４を並行に配置し、当該基板２、４の間に液晶層１０が封入されている。
【０００９】
前記液晶パネル２０は、色彩を表現するためのカラーフィルタが形成された上部基板４と、前記液晶層１０の分子配向を制御するスイッチング回路を内蔵した下部基板２とを有する。
【００１０】
前記上部基板４は、色を再現するためのカラーフィルタ層８と、前記カラーフィルタ層８を包む共通電極１２が形成されている。前記共通電極１２は液晶１０に電圧を印加する一方の電極の役割をする。前記下部基板２はスイッチングのための薄膜トランジスタＳと、前記薄膜トランジスタＳから信号を印加されて前記液晶１０に電圧を印加する他方の電極役割をする画素電極１４で構成される。
【００１１】
前記画素電極１４が形成された部分を画素部Ｐという。
【００１２】
そして、前記上部基板４と下部基板２の間に注入される液晶１０の漏洩を防止するために、前記上部基板４と下部基板２の縁はシーラント６で封印されている。
【００１３】
次に、前記図１に図示された下部基板２の平面図を示す図２を参照して、下部基板２の作用と構成を詳細に説明する。
【００１４】
下部基板２には画素電極１４が形成されており、前記画素電極１４の垂直及び水平配列方向に各々データ配線２４及びゲート配線２２が形成されている。
【００１５】
アクティブマトリックス液晶表示装置の場合、画素電極１４の片側部分には前記画素電極１４に電圧を印加するスイッチング素子である薄膜トランジスタＳが形成されている。前記薄膜トランジスタＳはゲート電極２６、ソース及びドレーン電極２８、３０で構成され、前記ソース電極２８は前記データ配線２４に接続されている。
【００１６】
また、前記データ配線２４及びゲート配線２２の一端には、各々データパッド２３及びゲートパッド２１が形成されて、前記薄膜トランジスタＳ及び画素電極１４を各々駆動する駆動回路（図示せず）と接続される。
【００１７】
そして、前記ドレーン電極３０は、前記画素電極１４とドレーンコンタクトホール３１を通して電気的に接続されている。
【００１８】
また、前記ゲート配線２２の一部分にはストレージキャパシタＣstが形成されて前記画素電極１４と共に電荷を貯蔵する。
【００１９】
次に、上述したアクティブマトリックス液晶表示装置の動作を説明する。
【００２０】
スイッチング薄膜トランジスタＳのゲート電極２６に電圧が印加されると、データ信号が画素電極１４に印加されて、前記印加された画素電極１４の電界により液晶の分子配列が変化してバックライトからの光の経路を変化させる。
【００２１】
また、ゲート電極２６に信号が印加されていない場合は、画素電極１４に電圧が印加されていないために液晶の分子配列に何らの影響を及ぼさず、バックライトの光の経路には何らの効果をおよぼさない。
【００２２】
液晶表示装置を構成する液晶パネルの製造工程は非常に複雑な多段階の工程から構成されている。特に、薄膜トランジスタＳが形成された下部基板は複数のマスク工程を経ることになる。
【００２３】
最終製品の性能は複雑な製造工程により決定されるが、工程が簡単なほど製品不良の発生確率を低減することができる。すなわち、下部基板には液晶表示装置の性能を左右する主要な素子が多く形成されるので、製造工程を単純化することが望まれる。
【００２４】
一般に下部基板の製造工程は、各素子に使用される物質の組成或いは設計仕様によって決定される。
【００２５】
例えば、過去の小型液晶表示装置の場合は別に問題視されなかったが、１２インチ以上の大面積液晶表示装置の場合にはゲート配線に用いられる材質の固有抵抗値が画質の性能を決定する重要な要素になる。したがって、大面積の液晶表示素子の場合にはアルミニウムまたはアルミニウム合金のような抵抗の低い金属を用いることが望ましい。
【００２６】
また、高開口率液晶表示装置の場合には、画素電極１４の形成時に背面露光による方法を用いることも行われる。
【００２７】
前記背面露光に関しては後ほど詳細に説明する。
【００２８】
以下、従来の背面露光を利用したアクティブマトリックス液晶表示装置の製造工程を図３Ａないし図３Ｅを参照して説明する。
【００２９】
図３Ａないし図３Ｅは、図２の切断線III−IIIで切った断面の製作工程を図示した工程図である。
【００３０】
一般に液晶表示装置に用いられる薄膜トランジスタの構造は逆スタガ（Inverted Staggered）形構造が多く用いられる。これは構造が簡単であるにもかかわらず性能が優秀なためである。
【００３１】
また、前記逆スタガ形薄膜トランジスタはチャネル形成方法によってバックチャネルエッチ形（back channel etch:EB）とエッチストッパ形（etch stopper:ES）に分けられるが、構造が簡単なバックチャネルエッチ形構造が適用される液晶表示素子製造工程に関し説明する。
【００３２】
まず、基板１から異物や有機性物質を取り除いて、蒸着するゲート物質の金属薄膜とガラス基板の接触性を良くするために洗浄した後、スパッタリングによって金属薄膜を蒸着する。
【００３３】
図３Ａは、前記金属膜を蒸着した後、パターニングしてゲート電極２６を形成する段階である。アクティブマトリックス液晶表示装置の動作に重要なゲート電極２６物質はＲＣ遅延を小さくするために抵抗が小さいアルミニウムが主流をなしているが、純粹アルミニウムは化学的に耐食性が弱く、後続の高温工程でヒロック（hillock）の形成による配線欠陥問題を惹起するので、アルミニウム配線の場合は合金を使用したり積層構造とする場合もある。
【００３４】
次に、図３Ｂに示したように、前記ゲート電極２６を形成した後、その上部及び露出された基板１の全面に渡って絶縁膜５０を蒸着する。
【００３５】
また、前記ゲート絶縁膜５０上に、半導体物質である非晶質シリコン（a-Si:H:52）と不純物が含まれた非晶質シリコン（n+a-Si:H）５４とを続けて蒸着する。
【００３６】
前記半導体物質５２、５４の蒸着後にパターニングしてアクティブ層を形成する。
【００３７】
ここで、前記半導体物質５２、５４の一つである不純物が含まれた非晶質シリコン５４は、後ほど生成される金属層と前記アクティブ層の非晶質シリコン５２と接触抵抗を減らす目的で形成されたものである。
【００３８】
以後、図３Ｃに図示したように、金属層を蒸着してパターニングしてソース電極２８及びドレーン電極３０を形成する。
【００３９】
前記ソース及びドレーン電極２８、３０をマスクとして前記ソース電極２８と前記ドレーン電極３０間に存在するオーミック接触層５１を除去する。前記ソース電極２８と前記ドレーン電極３０間に存在するオーミック接触層５１を取り除かなければ、薄膜トランジスタＳの電気的特性に深刻な問題が生じる場合があり、表示性能に関しても大きな問題が生じ得る。
【００４０】
ここで、前記オーミック接触層５１の除去には慎重な注意が要求される。実際的にオーミック接触層の除去は、その下部に形成されたアクティブ層（非晶質シリコン）とエッチング選択性がないのでアクティブ層（非晶質シリコン）を約５０〜１００ｎｍ程度オーバーエッチングをさせるが、エッチング均一度は薄膜トランジスタＳの特性に直接的な影響を及ぼす。
【００４１】
以後、図３Ｄに図示されたように、前記ソース及びドレーン電極２８、３０が形成された基板１の全面に渡って保護膜５６を蒸着して、前記ドレーン電極３０の一部が露出されるようにドレーンコンタクトホール３１を形成する。
【００４２】
前記ドレーンコンタクトホール３１は、後の工程で生成される画素電極と前記ドレーン電極３０との接触通路になる。
【００４３】
前記保護膜５６は、アクティブ層５５の不安定なエネルギー状態及びエッチング時に生じる残留物質により薄膜トランジスタの特性に悪影響をおよぼさないよう、無機質の窒化シリコン窒化膜（SiNx）ないし酸化シリコン膜（SiO2）や有機質のＢＣＢ（Benzocyclobutene）等で形成する。また、前記保護膜５６は高い光透過率と耐湿及び耐久性がある物質からなるものであることが必要である。
【００４４】
また、前記ドレーンコンタクトホール３１が形成された保護膜５６上に透明導電物質（ＴＣＯ）１４とフォトレジストＰＲを順次形成する。
【００４５】
ここで、前記透明導電物質１４は、インジウム−スズ−オキサイド（ＩＴＯ）またはインジウム−酸化亜鉛（ＩＺＯ）などが用いられる。
【００４６】
図３Ｄ工程で用いられるフォトレジストＰＲはネガティブフォトレジストである。前記ネガティブフォトレジストは光を受けた部分があとの現像過程でパターンになる部分になる。
【００４７】
すなわち、換言すれば、前記ネガティブフォトレジストは光を受けない部分が現像過程で除去される。
【００４８】
前記ネガティブフォトレジストを用いるのは、多くの場合背面露光を通してパターンを形成する場合である。すなわち、従来の液晶表示装置の製造方法では、開口率を最大限増やすために前記ネガティブフォトレジストを用いて画素電極を形成した。
【００４９】
ここで、画素電極を形成するために背面露光と、上部露光の２回に渡って露光過程が行われる。
【００５０】
すなわち、図３ＤのＢ部分が背面露光により露光されたフォトレジストＰＲ部分になり、Ｆ部分が上部露光により露光された部分になる。
【００５１】
上部露光時には別途のマスク５８が必要になる。前記上部露光が必要な理由は前記ドレーン電極３０と生成される画素電極との接触のためである。
【００５２】
すなわち、背面露光により露光されないドレーン電極３０の上部フォトレジストＰＲを感光させるために別途に上部露光が必要になる。
【００５３】
図３Ｅは、前記図３Ｄの背面及び上部露光により形成されたフォトレジストパターンを利用して画素電極１４を形成する段階を図示したものである。
【００５４】
前記のように背面露光により画素電極１４を形成すれば前記画素電極１４とデータ配線２４との間隔が生じないために高開口率を実現できる長所がある。
【００５５】
図４は、ゲート及びデータパッド２１、２３部分を、図２の切断線IV−IVで切った断面を図示した断面図である。
【００５６】
前記ゲート及びデータパッド２１、２３に関しては、基板１上にゲートパッド２１が形成されて、前記ゲートパッド２１の一部が露出されるようにゲート絶縁膜５０が基板１全面に渡って形成される。次に、前記ゲート絶縁膜５０上にデータパッド２３が形成され、前記データパッド２３及びゲートパッドの一部分が露出されるように保護膜５６が形成される。
【００５７】
また、前記保護膜上に、露出されたゲート及びデータパッド２１、２３と接触するゲート及びデータパッド電極６２、６０が形成される。
【００５８】
前記ゲート及びデータパッド電極６２、６０は、前記画素電極１４の形成時に上部から露光されたフォトレジストパターンにより形成され、画素電極１４と同一物質である。
【００５９】
図５は、前記図３Ａないし図３Ｅに対応する製作工程を示す流れ図である。
【００６０】
ＳＴ２００は、基板を準備する段階としてガラス基板１を用いる。また、ガラス基板１を洗浄する工程を含む。洗浄は初期工程において、基板や膜表面の汚染、不純物を事前に取り除いて不良が生じないようにする基本的目的以外に、蒸着する薄膜の接着力強化と薄膜トランジスタの特性向上を目的とする。
【００６１】
ＳＴ２１０は、金属膜を蒸着する段階であり、アルミニウムないしモリブデンなどを蒸着して形成する。そして、リソグラフィー技術を利用して、金属膜がテーパ状を有するようにゲート電極及びストレージ第１電極を形成する段階である。
【００６２】
ＳＴ２２０は、絶縁膜と非晶質シリコン、不純物が含まれた非晶質シリコンを蒸着する段階であり、絶縁膜としては３０００Å程度の厚さにシリコン窒化膜またはシリコン酸化膜を蒸着する。前記絶縁膜の蒸着後に非晶質シリコンと不純物とが含まれた非晶質シリコンを連続して蒸着する。
【００６３】
ＳＴ２３０は、クロムやクロム合金のような金属を蒸着してパターニングして、ソース電極、ドレーン電極を形成する段階である。
【００６４】
ＳＴ２４０は、ＳＴ２３０で形成されたソース及びドレーン電極をマスクとして不純物半導体層を取り除いてチャネルを形成する段階である。
【００６５】
ＳＴ２５０は、素子を保護するための保護膜を形成する段階である。前記保護膜は湿気や外部の衝撃に強い物質が用いられる。前記工程で各々の素子との接続のためにコンタクトホールが形成される。
【００６６】
ＳＴ２６０は、透明な導電電極ＴＣＯとしてＩＴＯを蒸着して、背面及び上部露光方法を通して画素電極を形成する段階である。前記工程で各々のパッド電極が形成される。
【００６７】
【発明が解決しようとする課題】
上述した背面露光方法を通した液晶表示装置の製造工程で薄膜トランジスタ基板の製造に用いられるマスク工程は洗浄、蒸着、ベーキング、エッチング等多くの工程を伴っている。したがって、マスク工程を一つ削除することだけであっても、製造時間の大幅な短縮につながり、生産収率と、製造原価の点で有利になる。
【００６８】
ところで、従来の方法によると、前記画素電極１４を形成するために背面露光とマスクを利用した上部露光を順次行なう。
【００６９】
したがって、液晶表示装置の製造において、画素電極の形成に用いられるマスク工程数を削減する方法を提供して、製品の生産収率を向上することが本発明の目的である。
【００７０】
【課題を解決するための手段】
前記の目的を達成するために、本発明は、基板と、該基板上に形成されたゲート電極と、該ゲート電極が形成された基板全面を包むゲート絶縁膜と、該ゲート絶縁膜上に形成されたアクティブ層と、該アクティブ層上に形成されたソース電極と、該ソース電極と一定間隔離隔して前記アクティブ層上に形成され、ソース電極側の第１側面とその反対側の第２側面とを有するドレーン電極と、前記ソース電極と前記アクティブ層と前記ゲート絶縁膜を包み、ドレーン電極の第１側面を包むと共に第２側面を露出させた保護膜と、前記ドレーン電極の第２側面と電気的に接触した画素電極とを含む薄膜トランジスタを提供する。
【００７１】
また、前記薄膜トランジスタは、ゲートパッドと接触すると共にゲート電極と電気的に接触したゲートラインと、前記ゲート絶縁膜と前記保護膜とを貫通して、前記ゲートパッドの少なくとも一部分を露出させたゲートパッドコンタクトホールと、前記ゲートパッドコンタクトホールを通して前記ゲートパッドと電気的に接触したゲートパッド電極をさらに含む。
【００７２】
また、前記薄膜トランジスタは、データパッドを含みソース電極と電気的に接触したデータラインと、前記保護膜とを貫通して、前記データパッドの少なくとも一部分を露出させたデータパッドコンタクトホールと、前記データパッドコンタクトホールを通して前記データパッドと電気的に接触したデータパット電極をさらに含む。
【００７３】
また、前記薄膜トランジスタの画素電極は、ドレーン電極の第２側面の所定面積を包んでおり、ドレーン電極とゲートパッド及びデータパッドの縁部分は平面視において凹凸のある形状を有している。
【００７４】
本発明は、基板にゲート電極を形成する段階と、該ゲート電極が形成された基板上にゲート絶縁膜を形成する段階と、該ゲート絶縁膜上にアクティブ層を形成する段階と、該アクティブ層上に薄膜トランジスタを形成するために相互に離隔されたソース及びドレーン電極を形成して、前記ドレーン電極はソース電極側の第１側面とその反対側の第２側面を有するように形成する段階と、背面露光を利用してドレーン電極の第２側面と電気的に接触した画素電極を形成する段階を含む薄膜トランジスタ製造方法を提供する。
【００７５】
また、前記薄膜トランジスタ製造方法は、基板上にゲートパッドを含んでゲート電極と電気的に接触したゲートラインを形成する段階と、ゲート絶縁膜と保護膜とを貫通して、ゲートパッドの少なくとも一部分を露出させるコンタクトホールを形成する段階と、コンタクトホールを通してゲートパッドと電気的に接触したゲートパッド電極を形成する段階をさらに含む。
【００７６】
また、前記薄膜トランジスタ製造方法は、ゲート絶縁膜上にデータパッドを含んでソース電極と電気的に接触したデータラインを形成する段階と、データパッドを保護膜で包む段階と、保護膜を貫通して、データパッドの少なくとも一部分を露出させるコンタクトホールを形成する段階と、コンタクトホールを通してデータパッドと電気的に接触したデータパッド電極を形成する段階をさらに含む。
【００７７】
前記画素電極は、インジウム−スズ−オキサイド（ＩＴＯ）、インジウム−酸化亜鉛（ＩＺＯ）で構成された集団から選択された物質と同じ透明導電性物質で構成されており、ゲートパッドとデータパッドとは平面図において凹凸のある形状に形成する。
【００７８】
本発明は基板と、前記基板上にゲート電極と、該ゲート電極が形成された基板全面を包むゲート絶縁膜と、該ゲート絶縁膜上に形成されたアクティブ層と、該アクティブ層上に形成されたソース電極と、該ソース電極と一定間隔離隔して、前記アクティブ層上に形成され、ソース電極側の第１側面とその反対側の第２側面を有するドレーン電極と、前記ソース電極と前記アクティブ層と前記ゲート絶縁膜を包んで、ドレーン電極の第１側面を包むと共に第２側面を露出させた保護膜と、前記ドレーン電極の第２側面と電気的に接触した画素電極を含む液晶表示装置を提供する。
【００７９】
また、前記液晶表示装置は、ゲートパッドを含んでゲート電極と電気的に接触したゲートラインと、前記ゲート絶縁膜と前記保護膜とを貫通して、前記ゲートパッドの少なくとも一部分を露出させたゲートパッドコンタクトホールと、前記ゲートパッドコンタクトホールを通して前記ゲートパッドと電気的に接触したゲートパッド電極をさらに含み、また、前記液晶表示装置はデータパッドを含んで前記ソース電極と電気的に接触したデータラインと、前記保護膜とを貫通して、前記データパッドの少なくとも一部分を露出させたデータコンタクトホールと、前記コンタクトホールを通して前記データパッドと電気的に接触したデータパット電極をさらに含む。
【００８０】
前記画素電極は、前記ドレーン電極の前記第２側面の所定の面積を包んでおり、前記ドレーン電極とゲートパッドとデータパッドとは縁部が凹凸を有する形状を有している。
【００８１】
【発明の実施の形態】
以下、添付された図面を参照して本発明の望ましい実施例を詳細に説明する。
【００８２】
図６は、本発明の実施例による液晶表示装置の画素部に該当する平面を図示した平面図である。
【００８３】
図６に図示したように、本発明の実施例による液晶表示装置の構成は一方向に延長されたゲート配線１００と該ゲート配線１００の縁に形成されたゲートパッド１０６で構成される。前記ゲートパッド１０６にはゲートパッド電極１０８が形成されている。
【００８４】
また、前記一方向に延長されたゲート配線１００と垂直方向にはデータ配線１１０が延長されて形成され、前記データ配線１１０の縁にはデータパッド１１８が形成される。前記データパッド１１８にはデータパッド電極１２０が形成されている。
【００８５】
前記データ配線１１０の所定の位置には前記データ配線１１０から所定の長さに延長されたソース電極１１４が形成され、前記ソース電極１１４と所定間隔離隔されてドレーン電極１１６が形成されている。
【００８６】
前記ゲート配線１００にはゲート電極１０２が形成され、前記ゲート電極１０２と前記ソース及びドレーン電極１１４、１１６で薄膜トランジスタＴが構成される。
【００８７】
また、前記データ配線１１０と前記薄膜トランジスタＴ部分を保護する保護膜１１２が形成される。
【００８８】
そして、前記薄膜トランジスタＳのドレーン電極１１６上部には前記ドレーン電極１１６と接触する画素電極１３０が形成される。
【００８９】
本発明による液晶表示装置は、前記画素電極１３０と前記ドレーン電極１１６との接触が側面接触となるように構成する。すなわち、従来の液晶表示装置と異なり、ドレーン電極１１６上部に形成された保護膜１１２にドレーンコンタクトホールが形成されない。
【００９０】
したがって、前記画素電極１３０とドレーン電極１１６との側面接触の接触抵抗を減らすために前記画素電極１３０と接触する部分のドレーン電極１１６は凹凸のある形状を取っている。
【００９１】
図７Ａないし図７Ｅは、図６の切断線VII−VIIで切った断面の製造工程を図示した工程図であり、本発明では背面露光１回のみで画素電極１３０を形成する方法を提供する。
【００９２】
本発明では画素電極１３０とドレーン電極１１６との接触がコンタクトホールを通した面接触でなく、ドレーン電極１１６の縁と画素電極１３０の側面接触で行なわれる。
【００９３】
まず、図７Ａに図示したように、基板１上にゲート電極１０２を形成する。
【００９４】
前記ゲート電極１０２には、低抵抗のアルミニウムＡｌやクロム（Ｃｒ）、モリブデン（Ｍｏ）などの金属が用いられる。
【００９５】
図７Ｂは、ゲート絶縁膜１５０、純粋非晶質シリコン１５２、不純物非晶質シリコン１５４を図の順序で積層して、パターニングしてアクティブ層を形成する段階を図示している。
【００９６】
この時、前記アクティブ層のパターニングは、前記ゲート絶縁膜１５０上部まで行なう。
【００９７】
図７Ｃは、ソース及びドレーン電極１１４、１１６を形成する段階を図示している。
【００９８】
前記ソース及びドレーン電極１１４、１１６は前記アクティブ層上部に形成し、ソース及びドレーン電極１１４、１１６の形成後、これをマスクとしてチャネルＣＨを形成する。
【００９９】
図７Ｄは、前記ソース及びドレーン電極１１４、１１６とチャネルＣＨ上部を包む保護膜１１２を形成する段階を図示している。
【０１００】
前記保護膜１１２は、前記ソース及びドレーン電極１１４、１１６とチャネルＣＨ部を包んでおり、前記ドレーン電極１１６の縁部が露出するようにパターニングする。
【０１０１】
また、前記保護膜１１２の上部に透明導電性物質１３０ａとネガティブＰＲ１５６を順に形成した後、背面露光を実施する。
【０１０２】
前記背面露光を実施する理由は高開口率を達成するためであり、背面露光により感光されたＰＲ１５６ａ部分が画素電極が形成される部分になる。感光されていないＰＲ１５６ｂは除去される。
【０１０３】
一方、前記ネガティブＰＲに関しては既に説明したので詳細な説明は省略する。
【０１０４】
図７Ｅは、本発明による液晶表示装置の製造工程によって最終的に形成された液晶表示装置の断面を図示したものである。
【０１０５】
図面に示されているように、画素電極１３０には、データ配線１１０と離隔された部分を覆っていない。すなわち、背面露光により高開口率を実現できる。
【０１０６】
特に、図７ＥのＨ部分を拡大した断面図である図８を参照して本発明の特徴を説明すると、本発明では前記ドレーン電極１１６と画素電極１３０との接触が面接触でない側面接触で行なわれている。
【０１０７】
従来の背面露光による液晶表示装置の製造方法ではドレーン電極と画素電極を接触させるために背面露光に加えて上部露光を実施しなければならない問題点がある。
【０１０８】
すなわち、本発明では上部露光をなくして、背面露光によって画素電極１３０とドレーン電極１１６とを側面接触させることによって、上部露光に用いられるマスクの数を節減した。
【０１０９】
背面露光による画素電極１３０とドレーン電極１１６との接触は必ず側面のみで接触することではない。
【０１１０】
図８に図示されたように、約２μｍ程度画素電極１３０と前記ドレーン電極１１６がオーバーラップしていることが分かる。これは背面露光時光の回折の性質を利用すれば可能であって、これにより、背面露光により光が遮断される部分と光が通過される部分とを約±２μｍ程度調節できる。
【０１１１】
本発明ではドレーン電極１１６と画素電極１３０間に接触抵抗を十分に減らすために０．５μｍ程度オーバーラップするように前記画素電極１３０を形成する。
【０１１２】
図９は、図６の切断線IX−IXで切った断面を図示した断面図であり、本発明による液晶表示装置のゲート及びデータパッド１０６、１１８部分を図示している。
【０１１３】
本発明ではゲート及びデータパッド１０６、１１８の各パッド電極１０８、１２０を形成するために画素電極を形成する時と同一に背面露光方法を採択した。
【０１１４】
このために前記ゲート及びデータパッド１０６、１１８に背面露光時に光が透過できるようにパッドホールを形成しており、前記パッドホールが形成された部分に各パッド電極１０８、１２０が形成される。この時、前記各パッド部に形成されたパッドホールの個数は制限がなく、パッドホールの外周面が折り曲がるように形成することができる（図１０参照）。
【０１１５】
また、前記ゲート及びデータパッド１０６、１１８とゲート及びデータパッド電極１０８、１２０の接触は前記データ電極と画素電極との接触である約０．５μｍオーバーラップした側面接触である。
【０１１６】
上述したように本発明の実施例による液晶表示装置は４回のマスクのみで製造でき、背面露光により画素電極を形成するので高開口率を達成できる。
【０１１７】
また、背面露光による画素電極とドレーン電極との接触がドレーン電極の側面で行なわれるために上部露光工程を追加する必要がない。
【０１１８】
また、各パッド部に多数個のパッドホールまたは折り曲がった様子のパッドホールを形成して、透明電極（ゲート及びデータパッド電極）と側面接触による接触面的が伸びる長所がある。
【０１１９】
【発明の効果】
上述した本発明の実施例で液晶表示装置を製作する場合次のような特徴がある。
【０１２０】
第一、本発明の実施例による液晶表示装置の製造方法により液晶表示装置を製作する場合４回のマスク工程のみで製作できるために製作時間が短縮される。
【０１２１】
第二、薄膜トランジスタ基板を４回のマスクで構成できるために、ミス−アラインによる収率減少を防止できる。
【０１２２】
第三、液晶表示素子の製作工程の減少によって原価低減効果がある。
【０１２３】
第四、背面露光により画素電極を形成することによって、高開口率を達成できる長所がある。
【０１２４】
第五、背面露光時ドレーン電極と画素電極との接触をドレーン電極の側面とすることにより、面接触のための上部露光工程を減らすことができる長所がある。
【０１２５】
第六、本発明による液晶表示装置は、透明電極（ゲート及びデータパッド電極）とゲートパッドとの接触を多数個で形成されたゲートパッドコンタクトホールを通して側面で接触させることによって、接触抵抗が減少する長所がある。
【図面の簡単な説明】
【図１】 一般的な液晶表示装置の一画素部に該当する断面を図示した断面図。
【図２】 背面露光方式で製作された液晶表示装置の一画素部に該当する平面を図示した平面図。
【図３】 図２の切断線III−IIIで切った断面の工程を示す工程図。
【図４】 図２の切断線IV−IVで切った断面を図示した断面図。
【図５】 一般的な液晶表示装置の製作工程の流れを図示した流れ図。
【図６】 本発明の実施例による液晶表示装置の画素部に該当する平面を図示した平面図。
【図７】 図６の切断線VII−VIIで切った断面の製作工程を図示した工程図。
【図８】 図８のＨ部分を拡大した断面図。
【図９】 図６の切断線IX−IXで切った断面を図示した断面図。
【図１０】 本発明による液晶表示装置のデータまたはゲートパッド部分の変形例を図示した図面。
【符号の説明】
１００：ゲート配線
１０２：ゲート電極
１０６：ゲートパッド
１０８：ゲートパッド電極
１１０：データ配線
１１２：保護膜
１１４：ソース電極
１１６：ドレーン電極
１１８：データパッド
１２０：データパッド電極
１３０：画素電極
１５０：ゲート絶縁膜
１５２：アクティブ層
１５６：ネガティブフォトレジスト
ＣＨ：チャネル
Claims (7)
- 基板にゲート電極を形成する段階と、
前記ゲート電極が形成された基板上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上にアクティブ層を形成する段階と、
前記アクティブ層及び前記ゲート絶縁膜上に薄膜トランジスタを形成するために相互に離隔したソース及びドレーン電極を形成して、前記ドレーン電極はソース電極側の第１側面とその反対側の第２側面とを有するように形成する段階と、
前記ソース電極と前記アクティブ層と前記ゲート絶縁膜とを包んで、前記ドレーン電極の第１側面を包むと共に前記第２側面を露出させた保護膜を形成する段階と、
前記保護膜の上部に透明導電性物質からなる層、及びネガティブフォトレジスト層を形成する段階と、
背面露光及びその時の光の回析を利用してフォトレジストパターンを形成する段階と、
当該フォトレジストパターンを利用して、前記ドレーン電極の上面及び第２側面の一部を覆うように電気的に接触している画素電極を形成する段階とを含む薄膜トランジスタの製造方法。 - 前記透明導電性物質が、インジウム−スズ−オキサイド（ＩＴＯ）またはインジウム−酸化亜鉛（ＩＺＯ）のいずれかであることを特徴とする請求項１に記載の薄膜トランジスタ製造方法。
- 前記画素電極を、ゲート絶縁膜と接触した形態に形成することを特徴とする請求項１に記載の薄膜トランジスタ製造方法。
- 前記基板上に、前記ゲート電極と電気的に接触したゲートラインと、外縁に凹凸を設けたパッドホールを内部に含むゲートパッドを形成する段階と、
前記ゲートパッドを前記ゲート絶縁膜で包む段階と、
前記ゲートパッドを前記保護膜で包む段階と、
前記ゲート絶縁膜と前記保護膜とを貫通して、ゲートパッドの少なくとも一部分を露出させるコンタクトホールを形成する段階と、
前記コンタクトホールを通して前記ゲートパッドと電気的に接触したゲートパッド電極と前記画素電極を形成する段階をさらに含むことを特徴とする請求項１に記載の薄膜トランジスタ製造方法。 - 前記ゲートパッド電極は、前記基板上に形成することを特徴とする請求項４に記載の薄膜トランジスタ製造方法。
- 前記ゲート絶縁膜上に、前記ソース電極と電気的に接触したデータラインと、外縁に凹凸の設けたパッドホールを内部に含むデータパッドを形成する段階と、
前記データパッドを前記保護膜で包む段階と、
前記保護膜を貫通して、データパッドの少なくとも一部分を露出させるコンタクトホールを形成する段階と、
前記コンタクトホールを通して前記データパッドと電気的に接触したデータパッド電極と前記画素電極を形成する段階をさらに含むことを特徴とする請求項１に記載の薄膜トランジスタ製造方法。 - 前記データパッド電極は、前記ゲート絶縁膜上に形成することを特徴とする請求項６に記載の薄膜トランジスタ製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1999-62983 | 1999-12-27 | ||
| KR1019990062983A KR100611042B1 (ko) | 1999-12-27 | 1999-12-27 | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001244473A JP2001244473A (ja) | 2001-09-07 |
| JP4238960B2 true JP4238960B2 (ja) | 2009-03-18 |
Family
ID=19630369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000399085A Expired - Fee Related JP4238960B2 (ja) | 1999-12-27 | 2000-12-27 | 薄膜トランジスタの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6717631B2 (ja) |
| JP (1) | JP4238960B2 (ja) |
| KR (1) | KR100611042B1 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100611042B1 (ko) * | 1999-12-27 | 2006-08-09 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 |
| KR100721304B1 (ko) * | 2000-12-29 | 2007-05-25 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 액정패널 및 그의 제조방법 |
| TW495986B (en) * | 2001-05-11 | 2002-07-21 | Au Optronics Corp | Method of manufacturing thin film transistor flat panel display |
| KR100848095B1 (ko) * | 2002-05-09 | 2008-07-24 | 삼성전자주식회사 | 박막 트랜지스터 기판, 액정 표시 장치 및 박막 트랜지스터 기판의 제조 방법 |
| TWI277788B (en) * | 2002-05-13 | 2007-04-01 | Au Optronics Corp | Active matrix substrate of liquid crystal display device and method fabricating the same |
| JP2003330045A (ja) * | 2002-05-13 | 2003-11-19 | Au Optronics Corp | 液晶表示装置およびその製造方法 |
| KR100698043B1 (ko) * | 2002-08-07 | 2007-03-23 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치의 형성 방법 |
| KR100891987B1 (ko) * | 2002-11-26 | 2009-04-08 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| JP2007506139A (ja) * | 2003-09-18 | 2007-03-15 | サムスン エレクトロニクス カンパニー リミテッド | 薄膜トランジスタ表示板、これを含む平板ディスプレイ表示装置及びその製造方法 |
| KR101002332B1 (ko) * | 2003-12-30 | 2010-12-17 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| WO2006099744A1 (en) * | 2005-03-25 | 2006-09-28 | The University Of British Columbia | Thin film field effect transistors having schottky gate-channel junctions |
| KR20070013132A (ko) | 2005-07-25 | 2007-01-30 | 삼성전자주식회사 | 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법 |
| TWI336792B (en) * | 2006-04-07 | 2011-02-01 | Au Optronics Corp | Manufacturing method for a bottom substrate of a liquid crystal display device |
| KR101198218B1 (ko) * | 2006-06-19 | 2012-11-07 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
| KR101279927B1 (ko) * | 2006-10-16 | 2013-07-04 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| US8259248B2 (en) * | 2006-12-15 | 2012-09-04 | Seiko Epson Corporation | Electrooptic device and electronic device |
| KR101392268B1 (ko) * | 2008-11-26 | 2014-05-08 | 엘지디스플레이 주식회사 | 액정표시장치의 패드부 |
| JP6490914B2 (ja) * | 2013-06-28 | 2019-03-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5166085A (en) * | 1987-09-09 | 1992-11-24 | Casio Computer Co., Ltd. | Method of manufacturing a thin film transistor |
| JP2669512B2 (ja) * | 1991-05-22 | 1997-10-29 | シャープ株式会社 | アクティブマトリクス基板 |
| JP3123231B2 (ja) * | 1992-06-03 | 2001-01-09 | カシオ計算機株式会社 | 薄膜トランジスタパネルの製造方法 |
| JP3048489B2 (ja) * | 1993-09-30 | 2000-06-05 | シャープ株式会社 | 液晶表示装置 |
| JP2768313B2 (ja) * | 1995-06-13 | 1998-06-25 | 日本電気株式会社 | 反射型液晶表示装置 |
| JPH09105952A (ja) * | 1995-10-11 | 1997-04-22 | Toshiba Electron Eng Corp | アクティブマトリクス型液晶表示装置 |
| JP3454340B2 (ja) * | 1996-11-22 | 2003-10-06 | シャープ株式会社 | 液晶表示装置 |
| KR100307385B1 (ko) * | 1997-03-05 | 2001-12-15 | 구본준, 론 위라하디락사 | 액정표시장치의구조및그제조방법 |
| US6104042A (en) * | 1999-06-10 | 2000-08-15 | Chi Mei Optoelectronics Corp. | Thin film transistor with a multi-metal structure a method of manufacturing the same |
| GB9929614D0 (en) * | 1999-12-15 | 2000-02-09 | Koninkl Philips Electronics Nv | Method of manufacturing a transistor |
| KR100653467B1 (ko) * | 1999-12-24 | 2006-12-04 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터-액정표시소자의 제조방법 |
| KR100611042B1 (ko) * | 1999-12-27 | 2006-08-09 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 |
| KR100583979B1 (ko) * | 2000-02-11 | 2006-05-26 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 |
| KR100724745B1 (ko) * | 2000-09-30 | 2007-06-04 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 검사방법 |
| US6511869B2 (en) * | 2000-12-05 | 2003-01-28 | International Business Machines Corporation | Thin film transistors with self-aligned transparent pixel electrode |
-
1999
- 1999-12-27 KR KR1019990062983A patent/KR100611042B1/ko active IP Right Grant
-
2000
- 2000-12-26 US US09/745,527 patent/US6717631B2/en not_active Expired - Lifetime
- 2000-12-27 JP JP2000399085A patent/JP4238960B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-10 US US10/774,517 patent/US7705925B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100611042B1 (ko) | 2006-08-09 |
| JP2001244473A (ja) | 2001-09-07 |
| US7705925B2 (en) | 2010-04-27 |
| KR20010060585A (ko) | 2001-07-07 |
| US20010012077A1 (en) | 2001-08-09 |
| US20040155992A1 (en) | 2004-08-12 |
| US6717631B2 (en) | 2004-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6642580B1 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US7576809B2 (en) | Array substrate for liquid crystal display device and manufacturing method thereof | |
| US7960199B2 (en) | Thin film transistor (TFT) array substrate and fabricating method thereof that protect the TFT and a pixel electrode without a protective film | |
| JP4238960B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100583979B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| KR100480333B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| US7576822B2 (en) | Thin film transistor substrate using horizontal electric field and fabricating method thereof | |
| JPH1068971A (ja) | アクティブマトリクス液晶表示装置及びアクティブマトリクス液晶表示装置の製造方法 | |
| JP2005122182A (ja) | 表示素子用の薄膜トランジスタ基板及び製造方法 | |
| KR100886241B1 (ko) | 액정표시소자의 제조방법 | |
| US7300830B2 (en) | Method of fabricating liquid crystal display panel | |
| US7456910B2 (en) | Liquid crystal display device and fabricating method thereof | |
| KR20010056591A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| KR100603847B1 (ko) | 액정 표시장치 및 액정 표시장치 제조방법 | |
| KR100309210B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR100623981B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101490490B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101097675B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR100443538B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR100333270B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR100654777B1 (ko) | 액정 표시장치 및 그 제조방법 | |
| KR100611043B1 (ko) | 액정 표시장치 제조방법 | |
| KR100625030B1 (ko) | 액정표시소자의 제조방법 | |
| KR100558712B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20080062124A (ko) | 박막 트랜지스터 기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040603 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080325 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080402 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080421 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080624 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080905 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081017 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081125 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081209 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4238960 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |