JP2001244473A - 薄膜トランジスタ、これを利用した液晶表示装置およびそれらの製造方法 - Google Patents

薄膜トランジスタ、これを利用した液晶表示装置およびそれらの製造方法

Info

Publication number
JP2001244473A
JP2001244473A JP2000399085A JP2000399085A JP2001244473A JP 2001244473 A JP2001244473 A JP 2001244473A JP 2000399085 A JP2000399085 A JP 2000399085A JP 2000399085 A JP2000399085 A JP 2000399085A JP 2001244473 A JP2001244473 A JP 2001244473A
Authority
JP
Japan
Prior art keywords
electrode
gate
pad
liquid crystal
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000399085A
Other languages
English (en)
Other versions
JP4238960B2 (ja
Inventor
Woo-Hyuk Choi
ウー−ヒュク チョイ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of JP2001244473A publication Critical patent/JP2001244473A/ja
Application granted granted Critical
Publication of JP4238960B2 publication Critical patent/JP4238960B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si

Abstract

(57)【要約】 （修正有） 【課題】 液晶表示装置の製造において、画素電極の形
成に用いられるマスク工程数を削減する方法を提供す
る。 【解決手段】 画素領域と画素領域の一角にスイッチン
グ領域が定義された基板１と、画素領域の横方向に延長
されて、スイッチング領域付近にゲート電極１０２と一
端にゲートパッド及びゲートパッド電極が形成されたゲ
ート配線と、画素領域の縦方向に延長されて、スイッチ
ング領域付近にゲート電極と一部分オーバーラップされ
たソース電極１１４と、一端にデータパッド及びデータ
パッド電極が形成されたデータ配線と、スイッチング領
域のソース電極と対応する方向にゲート電極と一部分オ
ーバーラップされたドレーン電極１１６と、ソース電
極、ゲート電極、ドレーン電極の一部分を包む保護膜１
１２と、ドレーン電極の側面と接触して画素領域の全面
に渡って形成された画素電極１３０を含む液晶表示装
置。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は画像表示装置に関す
るものであり、さらに詳細には薄膜トランジスタ（Thin
Film Transistor: TFT）、薄膜トランジスタの製造方
法、当該薄膜トランジスタを含む液晶表示装置（Liquid
Crystal Display: LCD）及びその製造方法に関するも
のである。
【０００２】特に、本発明は液晶表示装置の製造におい
て、使用されるマスク数を減らす方法及びその方法によ
り製造された液晶表示装置に関するものである。
【０００３】液晶表示装置の駆動原理は、液晶の光学的
異方性と分極性質を利用する。前記液晶は結晶構造が細
くて長いために分子の配列に方向性を持っており、人為
的に液晶に電界を印加して分子配列の方向を制御するこ
とができる。
【０００４】したがって、前記液晶の分子配列方向を任
意に調節すると、液晶の分子配列が変わり、光学的異方
性によって前記液晶の分子配列方向に光が屈折して画像
情報を表現することができる。
【０００５】現在、薄膜トランジスタと前記薄膜トラン
ジスタに接続されたマトリックス配列画素電極を有する
アクティブマトリックス液晶表示装置（Active Matrix
LCD:AM-LCD）が、解像度及び動画表示能力が優秀なため
に最も注目されている。
【０００６】
【従来の技術】一般に液晶表示装置を構成する基本的な
部品である液晶パネルの構造を以下に簡単に説明する。
【０００７】図１は、一般的な液晶パネルの断面図であ
る。
【０００８】液晶パネル２０は、多種の素子が形成され
た二枚の基板２、４を並行に配置し、当該基板２、４の
間に液晶層１０が封入されている。
【０００９】前記液晶パネル２０は、色彩を表現するた
めのカラーフィルタが形成された上部基板４と、前記液
晶層１０の分子配向を制御するスイッチング回路を内蔵
した下部基板２とを有する。
【００１０】前記上部基板４は、色を再現するためのカ
ラーフィルタ層８と、前記カラーフィルタ層８を包む共
通電極１２が形成されている。前記共通電極１２は液晶
１０に電圧を印加する一方の電極の役割をする。前記下
部基板２はスイッチングのための薄膜トランジスタＳ
と、前記薄膜トランジスタＳから信号を印加されて前記
液晶１０に電圧を印加する他方の電極役割をする画素電
極１４で構成される。
【００１１】前記画素電極１４が形成された部分を画素
部Ｐという。
【００１２】そして、前記上部基板４と下部基板２の間
に注入される液晶１０の漏洩を防止するために、前記上
部基板４と下部基板２の縁はシーラント６で封印されて
いる。
【００１３】次に、前記図１に図示された下部基板２の
平面図を示す図２を参照して、下部基板２の作用と構成
を詳細に説明する。
【００１４】下部基板２には画素電極１４が形成されて
おり、前記画素電極１４の垂直及び水平配列方向に各々
データ配線２４及びゲート配線２２が形成されている。
【００１５】アクティブマトリックス液晶表示装置の場
合、画素電極１４の片側部分には前記画素電極１４に電
圧を印加するスイッチング素子である薄膜トランジスタ
Ｓが形成されている。前記薄膜トランジスタＳはゲート
電極２６、ソース及びドレーン電極２８、３０で構成さ
れ、前記ソース電極２８は前記データ配線２４に接続さ
れている。
【００１６】また、前記データ配線２４及びゲート配線
２２の一端には、各々データパッド２３及びゲートパッ
ド２１が形成されて、前記薄膜トランジスタＳ及び画素
電極１４を各々駆動する駆動回路（図示せず）と接続さ
れる。
【００１７】そして、前記ドレーン電極３０は、前記画
素電極１４とドレーンコンタクトホール３１を通して電
気的に接続されている。
【００１８】また、前記ゲート配線２２の一部分にはス
トレージキャパシタＣstが形成されて前記画素電極１４
と共に電荷を貯蔵する。
【００１９】次に、上述したアクティブマトリックス液
晶表示装置の動作を説明する。
【００２０】スイッチング薄膜トランジスタＳのゲート
電極２６に電圧が印加されると、データ信号が画素電極
１４に印加されて、前記印加された画素電極１４の電界
により液晶の分子配列が変化してバックライトからの光
の経路を変化させる。
【００２１】また、ゲート電極２６に信号が印加されて
いない場合は、画素電極１４に電圧が印加されていない
ために液晶の分子配列に何らの影響を及ぼさず、バック
ライトの光の経路には何らの効果をおよぼさない。
【００２２】液晶表示装置を構成する液晶パネルの製造
工程は非常に複雑な多段階の工程から構成されている。
特に、薄膜トランジスタＳが形成された下部基板は複数
のマスク工程を経ることになる。
【００２３】最終製品の性能は複雑な製造工程により決
定されるが、工程が簡単なほど製品不良の発生確率を低
減することができる。すなわち、下部基板には液晶表示
装置の性能を左右する主要な素子が多く形成されるの
で、製造工程を単純化することが望まれる。
【００２４】一般に下部基板の製造工程は、各素子に使
用される物質の組成或いは設計仕様によって決定され
る。
【００２５】例えば、過去の小型液晶表示装置の場合は
別に問題視されなかったが、１２インチ以上の大面積液
晶表示装置の場合にはゲート配線に用いられる材質の固
有抵抗値が画質の性能を決定する重要な要素になる。し
たがって、大面積の液晶表示素子の場合にはアルミニウ
ムまたはアルミニウム合金のような抵抗の低い金属を用
いることが望ましい。
【００２６】また、高開口率液晶表示装置の場合には、
画素電極１４の形成時に背面露光による方法を用いるこ
とも行われる。
【００２７】前記背面露光に関しては後ほど詳細に説明
する。
【００２８】以下、従来の背面露光を利用したアクティ
ブマトリックス液晶表示装置の製造工程を図３Ａないし
図３Ｅを参照して説明する。
【００２９】図３Ａないし図３Ｅは、図２の切断線III
−IIIで切った断面の製作工程を図示した工程図であ
る。
【００３０】一般に液晶表示装置に用いられる薄膜トラ
ンジスタの構造は逆スタガ（Inverted Staggered）形構
造が多く用いられる。これは構造が簡単であるにもかか
わらず性能が優秀なためである。
【００３１】また、前記逆スタガ形薄膜トランジスタは
チャネル形成方法によってバックチャネルエッチ形（ba
ck channel etch:EB）とエッチストッパ形（etch stopp
er:ES）に分けられるが、構造が簡単なバックチャネル
エッチ形構造が適用される液晶表示素子製造工程に関し
説明する。
【００３２】まず、基板１から異物や有機性物質を取り
除いて、蒸着するゲート物質の金属薄膜とガラス基板の
接触性を良くするために洗浄した後、スパッタリングに
よって金属薄膜を蒸着する。
【００３３】図３Ａは、前記金属膜を蒸着した後、パタ
ーニングしてゲート電極２６を形成する段階である。ア
クティブマトリックス液晶表示装置の動作に重要なゲー
ト電極２６物質はＲＣ遅延を小さくするために抵抗が小
さいアルミニウムが主流をなしているが、純粹アルミニ
ウムは化学的に耐食性が弱く、後続の高温工程でヒロッ
ク（hillock）の形成による配線欠陥問題を惹起するの
で、アルミニウム配線の場合は合金を使用したり積層構
造とする場合もある。
【００３４】次に、図３Ｂに示したように、前記ゲート
電極２６を形成した後、その上部及び露出された基板１
の全面に渡って絶縁膜５０を蒸着する。
【００３５】また、前記ゲート絶縁膜５０上に、半導体
物質である非晶質シリコン（a-Si:H:52）と不純物が含
まれた非晶質シリコン（n+a-Si:H）５４とを続けて蒸着
する。
【００３６】前記半導体物質５２、５４の蒸着後にパタ
ーニングしてアクティブ層を形成する。
【００３７】ここで、前記半導体物質５２、５４の一つ
である不純物が含まれた非晶質シリコン５４は、後ほど
生成される金属層と前記アクティブ層の非晶質シリコン
５２と接触抵抗を減らす目的で形成されたものである。
【００３８】以後、図３Ｃに図示したように、金属層を
蒸着してパターニングしてソース電極２８及びドレーン
電極３０を形成する。
【００３９】前記ソース及びドレーン電極２８、３０を
マスクとして前記ソース電極２８と前記ドレーン電極３
０間に存在するオーミック接触層５１を除去する。前記
ソース電極２８と前記ドレーン電極３０間に存在するオ
ーミック接触層５１を取り除かなければ、薄膜トランジ
スタＳの電気的特性に深刻な問題が生じる場合があり、
表示性能に関しても大きな問題が生じ得る。
【００４０】ここで、前記オーミック接触層５１の除去
には慎重な注意が要求される。実際的にオーミック接触
層の除去は、その下部に形成されたアクティブ層（非晶
質シリコン）とエッチング選択性がないのでアクティブ
層（非晶質シリコン）を約５０〜１００ｎｍ程度オーバ
ーエッチングをさせるが、エッチング均一度は薄膜トラ
ンジスタＳの特性に直接的な影響を及ぼす。
【００４１】以後、図３Ｄに図示されたように、前記ソ
ース及びドレーン電極２８、３０が形成された基板１の
全面に渡って保護膜５６を蒸着して、前記ドレーン電極
３０の一部が露出されるようにドレーンコンタクトホー
ル３１を形成する。
【００４２】前記ドレーンコンタクトホール３１は、後
の工程で生成される画素電極と前記ドレーン電極３０と
の接触通路になる。
【００４３】前記保護膜５６は、アクティブ層５５の不
安定なエネルギー状態及びエッチング時に生じる残留物
質により薄膜トランジスタの特性に悪影響をおよぼさな
いよう、無機質の窒化シリコン窒化膜（SiNx）ないし酸
化シリコン膜（SiO2）や有機質のＢＣＢ（Benzocyclobu
tene）等で形成する。また、前記保護膜５６は高い光透
過率と耐湿及び耐久性がある物質からなるものであるこ
とが必要である。
【００４４】また、前記ドレーンコンタクトホール３１
が形成された保護膜５６上に透明導電物質（ＴＣＯ）１
４とフォトレジストＰＲを順次形成する。
【００４５】ここで、前記透明導電物質１４は、インジ
ウム−スズ−オキサイド（ＩＴＯ）またはインジウム−
酸化亜鉛（ＩＺＯ）などが用いられる。
【００４６】図３Ｄ工程で用いられるフォトレジストＰ
Ｒはネガティブフォトレジストである。前記ネガティブ
フォトレジストは光を受けた部分があとの現像過程でパ
ターンになる部分になる。
【００４７】すなわち、換言すれば、前記ネガティブフ
ォトレジストは光を受けない部分が現像過程で除去され
る。
【００４８】前記ネガティブフォトレジストを用いるの
は、多くの場合背面露光を通してパターンを形成する場
合である。すなわち、従来の液晶表示装置の製造方法で
は、開口率を最大限増やすために前記ネガティブフォト
レジストを用いて画素電極を形成した。
【００４９】ここで、画素電極を形成するために背面露
光と、上部露光の２回に渡って露光過程が行われる。
【００５０】すなわち、図３ＤのＢ部分が背面露光によ
り露光されたフォトレジストＰＲ部分になり、Ｆ部分が
上部露光により露光された部分になる。
【００５１】上部露光時には別途のマスク５８が必要に
なる。前記上部露光が必要な理由は前記ドレーン電極３
０と生成される画素電極との接触のためである。
【００５２】すなわち、背面露光により露光されないド
レーン電極３０の上部フォトレジストＰＲを感光させる
ために別途に上部露光が必要になる。
【００５３】図３Ｅは、前記図３Ｄの背面及び上部露光
により形成されたフォトレジストパターンを利用して画
素電極１４を形成する段階を図示したものである。
【００５４】前記のように背面露光により画素電極１４
を形成すれば前記画素電極１４とデータ配線２４との間
隔が生じないために高開口率を実現できる長所がある。
【００５５】図４は、ゲート及びデータパッド２１、２
３部分を、図２の切断線IV−IVで切った断面を図示した
断面図である。
【００５６】前記ゲート及びデータパッド２１、２３に
関しては、基板１上にゲートパッド２１が形成されて、
前記ゲートパッド２１の一部が露出されるようにゲート
絶縁膜５０が基板１全面に渡って形成される。次に、前
記ゲート絶縁膜５０上にデータパッド２３が形成され、
前記データパッド２３及びゲートパッドの一部分が露出
されるように保護膜５６が形成される。
【００５７】また、前記保護膜上に、露出されたゲート
及びデータパッド２１、２３と接触するゲート及びデー
タパッド電極６２、６０が形成される。
【００５８】前記ゲート及びデータパッド電極６２、６
０は、前記画素電極１４の形成時に上部から露光された
フォトレジストパターンにより形成され、画素電極１４
と同一物質である。
【００５９】図５は、前記図３Ａないし図３Ｅに対応す
る製作工程を示す流れ図である。
【００６０】ＳＴ２００は、基板を準備する段階として
ガラス基板１を用いる。また、ガラス基板１を洗浄する
工程を含む。洗浄は初期工程において、基板や膜表面の
汚染、不純物を事前に取り除いて不良が生じないように
する基本的目的以外に、蒸着する薄膜の接着力強化と薄
膜トランジスタの特性向上を目的とする。
【００６１】ＳＴ２１０は、金属膜を蒸着する段階であ
り、アルミニウムないしモリブデンなどを蒸着して形成
する。そして、リソグラフィー技術を利用して、金属膜
がテーパ状を有するようにゲート電極及びストレージ第
１電極を形成する段階である。
【００６２】ＳＴ２２０は、絶縁膜と非晶質シリコン、
不純物が含まれた非晶質シリコンを蒸着する段階であ
り、絶縁膜としては３０００Å程度の厚さにシリコン窒
化膜またはシリコン酸化膜を蒸着する。前記絶縁膜の蒸
着後に非晶質シリコンと不純物とが含まれた非晶質シリ
コンを連続して蒸着する。
【００６３】ＳＴ２３０は、クロムやクロム合金のよう
な金属を蒸着してパターニングして、ソース電極、ドレ
ーン電極を形成する段階である。
【００６４】ＳＴ２４０は、ＳＴ２３０で形成されたソ
ース及びドレーン電極をマスクとして不純物半導体層を
取り除いてチャネルを形成する段階である。
【００６５】ＳＴ２５０は、素子を保護するための保護
膜を形成する段階である。前記保護膜は湿気や外部の衝
撃に強い物質が用いられる。前記工程で各々の素子との
接続のためにコンタクトホールが形成される。
【００６６】ＳＴ２６０は、透明な導電電極ＴＣＯとし
てＩＴＯを蒸着して、背面及び上部露光方法を通して画
素電極を形成する段階である。前記工程で各々のパッド
電極が形成される。
【００６７】
【発明が解決しようとする課題】上述した背面露光方法
を通した液晶表示装置の製造工程で薄膜トランジスタ基
板の製造に用いられるマスク工程は洗浄、蒸着、ベーキ
ング、エッチング等多くの工程を伴っている。したがっ
て、マスク工程を一つ削除することだけであっても、製
造時間の大幅な短縮につながり、生産収率と、製造原価
の点で有利になる。
【００６８】ところで、従来の方法によると、前記画素
電極１４を形成するために背面露光とマスクを利用した
上部露光を順次行なう。
【００６９】したがって、液晶表示装置の製造におい
て、画素電極の形成に用いられるマスク工程数を削減す
る方法を提供して、製品の生産収率を向上することが本
発明の目的である。
【００７０】
【課題を解決するための手段】前記の目的を達成するた
めに、本発明は、基板と、該基板上に形成されたゲート
電極と、該ゲート電極が形成された基板全面を包むゲー
ト絶縁膜と、該ゲート絶縁膜上に形成されたアクティブ
層と、該アクティブ層上に形成されたソース電極と、該
ソース電極と一定間隔離隔して前記アクティブ層上に形
成され、ソース電極側の第１側面とその反対側の第２側
面とを有するドレーン電極と、前記ソース電極と前記ア
クティブ層と前記ゲート絶縁膜を包み、ドレーン電極の
第１側面を包むと共に第２側面を露出させた保護膜と、
前記ドレーン電極の第２側面と電気的に接触した画素電
極とを含む薄膜トランジスタを提供する。
【００７１】また、前記薄膜トランジスタは、ゲートパ
ッドと接触すると共にゲート電極と電気的に接触したゲ
ートラインと、前記ゲート絶縁膜と前記保護膜とを貫通
して、前記ゲートパッドの少なくとも一部分を露出させ
たゲートパッドコンタクトホールと、前記ゲートパッド
コンタクトホールを通して前記ゲートパッドと電気的に
接触したゲートパッド電極をさらに含む。
【００７２】また、前記薄膜トランジスタは、データパ
ッドを含みソース電極と電気的に接触したデータライン
と、前記保護膜とを貫通して、前記データパッドの少な
くとも一部分を露出させたデータパッドコンタクトホー
ルと、前記データパッドコンタクトホールを通して前記
データパッドと電気的に接触したデータパット電極をさ
らに含む。
【００７３】また、前記薄膜トランジスタの画素電極
は、ドレーン電極の第２側面の所定面積を包んでおり、
ドレーン電極とゲートパッド及びデータパッドの縁部分
は平面視において凹凸のある形状を有している。
【００７４】本発明は、基板にゲート電極を形成する段
階と、該ゲート電極が形成された基板上にゲート絶縁膜
を形成する段階と、該ゲート絶縁膜上にアクティブ層を
形成する段階と、該アクティブ層上に薄膜トランジスタ
を形成するために相互に離隔されたソース及びドレーン
電極を形成して、前記ドレーン電極はソース電極側の第
１側面とその反対側の第２側面を有するように形成する
段階と、背面露光を利用してドレーン電極の第２側面と
電気的に接触した画素電極を形成する段階を含む薄膜ト
ランジスタ製造方法を提供する。
【００７５】また、前記薄膜トランジスタ製造方法は、
基板上にゲートパッドを含んでゲート電極と電気的に接
触したゲートラインを形成する段階と、ゲート絶縁膜と
保護膜とを貫通して、ゲートパッドの少なくとも一部分
を露出させるコンタクトホールを形成する段階と、コン
タクトホールを通してゲートパッドと電気的に接触した
ゲートパッド電極を形成する段階をさらに含む。
【００７６】また、前記薄膜トランジスタ製造方法は、
ゲート絶縁膜上にデータパッドを含んでソース電極と電
気的に接触したデータラインを形成する段階と、データ
パッドを保護膜で包む段階と、保護膜を貫通して、デー
タパッドの少なくとも一部分を露出させるコンタクトホ
ールを形成する段階と、コンタクトホールを通してデー
タパッドと電気的に接触したデータパッド電極を形成す
る段階をさらに含む。
【００７７】前記画素電極は、インジウム−スズ−オキ
サイド（ＩＴＯ）、インジウム−酸化亜鉛（ＩＺＯ）で
構成された集団から選択された物質と同じ透明導電性物
質で構成されており、ゲートパッドとデータパッドとは
平面図において凹凸のある形状に形成する。
【００７８】本発明は基板と、前記基板上にゲート電極
と、該ゲート電極が形成された基板全面を包むゲート絶
縁膜と、該ゲート絶縁膜上に形成されたアクティブ層
と、該アクティブ層上に形成されたソース電極と、該ソ
ース電極と一定間隔離隔して、前記アクティブ層上に形
成され、ソース電極側の第１側面とその反対側の第２側
面を有するドレーン電極と、前記ソース電極と前記アク
ティブ層と前記ゲート絶縁膜を包んで、ドレーン電極の
第１側面を包むと共に第２側面を露出させた保護膜と、
前記ドレーン電極の第２側面と電気的に接触した画素電
極を含む液晶表示装置を提供する。
【００７９】また、前記液晶表示装置は、ゲートパッド
を含んでゲート電極と電気的に接触したゲートライン
と、前記ゲート絶縁膜と前記保護膜とを貫通して、前記
ゲートパッドの少なくとも一部分を露出させたゲートパ
ッドコンタクトホールと、前記ゲートパッドコンタクト
ホールを通して前記ゲートパッドと電気的に接触したゲ
ートパッド電極をさらに含み、また、前記液晶表示装置
はデータパッドを含んで前記ソース電極と電気的に接触
したデータラインと、前記保護膜とを貫通して、前記デ
ータパッドの少なくとも一部分を露出させたデータコン
タクトホールと、前記コンタクトホールを通して前記デ
ータパッドと電気的に接触したデータパット電極をさら
に含む。
【００８０】前記画素電極は、前記ドレーン電極の前記
第２側面の所定の面積を包んでおり、前記ドレーン電極
とゲートパッドとデータパッドとは縁部が凹凸を有する
形状を有している。
【００８１】
【発明の実施の形態】以下、添付された図面を参照して
本発明の望ましい実施例を詳細に説明する。
【００８２】図６は、本発明の実施例による液晶表示装
置の画素部に該当する平面を図示した平面図である。
【００８３】図６に図示したように、本発明の実施例に
よる液晶表示装置の構成は一方向に延長されたゲート配
線１００と該ゲート配線１００の縁に形成されたゲート
パッド１０６で構成される。前記ゲートパッド１０６に
はゲートパッド電極１０８が形成されている。
【００８４】また、前記一方向に延長されたゲート配線
１００と垂直方向にはデータ配線１１０が延長されて形
成され、前記データ配線１１０の縁にはデータパッド１
１８が形成される。前記データパッド１１８にはデータ
パッド電極１２０が形成されている。
【００８５】前記データ配線１１０の所定の位置には前
記データ配線１１０から所定の長さに延長されたソース
電極１１４が形成され、前記ソース電極１１４と所定間
隔離隔されてドレーン電極１１６が形成されている。
【００８６】前記ゲート配線１００にはゲート電極１０
２が形成され、前記ゲート電極１０２と前記ソース及び
ドレーン電極１１４、１１６で薄膜トランジスタＴが構
成される。
【００８７】また、前記データ配線１１０と前記薄膜ト
ランジスタＴ部分を保護する保護膜１１２が形成され
る。
【００８８】そして、前記薄膜トランジスタＳのドレー
ン電極１１６上部には前記ドレーン電極１１６と接触す
る画素電極１３０が形成される。
【００８９】本発明による液晶表示装置は、前記画素電
極１３０と前記ドレーン電極１１６との接触が側面接触
となるように構成する。すなわち、従来の液晶表示装置
と異なり、ドレーン電極１１６上部に形成された保護膜
１１２にドレーンコンタクトホールが形成されない。
【００９０】したがって、前記画素電極１３０とドレー
ン電極１１６との側面接触の接触抵抗を減らすために前
記画素電極１３０と接触する部分のドレーン電極１１６
は凹凸のある形状を取っている。
【００９１】図７Ａないし図７Ｅは、図６の切断線VII
−VIIで切った断面の製造工程を図示した工程図であ
り、本発明では背面露光１回のみで画素電極１３０を形
成する方法を提供する。
【００９２】本発明では画素電極１３０とドレーン電極
１１６との接触がコンタクトホールを通した面接触でな
く、ドレーン電極１１６の縁と画素電極１３０の側面接
触で行なわれる。
【００９３】まず、図７Ａに図示したように、基板１上
にゲート電極１０２を形成する。
【００９４】前記ゲート電極１０２には、低抵抗のアル
ミニウムＡｌやクロム（Ｃｒ）、モリブデン（Ｍｏ）な
どの金属が用いられる。
【００９５】図７Ｂは、ゲート絶縁膜１５０、純粋非晶
質シリコン１５２、不純物非晶質シリコン１５４を図の
順序で積層して、パターニングしてアクティブ層を形成
する段階を図示している。
【００９６】この時、前記アクティブ層のパターニング
は、前記ゲート絶縁膜１５０上部まで行なう。
【００９７】図７Ｃは、ソース及びドレーン電極１１
４、１１６を形成する段階を図示している。
【００９８】前記ソース及びドレーン電極１１４、１１
６は前記アクティブ層上部に形成し、ソース及びドレー
ン電極１１４、１１６の形成後、これをマスクとしてチ
ャネルＣＨを形成する。
【００９９】図７Ｄは、前記ソース及びドレーン電極１
１４、１１６とチャネルＣＨ上部を包む保護膜１１２を
形成する段階を図示している。
【０１００】前記保護膜１１２は、前記ソース及びドレ
ーン電極１１４、１１６とチャネルＣＨ部を包んでお
り、前記ドレーン電極１１６の縁部が露出するようにパ
ターニングする。
【０１０１】また、前記保護膜１１２の上部に透明導電
性物質１３０ａとネガティブＰＲ１５６を順に形成した
後、背面露光を実施する。
【０１０２】前記背面露光を実施する理由は高開口率を
達成するためであり、背面露光により感光されたＰＲ１
５６ａ部分が画素電極が形成される部分になる。感光さ
れていないＰＲ１５６ｂは除去される。
【０１０３】一方、前記ネガティブＰＲに関しては既に
説明したので詳細な説明は省略する。
【０１０４】図７Ｅは、本発明による液晶表示装置の製
造工程によって最終的に形成された液晶表示装置の断面
を図示したものである。
【０１０５】図面に示されているように、画素電極１３
０には、データ配線１１０と離隔された部分を覆ってい
ない。すなわち、背面露光により高開口率を実現でき
る。
【０１０６】特に、図７ＥのＨ部分を拡大した断面図で
ある図８を参照して本発明の特徴を説明すると、本発明
では前記ドレーン電極１１６と画素電極１３０との接触
が面接触でない側面接触で行なわれている。
【０１０７】従来の背面露光による液晶表示装置の製造
方法ではドレーン電極と画素電極を接触させるために背
面露光に加えて上部露光を実施しなければならない問題
点がある。
【０１０８】すなわち、本発明では上部露光をなくし
て、背面露光によって画素電極１３０とドレーン電極１
１６とを側面接触させることによって、上部露光に用い
られるマスクの数を節減した。
【０１０９】背面露光による画素電極１３０とドレーン
電極１１６との接触は必ず側面のみで接触することでは
ない。
【０１１０】図８に図示されたように、約２μｍ程度画
素電極１３０と前記ドレーン電極１１６がオーバーラッ
プしていることが分かる。これは背面露光時光の回折の
性質を利用すれば可能であって、これにより、背面露光
により光が遮断される部分と光が通過される部分とを約
±２μｍ程度調節できる。
【０１１１】本発明ではドレーン電極１１６と画素電極
１３０間に接触抵抗を十分に減らすために０．５μｍ程
度オーバーラップするように前記画素電極１３０を形成
する。
【０１１２】図９は、図６の切断線IX−IXで切った断面
を図示した断面図であり、本発明による液晶表示装置の
ゲート及びデータパッド１０６、１１８部分を図示して
いる。
【０１１３】本発明ではゲート及びデータパッド１０
６、１１８の各パッド電極１０８、１２０を形成するた
めに画素電極を形成する時と同一に背面露光方法を採択
した。
【０１１４】このために前記ゲート及びデータパッド１
０６、１１８に背面露光時に光が透過できるようにパッ
ドホールを形成しており、前記パッドホールが形成され
た部分に各パッド電極１０８、１２０が形成される。こ
の時、前記各パッド部に形成されたパッドホールの個数
は制限がなく、パッドホールの外周面が折り曲がるよう
に形成することができる（図１１参照）。
【０１１５】また、前記ゲート及びデータパッド１０
６、１１８とゲート及びデータパッド電極１０８、１２
０の接触は前記データ電極と画素電極との接触である約
０．５μｍオーバーラップした側面接触である。
【０１１６】上述したように本発明の実施例による液晶
表示装置は４回のマスクのみで製造でき、背面露光によ
り画素電極を形成するので高開口率を達成できる。
【０１１７】また、背面露光による画素電極とドレーン
電極との接触がドレーン電極の側面で行なわれるために
上部露光工程を追加する必要がない。
【０１１８】また、各パッド部に多数個のパッドホール
または折り曲がった様子のパッドホールを形成して、透
明電極（ゲート及びデータパッド電極）と側面接触によ
る接触面的が伸びる長所がある。
【０１１９】
【発明の効果】上述した本発明の実施例で液晶表示装置
を製作する場合次のような特徴がある。
【０１２０】第一、本発明の実施例による液晶表示装置
の製造方法により液晶表示装置を製作する場合４回のマ
スク工程のみで製作できるために製作時間が短縮され
る。
【０１２１】第二、薄膜トランジスタ基板を４回のマス
クで構成できるために、ミス−アラインによる収率減少
を防止できる。
【０１２２】第三、液晶表示素子の製作工程の減少によ
って原価低減効果がある。
【０１２３】第四、背面露光により画素電極を形成する
ことによって、高開口率を達成できる長所がある。
【０１２４】第五、背面露光時ドレーン電極と画素電極
との接触をドレーン電極の側面とすることにより、面接
触のための上部露光工程を減らすことができる長所があ
る。
【０１２５】第六、本発明による液晶表示装置は、透明
電極（ゲート及びデータパッド電極）とゲートパッドと
の接触を多数個で形成されたゲートパッドコンタクトホ
ールを通して側面で接触させることによって、接触抵抗
が減少する長所がある。
【図面の簡単な説明】
【図１】 一般的な液晶表示装置の一画素部に該当する
断面を図示した断面図。
【図２】 背面露光方式で製作された液晶表示装置の一
画素部に該当する平面を図示した平面図。
【図３】 図２の切断線III−IIIで切った断面の工程を
示す工程図。
【図４】 図２の切断線IV−IVで切った断面を図示した
断面図。
【図５】 一般的な液晶表示装置の製作工程の流れを図
示した流れ図。
【図６】 本発明の実施例による液晶表示装置の画素部
に該当する平面を図示した平面図。
【図７】 図６の切断線VII−VIIで切った断面の製作工
程を図示した工程図。
【図８】 図８のＨ部分を拡大した断面図。
【図９】 図６の切断線IX−IXで切った断面を図示した
断面図。
【図１０】 本発明による液晶表示装置のデータまたは
ゲートパッド部分の変形例を図示した図面。
【符号の説明】
１００：ゲート配線 １０２：ゲート電極 １０６：ゲートパッド １０８：ゲートパッド電極 １１０：データ配線 １１２：保護膜 １１４：ソース電極 １１６：ドレーン電極 １１８：データパッド １２０：データパッド電極 １３０：画素電極 １５０：ゲート絶縁膜 １５２：アクティブ層 １５６：ネガティブフォトレジスト ＣＨ：チャネル

Claims (31)

    【特許請求の範囲】
  1. 【請求項1】 基板と、 前記基板上に形成されたゲート電極と、 前記ゲート電極が形成された基板全面を包むゲート絶縁
    膜と、 前記ゲート絶縁膜上に形成されたアクティブ層と、 前記アクティブ層上に形成されたソース電極と、 前記ソース電極と一定間隔だけ離隔して前記アクティブ
    層上に形成され、ソース電極側に第１側面とその反対側
    に第２側面とを有するドレーン電極と、 前記ソース電極と前記アクティブ層と前記ゲート絶縁膜
    とを包んで、ドレーン電極の第１側面を包むと共に第２
    側面を露出させた保護膜と、 前記ドレーン電極の第２側面と電気的に接触した画素電
    極を含む薄膜トランジスタ。
  2. 【請求項２】 前記画素電極が、ドレーン電極の第２側
    面の所定面積を包むことを特徴とする請求項１に記載の
    薄膜トランジスタ。
  3. 【請求項３】 前記ドレーン電極が、凹凸のある形状で
    あることを特徴とする請求項１に記載の薄膜トランジス
    タ。
  4. 【請求項４】 前記画素電極が、前記ゲート絶縁膜と接
    触していることを特徴とする請求項１に記載の薄膜トラ
    ンジスタ。
  5. 【請求項５】 ゲートパッドを含みゲート電極と電気的
    に接触しているゲートラインと、 前記ゲート絶縁膜と
    前記保護膜とを貫通して、前記ゲートパッドの少なくと
    も一部分を露出させたゲートパッドコンタクトホール
    と、 前記ゲートパッドコンタクトホールを通して前記ゲート
    パッドと電気的に接触したゲートパッド電極をさらに含
    むことを特徴とする請求項１に記載の薄膜トランジス
    タ。
  6. 【請求項６】 前記ゲートパッドの縁部分が、凹凸のあ
    る形状であることを特徴とする請求項５に記載の薄膜ト
    ランジスタ。
  7. 【請求項７】 前記ゲートパッド電極が、前記基板と接
    触していることを特徴とする請求項５に記載の薄膜トラ
    ンジスタ。
  8. 【請求項８】 データパッドを含みソース電極と電気的
    に接触したデータラインと、 前記保護膜を貫通して、
    前記データパッドの少なくとも一部分を露出させたデー
    タパッドコンタクトホールと、 前記データパッドコンタクトホールを通して前記データ
    パッドと電気的に接触したデータパット電極をさらに含
    むことを特徴とする請求項１に記載の薄膜トランジス
    タ。
  9. 【請求項９】 前記データパッドが、凹凸のある形状で
    あることを特徴とする請求項８に記載の薄膜トランジス
    タ。
  10. 【請求項１０】 前記データパッド電極が、前記ゲート
    絶縁膜と接触していることを特徴とする請求項８に記載
    の薄膜トランジスタ。
  11. 【請求項１１】 基板にゲート電極を形成する段階と、 前記ゲート電極が形成された基板上にゲート絶縁膜を形
    成する段階と、 前記ゲート絶縁膜上にアクティブ層を形成する段階と、 前記アクティブ層上に薄膜トランジスタを形成するため
    に相互に離隔したソース及びドレーン電極を形成して、
    前記ドレーン電極はソース電極側の第１側面とその反対
    側の第２側面とを有するように形成する段階と、 背面露光を利用してドレーン電極の第２側面と電気的に
    接触している画素電極を形成する段階とを含む薄膜トラ
    ンジスタの製造方法。
  12. 【請求項１２】 画素電極が、ドレーン電極の第２側面
    の一定面積を包むように形成することを特徴とする請求
    項１１に記載の薄膜トランジスタの製造方法。
  13. 【請求項１３】 画素電極が、透明導電性物質で構成さ
    れていることを特徴とする請求項１１に記載の薄膜トラ
    ンジスタ製造方法。
  14. 【請求項１４】 前記透明導電性物質が、インジウム−
    スズ−オキサイド（ＩＴＯ）またはインジウム−酸化亜
    鉛（ＩＺＯ）のいずれかであることを特徴とする請求項
    １３に記載の薄膜トランジスタ製造方法。
  15. 【請求項１５】 前記画素電極を、ゲート絶縁膜と接触
    した形態に形成することを特徴とする請求項１１に記載
    の薄膜トランジスタ製造方法。
  16. 【請求項１６】 基板上にゲートパッドを含んでゲート
    電極と電気的に接触したゲートラインを形成する段階
    と、 ゲート絶縁膜と保護膜とを貫通して、ゲートパッドの少
    なくとも一部分を露出させるコンタクトホールを形成す
    る段階と、 コンタクトホールを通してゲートパッドと電気的に接触
    したゲートパッド電極を形成する段階をさらに含むこと
    を特徴とする請求項１１に記載の薄膜トランジスタ製造
    方法。
  17. 【請求項１７】 ゲートパッドは、凹凸のある形状であ
    るように形成することを特徴とする請求項１６に記載の
    薄膜トランジスタ製造方法。
  18. 【請求項１８】 ゲートパッド電極は、基板上に形成す
    ることを特徴とする請求項１６に記載の薄膜トランジス
    タ製造方法。
  19. 【請求項１９】 ゲート絶縁膜上にデータパッドを含ん
    でソース電極と電気的に接触したデータラインを形成す
    る段階と、 データパッドを保護膜で包む段階と、 保護膜を貫通して、データパッドの少なくとも一部分を
    露出させるコンタクトホールを形成する段階と、 コンタクトホールを通してデータパッドと電気的に接触
    したデータパッド電極を形成する段階をさらに含むこと
    を特徴とする請求項１１に記載の薄膜トランジスタ製造
    方法。
  20. 【請求項２０】 データパッドは、凹凸のある形状であ
    るように形成することを特徴とする請求項１９に記載の
    薄膜トランジスタ製造方法。
  21. 【請求項２１】 データパッド電極は、ゲート絶縁膜上
    に形成することを特徴とする請求項１９に記載の薄膜ト
    ランジスタ製造方法。
  22. 【請求項２２】 基板と、 前記基板上のゲート電極と、 前記ゲート電極が形成された基板全面を包むゲート絶縁
    膜と、 前記ゲート絶縁膜上に形成されたアクティブ層と、 前記アクティブ層上に形成されたソース電極と、 前記ソース電極と一定間隔だけ離隔して前記アクティブ
    層上に形成され、ソース電極側の第１側面とその反対側
    の第２側面とを有するドレーン電極と、 前記ソース電極と前記アクティブ層と前記ゲート絶縁膜
    とを包んで、ドレーン電極の第１側面を包むと共に第２
    側面を露出させた保護膜と、 前記ドレーン電極の第２側面と電気的に接触した画素電
    極を含むことを特徴とする液晶表示装置。
  23. 【請求項２３】 前記画素電極は、前記ドレーン電極の
    前記第２側面の所定の面積を包むことを特徴とする請求
    項２２に記載の液晶表示装置。
  24. 【請求項２４】 前記ドレーン電極は、折り曲がった形
    状を有していることを特徴とする請求項２２に記載の液
    晶表示装置。
  25. 【請求項２５】 前記画素電極は、前記ゲート絶縁膜と
    接触していることを特徴とする請求項２２に記載の液晶
    表示装置。
  26. 【請求項２６】 ゲートパッドを含んでゲート電極と電
    気的に接触したゲートラインと、 前記ゲート絶縁膜と前記保護膜とを貫通して、前記ゲー
    トパッドの少なくとも一部分を露出させたゲートパッド
    ホールと、 前記ゲートパッドコンタクトホールを通して前記ゲート
    パッドと電気的に接触したゲートパッド電極をさらに含
    むことを特徴とする請求項２２に記載の液晶表示装置。
  27. 【請求項２７】 前記ゲートパッドの縁部分は、凹凸の
    ある形状であることを特徴とする請求項２６に記載の液
    晶表示装置。
  28. 【請求項２８】 前記ゲートパッド電極は、前記基板と
    接触したことを特徴とする請求項２６に記載の液晶表示
    装置。
  29. 【請求項２９】 前記データパッドを含み前記ソース電
    極と電気的に接触したデータラインと、 前記保護膜を貫通して、前記データパッドの少なくとも
    一部分を露出させたデータコンタクトホールと、 前記データコンタクトホールを通して前記データパッド
    と電気的に接触したデータパット電極をさらに含むこと
    を特徴とする請求項２２に記載の液晶表示装置。
  30. 【請求項３０】 前記データパッドは、凹凸のある形状
    であることを特徴とする請求項２９に記載の液晶表示装
    置。
  31. 【請求項３１】 前記データパッド電極は、前記ゲート
    絶縁膜と接触したことを特徴とする請求項２９に記載の
    液晶表示装置。
JP2000399085A 1999-12-27 2000-12-27 薄膜トランジスタの製造方法 Expired - Fee Related JP4238960B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1999-62983 1999-12-27
KR1019990062983A KR100611042B1 (ko) 1999-12-27 1999-12-27 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치

Publications (2)

Publication Number Publication Date
JP2001244473A true JP2001244473A (ja) 2001-09-07
JP4238960B2 JP4238960B2 (ja) 2009-03-18

Family

ID=19630369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000399085A Expired - Fee Related JP4238960B2 (ja) 1999-12-27 2000-12-27 薄膜トランジスタの製造方法

Country Status (3)

Country Link
US (2) US6717631B2 (ja)
JP (1) JP4238960B2 (ja)
KR (1) KR100611042B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036248A (ja) * 2005-07-25 2007-02-08 Samsung Electronics Co Ltd 薄膜トランジスター基板と薄膜トランジスター基板の製造方法
JP2007334284A (ja) * 2006-06-19 2007-12-27 Lg Phillips Lcd Co Ltd 液晶表示装置用アレイ基板及びその製造方法
JP2018152581A (ja) * 2013-06-28 2018-09-27 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611042B1 (ko) * 1999-12-27 2006-08-09 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100721304B1 (ko) * 2000-12-29 2007-05-25 엘지.필립스 엘시디 주식회사 액정표시장치용 액정패널 및 그의 제조방법
TW495986B (en) * 2001-05-11 2002-07-21 Au Optronics Corp Method of manufacturing thin film transistor flat panel display
KR100848095B1 (ko) * 2002-05-09 2008-07-24 삼성전자주식회사 박막 트랜지스터 기판, 액정 표시 장치 및 박막 트랜지스터 기판의 제조 방법
JP2003330045A (ja) * 2002-05-13 2003-11-19 Au Optronics Corp 液晶表示装置およびその製造方法
TWI277788B (en) * 2002-05-13 2007-04-01 Au Optronics Corp Active matrix substrate of liquid crystal display device and method fabricating the same
KR100698043B1 (ko) * 2002-08-07 2007-03-23 엘지.필립스 엘시디 주식회사 액정 표시 장치의 형성 방법
KR100891987B1 (ko) * 2002-11-26 2009-04-08 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
US7482208B2 (en) * 2003-09-18 2009-01-27 Samsung Electronics Co., Ltd. Thin film transistor array panel and method of manufacturing the same
KR101002332B1 (ko) * 2003-12-30 2010-12-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
US7649217B2 (en) * 2005-03-25 2010-01-19 Arash Takshi Thin film field effect transistors having Schottky gate-channel junctions
TWI336792B (en) 2006-04-07 2011-02-01 Au Optronics Corp Manufacturing method for a bottom substrate of a liquid crystal display device
KR101279927B1 (ko) * 2006-10-16 2013-07-04 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
US8259248B2 (en) * 2006-12-15 2012-09-04 Seiko Epson Corporation Electrooptic device and electronic device
KR101392268B1 (ko) * 2008-11-26 2014-05-08 엘지디스플레이 주식회사 액정표시장치의 패드부

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166085A (en) * 1987-09-09 1992-11-24 Casio Computer Co., Ltd. Method of manufacturing a thin film transistor
JP2669512B2 (ja) * 1991-05-22 1997-10-29 シャープ株式会社 アクティブマトリクス基板
JP3123231B2 (ja) * 1992-06-03 2001-01-09 カシオ計算機株式会社 薄膜トランジスタパネルの製造方法
JP3048489B2 (ja) * 1993-09-30 2000-06-05 シャープ株式会社 液晶表示装置
JP2768313B2 (ja) * 1995-06-13 1998-06-25 日本電気株式会社 反射型液晶表示装置
JPH09105952A (ja) * 1995-10-11 1997-04-22 Toshiba Electron Eng Corp アクティブマトリクス型液晶表示装置
JP3454340B2 (ja) * 1996-11-22 2003-10-06 シャープ株式会社 液晶表示装置
KR100307385B1 (ko) * 1997-03-05 2001-12-15 구본준, 론 위라하디락사 액정표시장치의구조및그제조방법
US6104042A (en) * 1999-06-10 2000-08-15 Chi Mei Optoelectronics Corp. Thin film transistor with a multi-metal structure a method of manufacturing the same
GB9929614D0 (en) * 1999-12-15 2000-02-09 Koninkl Philips Electronics Nv Method of manufacturing a transistor
KR100653467B1 (ko) * 1999-12-24 2006-12-04 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터-액정표시소자의 제조방법
KR100611042B1 (ko) * 1999-12-27 2006-08-09 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100583979B1 (ko) * 2000-02-11 2006-05-26 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100724745B1 (ko) * 2000-09-30 2007-06-04 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 검사방법
US6511869B2 (en) * 2000-12-05 2003-01-28 International Business Machines Corporation Thin film transistors with self-aligned transparent pixel electrode

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036248A (ja) * 2005-07-25 2007-02-08 Samsung Electronics Co Ltd 薄膜トランジスター基板と薄膜トランジスター基板の製造方法
US7947986B2 (en) 2005-07-25 2011-05-24 Samsung Electronics Co., Ltd. Thin film transistor substrate and manufacturing method thereof
JP4721972B2 (ja) * 2005-07-25 2011-07-13 三星電子株式会社 薄膜トランジスター基板と薄膜トランジスター基板の製造方法
JP2007334284A (ja) * 2006-06-19 2007-12-27 Lg Phillips Lcd Co Ltd 液晶表示装置用アレイ基板及びその製造方法
JP2018152581A (ja) * 2013-06-28 2018-09-27 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US7705925B2 (en) 2010-04-27
US20010012077A1 (en) 2001-08-09
JP4238960B2 (ja) 2009-03-18
US20040155992A1 (en) 2004-08-12
US6717631B2 (en) 2004-04-06
KR20010060585A (ko) 2001-07-07
KR100611042B1 (ko) 2006-08-09

Similar Documents

Publication Publication Date Title
US7733453B2 (en) Method of fabricating a liquid crystal display device using a three mask process and double layer electrodes
KR100456151B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US6818923B2 (en) Thin film transistor array substrate and manufacturing method thereof
US7576809B2 (en) Array substrate for liquid crystal display device and manufacturing method thereof
JP4107662B2 (ja) 薄膜トランジスタアレイ基板の製造方法
KR100583979B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
JP4238960B2 (ja) 薄膜トランジスタの製造方法
JP2005122182A (ja) 表示素子用の薄膜トランジスタ基板及び製造方法
KR100886241B1 (ko) 액정표시소자의 제조방법
KR20030080373A (ko) 액정표시장치용 어레이기판과 그 제조방법
US20050130353A1 (en) Method of fabricating liquid crystal display panel
KR100342860B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
JP3600112B2 (ja) 液晶表示装置の製造方法
KR20010056591A (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR20050060963A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR100660812B1 (ko) 액정 표시장치 및 그 제조방법
KR100309210B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100603847B1 (ko) 액정 표시장치 및 액정 표시장치 제조방법
KR100333270B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
JPH08262491A (ja) 液晶表示素子およびその製造方法
KR100611043B1 (ko) 액정 표시장치 제조방법
KR100558712B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100697368B1 (ko) 박막트랜지스터-액정표시패널의 제조방법
KR20080062124A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20050069536A (ko) 액정표시장치용 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071225

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080325

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080421

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080905

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4238960

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees