KR100698043B1 - 액정 표시 장치의 형성 방법 - Google Patents

액정 표시 장치의 형성 방법 Download PDF

Info

Publication number
KR100698043B1
KR100698043B1 KR1020020046620A KR20020046620A KR100698043B1 KR 100698043 B1 KR100698043 B1 KR 100698043B1 KR 1020020046620 A KR1020020046620 A KR 1020020046620A KR 20020046620 A KR20020046620 A KR 20020046620A KR 100698043 B1 KR100698043 B1 KR 100698043B1
Authority
KR
South Korea
Prior art keywords
layer
gate insulating
gate
forming
insulating film
Prior art date
Application number
KR1020020046620A
Other languages
English (en)
Other versions
KR20040013620A (ko
Inventor
양창국
김환
박기춘
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020046620A priority Critical patent/KR100698043B1/ko
Priority to US10/608,376 priority patent/US6844901B2/en
Publication of KR20040013620A publication Critical patent/KR20040013620A/ko
Application granted granted Critical
Publication of KR100698043B1 publication Critical patent/KR100698043B1/ko

Links

Images

Classifications

    • H01L27/1288—
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H01L27/1214—
    • H01L29/66765—
    • H01L29/42384—

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 게이트 단차 부위에 남아있는 몰리브덴 잔막을 제거하여 신뢰성을 향상시킨 액정 표시 장치의 형성 방법에 관한 것으로, 기판상에 게이트 라인 및 게이트 전극을 형성하는 단계와, 상기 게이트 라인을 포함한 기판 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 전극에 대응되는 상기 게이트 절연막 상부에 반도체층을 차례로 형성하는 단계와, 상기 반도체층을 포함한 상기 게이트 전면에 금속층을 증착하는 단계와, 상기 금속층 상부의 소정 영역에 마스크층을 형성하는 단계 및 상기 마스크층을 이용하여 금속층을 선택적으로 제거하여 상기 게이트 라인과 교차하는 데이터 라인 및 소오스/드레인 전극을 형성함과 동시에 상기 게이트 절연막을 소정 두께 제거하는 단계를 포함하여 이루어짐을 특징으로 한다.
게이트 단차부, 몰리브덴 잔막, 프리 애슁, 포스트 애슁, RF

Description

액정 표시 장치의 형성 방법{Method for Forming Liquid Crystal Display Device}
도 1은 종래의 액정 표시 장치를 나타낸 평면도
도 2a 내지 도 2g는 도 1의 A~A' 선상에서 진행되는 공정의 구조 단면도
도 3a 내지 도 3g는 도 1의 B~B' 선상에서 진행되는 공정의 구조 단면도
도 4a 본 발명의 액정 표시 장치의 형성 방법을 통해 형성된 액정 표시 장치를 나타낸 평면도
도 4b는 도 4a의 X~X' 선상의 구조 단면도
도 5a 내지 도 5b는 본 발명의 제 1 실시예에 따라 도 4a의 Y~Y' 선상에서 진행되는 공정의 구조 단면도
도 6a 내지 도 6c는 본 발명 제 2 실시예에 따라 도 4a의 Y~Y' 선상에서 진행되는 구조 단면도
*도면의 주요 부분에 대한 부호 설명*
100 : 하부 기판 101 : 게이트 라인
101a : 게이트 전극 102 : 게이트 절연막
103 : 비정질 실리콘층 104 : 불순물이 도핑된 실리콘층
104a : 오믹콘택층 105 : 금속층
105a : 소오스 전극 105b : 드레인 전극
106, 106a : 감광막 패턴 107 : 보호막
108 : 화소 전극 203 : 반도체층
205 : 데이터 라인
400 : 하부 기판 401 : 게이트 라인
401a : 게이트 전극 402 : 게이트 절연막
405a : 소오스 전극 405b : 드레인 전극
407 : 보호막 408 : 화소 전극
503 : 반도체층 505 : 데이터 라인
본 발명은 액정 표시 장치에 관한 것으로 특히, 게이트 단차 부위에 남아있는 몰리브덴 잔막을 제거하여 신뢰성을 향상시킨 액정 표시 장치의 형성 방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)을 대체하면서LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.
일반적인 액정 표시 장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동 신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 일정 공간을 갖고 합착된 하부 기판, 상부 기판과, 상기 상하부 기판 사이에 주입된 액정층으로 구성된다.
여기서, 상기 하부 기판(TFT 어레이 기판)에는 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소 영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성된다.
그리고, 상부 기판(칼라 필터 어레이 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, R, G, B의 칼라 색상을 화상을 구현하기 위한 공통 전극이 형성된다.
상기 일반적인 액정 표시 장치의 구동 원리는 액정의 광학적 이방성과 분극 성질을 이용한다. 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자 배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자 배열 방향을 임의로 조절하면, 액정의 분자 배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절하여 화상 정보를 표현할 수 있다.
근래에는 액정 표시 장치(Liquid Crystal DisPlay Device)의 여러 형태 중 액티브 매트릭스(Active Matrix) 타입의 박막 트랜지스터(TFT : Thin Film Transistor) 액정 표시 소자의 분야의 발전이 현저하다.
액티브 매트릭스 방식의 박막 트랜지스터 액정 표시 소자(TFT LCD)는 표시 장치의 화면을 이루는 개개 화소의 전극을 트랜지스터를 이용하여 조절하는 것으로, 이 때, 박막 트랜지스터는 반도체층을 포함하여 하부 기판상에 형성된다.
상기 반도체층을 사이에 두고 게이트 전극과 소오스/드레인 전극이 상하 어디에 위치하는가에 따라 역 스태거드(Inverted Staggered) 구조와 정상 스태거드(Normal Staggered) 구조를 구분한다. 게이트 전극이 반도체층 하부에 위치하고 소오스/드레인 전극이 반도체층 상부에 위치하는 구조를 역 스태거드 구조라 하며, 그 반대의 형상을 갖는 구조를 노멀 스태거드 구조라 한다.
현재에는 제조 공정이 쉽고 별도의 TFT 광차단막이 필요 없는 역 스태거드 구조를 선호하는 추세이다.
상기 역 스태거드 구조의 TFT는 유리 기판 위에 형성된 게이트 전극과, 게이트 전극을 포함한 전면에 형성된 게이트 절연막과, 상기 게이트 전극 상부의 게이트 절연막 상에 형성된 반도체층과, 상기 반도체층 위에서 분리 형성된 소오스 전극 및 드레인 전극과, 상기 소오스 및 드레인 전극과 상기 반도체층 사이에 개재되는 오믹콘택층으로 구성된다.
이와 같은 역 스태거드 구조는 게이트 절연막과 비정질 실리콘층 사이의 계면이 공기에 노출되지 않고, 같은 챔버 안에서 게이트 절연막과 비정질 실리콘층과 불순물층 연속적으로 증착할 수 있어 TFT의 전기적 특성이 좋고, 소오스/드레인 전극을 마스크로 이용하여 채널 상부의 불순물층을 제거할 수 있으므로, 공정이 단순하다.
이하, 첨부된 도면을 참조하여 종래의 액정 표시 장치의 형성 방법을 설명하기로 한다.
도 1은 종래의 액정 표시 장치의 평면도이며, 도 2a 내지 도 2g는 도 1의 A~A' 선상에서 진행되는 공정의 구조 단면도이고, 도 3a 내지 도 3g는 도 2a 내지 도 2g의 각 단계에 대응하여 도 1의 B~B' 선상에서 진행되는 공정의 구조 단면도이다.
도 1과 같이, 종래의 액정 표시 장치는 게이트 전극(101a)이 돌출되어 형성된 게이트 라인(101)과 이와 수직으로 교차하며 소오스/드레인 전극(105a, 105b)이 형성되는 데이터 라인(205)과, 상기 게이트 라인(101) 및 데이터 라인(205)으로 정의되는 화소 영역에 화소 전극(108)을 구비하여 형성된다. 여기서, 상기 게이트 전극(101a) 상부에는 채널 영역이 정의된 반도체층(203)이 형성되며, 상기 반도체층(203)의 채널 영역 양측과 연결되는 소오스/드레인 전극(105a, 105b)이 형성된다.
이하, 종래의 액정 표시 장치의 형성 방법에 대해 박막 트랜지스터의 형성 부위를 나타내는 도 2a 내지 도 2g, 도 3a 내지 도 3g를 참고로 설명한다.
도 1의 A~A' 선상, 즉, 박막 트랜지스터가 형성되는 부위에서 도 2a 내지 도 2g의 단계가 진행되는 동안, 도 1의 B~B' 선상, 즉, 게이트 라인(101)이 형성되는 부위에서는 도 3a 내지 도 3g의 공정이 진행된다.
도 2a 및 도 3a와 같이, 하부 기판(100)위에 스퍼터링법 등을 이용하여 금속막을 전면 증착하고, 사진 식각 공정 등을 이용한 패터닝 공정으로 상기 금속막을 선택적으로 제거하여 일방향으로 연장되는 게이트 라인(도 1의 101)과 이에 돌출되는 게이트 전극(101a)을 형성한다.
도 2b 및 도 3b에서와 같이, 상기 게이트 전극(101a)을 포함한 하부 기판(100) 전면에 게이트 절연막(102)을 형성한다.
도 2c에서와 같이, 상기 게이트 절연막(102) 상에 반도체층(도 1의 203)을 형성한다. 이 때, 상기 반도체층(203)은 비정질 실리콘층(103)과 불순물이 도핑된 실리콘층(104)이 차례로 적층되어 형성되어 있다. 이 때, 도 3c와 같이, 상기 게이트 라인(101) 상부의 변화는 없다.
이어, 포토 및 식각 공정을 통해 상기 반도체층(203)을 선택적으로 제거하여 액티브층을 형성한다.
도 2d 및 도 3d와 같이, 상기 반도체층(203)을 포함하는 하부 기판(100)의 전면에 금속층(105)을 증착한다.
이어, 상기 금속층(105) 상에 감광막을 전면 도포한 후, 이를 노광 및 현상하여 감광막 패턴(106)을 정의한다.
도 2e와 같이, 상기 감광막 패턴(106a)을 마스크로 하여 상기 금속층(105)을 식각하여 데이터 라인(도 1의 205) 및 상기 데이터 라인(205)에서 돌출되는 소오스 전극(105a)과 이와 소정 간격 이격된 드레인 전극(105b)을 형성한다. 이 때, 도 3e와 같이, 상기 게이트 라인(101)이 형성되는 부분과 형성되지 않은 부분의 단차 부위의 게이트 절연막(102)이 스텝 커버리지 특성이 악화되어 상기 게이트 절연막(102)이 치밀하지 않게 된다. 따라서, D 영역과 같이, 상기 게이트 절연막(102)의 단차부를 따라 금속층(105)이 상기 게이트 절연막(102) 내부로 확산되어 잔막 형태로 남아있게 된다.
도 2f와 같이, 상기 소오스/드레인 전극(105a, 105b)을 마스크로 하여 상기 반도체층(203)을 구성하는 불순물이 도핑된 실리콘층(104)을 제거하여 오믹콘택층(104a)을 형성한다. 여기서, 상기 불순물이 도핑된 실리콘층(104)을 소정 부분 제거하는 공정 전후에 애슁을 진행한다.
도 2g와 같이, 상기 반도체층(203)을 포함한 하부 기판(100)의 전면에 보호 막(107)을 증착한 후, 상기 드레인 전극(105b)의 표면이 소정 부분 노출되도록 상기 보호막(107)을 선택적으로 제거하여 콘택 홀을 형성한다.
이어, 상기 콘택 홀을 포함한 하부 기판(100)의 전면에 투명 도전막을 형성한 후, 이를 패터닝하여 상기 콘택홀을 통해 드레인 전극(105b)과 연결되는 화소 전극(108)을 형성한다.
상기 게이트 절연막(102)의 단차부인 D 영역에 형성된 금속층(105)의 잔막은, 도 3f 및 도 3g와 같이, 박막 트랜지스터 형성 부위(도 1의 A~A'의 선상)의 불순물이 도핑된 실리콘층(104)이 선택적으로 제거되는 단계에서나, 보호막이 전면 증착되는 단계에서 계속적으로 남아있어, 이후 암점 불량의 원인이 되거나, 절연 특성을 악화시키는 원인이 된다.
그러나, 상기와 같은 종래의 액정 표시 장치의 형성 방법은 다음과 같은 문제점이 있다.
상기 금속층으로 몰리브덴(Mo)을 이용하였을 때, 이를 전면 증착하고 패터닝한 후에도 상기 몰리브덴이 게이트 절연막 표면에서 확산되어 잔막이 형성되는데, 특히, 게이트 절연막의 단차가 생기는 부위에서 확산 정도가 심하였다.
이러한 잔막으로 인해 암점 불량이 발생하거나, 절연 특성의 열화가 일어나는데, 소오스/드레인 전극을 패터닝하는 습식각만으로는 확산된 Mo 잔막을 제거할 수 없었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 몰리브덴을 소오스/드레인 전극으로 형성시 패터닝 후 게이트 단차 부위에 남아있는 몰리브덴 잔막을 제거하여 신뢰성을 향상시킨 액정 표시 장치의 형성 방법을 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치의 형성 방법은 기판상에 게이트 라인 및 게이트 전극을 형성하는 단계와, 상기 게이트 라인을 포함한 기판 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 전극에 대응되는 상기 게이트 절연막 상부에 반도체층을 차례로 형성하는 단계와, 상기 반도체층을 포함한 상기 게이트 절연막 전면에 금속층을 증착하는 단계와, 상기 금속층 상부의 소정 영역에 마스크층을 형성하는 단계 및 상기 마스크층을 이용하여 금속층을 선택적으로 제거하여 상기 게이트 라인과 교차하는 데이터 라인 및 소오스/드레인 전극을 형성함과 동시에 상기 게이트 절연막을 소정 두께 제거하는 단계를 포함하여 이루어짐에 그 특징이 있다.
상기 소오스/드레인 전극은 상기 금속층을 습식각하여 형성함이 바람직하다.
상기 반도체층은 비정질 실리콘층과 불순물층을 차례로 적층하여 형성함이 바람직하다.
그리고, 상기 금속층은 몰리브덴(Mo)으로 이루어진다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치의 형성 방법은 기판상에 게이트 라인 및 게이트 전극을 형성하는 단계와, 상기 게이트 라인을 포함한 기판 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 전극에 대응되는 상기 게이트 절연막 상부에 비정질 실리콘층, 불순물층이 차례로 적층된 정의된 반도체층을 차례로 형성하는 단계와, 상기 반도체층을 포함한 상기 게이트 절연막 전면에 금속층을 전면 증착하는 단계와, 상기 금속층 상부에 데이터 라인 및 소오스/드레인 전극을 정의하는 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 하여 상기 금속층을 선택적으로 제거하여 데이터 라인 및 소오스/드레인 전극을 형성하는 단계와, 상기 감광막 패턴을 프리 애슁하는 동시에 상기 게이트 절연막을 표면으로부터 소정 두께 제거하는 단계와, 상기 감광막 패턴을 마스크로 하여 상기 불순물층을 선택적으로 제거하여 오믹콘택층을 형성하는 단계 및 상기 감광막 패턴을 포스트 애슁하여 제거하는 단계를 포함하여 이루어짐에 그 특징이 있다.
상기 감광막 패턴을 프리 애슁하는 동시에 상기 게이트 절연막을 소정 두께 제거하는 단계에서는 상기 게이트 절연막의 단차부에서는 100 내지 500Å의 두께를, 그 외의 게이트 절연막의 부위는 100Å ±20Å 내외의 두께를 제거함이 바람직하다.
상기 감광막 패턴을 프리 애슁하는 동시에 상기 게이트 절연막을 소정 두께 제거하는 단계에서는 O2 보다 SF6 가스의 유량을 더 늘려 주입하여 상기 게이트 절연막의 식각 공정을 진행함이 바람직하다.
그리고, 상기 금속층은 몰리브덴(Mo)으로 이루어진다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치의 형성 방법은 기판상에 게이트 라인 및 게이트 전극을 형성하는 단계와, 상기 게이트 라인을 포함한 기판 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 전극에 대응되는 상기 게이트 절연막 상부에 비정질 실리콘층, 불순물이 차례로 적층된 반도체층을 차례로 형성하는 단계와, 상기 반도체층을 포함한 상기 게이트 절연막 전면에 금속층을 전면 증착하는 단계와, 상기 금속층 상부에 데이터 라인 및 소오스/드레인 전극을 정의하는 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 하여 금속층을 제거하여 데이터 라인 및 소오스/드레인 전극을 형성하는 단계와, 상기 감광막 패턴을 프리 애슁하는 단계와, 상기 감광막 패턴을 마스크로 하여 상기 불순물층을 선택적으로 제거하여 오믹콘택층을 형성하는 동시에 상기 게이트 절연막을 표면으로부터 소정 두께 제거하는 단계 및 상기 감광막 패턴을 포스트 애슁하여 제거하는 단계를 포함하여 이루어짐에 그 특징이 있다.
상기 감광막 패턴을 마스크로 하여 상기 불순물층을 제거하여 오믹콘택층을 형성하는 동시에 상기 게이트 절연막을 소정 두께 제거하는 단계에서는 상기 게이트 절연막 전면에서 균일한 두께를 제거함이 바람직하다.
상기 감광막 패턴을 마스크로 하여 상기 불순물층을 제거하여 오믹콘택층을 형성하는 동시에 상기 게이트 절연막을 소정 두께 제거하는 단계에서는 Cl2 가스를 주입하여 상기 게이트 절연막의 식각이 이루어지도록 함이 바람직하다.
그리고, 상기 금속층은 몰리브덴(Mo)으로 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명의 액정 표시 장치의 형성 방법을 상세히 설명하면 다음과 같다.
도 4a는 본 발명의 액정 표시 장치의 형성 방법을 통해 형성된 액정 표시 장치를 나타낸 평면도이며, 도 4b는 도 4a의 X~X' 선상의 구조 단면도이다.
도 4a 및 도 4b와 같이, 본 발명의 액정 표시 장치의 형성 방법을 통해 형성 된 액정 표시 장치는 게이트 전극(401a)이 돌출되어 형성된 게이트 라인(401)과 이와 수직으로 교차하며 소오스/드레인 전극(405a, 405b)이 형성되는 데이터 라인(505)과, 상기 게이트 라인(401) 및 데이터 라인(505)으로 정의되는 화소 영역에 상기 드레인 전극(405b)과 연결되는 화소 전극(408)을 구비하여 형성된다. 여기서, 상기 게이트 전극(401a) 상부에는 채널 영역이 정의된 비정질 실리콘층(403)과, 오믹콘택층(404a)으로 이루어진 반도체층(503)이 형성되며, 상기 반도체층(503)의 채널 영역 양측과 연결되는 소오스/드레인 전극(405a, 405b)이 형성된다.
도 5a 내지 도 5b는 본 발명의 제 1 실시예에 따라 도 4a의 Y~Y' 선상에서 진행되는 공정의 구조 단면도이다.
도 4a, 도 4b 및 도 5a와 같이, 먼저, 기판(400)위에 스퍼터링법 등을 이용하여 금속막을 전면 증착하고, 사진 식각 공정 등을 이용한 패터닝 공정으로 상기 금속막을 선택적으로 제거하여 게이트 전극(401a)이 돌출된 게이트 라인(401)을 형성한다.
이어, 상기 게이트 전극(401a)을 포함한 기판(400) 전면에 게이트 절연막(402)을 형성한다.
이어, 박막 트랜지스터 형성 부위(X~X' 선상)의 상기 게이트 절연막(402) 상에 비정질 실리콘층(403), 불순물이 도핑된 실리콘층(404)이 차례로 형성된 반도체층(503)을 형성한다.
이어, 상기 반도체층(503)을 포함하는 게이트 절연막(402) 전면에 금속층(미 도시)을 전면 증착한다. 이 때, Mo 등의 금속을 이용한다.
이어, 감광막(미도시)을 전면 도포한 후, 이를 노광 및 현상하여 소오스/드레인 전극을 정의하는 감광막 패턴(미도시)을 형성한다.
이어, 상기 감광막 패턴을 마스크로 하여 상기 금속층을 습식각하여 소오스/드레인 전극(405a, 405b)과 상기 게이트 라인(401)에 수직으로 교차하는 데이터 라인(505)을 형성한다. 이 때, 금속층의 습식각 공정시 금속층의 일부 성분이 상기 게이트 절연막(402) 표면으로 확산하여 금속층의 잔막이 남게 된다. 특히, D 부위와 같이 단차부에서 이러한 잔막 현상은 심각하다.
현재 데이터 라인 및 소오스/드레인 전극을 형성하기 위한 금속으로 Mo을 이용하고 있는데, Mo의 경우 여타의 금속보다 잔막 현상이 보다 심하다.
이어, 도 4b와 같이, 박막 트랜지스터 형성 영역(X~X'선상)에서는 상기 감광막 패턴(미도시)을 마스크로 하여 상기 반도체층(503)의 불순물이 도핑된 실리콘층(미도시)을 건식각하여 오믹콘택층(404a)을 형성하게 되는데, 상기 불순물이 도핑된 실리콘층의 건식각 공정 전후로 감광막 패턴을 제거하기 위해 프리 애슁(Pre-ashing), 포스트 애슁(Post-ashing)이 이루어진다.
도 5b에서는 이러한 프리 애슁 공정 중에, 선택적으로 감광막에 대해 식각 특성이 우수하던 O2 가스에 비해, 게이트 절연막(402a)의 식각비가 높은 SF6 가스의 유입을 증가시켜 단차부에서 상기 게이트 절연막(402a)의 침식을 더 유도하였다.
이 때, 전면에 게이트 절연막(402a)이 소정 두께 제거되나 동일한 두께가 제 거되는 것은 아니고, 단차부가 있는 부위에서는 약 100내지 500Å정도의 두께가 제거되며, 그 외 부위에서는 100Å ±20Å 내외의 두께가 제거된다. 이 경우 상기 게이트 절연막(402a)의 식각과 함께 애슁 공정이 진행되므로, 일반적인 애슁 공정에 비해 RF 파워를 증가시키고, 식각되는 시간도 증가시키며, 또한, SF6 가스의 유량을 증가시켜 게이트 절연막(402a)의 식각이 원활하게 이루어지도록 한다. 이러한 게이트 절연막(402a)의 식각 공정이 완료된 후에도 3500Å 두께 이상의 상기 게이트 절연막(402a)이 남아있으므로, 상기 게이트 절연막(402a)의 절연 특성이 파괴되는 위험은 없다.
이어, 상기 반도체층(503)을 포함한 상기 게이트 절연막(402a) 전면에 보호막(407)을 증착한 후, 상기 드레인 전극(405b)의 소정 부위를 노출하는 콘택 홀을 형성한다.
이어, 상기 콘택 홀을 매립하도록 전면에 투명 도전막을 형성한 후, 이를 패터닝하여 화소 전극(408)을 형성한다.
도 6a 내지 도 6c는 본 발명 제 2 실시예에 따라 도 4a의 C~C' 선상에서 진행되는 구조 단면도이다.
본 발명의 제 2 실시예에 따른 액정 표시 장치의 형성 방법은 감광막 패턴(미도시)을 마스크로 하여 불순물이 도핑된 실리콘층(404)을 건식각하는 공정시 게이트 절연막(402)을 전면적으로 소정 두께 제거하는 방법에 관한 것이다.
먼저, 도 4a, 도 4b 및 도 6a와 같이, 기판(400) 상에 게이트 라인(401)을 형성한 후, 전면에 게이트 절연막(402)을 형성한다.
이어, 상기 게이트 절연막(402) 전면에 소오스/드레인 전극(405a, 405b) 및 데이터 라인(505)을 형성하기 위해 전면에 금속층(미도시)을 증착한 후, 패터닝한다. 이 때, D 부위와 같이, 단차가 있는 영역에서는 금속층이 상기 게이트 절연막(402) 내로 확산이 일어나 암점 불량의 원인이 되고 있다.
도 4a 및 도 6b와 같이, 박막 트랜지스터 형성 부위(X~X' 선상)에서 상기 반도체층(503)의 불순물이 도핑된 실리콘층(404)을 선택적으로 제거하는 건식각 공정시, RF 파워와 압력을 증가시켜, 기판(400) 전면에서 건식각을 진행하게 되면, 상기 불순물이 도핑된 실리콘층(404) 뿐만 아니라, 상기 게이트 절연막(402b)에서도 일정한 두께가 전면적으로 제거되게 된다.
이 때, 게이트 절연막(402b)의 제거 두께는 100 내지 500Å로 하는데, 제거 후에도 상기 게이트 절연막(402b)은 3500Å 이상 남아있으므로, 상기 불순물이 도핑된 실리콘층(404)을 건식각하는 공정을 통해서 게이트 절연막(402b)의 절연 특성이 파괴되는 위험은 없다.
여기서는 상기 반도체층(503)의 불순물이 도핑된 실리콘층(404)과 게이트 절연막(401b)의 식각률이 비슷한 Cl2 가스를 에천트로 이용하여 건식각 공정을 진행한다. 따라서, 건식각 공정 완료 후에는 상기 불순물이 도핑된 실리콘층이 제거된 두께와 유사하게 전면에 형성된 게이트 절연막(402b)이 식각된다.
이 경우 상기 소오스/드레인 전극(405a, 405b) 상부에는 프리 애슁을 진행한 후의 감광막 패턴(미도시)이 남겨져 있어, 상기 건식각 공정 중 소오스/드레인 전극(405a, 405b)은 손상을 받지 않도록 보호되고 있다.
도 6c와 같이, 상기 RF 파워와 압력을 증가시켜 건식각 공정을 완료한 후에는 잔막이 형성된 표면의 게이트 절연막(402b)이 제거되게 되므로, 잔막이 모두 제거되고 절연 특성이 우수한 게이트 절연막(402b)을 갖게 된다.
이어, 남아있는 상기 감광막 패턴을 포스트 애슁 공정을 통해 제거한다.
상기와 같은 본 발명의 액정 표시 장치의 형성 방법은 다음과 같은 효과가 있다.
소오스/드레인 전극 형성 후, 게이트 라인 단차부에 남아있는 금속 잔막을 제거함으로써, 암점 불량을 방지하여 액정 표시 장치의 신뢰성을 향상시킬 수 있다.

Claims (12)

  1. 기판상에 게이트 라인 및 게이트 전극을 형성하는 단계;
    상기 게이트 라인을 포함한 기판 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 전극에 대응되는 상기 게이트 절연막 상부에 반도체층을 차례로 형성하는 단계;
    상기 반도체층을 포함한 상기 게이트 절연막 전면에 금속층을 증착하는 단계;
    상기 금속층 상부의 소정 영역에 감광막 패턴을 형성하는 단계; 및
    상기 감광막 패턴을 마스크로 하여 금속층을 선택적으로 제거하여 상기 게이트 라인과 교차하는 데이터 라인 및 소오스/드레인 전극을 형성함과 동시에 상기 게이트 절연막을 표면으로부터 소정 두께 제거하는 단계를 포함하여 이루어짐을 특징으로 하는 액정 표시 장치의 형성 방법.
  2. 제 1항에 있어서,
    상기 소오스/드레인 전극은 상기 금속층을 습식각하여 형성함을 특징으로 하는 액정 표시 장치의 형성 방법.
  3. 제 1항에 있어서,
    상기 반도체층은 비정질 실리콘층과 불순물층을 차례로 적층하여 형성함을 특징으로 하는 액정 표시 장치의 형성 방법.
  4. 기판상에 게이트 라인 및 게이트 전극을 형성하는 단계;
    상기 게이트 라인을 포함한 기판 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 전극에 대응되는 상기 게이트 절연막 상부에 비정질 실리콘층, 불순물층이 차례로 적층된 정의된 반도체층을 차례로 형성하는 단계;
    상기 반도체층을 포함한 상기 게이트 절연막 전면에 금속층을 전면 증착하는 단계;
    상기 금속층 상부에 데이터 라인 및 소오스/드레인 전극을 정의하는 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 마스크로 하여 상기 금속층을 선택적으로 제거하여 데이터 라인 및 소오스/드레인 전극을 형성하는 단계;
    상기 감광막 패턴을 프리 애슁하는 동시에 상기 게이트 절연막을 표면으로부터 소정 두께 제거하는 단계;
    상기 감광막 패턴을 마스크로 하여 상기 불순물층을 선택적으로 제거하여 오믹콘택층을 형성하는 단계; 및
    상기 감광막 패턴을 포스트 애슁하여 제거하는 단계를 포함하여 이루어짐을 특징으로 하는 액정 표시 장치의 형성 방법.
  5. 제 4항에 있어서,
    상기 감광막 패턴을 프리 애슁하는 동시에 상기 게이트 절연막을 소정 두께 제거하는 단계에서,
    상기 게이트 절연막의 단차부에서는 100Å 내지 500Å의 두께를, 그 외의 게이트 절연막의 부위는 100Å ±20Å 내외의 두께를 제거함을 특징으로 하는 액정 표시 장치의 형성 방법.
  6. 제 4항에 있어서,
    상기 감광막 패턴을 프리 애슁하는 동시에 상기 게이트 절연막을 소정 두께 제거하는 단계에서,
    O2 가스보다 SF6 가스의 유량을 더 많이 주입하여 상기 게이트 절연막의 식각 공정을 진행함을 특징으로 하는 액정 표시 장치의 형성 방법.
  7. 기판상에 게이트 라인 및 게이트 전극을 형성하는 단계;
    상기 게이트 라인을 포함한 기판 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 전극 상측의 상기 게이트 절연막 상부에 비정질 실리콘층, 불순물층이 차례로 적층된 반도체층을 차례로 형성하는 단계;
    상기 반도체층을 포함한 상기 게이트 절연막 전면에 금속층을 전면 증착하는 단계;
    상기 금속층 상부에 데이터 라인 및 소오스/드레인 전극을 정의하는 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 마스크로 하여 금속층을 제거하여 데이터 라인 및 소오스/드레인 전극을 형성하는 단계;
    상기 감광막 패턴을 프리 애슁하는 단계;
    상기 감광막 패턴을 마스크로 하여 상기 불순물층을 선택적으로 제거하여 오믹콘택층을 형성하는 동시에 상기 게이트 절연막을 표면으로부터 소정 두께 제거하는 단계; 및
    상기 감광막 패턴을 포스트 애슁하여 제거하는 단계를 포함하여 이루어짐을 특징으로 하는 액정 표시 장치의 형성 방법.
  8. 제 7항에 있어서,
    상기 감광막 패턴을 마스크로 하여 상기 불순물층을 제거하여 오믹콘택층을 형성하는 동시에 상기 게이트 절연막을 소정 두께 제거하는 단계에서,
    상기 게이트 절연막 전면에서 균일한 두께를 제거함을 특징으로 하는 액정 표시 장치의 형성 방법.
  9. 제 7항에 있어서,
    상기 감광막 패턴을 마스크로 하여 상기 불순물층을 제거하여 오믹콘택층을 형성하는 동시에 상기 게이트 절연막을 소정 두께 제거하는 단계에서,
    Cl2 가스를 주입하여 상기 게이트 절연막의 식각이 이루어지도록 함을 특징으로 하는 액정 표시 장치의 형성 방법.
  10. 제 1항에 있어서,
    상기 금속층은 몰리브덴(Mo)으로 형성하는 것을 특징으로 하는 액정 표시 장치의 형성 방법.
  11. 제 4항에 있어서,
    상기 금속층은 몰리브덴(Mo)으로 형성하는 것을 특징으로 하는 액정 표시 장치의 형성 방법.
  12. 제 7항에 있어서,
    상기 금속층은 몰리브덴(Mo)으로 형성하는 것을 특징으로 하는 액정 표시 장치의 형성 방법.
KR1020020046620A 2002-08-07 2002-08-07 액정 표시 장치의 형성 방법 KR100698043B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020020046620A KR100698043B1 (ko) 2002-08-07 2002-08-07 액정 표시 장치의 형성 방법
US10/608,376 US6844901B2 (en) 2002-08-07 2003-06-30 Liquid crystal display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020046620A KR100698043B1 (ko) 2002-08-07 2002-08-07 액정 표시 장치의 형성 방법

Publications (2)

Publication Number Publication Date
KR20040013620A KR20040013620A (ko) 2004-02-14
KR100698043B1 true KR100698043B1 (ko) 2007-03-23

Family

ID=31492822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020046620A KR100698043B1 (ko) 2002-08-07 2002-08-07 액정 표시 장치의 형성 방법

Country Status (2)

Country Link
US (1) US6844901B2 (ko)
KR (1) KR100698043B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101118077B1 (ko) * 2005-04-07 2012-03-07 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000042086A (ko) * 1998-12-24 2000-07-15 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075257A (en) * 1996-12-23 2000-06-13 Samsung Electronics Co., Ltd. Thin film transistor substrate for a liquid crystal display having a silicide prevention insulating layer in the electrode structure
KR100611042B1 (ko) * 1999-12-27 2006-08-09 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
US6734935B2 (en) * 2001-07-04 2004-05-11 Lg. Philips Lcd Co., Ltd. Array panel for a transflective liquid crystal display device
KR100869736B1 (ko) * 2001-12-29 2008-11-21 엘지디스플레이 주식회사 액정표시소자 및 그의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000042086A (ko) * 1998-12-24 2000-07-15 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020000042086 *

Also Published As

Publication number Publication date
US20040027504A1 (en) 2004-02-12
US6844901B2 (en) 2005-01-18
KR20040013620A (ko) 2004-02-14

Similar Documents

Publication Publication Date Title
JP4759089B2 (ja) 液晶表示装置の製造方法
US6608658B1 (en) Top gate TFT structure having light shielding layer and method to fabricate the same
KR101322885B1 (ko) 어레이 기판과 액정 디스플레이
JPH10270710A (ja) 液晶表示装置及びその製造方法
KR20090125500A (ko) 액정표시장치용 어레이 기판의 제조방법
KR20100000643A (ko) 평판 표시장치용 어레이 기판 및 그의 제조방법
CN102969282A (zh) 阵列基板及其制造方法、显示装置
US6847413B2 (en) Liquid crystal display device and method for manufacturing the same
KR20000019504A (ko) 액정 표시 장치 제조 방법
KR100698043B1 (ko) 액정 표시 장치의 형성 방법
KR100603852B1 (ko) 회절 노광 기술을 이용한 액정 표시 장치 제조 방법
KR100527086B1 (ko) 액정표시장치의 제조방법
KR100710158B1 (ko) 액정표시소자의 제조방법
KR100309213B1 (ko) 회절노광기술을이용한액정표시장치제조방법
KR100487434B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100909053B1 (ko) 박막 트랜지스터
KR101583602B1 (ko) 구리배선 형성방법과 구리배선을 포함하는 액정표시장치용 어레이기판
KR100577777B1 (ko) 박막 트랜지스터 액정표시소자의 트랜스퍼 형성방법
JPH0926584A (ja) 透明導電膜のドライエッチング方法
KR100889536B1 (ko) 액정표시장치 및 이를 이용한 액정표시소자의 제조방법
KR100289654B1 (ko) 버티컬구조의박막트랜지스터를구비한액정표시소자및그의제조방법
KR100671521B1 (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
KR100268302B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조방법
KR20050068241A (ko) 액정표시장치 제조방법
KR20040059687A (ko) 액정표시장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 12