KR100869736B1 - 액정표시소자 및 그의 제조방법 - Google Patents

액정표시소자 및 그의 제조방법 Download PDF

Info

Publication number
KR100869736B1
KR100869736B1 KR1020010087849A KR20010087849A KR100869736B1 KR 100869736 B1 KR100869736 B1 KR 100869736B1 KR 1020010087849 A KR1020010087849 A KR 1020010087849A KR 20010087849 A KR20010087849 A KR 20010087849A KR 100869736 B1 KR100869736 B1 KR 100869736B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
insulating film
liquid crystal
capacitor
Prior art date
Application number
KR1020010087849A
Other languages
English (en)
Other versions
KR20030057770A (ko
Inventor
최승규
임철우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020010087849A priority Critical patent/KR100869736B1/ko
Priority to US10/303,856 priority patent/US6714267B2/en
Publication of KR20030057770A publication Critical patent/KR20030057770A/ko
Application granted granted Critical
Publication of KR100869736B1 publication Critical patent/KR100869736B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 게이트 절연막을 과식각하여 스토리지 커패시터의 충전 용량을 증가시켜 잔상과 플리커를 방지하는 액정표시소자 및 그 제조방법에 관한 것으로서, 기판 상에 일 방향으로 형성되는 게이트 배선 및 이에 돌출되는 게이트 전극과, 상기 게이트 배선 상부에 형성되는 부분이 상기 게이트 전극의 상부에 형성되는 부분보다 1/2의 두께로 상기 기판의 전면에 형성되는 단일층의 절연막과, 상기 절연막을 사이에 두고 상기 게이트 전극위에 형성되는 액티브층과, 상기 액티브층 위에 일정한 간격을 갖고 형성되는 소오스 전극 및 드레인 전극과, 상기 절연막을 사이에 두고 상기 게이트 배선위에 형성되는 커패시터 전극을 포함하여 이루어짐을 특징으로 한다.
과식각, 커패시터 전극, 충전 용량, 쓰루홀

Description

액정표시소자 및 그의 제조방법{Liquid Crystal Display Device And Method For Manufacturing The Same}
도 1a는 종래 기술에 의한 액정표시소자를 나타낸 평면도
도 1b는 도 1a의 A-A' 선상에 따른 종래 기술에 의한 액정표시소자를 나타낸 단면도
도 2a 내지 도 2d는 도 1a의 A-A' 선상에 따른 종래의 액정표시소자의 제조방법을 나타낸 공정 단면도
도 3a는 본 발명에 의한 액정표시소자를 나타낸 평면도
도 3b는 도 3a의 A-A' 선상에 따른 본 발명에 의한 액정표시소자를 나타낸 단면도
도 4a 내지 도 4d는 도 3a의 A-A' 선상에 따른 본 발명에 의한 액정표시소자의 제조방법을 나타낸 공정 단면도
*도면의 주요부분에 대한 부호의 설명
300 : 기판 302 : 게이트 전극
302a : 게이트 배선 303 : 게이트 절연막
304 : 액티브층 305 : 오믹콘택층
306a : 소오스 전극 306b : 드레인 전극
306c : 커패시터 전극 307 : 보호막
307a : 콘택홀 307b : 쓰루홀
308 : 화소 전극 350 : 데이터 배선
본 발명은 액정표시소자 및 그 제조방법에 관한 것으로, 특히 커패시터 전극 하부의 게이트 절연막을 선택적으로 과도 식각하여 충전용량을 증가시켜 잔상과 플리커를 방지하는 액정표시소자 및 그의 제조방법에 관한 것이다.
액정표시소자는 저전압 구동, 저소비 전력, 풀 칼라 구현, 경박 단소 등의 특징으로 인해 계산기, 시계, 노트북, PC용 모니터 등에서 TV, 항공용 모니터, 개인 휴대 단말기, 휴대 전화 등으로 그 용도가 다양해지고 있다.
액정표시소자는 박막트랜지스터에 의해 신호가 스위칭되고 이 신호를 액정이 받아 칼라 필터를 통해 영상을 구현하는 것이다. 이때, 턴오프되는 동안에도 액정이 일정 시간동안 구동되어야 영상이 안정적이므로 스토리지 커패시터를 통해 턴온동안 축적된 전하를 유지시킨다. 그리고, 이 스토리지 커패시터의 충전 용량이 커야 잔상과 플리커가 발생하지 않으므로 스토리지 커패시터의 충전 용량을 증가시키려는 시도가 많이 있다.
이하, 첨부된 도면을 참조하여 종래 기술에 의한 액정표시소자 및 그 제조방법을 설명하면 다음과 같다.
도 1a는 종래 기술에 의한 액정표시소자를 나타낸 평면도이고, 도 1b는 도 1a의 A-A' 선상에 따른 종래 기술에 의한 액정표시소자를 나타낸 단면도이다.
도 1a 및 도 1b과 같이, 기판(100)상에 일방향으로 일정한 간격을 갖고 형성되는 복수개의 게이트 배선(102a)과 이에 직교하여 화소영역을 정의하는 복수개의 데이터 배선(150)이 있고, 상기 화소영역에 화소 전극(108)들이 형성되어 있다.
그리고, 상기 게이트 배선(102a)과 데이터 배선(150)이 교차하는 지점에는 박막트랜지스터가 형성되고, 상기 화소전극(108)은 상기 박막트랜지스터의 드레인 전극에 콘택홀(107a)을 통해 전기적으로 연결되어 있다. 또한, 각 게이트 배선(102a)상에 커패시터 전극(106c)이 형성되어 있고, 쓰루홀(107b)을 통해 상기 화소 전극(108)과 연결되어 있다.
도 2a 내지 도 2d는 도 1a의 A-A' 선상에 따른 종래 기술에 의한 액정표시소자의 제조방법을 나타낸 공정 단면도이다.
도 2a와 같이, 상기 기판(100)상에 게이트 금속을 증착하고 포토레지스트를 도포하고, 그 상부에 제 1마스크를 설치한다. 이후, 상기 제 1 마스크를 이용하여 상기 포토레지스트를 노광 및 현상 공정을 패터닝하고, 상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 게이트 금속을 식각하여 게이트 배선(102a)과 이에 돌출되는 게이트 전극(102)을 형성한다. 이어, 상기 포토레지스트를 박리한다.
그리고, 상기 게이트 전극(102)을 포함한 기판(100)의 전면에 게이트 절연막(103)을 형성하고, 상기 게이트 절연막(103) 상부에 액티브층(104)을, 상기 액티브층(104) 상부에 오믹콘택층(105)을 차례로 증착한다. 이어, 상기 상기 오믹콘택층(105)상에 포토레지스트를 도포하고 제 2마스크를 설치하고, 노광 및 현상 공정으로 상기 포토레지스트를 패터닝하고, 상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 오믹콘택층(105) 및 액티브층(104)을 상기 게이트 전극(102) 상측의 트랜지스터 형성영역에만 남도록 선택적으로 제거한다.
여기서, 상기 게이트 절연막(103)의 두께는 상기 게이트 전극(102) 부분과 상기 게이트 배선(102a) 부분 모두 동일하게 형성된다.
도 2b와 같이, 상기 기판(100)의 전면에 금속을 증착하고, 상기 금속상에 포토레지스트를 도포한 후 제 3마스크를 설치하고, 노광 및 현상 공정으로 상기 포토레지스트를 패터닝한다. 이어, 상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 금속을 선택적으로 제거하여 상기 게이트 배선(102a)과 수직한 방향을 갖는 데이터 배선(도 1의 150)을 형성함과 동시에 이에 돌출되는 소오스 전극(106a)과 상기 소오스 전극(106a)과 일정한 간격을 갖는 드레인 전극(106b)을 상기 액티브층(104)상의 양측단에 형성한다. 그리고 상기 소오스 전극(106a)과 드레인 전극(106b) 사이의 오믹콘택층(105)을 선택적으로 제거한다. 한편, 그리고, 상기 게이트 배선(102a) 상부에는 상기 소오스 전극(106a)과 상기 드레인 전극(106b)을 형성할 때 동시에 커패시터 전극(106c)을 형성한다.
상기 커패시터 전극(106c)과 상기 게이트 배선(102a)은 상기 게이트 절연막(103)을 사이에 두고 커패시터를 이루게 된다. 여기서, 상기 게이트 절연막(103)의 두께는 채널부와 스토리지부 모두 동일하고, 두께가 크면 잔상과 플리커가 발생하므로, 상기 게이트 절연막(103)의 두께를 전체적으로 줄이게 되면 그에 따라 트랜지스터가 불안정화 된다.
즉, 스토리지 커패시터의 용량은 초기 게이트 절연막 두께에 달려있으며 상기 스토리지 커패시터를 확대하기 위해서는 초기에 상기 게이트 절연막의 막을 낮추어서 증착해야 하는 데 이는, 곧 채널부의 게이트 절연막의 두께도 낮아지므로 트랜지스터가 변하여 신뢰성에 문제가 된다.
도 2c와 같이, 상기 소오스 전극(106a) 및 드레인 전극(106b)을 포함한 기판(100)의 전면에 보호막(107)을 증착하고, 포토레지스트를 도포한 후 제 4마스크를 설치하고, 노광 및 현상 공정으로 상기 포토레지스트를 패터닝한다. 이어, 상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 드레인 전극(106b) 및 커패시터 전극(106c)의 표면이 소정부분 노출되도록 상기 보호막(107)을 선택적으로 제거하여 콘택홀(107a)과 쓰루홀(107b, 도면에 표시하지 않음)을 형성한다.
도 2d와 같이, 상기 콘택홀(107a)을 포함한 기판(100)의 전면에 투명 금속인 ITO막을 증착하고, 상기 ITO막상에 포토레지스트를 도포한 후, 제 5마스크를 설치하고, 노광 및 현상 공정으로 상기 포토레지스트를 패터닝한다. 이어, 상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 ITO막을 선택적으로 제거하여 상기 콘택홀(107a)과 쓰루홀(107b)을 통해 상기 드레인 전극(106b)과 커패시터 전극(106c)에 전기적으로 연결되는 화소 전극(108)을 형성한다.
상기와 같이 형성된 종래의 액정표시소자의 스토리지 커패시터의 동작은 다음과 같다. 게이트 배선(102a)에 게이트 구동 신호를 인가하면 박막트랜지스터가 턴온되어 데이터 배선(150)에 인가된 데이터 신호가 화소 전극(108)에 인가되어 액정을 구동한다. 이때, 화소 전극(108)에 인가된 데이터 신호가 스토리지 커패시터에 유기되어 박막트랜지스터가 턴오프되어도 일정 시간 액정을 구동하게 된다.
상기와 같은 종래 기술에 의한 액정표시소자 및 그 제조방법은 다음과 같은 문제점들이 있다.
첫째, 게이트 절연막을 사이에 두고 게이트 배선과 커패시터 전극이 커패시터를 형성할 때, 게이트 절연막이 두꺼워 충전 용량이 떨어져 잔상이 발생한다.
둘째, 게이트 절연막을 사이에 두고 게이트 배선과 커패시터 전극이 커패시터를 형성할 때, 게이트 절연막이 두꺼워 충전 용량이 떨어져 플리커가 발생한다.
셋째, 전체 게이트 절연막의 두께를 얇게 하면 충전 용량은 증가되나 트랜지스터의 성능이 변하여 안정적이지 못하다.
본 발명은 상기와 같은 문제점들을 해결하기 위하여 안출한 것으로, 추가 마스크를 사용하지 않고 액티브층과 오믹콘택층 식각시 포토레지스트를 박리하지 않고 게이트 절연막을 추가 식각하면 채널부는 원 두께이고, 스토리지부는 식각되어 얇은 두께가 되어 스토리지 커패시터의 충전 용량이 커지도록 한 액정표시소자 및 그의 제조방법을 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 액정표시소자는 기판 상에 일 방향으로 형성되는 게이트 배선 및 이에 돌출되는 게이트 전극과, 상기 게이트 배선 상부에 형성되는 부분이 상기 게이트 전극의 상부에 형성되는 부분보다 1/2의 두께로 상기 기판의 전면에 형성되는 단일층의 절연막과, 상기 절연막을 사이에 두고 상기 게이트 전극위에 형성되는 액티브층과, 상기 액티브층 위에 일정한 간격을 갖고 형성되는 소오스 전극 및 드레인 전극과, 상기 절연막을 사이에 두고 상기 게이트 배선위에 형성되는 커패시터 전극을 포함하여 이루어짐을 특징으로 한다.
또한, 본 발명에 의한 액정표시소자의 제조방법은 기판 상에 일방향을 갖는 게이트 배선 및 이에 돌출되는 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 포함한 기판의 전면에 단일층의 절연막을 형성하는 단계와, 상기 게이트 전극 상부의 절연막상에 액티브층을 형성하는 단계와, 상기 액티브층에 의해 노출된 상기 절연막을 일정두께만큼 선택적으로 식각하는 단계와, 상기 액티브층위에 일정한 간격을 갖는 소오스 전극 및 드레인 전극을, 상기 게이트 배선 상의 절연막상에 커패시터 전극을 형성하는 단계를 포함하며, 상기 절연막의 두께는 상기 게이트 전극보다 상기 게이트 배선에서 1/2의 두께로 형성함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 액정표시소자 및 그의 제조방법을 상세히 설명하면 다음과 같다.
도 3a는 본 발명에 의한 액정표시소자를 나타낸 평면도이고, 도 3b는 도 3a의 A-A'선상에 따른 본 발명에 의한 액정표시소자를 나타낸 단면도이다.
도 3a 및 도 3b에 도시한 바와 같이, 기판(300)상에 서로 교차하여 배치되어 화소영역을 정의하는 복수개의 게이트 배선(302a) 및 데이터 배선(350)과, 상기 게이트 배선(302a)과 데이터 배선(350)에 의해 정의된 화소영역에 형성되는 화소전극(308)과, 상기 게이트 배선(302a) 위에 형성되는 커패시터 전극(306c)과, 상기 게이트 배선(302a) 및 데이터 배선(350)의 교차지점에 형성된 박막트랜지스터(301)를 포함하여 구성된다.
여기서, 상기 박막트랜지스터(301)는 상기 기판(300)상에 상기 게이트 배선(302a)로부터 돌출되어 형성되는 게이트 전극(302)과, 상기 게이트 전극(302)을 포함한 기판(300)의 전면에 형성되는 게이트 절연막(303)과, 상기 게이트 전극(302) 상부의 게이트 절연막(303)상에 형성되는 액티브층(304) 그리고 상기 액티브층(304)상에 형성되는 오믹콘택층(305)과, 상기 오믹콘택층(305)상의 양측에 형성되는 소오스 및 드레인 전극(306a,306b)으로 구성된다.
그리고 상기 게이트 절연막(306)은 상기 게이트 배선(302a)과 기판(300) 위에도 형성되는데, 상기 게이트 전극(302)상의 게이트 절연막(303)의 두께는 상기 게이트 배선(302a) 및 기판(300) 상의 게이트 절연막(303)의 두께보다 더 두껍다. 즉, 상기 박막트랜지스터(301)에서 기생 전하를 줄이기 위해 상기 게이트 전극(302)과 상기 소오스 및 드레인 전극(306a,306b) 사이의 게이트 절연막(303)은 충분한 두께를 갖고 형성되고, 스토리지 커패시터의 충전용량을 증대시키기 위해 상기 게이트 배선(302a)과 상기 커패시터 전극(306c) 사이의 게이트 절연막(303)은 얇게 형성된다.
도 4a 내지 도 4d는 도 3a의 A-A' 선상에 따른 본 발명에 의한 액정표시소자의 제조방법을 나타낸 공정 단면도이다.
삭제
도 4a와 같이, 기판(300)상에 게이트 금속을 증착하고 포토레지스트를 도포하고, 상기 포토레지스트의 상부에 제 1마스크를 설치한다. 이후, 노광 및 현상 공정으로 상기 포토레지스트를 패터닝한다. 그리고 상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 게이트 금속을 선택적으로 식각하여 게이트 배선(302a)과 이에 돌출되는 게이트 전극(302)을 형성하고, 상기 포토레지스트를 제거한다.
그리고, 상기 게이트 전극(302)을 포함한 기판(300)의 전면에 게이트 절연막(303)을 형성한다. 이어, 상기 게이트 절연막(303) 상부에 액티브층(304) 및 오믹콘택층(305)을 차례로 증착한다. 상기 게이트 절연막(303)은 상기 게이트 전극(302)과 상기 게이트 배선(302a) 전면에 형성하도록 한다. 다음, 상기 오믹콘택층(305)상에 포토레지스트를 도포 및 제 2마스크를 설치하고, 노광 및 현상으로 포토레지스트를 패터닝한다. 그리고 상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 오믹콘택층(305) 및 액티브층(304)을 선택적으로 식각한다.
이후, 상기 패터닝된 포토레지스트를 박리하지 않고 상기 노출된 게이트 절연막(303)을 표면으로부터 소정두께만큼 제거되도록 추가로 식각 공정을 실시한다. 이때, 상기 게이트 절연막(303)의 추가 식각시 채널부는 상기 포토레지스트에 의해 보호되고 그 외 부분은 식각되어 스토리지부의 상기 게이트 절연막(303)의 두께가 감소한다. 즉, 상기 게이트 절연막(303)의 두께는 상기 게이트 전극(302) 부분과 상기 게이트 배선(302a) 부분이 다르게 형성된다. 즉, 상기 게이트 전극(302) 상부에 잔류하는 게이트 절연막(303)은 상기 게이트 배선(302a)의 상부에 잔류하는 게이트 절연막(303)보다 더 두껍게 형성된다. 이어, 상기 포토레지스트를 박리한다.
도 4b와 같이, 상기 기판(300)의 전면에 금속을 증착하고, 상기 금속상에 포토레지스트를 도포한 후, 제 3마스크를 설치하고, 노광 및 현상 공정으로 상기 포토레지스트를 패터닝한다. 이어, 상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 금속과 오믹콘택층(305)을 선택적으로 제거하여 상기 게이트 배선(302a)과 수직한 방향을 갖는 데이터 배선(도 3a의 350)을 형성함과 동시에 상기 오믹콘택층(305)의 양측단에 소오스 전극(306a) 및 상기 소오스 전극(306a)과 일정한 간격을 갖는 드레인 전극(306c) 그리고 상기 게이트 배선(302a) 상부에 커패시터 전극(306c)을 형성한다. 이어, 상기 포토레지스트를 박리한다.
상기 커패시터 전극(306c)과 상기 게이트 배선(302a)은 상기 게이트 절연막(303)을 사이에 두고 커패시터를 형성한다. 여기서, 상기 게이트 절연막(303)의 두께는 전술한 바와 같이, 추가 식각 공정에 의해 게이트 전극(302) 상부에 형성된 게이트 절연막(303)보다 얇은 두께를 가지고 있다. 따라서 스토리지부는 상기 게이트 절연막(303)의 두께를 전체적으로 줄이므로 충전 용량이 증가하여 잔상과 플리커를 방지하고, 채널부는 원 두께를 가지므로 트랜지스터가 안정된다.
즉, 스토리지 커패시터의 용량은 초기 게이트 절연막 두께에 달려있으며 상기 스토리지 커패시터를 확대하기 위해서는 초기에 상기 게이트 절연막의 막을 낮추어서 증착해야 하는 데 이는, 상기 액티브층(304)을 형성한 후에 추가 식각에 의해 달성된다.
도 4c와 같이, 상기 소오스 전극(306a) 및 드레인 전극(306b)을 포함한 기판(300)의 전면에 보호막(307)을 증착하고, 상기 보호막(307)상에 포토레지스트를 도포하고, 제 4마스크를 설치한다. 이어, 노광 및 현상 공정으로 상기 포토레지스트를 패터닝한다. 그리고 상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 드레인 전극(306b) 및 커패시터 전극(306c)의 표면이 소정부분 노출되도록 상기 보호막(307)을 선택적으로 제거하여 콘택홀(307a) 및 비아홀(도 3a의 307b)을 형성한다. 이어, 상기 포토레지스트를 박리한다.
도 4d와 같이, 상기 콘택홀(307a) 및 비아홀(307b)을 포함한 기판(300)의 전면에 ITO막을 증착하고, 상기 ITO막상에 포토레지스트 도포한 후 그 위에 제 5마스크를 설치한다. 이어, 노광 및 현상 공정으로 상기 포토레지스트를 패터닝하고, 상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 ITO막을 선택적으로 제거하여 상기 콘택홀(307a) 및 비아홀(307b)을 통해 상기 드레인 전극(306b) 및 커패시터 전극(306c)과 연결되는 화소 전극(308)을 형성한다.
여기서, 스토리지부의 게이트 절연막을 채널부의 1/2로 감소시켜 스토리지 커패시터의 충전 용량을 2배로 증가시켰다. 상기 스토리지 커패시터의 충전 용량이 증가되므로 화소 전극의 전압 강하가 감소되어 잔상과 플리커가 감소된다.
그리고, 마스크를 추가하지 않고 공정을 추가하여 스토리지 커패시터의 충전 용량을 증가시켰다.
상기와 같이 형성된 본 발명에 의한 액정표시소자는 다음과 같이 동작한다. 상기 게이트 배선(302a)에 게이트 구동 신호를 인가하면 박막트랜지스터(301)가 턴온되어 데이터 배선(350)에 인가된 데이터 신호가 화소 전극에 인가되어 액정을 구동한다. 이때, 화소 전극(308)에 인가된 데이터 신호가 충전 용량이 증가된 스토리지 커패시터에 유기되어 박막트랜지스터(301)가 턴오프되어도 일정 시간 액정을 구동하게 된다.
상기와 같은 본 발명에 의한 액정표시소자 및 그의 제조방법은 다음과 같은 효과가 있다.
첫째, 스토리지부의 게이트 절연막을 선택적으로 식각하여 두께를 감소시켜 충전 용량을 증가시키므로 트랜지스터가 불안정하지 않으면서 잔상을 방지할 수 있다.
둘째, 스토리지부의 게이트 절연막을 선택적으로 식각하여 두께를 감소시켜 충전 용량을 증가시키므로 트랜지스터가 불안정하지 않으면서 플리커를 방지할 수 있다.
셋째, 마스크를 추가하지 않는 공정을 사용하므로 공정 코스트가 많이 필요하지 않다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (7)

  1. 기판 상에 일 방향으로 형성되는 게이트 배선 및 이에 돌출되는 게이트 전극과,
    상기 게이트 배선 상부에 형성되는 부분이 상기 게이트 전극의 상부에 형성되는 부분보다 1/2의 두께로 상기 기판의 전면에 형성되는 단일층의 절연막과,
    상기 절연막을 사이에 두고 상기 게이트 전극위에 형성되는 액티브층과,
    상기 액티브층 위에 일정한 간격을 갖고 형성되는 소오스 전극 및 드레인 전극과,
    상기 절연막을 사이에 두고 상기 게이트 배선위에 형성되는 커패시터 전극을 포함하여 이루어짐을 특징으로 하는 액정표시소자.
  2. 삭제
  3. 기판 상에 일방향을 갖는 게이트 배선 및 이에 돌출되는 게이트 전극을 형성하는 단계와,
    상기 게이트 전극을 포함한 기판의 전면에 단일층의 절연막을 형성하는 단계와,
    상기 게이트 전극 상부의 절연막상에 액티브층을 형성하는 단계와,
    상기 액티브층에 의해 노출된 상기 절연막을 일정두께만큼 선택적으로 식각하는 단계와,
    상기 액티브층위에 일정한 간격을 갖는 소오스 전극 및 드레인 전극을, 상기 게이트 배선 상의 절연막상에 커패시터 전극을 형성하는 단계를 포함하며,
    상기 절연막의 두께는 상기 게이트 전극보다 상기 게이트 배선에서 1/2의 두께로 형성함을 특징으로 하는 액정표시소자의 제조방법.
  4. 제 3항에 있어서, 상기 커패시터 전극은 상기 소오스 전극과 드레인 전극과 동일한 금속으로 형성함을 특징으로 하는 액정표시소자의 제조방법.
  5. 삭제
  6. 제 3항에 있어서, 상기 소오스 및 드레인 전극과 상기 커패시터 전극위에 보호막을 형성하는 단계와, 상기 드레인 전극 및 커패시터 전극의 표면이 노출되도록 상기 보호막을 선택적으로 제거하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 통해 상기 드레인 전극 및 커패시터 전극에 연결되는 화소전극을 형성하는 단계를 더 포함하여 이루어짐을 특징으로 하는 액정표시소자의 제조방법.
  7. 삭제
KR1020010087849A 2001-12-29 2001-12-29 액정표시소자 및 그의 제조방법 KR100869736B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020010087849A KR100869736B1 (ko) 2001-12-29 2001-12-29 액정표시소자 및 그의 제조방법
US10/303,856 US6714267B2 (en) 2001-12-29 2002-11-26 Liquid crystal display device and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010087849A KR100869736B1 (ko) 2001-12-29 2001-12-29 액정표시소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20030057770A KR20030057770A (ko) 2003-07-07
KR100869736B1 true KR100869736B1 (ko) 2008-11-21

Family

ID=19717886

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010087849A KR100869736B1 (ko) 2001-12-29 2001-12-29 액정표시소자 및 그의 제조방법

Country Status (2)

Country Link
US (1) US6714267B2 (ko)
KR (1) KR100869736B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030094452A (ko) * 2002-06-04 2003-12-12 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR100698043B1 (ko) * 2002-08-07 2007-03-23 엘지.필립스 엘시디 주식회사 액정 표시 장치의 형성 방법
JP4628693B2 (ja) * 2004-03-31 2011-02-09 富士通株式会社 液晶表示装置用基板及びその製造方法並びにそれを備えた液晶表示装置
TWI492389B (zh) * 2012-07-13 2015-07-11 Au Optronics Corp 畫素結構及畫素結構的製作方法
CN104752344A (zh) * 2015-04-27 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
KR102329294B1 (ko) * 2015-04-30 2021-11-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20170126054A (ko) * 2016-05-04 2017-11-16 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN108538851A (zh) * 2018-03-05 2018-09-14 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管背板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04336530A (ja) * 1991-05-14 1992-11-24 Mitsubishi Electric Corp 液晶ディスプレイ
KR100205388B1 (ko) * 1995-09-12 1999-07-01 구자홍 액정표시장치 및 그 제조방법
KR20010021016A (ko) * 1999-06-28 2001-03-15 가타오카 마사타카 액티브 매트릭스형 액정표시장치
KR20010021271A (ko) * 1999-08-25 2001-03-15 이데이 노부유끼 액정표시장치 및 그 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100255592B1 (ko) * 1997-03-19 2000-05-01 구본준 액정 표시 장치 구조 및 그 제조 방법
JPH11340462A (ja) * 1998-05-28 1999-12-10 Fujitsu Ltd 液晶表示装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04336530A (ja) * 1991-05-14 1992-11-24 Mitsubishi Electric Corp 液晶ディスプレイ
KR100205388B1 (ko) * 1995-09-12 1999-07-01 구자홍 액정표시장치 및 그 제조방법
KR20010021016A (ko) * 1999-06-28 2001-03-15 가타오카 마사타카 액티브 매트릭스형 액정표시장치
KR20010021271A (ko) * 1999-08-25 2001-03-15 이데이 노부유끼 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
US6714267B2 (en) 2004-03-30
US20030122981A1 (en) 2003-07-03
KR20030057770A (ko) 2003-07-07

Similar Documents

Publication Publication Date Title
KR100598737B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US6323051B1 (en) Method of manufacturing liquid crystal display
KR100799464B1 (ko) 액정표시장치 및 그 제조방법
JP4475578B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JP3226836B2 (ja) 液晶表示装置及びその製造方法
US6500702B2 (en) Method for manufacturing thin film transistor liquid crystal display
JP4166300B2 (ja) 液晶表示装置の製造方法
KR20010025955A (ko) 반사투과 복합형 박막트랜지스터 액정표시장치
KR100869740B1 (ko) 액정표시소자 및 그 제조방법
KR100498543B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100869736B1 (ko) 액정표시소자 및 그의 제조방법
KR20040031370A (ko) 액정표시패널 및 그 제조방법
KR100499376B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US20150162354A1 (en) Thin film transistor substrate and method of manufacturing a thin film transistor substrate
US6847413B2 (en) Liquid crystal display device and method for manufacturing the same
KR100493380B1 (ko) 액정표시장치의 제조방법
KR20080047085A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP2004013003A (ja) 液晶表示装置
KR20050070325A (ko) 액정표시장치 및 그 제조방법
JP3514997B2 (ja) 液晶表示装置の製造方法およびアクティブマトリクス基板の製造方法
KR100603927B1 (ko) 박막트랜지스터 액정표시장치
KR100488927B1 (ko) 스테거드타입박막트렌지스터액정표시소자및그의제조방법
KR100205867B1 (ko) 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판
JP2919369B2 (ja) 液晶表示装置及びその製造方法
KR100904268B1 (ko) 액정표시소자 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 12