KR100904268B1 - 액정표시소자 및 그의 제조방법 - Google Patents
액정표시소자 및 그의 제조방법 Download PDFInfo
- Publication number
- KR100904268B1 KR100904268B1 KR1020020087873A KR20020087873A KR100904268B1 KR 100904268 B1 KR100904268 B1 KR 100904268B1 KR 1020020087873 A KR1020020087873 A KR 1020020087873A KR 20020087873 A KR20020087873 A KR 20020087873A KR 100904268 B1 KR100904268 B1 KR 100904268B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gate
- electrode
- mask
- photosensitive film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 43
- 238000004519 manufacturing process Methods 0.000 title abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000010408 film Substances 0.000 claims description 101
- 239000004065 semiconductor Substances 0.000 claims description 44
- 229920002120 photoresistant polymer Polymers 0.000 claims description 34
- 238000004380 ashing Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 222
- 229910021417 amorphous silicon Inorganic materials 0.000 description 15
- 238000002161 passivation Methods 0.000 description 14
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 6
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000011651 chromium Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000004809 Teflon Substances 0.000 description 3
- 229920006362 Teflon® Polymers 0.000 description 3
- -1 acrylic organic compound Chemical class 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 241001239379 Calophysus macropterus Species 0.000 description 1
- 229910016024 MoTa Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 229960001296 zinc oxide Drugs 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2457/00—Electrical equipment
- B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
- B32B2457/202—LCD, i.e. liquid crystal displays
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
- G02F1/136281—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon having a transmissive semiconductor substrate
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
Abstract
공정 마스크수를 줄이기에 알맞은 액정표시소자 및 그의 제조방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 액정표시소자의 제조방법은 기판상에 제 1 회절 노광 마스크를 이용해서 액티브층과 오믹콘택층과 소오스/드레인전극 및 데이터라인을 형성하는 제 1 공정; 콘택 마스크를 이용해서 상기 드레인전극에 콘택홀을 갖는 절연막을 형성하는 제 2 공정; 제 2 회절 노광 마스크를 이용해서 상기 소오스/드레인전극의 각 일측과 오버랩되는 게이트전극 및 상기 데이터라인과 교차 배치되어 화소영역을 정의하는 게이트라인을 형성하고, 이와 동시에 화소영역에 화소전극을 형성하는 제 3 공정을 포함함을 특징으로 한다.
마스크, 회절 노광
Description
도 1은 종래에 따른 액정표시소자의 단위 화소를 나타낸 확대 평면도
도 2a 내지 도 2d는 종래에 따른 액정표시소자의 제조방법을 나타낸 공정단면도
도 3a는 본 발명의 제 1 실시예에 따른 액정표시소자의 단위 화소를 나타낸 확대 평면도
도 3b는 도 3a의 Ⅱ-Ⅱ'선을 자른 구조단면도
도 4a 내지 도 4h는 본 발명의 제 1 실시예에 따른 액정표시소자의 제조방법을 나타낸 공정단면도
도 5a는 본 발명의 제 1 실시예에 따른 액정표시소자의 단위 화소를 나타낸 확대 평면도
도 5b는 도 5a의 Ⅲ-Ⅲ'선을 자른 구조단면도
도 6a 내지 도 6i는 본 발명의 제 2 실시예에 따른 액정표시소자의 제조방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
41, 61 : 기판 42, 64 : 제 1 반도체층
43, 65 : 제 2 반도체층 42a, 64a: 액티브층
44 : 제 1 도전층 45, 66 : 제 1 감광막
46, 76 : 데이터라인 46a, 76a : 소오스전극
46b, 76b : 드레인전극 47, 63 : 게이트절연막
48 : 콘택홀 49, 71 : 제 1 투명층
50 : 제 2 도전층 51, 73 : 제 2 투명층
52, 74 : 제 2 감광막 53 : 게이트라인
53a, 62a : 게이트전극 54 : 화소전극
62 : 제 3 도전층 62b : 게이트라인
65a : 오믹콘택층 67 : 제 1 회절 노광 마스크
68 : 제 1 콘택홀 69 : 패시베이션막
70 : 제 2 콘택홀 72 : 제 4 도전층
75 : 제 2 회절 노광 마스크 76 : 데이터라인
77 : 게이트 패드전극
본 발명은 액정표시소자에 대한 것으로, 특히 공정 마스크 수를 줄이기에 알맞은 액정표시소자 및 그의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시소자에 대한 요구도 다양한 형태로 점증하 고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같이 액정표시장치가 여러 분야에서 화면 표시장치로서의 역할을 하기 위해 여러 가지 기술적인 발전이 이루어 졌음에도 불구하고 화면 표시소자로서 화상의 품질을 높이는 작업은 상기 장점과 배치되는 면이 많이 있다.
따라서, 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고 품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.
일반적인 액정표시장치는 전계생성전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 소자이 다.
액정표시장치는 다양한 형태로 이루어질 수 있는데, 현재 박막 트랜지스터와 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동 행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.
이러한 액정표시장치는 하부 기판에 화소전극이 형성되어 있고, 상부 기판에 공통전극이 형성되어 있는 구조로, 두 전극 사이에 걸리는 기판에 수직한 방향의 전기장에 의해 액정 분자를 구동하는 방식이다.
이러한 종래의 액정표시소자 및 그의 제조방법에 대하여, 첨부한 도면을 참조하여 설명하면 다음과 같다.
종래 기술에 따른 액정표시소자는 도 1과 도 2d에 도시한 바와 같이 투명한 기판(10) 상에 일정 간격을 갖고 일방향으로 평행하게 게이트라인(11)이 배열되어 있고, 상기 게이트라인(11)에서 일방향으로 게이트전극(12)이 돌출 형성되어 있다.
이때 스토리지 커패시터의 스토리지 하부전극은 전단 게이트라인과 일체로 구성된다. 즉, 전단 게이트라인이 스토리지 하부전극 역할을 한다.
그리고 게이트라인(11)과 게이트전극(12)을 포함한 기판(10)상에 게이트절연막(13)이 형성되어 있고, 게이트절연막(13)상에 상기 게이트라인(11)과 교차 형성되어 화소영역을 정의하는 데이터라인(18)이 있다.
그리고 상기 데이터라인(18)에서 돌출된 소오스전극(18a)이 있고, 상기 소오스전극(18a)과 소정 간격 이격된 드레인전극(18b)이 있다.
이때 소오스전극(18a)은 게이트전극(12)의 일측 상부에 오버랩되어 있고, 상기 드레인전극(18b)은 게이트전극(12) 타측 상부에 오버랩되어 있다.
상기 게이트절연막(13)상에 액티브층(14)이 일정모양으로 패턴 형성되어 있다.
이때, 액티브층(14)은 상기 데이터라인(18)과 소오스전극(18a) 및 드레인전극(18b)의 하부에 더 넓은 폭을 갖고 형성되며, 비정질 실리콘층(14)으로 구성된다.
그리고 드레인전극(18b)의 일영역 및 전단 게이트라인의 일영역에 제 1 콘택홀(20a)을 구비한 보호막(19)이 기판(10) 전면에 형성되어 있다.
그리고 드레인전극(18b)에 콘택되며 전단 게이트라인의 콘택홀 상부를 포함한 화소영역에 화소전극(21)이 형성되어 있다.
미설명 부호 20b와 20c는 게이트 패드 콘택홀이고, 소오스 패드 콘택홀이고, 21a와 21b는 게이트 패드전극과, 소오스 패드전극이다.
다음에, 상기의 구성을 갖는 종래 기술에 따른 액정표시소자의 제조방법에 대하여 설명하기로 한다.
도 2a에 도시한 바와 같이 기판(10)상에 제 1 도전층을 증착한 후 제 1 마스크를 이용하여 사진 식각하여 일 방향으로 연장된 게이트라인(11) 및 게이트라인(11)의 일측으로 돌출된 게이트전극(12)을 형성한다.
다음에 게이트라인(11)을 포함한 기판(10) 전면에 게이트절연막(13)과, 비정질 실리콘층(14)과 n+ 비정질 실리콘층(15)과, 제 2 도전층(16)과 감광막(17)을 차 례로 증착한다.
이후에 회절 노광 마스크(제 2 마스크)를 이용해서 도 2b에 도시한 바와 같이 감광막(17)을 패터닝한다.
도 2c에 도시한 바와 같이 패터닝된 감광막(17)을 마스크로 제 2 도전층(16)을 습식식각(wet etch)한 후, n+ 비정질 실리콘층(15)과 비정질 실리콘층(14)을 건식식각하여 액티브층(14a)을 형성한다.
이후에 감광막(17)을 에싱처리한다. 이에 의해서 채널형성 영역의 제 2 도전층(16)상부만 오픈된다.
상기 에싱처리된 감광막(17)을 마스크로 도 2d에 도시한 바와 같이 채널영역의 비정질 실리콘층(14)이 드러나도록 제 2 도전층(16)과 n+ 비정질 실리콘층(15)을 식각하여 오믹콘택층(15a) 및 데이터라인(18)과 소오스전극(18a) 및 드레인전극(18b)을 형성한다.
이때 회절 노광 마스크는 채널영역이 형성될 부분에 슬릿이 형성되어 있다.
다음에 기판(10)상에 보호막(19)을 증착하고, 제 3 마스크를 이용해서 드레인전극(18b)의 일영역에 제 1 콘택홀(20a)을 형성하고, 전단 게이트라인의 일영역이 드러나도록 제 2 콘택홀(20b)을 형성한다.
다음에 기판(10)상에 투명전극을 증착한 후 제 4 마스크를 이용하여 투명전극을 식각해서 화소영역에 화소전극(21)을 형성한다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로, 본 발명의 목적은 공정 마스크수를 줄이기에 알맞은 액정표시소자 및 그의 제조방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 액정표시소자는 기판상에 교차 배치되어 화소영역을 정의하는 복수개의 게이트라인 및 데이터라인과; 상기 게이트라인과 데이터라인의 교차부분에 형성되며, 게이트전극과, 게이트절연막과, 액티브층과, 소오스/드레인전극 순서로 형성된 박막트랜지스터와; 상기 게이트라인 끝단에서 연장 형성되며, 상기 기판이 드러나도록 콘택홀을 갖고, 상기 콘택홀에 측면 콘택된 게이트 패드전극를 구비한 게이트패드부와; 상기 화소영역에 형성된 화소전극을 포함하여 구성됨을 특징으로 한다.
상기 소오스/드레인전극과 게이트 패드전극은 제 1 투명층과 제 1 도전층과 제 2 투명층이 적층되어 구성된다.
상기 게이트 패드부에는 제 1 도전층과, 제 1 절연막과, 제 1, 제 2 반도체층과, 제 2 절연막이 적층 구성되어 있다.
상기 목적을 위한 본 발명의 다른 실시예에 의한 액정표시소자는 기판상에 교차 배치되어 화소영역을 정의하는 복수개의 게이트라인 및 데이터라인과; 상기 게이트라인과 데이터라인의 교차부분에 액티브층, 소오스/드레인전극과 게이트절연막과 게이트전극 순서로 형성되며, 상기 게이트전극은 적층된 제 1 투명층과 도전층과 제 2 투명층으로 구성된 탑 게이트형 박막트랜지스터와; 상기 화소영역에 형성된 화소전극을 포함하여 구성됨을 특징으로 한다.
상기와 같은 구성을 갖는 본 발명의 액정표시소자의 제조방법은 기판상에 제 1 회절 노광 마스크를 이용해서 액티브층과 오믹콘택층과 소오스/드레인전극 및 데이터라인을 형성하는 제 1 공정; 콘택 마스크를 이용해서 상기 드레인전극에 콘택홀을 갖는 절연막을 형성하는 제 2 공정; 제 2 회절 노광 마스크를 이용해서 상기 소오스/드레인전극의 각 일측과 오버랩되는 게이트전극 및 상기 데이터라인과 교차 배치되어 화소영역을 정의하는 게이트라인을 형성하고, 이와 동시에 화소영역에 화소전극을 형성하는 제 3 공정을 포함함을 특징으로 한다.
상기 제 1 공정은 상기 기판상에 제 1 반도체층, 제 2 반도체층, 제 1 도전층과 제 1 감광막을 차례로 형성하는 단계; 상기 제 1 회절 노광 마스크로 상기 제 1 감광막을 패터닝하는 단계; 상기 패터닝된 제 1 감광막을 마스크로 상기 기판이 드러나도록 제 1 도전층과 제 2 반도체층과 제 1 반도체층을 식각하는 단계; 상기 제 1 감광막을 에싱처리하는 단계; 상기 에싱처리된 제 1 감광막을 마스크로 채널영역의 상기 제 1 반도체층이 드러나도록 상기 제 1 도전층과 제 2 반도체층을 식각하여 상기 액티브층과 오믹콘택층과 소오스/드레인전극 및 데이터라인을 형성하는 단계를 포함한다.
상기 제 3 공정은 상기 기판전면에 제 1 투명층과 제 2 도전층과 제 2 투명층과 제 2 감광막을 차례로 증착하는 단계; 상기 제 2 회절 노광 마스크를 이용해서 상기 제 2 감광막을 패터닝하는 단계; 상기 패터닝된 제 2 감광막을 마스크로 상기 절연막이 드러나도록 상기 제 2 투명층과 제 2 도전층과 제 1 투명층을 차례로 식각하여 게이트전극 및 게이트라인을 형성하는 단계; 화소영역의 상기 제 2 감 광막을 에싱처리하여 제거하는 단계; 상기 에싱처리된 제 2 감광막을 마스크로 상기 화소영역의 제 2 투명층과 제 2 도전층을 제거하여 상기 화소전극을 형성하는 단계를 포함한다.
또한 상기와 같은 구성을 갖는 본 발명의 액정표시소자의 제조방법은 기판상에 제 1 회절 노광 마스크를 이용해서 게이트전극과 게이트라인과 게이트절연막과 액티브층과 오믹콘택층을 형성하는 제 1 공정; 콘택 마스크를 이용해서 사기 게이트전극 양측 상부의 상기 오믹콘택층에 각각 제 1 콘택홀을 갖는 절연막을 형성하는 제 2 공정; 제 2 회절 노광 마스크를 이용해서 상기 게이트전극의 양측과 오버랩되며 상기 제 1 콘택홀을 통해서 상기 오믹콘택층에 콘택되는 소오스/드레인전극 및 상기 게이트라인과 교차 배치되어 화소영역을 정의하는 데이터라인을 형성하고, 이와 동시에 상기 화소영역에 화소전극을 형성하는 제 3 공정을 포함한다.
이때 제 1 공정은 상기 기판상에 제 1 도전층과 게이트절연마과 제 1, 제 2 반도체층과 제 1 감광막을 차례로 형성하는 단계; 상기 제 1 회절 노광 마스크로 상기 제 1 감광막을 패터닝하는 단계; 상기 패터닝된 제 1 감광막을 마스크로 상기 기판이 드러나도록 상기 제 2, 제 1 반도체층과 게이트절연막과 제 1 도전층을 식각하여 게이트전극과 게이트라인 및 액티브층을 형성하고, 상기 게이트라인 끝단의 게이트패드부에 제 2 콘택홀을 형성하는 단계; 상기 제 1 감광막을 에싱 처리하는 단계; 상기 에싱 처리된 제 1 감광막을 마스크로 채널영역의 상기 제 1 반도체층이 드러나도록 상기 제 2 반도체층을 식각하여 오믹콘택층을 형성하는 단계를 포함함을 특징으로 한다.
상기 제 3 공정은 상기 기판 전면에 제 1 투명층과 제 2 도전층과 제 2 투명층과 제 2 감광막을 차례로 증착하는 단계; 상기 제 2 회절 노광 마스크를 이용해서 상기 제 2 감광막을 패터닝하는 단계; 상기 패터닝된 제 2 감광막을 마스크로 상기 절연막이 드러나도록 상기 제 2 투명층과 제 2 도전층과 제 1 투명층을 차례로 식각하여 상기 소오스/드레인전극 및 데이터라인을 형성하고, 상기 게이트 패드부에 게이트 패드전극을 형성하는 단계; 상기 화소영역의 상기 제 2 감광막을 에싱 처리하여 제거하는 단계; 상기 에싱 처리된 제 2 감광막을 마스크로 상기 화소영역의 제 2 투명층과 제 2 도전층을 제거하여 화소전극을 형성하는 단계를 포함한다.
이하, 첨부 도면을 참조하여 본 발명의 액정표시소자 및 그의 제조방법을 실시예별로 설명하면 다음과 같다.
제 1 실시예
도 3a는 본 발명의 제 1 실시예에 따른 액정표시소자의 단위 화소를 나타낸 확대 평면도이고, 도 3b는 도 3a의 Ⅱ-Ⅱ'선을 자른 구조단면도이다.
본 발명의 제 1 실시예에 따른 액정표시소자는 도 3a와 도 3b에 도시한 바와 같이 액티브층 상부에 데이터라인과 소오스/드레인전극이 형성되고, 그 상부에 게이트전극이 형성되는 탑게이트 방식으로 구성된다.
먼저, 투명한 기판(41)상측에 일방향으로 데이터라인(46)이 배열되고, 데이터라인(46)의 일측에서 돌출되며 게이트전극(53a)의 일측 하부에 오버랩된 소오스전극(46a)이 있고, 게이트전극(53a) 타측 하부에 오버랩된 드레인전극(46b)이 형성되어 있다.
이때 소오스전극(46a)과 드레인전극(46b)은 게이트전극(53a)과 격리되어 있으며, 드레인전극(46b)은 소오스전극(46a)과 격리되어 있다.
이때 드레인전극(46b)의 일영역에 콘택홀(48)을 갖고 기판(41) 전면에 게이트절연막(47)이 형성되어 있다. 이때 게이트절연막(47)은 패시베이션막 역할을 한다.
그리고 데이터라인(46)과 교차 배열되어 화소영역을 정의하는 게이트라인(53)이 있고, 게이트라인(53)의 일측에는 게이트전극(53a)이 돌출되어 있다.
그리고 상기 데이터라인(46)과 소오스/드레인전극(46a/46b)과 게이트전극(53a)의 하부에는 액티브층(42a)이 형성되어 있으며, 소오스/드레인전극(46a/46b)(데이터라인(46) 포함)과 액티브층(42a)의 사이에는 오믹콘택층(43a)이 형성되어 있다.
또한 상기 콘택홀(48)을 통해 드레인전극(46b)과 콘택되도록 화소영역에 화소전극(54)이 형성되어 있다.
이때 상기 게이트전극(53a) 및 게이트라인(53)은 제 1 투명층(49)과 제 2 도전층(50)과 제 2 투명층(51)이 적층되어 구성된다.
제 1, 제 2 투명층(49,51)은 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), ITZO(Indium-Tin-Zinc-Oxide)중 하나의 물질로 구성되고, 제 2 도전층(50)은 구리, 크롬, 알루미늄, 알루미늄 합금(AlNd), 탄탈륨, 몰리브덴(Mo)등의 도전성 금속막 중 적어도 하나로 구성된다.
이때 제 2 투명층(51)은 제 2 도전층(50)이 부식되는 문제를 방지하기 위한 보호막 역할을 하기 위해서 구성된 것이고, 제 1 투명층(49)은 게이트전극(53a)과 화소전극(54)을 하나의 회절 노광 마스크로 형성할 때, 화소전극(54)을 형성하기 위해 구성된 것이다. 이에 의해서 화소전극(54)과 제 1 투명층(49)은 동일물질로 구성된다.
상기 액티브층(42a)은 비정질 실리콘층으로 구성되고, 오믹콘택층(43a)은 n+ 비정질 실리콘층으로 구성된다.
그리고 패시베이션막 역할을 하는 게이트절연막(47)은 질화 실리콘(Si3N4) 또는 산화 실리콘(SiO2) 등의 무기 절연물질, 또는 아크릴(Acryl)계 유기화합물, 테프론(Teflon), BCB(benzocyclobuten), 사이토프(Cytop) 또는 PFCB(Perfluorocyclobutane) 등의 유기물질 중에서 적어도 하나를 선택하여 형성될 수 있다.
다음에, 상기 구성을 갖는 본 발명의 제 1 실시예에 따른 액정표시소자의 제조방법에 대하여 설명하기로 한다.
도 4a 내지 도 4h는 본 발명의 제 1 실시예에 따른 액정표시소자의 제조방법을 나타낸 공정단면도이다.
본 발명의 제 1 실시예는 제 1 회절 노광 마스크를 이용하여 액티브층과 오믹콘택층과 소오스/드레인전극을 패턴 형성하고, 콘택 마스크로 콘택홀을 형성하고, 제 2 회절 노광 마스크를 이용하여 게이트전극과 화소전극을 형성하는 즉, 3개의 마스크를 이용하여 탑 게이트형의 액정표시소자를 제조하는 방법에 특징이 있는 것이다.
먼저, 도 4a에 도시한 바와 같이 투명한 기판(41)상에 제 1 반도체층(42)과 제 2 반도체층(43) 및 제 1 도전층(44)을 차례로 증착한다.
제 1 반도체층(42)은 비정질 실리콘층, 제 2 반도체층(43)은 n+ 비정질 실리콘층으로 구성된다.
그리고 제 1 도전층(44)상에 제 1 감광막(45)을 도포한다.
이후에 제 1 회절 노광 마스크(55)를 이용하여 상기 제 1 감광막(45)을 노광 및 현상공정으로 선택적으로 패터닝한다.
이때 제 1 회절 노광 마스크(55)는 소오스/드레인전극과 데이터라인과 채널 형성영역만 차광되어 있는 것으로, 특히 차후에 소오스/드레인전극 사이의 채널영역에 대응되는 부분에는 슬릿이 형성되어 있다.
이에 의해서 상기 제 1 감광막(45)은 도 4b에 도시한 바와 같이 소오스/드레인전극과 데이터라인 형성영역과, 슬릿 하부에만 남도록 패터닝되며, 특히 슬릿 하부에서는 일정두께만 노광/현상되어 남는다.
도 4c에 도시한 바와 같이 상기 패터닝된 제 1 감광막(45)을 마스크로 제 1 도전층(44)을 습식각한 후, 제 2, 제 1 반도체층(43, 42)을 건식각한다.
이후에 제 1 도전층(44)이 드러나도록 제 1 감광막(45)에 에싱(ashing) 공정을 진행한다. 이때 소오스/드레인전극 및 데이터라인이 형성될 부분에만 제 1 감광막(45)이 남는다.
도 4d에 도시한 바와 같이 에싱 처리된 제 1 감광막(45)을 마스크로 제 1 도 전층(44)을 습식각한 후, 제 1 반도체층(42)의 표면이 드러나도록 제 2 반도체층(43)을 건식각한다.
이에 의해서 소오스/드레인전극(46a, 46b)과 오믹콘택층(43a)과 액티브층(42a)이 형성되고 또한, 소오스전극(46a)과 연결되어 일방향을 갖는 데이터라인(46)이 형성된다.
이때 액티브층(42a)은 소오스/드레인전극(46a, 46b) 및 데이터라인(46)의 하부를 따라 더 넓은 폭으로 형성된다.
제 1 감광막(45)을 제거하고, 도 4e에 도시한 바와 같이 기판(41) 전면에 게이트절연막(47)을 증착한 후, 콘택홀 형성 마스크(미도시)를 이용해서 드레인 전극(46b) 일영역의 게이트절연막(47)을 식각해서 콘택홀(48)을 형성한다.
이후에 도 4f에 도시한 바와 같이 제 1 투명층(49)과 제 2 도전층(50)과 제 2 투명층(51)을 차례로 증착한다.
그리고 제 2 투명층(51)상에 제 2 감광막(52)을 차례로 도포한 다음에, 제 2 회절 노광 마스크(미도시)를 이용해서 제 2 감광막(52)을 선택적으로 패터닝한다.
이때 제 2 회절 노광 마스크는 게이트전극과 화소영역의 형성영역만 차광되어 있는 것으로, 특히 화소영역이 형성될 영역에는 슬릿을 갖고 있기 때문에 이 부분에서는 일정두께만 노광/현상되어 남는다.
다음에 도 4g에 도시한 바와 같이 패터닝된 제 2 감광막(52)을 마스크로 제 2 투명층(51)과 제 2 도전층(50)과 제 1 투명층(49)을 습식각하여 게이트라인(53)과 이의 일측에서 돌출된 게이트전극(53a)을 형성한다.
이후에 제 2 투명층(51)이 드러나도록 제 2 감광막(52)을 에싱(ashing) 처리한다. 이에 의해서 게이트전극(53a) 및 게이트라인(53)의 상부에만 제 2 감광막(52)이 남는다.
제 2 감광막(52)을 마스크로 제 2 투명층(51)과 제 2 도전층(50)을 차례로 습식각해서 도 4h에 도시한 바와 같이 드레인전극(46b)과 콘택된 화소전극(54)을 형성한다.
다음에 제 2 감광막(52)을 제거한다.
제 1, 제 2 투명층(49,51)은 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), ITZO(Indium-Tin-Zinc-Oxide)중 하나의 물질로 구성되고, 제 2 도전층(50)은 구리, 크롬, 알루미늄, 알루미늄 합금(AlNd), 탄탈륨, 몰리브덴(Mo)등의 도전성 금속막 중 적어도 하나로 구성된다.
이때 제 2 투명층(51)은 제 2 도전층(50)이 부식되는 문제를 방지하기 위한 보호막 역할을 하며, 화소전극(54)은 제 1 투명층(49)과 동일물질로 구성된다.
또한, 상기 액티브층(42a)은 비정질 실리콘층으로 구성되고, 오믹콘택층(43a)은 n+ 비정질 실리콘층으로 구성된다.
그리고 패시베이션막 역할을 하는 게이트절연막(47)은 질화 실리콘(Si3N4) 또는 산화 실리콘(SiO2) 등의 무기 절연물질, 또는 아크릴(Acryl)계 유기화합물, 테프론(Teflon), BCB(benzocyclobuten), 사이토프(Cytop) 또는 PFCB(Perfluorocyclobutane) 등의 유기물질 중에서 적어도 하나를 선택하여 형성될 수 있다.
상기의 공정에 의해서 3개의 마스크를 이용해서 탑 게이트형의 액정표시소자를 제조할 수 있다.
제 2 실시예
도 5a는 본 발명의 제 2 실시예에 따른 액정표시소자의 단위 화소를 나타낸 확대 평면도이고, 도 5b는 도 5a의 Ⅲ-Ⅲ'선을 자른 구조단면도이다.
본 발명의 제 2 실시예에 따른 액정표시소자는 도 5a와 도 5b에 도시한 바와 같이 투명한 기판(61) 상에 일정 간격을 갖고 일방향으로 평행하게 게이트라인(62b)이 배열되어 있고, 상기 게이트라인(62b)에서 일방향으로 게이트전극(62a)이 돌출 형성되어 있다.
게이트라인(62b)과 게이트전극(62a)을 포함한 기판(61)상에 게이트절연막(63)이 형성되어 있고, 게이트전극(62a)과 게이트라인(62b) 및 게이트패드부 상의 게이트절연막(63) 상에 액티브층(64a)이 형성되어 있다.
게이트전극(62a) 양측의 액티브층(64a) 상부 및 게이트패드부 상에 오믹콘택층(65a)이 형성되어 있다.
상기 게이트전극(62a) 양측 상부의 오믹콘택층(65a)에 제 2 콘택홀(70)을 갖는 패시베이션막(69)이 있고, 상기 패시베이션막(69)상에 상기 게이트라인(62b)과 교차 형성되어 화소영역을 정의하는 데이터라인(76)이 있다.
상기 데이터라인(76)에서 돌출되며 게이트전극(62a)의 일측 상부에 오버랩된 소오스전극(76a)이 있고, 상기 게이트전극(62a)의 타측 상부에 오버랩되며 소오스전극(76a)과 소정 간격 이격된 드레인전극(76b)이 있다.
이때 소오스/드레인전극(76a/76b)은 게이트전극(62a) 양측에 형성된 제 2 콘택홀(70)을 통해 각각 오믹콘택층(65a)에 콘택된다.
그리고 제 2 콘택홀(70)을 통해서 드레인전극(76b)과 콘택되도록 화소영역에 화소전극(71a)이 형성되어 있다.
상기에서 게이트라인(62b)의 끝단에는 게이트패드부가 형성되는데, 게이트패드부는 제 3 도전층(62), 게이트절연막(63), 제 1, 제 2 반도체층(64,65)과 패시베이션막(69)이 적층되어있고, 측면에서 콘택되도록 기판(61)에 제 1 콘택홀(68)이 형성되어 있다.
또한 제 1 콘택홀(68) 및 그 양측에는 제 1 투명층(71), 제 4 도전층(72)과 제 2 투명층(73)이 적층 구성된 게이트 패드전극(77)이 형성되어 있다.
이때, 데이터라인(76)과 소오스/드레인전극(76a/76b)은 제 1 투명층(71)과 제 4 도전층(72)과 제 2 투명층(73)이 적층되어 구성된다.
제 1, 제 2 투명층(71,73)은 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), ITZO(Indium-Tin-Zinc-Oxide)중 하나의 물질로 구성되고, 제 4 도전층(72)은 구리, 알루미늄, 알루미늄 합금(AlNd), 탄탈륨, 몰리브덴(Mo)과, 크롬(Cr), 티타늄과 같은 금속막과, MoW, MoTa, MoNo 등의 몰리브덴 합금(Mo alloy) 중에서 적어도 어느 하나로 구성된다.
이때 제 2 투명층(73)은 제 4 도전층(72)이 부식되는 문제를 방지하기 위한 보호막 역할을 한다.
또한, 상기 액티브층(64a)은 비정질 실리콘층으로 구성되고, 오믹콘택층(65a)은 n+ 비정질 실리콘층으로 구성된다.
그리고 패시베이션막(69)은 질화 실리콘(Si3N4) 또는 산화 실리콘(SiO2) 등의 무기 절연물질, 또는 아크릴(Acryl)계 유기화합물, 테프론(Teflon), BCB(benzocyclobuten), 사이토프(Cytop) 또는 PFCB(Perfluorocyclobutane) 등의 유기물질 중에서 적어도 하나로 구성된다.
그리고 화소전극(71a)은 제 1 투명층(71)과 동일물질로 구성되며, 그 물질은 상술한 바와같이 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), ITZO(Indium-Tin-Zinc-Oxide)가 있다.
다음에, 상기 구성을 갖는 본 발명의 제 2 실시예에 따른 액정표시소자의 제조방법에 대하여 설명하기로 한다.
도 6a 내지 도 6i는 본 발명의 제 2 실시예에 따른 액정표시소자의 제조방법을 나타낸 공정단면도이다.
본 발명의 제 2 실시예에 따른 액정표시소자의 제조방법은 종래의 4마스크로 제작하던 것을 3마스크로 제작하여 마스크 수를 줄이기 위한 것으로, 게이트전극과 액티브층과 오믹콘택층을 하나의 회절 노광 마스크를 이용하여 패턴 형성하고, 콘택 마스크로 콘택홀을 형성하고, 소오스/드레인전극과 화소전극을 하나의 회절 노광 마스크를 이용하여 패턴 형성하는 것에 특징이 있는 것이다.
상기와 같이 3개의 마스크를 사용하는 본 발명의 제 2 실시예에 따른 액정표시소자의 제조방법은 도 6a에 도시한 바와 같이 투명한 기판(61)상에 제 3 도전층(62)과 게이트절연막(63)과 제 1 반도체층(64)과 제 2 반도체층(65)을 차례 로 증착한다.
그리고 제 2 반도체층(65)상에 제 1 감광막(66)을 도포한다.
이후에 제 1 회절 노광 마스크(67)를 이용하여 상기 제 1 감광막(66)을 노광 및 현상공정으로 선택적으로 패터닝한다.
이때 제 1 회절 노광 마스크(67)는 게이트전극을 포함한 게이트라인과 게이트 패드부의 콘택홀이 형성될 영역을 제외한 영역이 차광되어 있고, 채널이 형성될 영역과 게이트라인 상부에 대응되는 부분에는 슬릿이 형성되어 있다.
이에 의해서 상기 제 1 감광막(66)은 도 6b에 도시한 바와 같이 게이트전극의 형성영역과, 슬릿 하부 및 게이트 패드부의 일영역에만 남도록 패터닝되며, 특히 슬릿 하부에서는 일정두께만 노광/현상되어 남는다.
도 6c에 도시한 바와 같이 상기 패터닝된 제 1 감광막(66)을 마스크로 제 2, 제 1 반도체층(65, 64)과 게이트절연막(63)을 건식각한 후에, 제 3 도전층(62)을 습식각한다.
상기 식각공정에 의해서 게이트패드부는 기판(61)이 드러나도록 제 1 콘택홀(68)이 형성되고, 일측에 게이트전극(62a)을 구비한 일방향의 게이트라인(62b)이 형성된다.
상기에서 게이트패드부는 차후에 제 1 콘택홀(68)의 측면을 통해 콘택이 진행되는 것으로, 차후에 제 1, 제 2 반도체층(64,65) 및 게이트절연막(63)을 식각하여 콘택홀을 형성하기 어려운 것을 미연에 방지하기 위해서 기판(61)이 드러나도록 미리 제 1 콘택홀(86)을 형성해 둔 것이다.
이후에 제 2 반도체층(65)이 드러나도록 제 1 감광막(66)에 에싱(ashing) 공정을 진행한다. 이에 의해서 게이트전극(62a) 상부 양측의 제 2 반도체층(65) 상부와 게이트 패드영역 상부에만 제 1 감광막(66)이 남는다.
도 6d에 도시한 바와 같이 에싱 처리된 제 1 감광막(66)을 마스크로 제 1 반도체층(64)의 표면이 과도식각되도록 제 2 반도체층(65)을 건식각한다.
이때 게이트라인(62b) 상부의 제 2 반도체층(65)도 제거된다.
이에 의해서 게이트전극(62a) 상부에 액티브층(64a)과, 오믹콘택층(65a)이 형성된다.
이때 액티브층(64a)은 게이트전극(62a) 및 게이트라인(62b) 상부를 따라 형성되어 있다. 제 1 반도체층(64)은 게이트패드부에 남아 있다.
제 1 감광막(66)을 제거하고, 도 5e에 도시한 바와 같이 기판(61) 전면에 패시베이션막(69)을 형성한다.
이후에 소오스/드레인전극 형성을 위한 콘택 마스크를 이용해서 오믹콘택층(65a)이 드러나도록 제 2 콘택홀(70)을 형성한다.
이때 제 2 콘택홀(68)의 패시베이션막(69)도 제거가 된다.
다음에 도 5f에 도시한 바와 같이 제 2 콘택홀(70)을 포함한 패시베이션막(69) 상에 제 1 투명층(71), 제 4 도전층(72)과 제 2 투명층(73)을 차례로 증착하고, 제 2 투명층(73)상에 제 2 감광막(74)을 도포한다.
이후에 제 2 회절 노광 마스크(75)를 이용해서, 도 5g에 도시한 바와 같이 제 2 감광막(74)을 선택적으로 패터닝한다.
이때 제 2 회절 노광 마스크(75)는 화소전극이 형성될 영역에는 슬릿을 갖고 있고, 소오스/드레인전극 및 데이터라인이 형성될 영역은 차광막으로 차광되어 있다.
이에 의해서 슬릿 하부와 차광영역에만 제 2 감광막(74)이 남게되고, 특히 슬릿 하부의 제 2 감광막(74)의 두께는 차광영역에서의 제 2 감광막(74)의 두께 보다 얇다.
도 5h에 도시한 바와 같이 제 2 감광막(74)을 마스크로 제 2 투명층(73)과 제 4 도전층(72)과 제 1 투명층(71)을 차례로 습식각한다.
이후에 제 2 감광막(74)을 O2 에싱(Ashing) 처리한다. 이에 의해서 화소전극 형성영역의 제 2 투명층(73)이 드러난다.
다음에 남은 제 2 감광막(74)을 마스크로 화소전극 형성영역의 제 2 투명층(73)과 제 4 도전층(72)을 습식각하여, 화소영역에 화소전극(71a)을 형성한다. 그리고 게이트라인과 직교하는 데이터라인(76) 및 데이터라인(76)의 일측에서 돌출된 소오스전극(76a)과 이와 격리된 영역에 드레인전극(76b)을 형성한다.
이때 게이트패드부에는 제 1 콘택홀(68) 및 그에 인접한 패시베이션막(69)상에 제 1 투명층(71)과 제 4 도전층(72)과 제 2 투명층(73)이 적층된 게이트 패드전극(77)이 형성되고, 게이트라인에서 연장된 제 3 도전층(62)과 제 2 반도체층(64)을 통하여 측면콘택 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니 하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술 범위는 상기 실시예에 기재된 내용으로 한정되는 것이 아니라, 특허 청구의 범위에 의하여 정해져야 한다.
상기와 같은 본 발명의 액정표시소자 및 그의 제조방법은 다음과 같은 효과가 있다.
첫째, 마스크 수를 줄여서 제조단가를 낮추기에 용이하다.
둘째, 게이트전극 형성물질을 사용하여 화소전극을 형성하면 되므로, 화소전극 형성을 위한 증착공정을 진행하지 않아도 된다.
셋째, 게이트절연막이 패시베이션막 역할을 하므로, 화소전극 하부에 별도의 패시베이션층(passivation layer)을 형성하지 않아도 된다.
넷째, 제 2 실시예에서 게이트패드부의 콘택홀을 미리 형성하므로써, 콘택홀 형성의 어려움을 해결할 수 있다.
Claims (10)
- 기판상에 교차 배치되어 화소영역을 정의하는 복수개의 게이트라인 및 데이터라인과;상기 게이트라인과 데이터라인의 교차부분에 형성되며, 게이트전극과, 게이트절연막과, 액티브층과, 소오스/드레인전극 순서로 형성된 박막트랜지스터를 포함하여 구성되고,상기 게이트라인과 게이트전극은 제 1 투명층과 도전층 및 제 2 투명층이 차례로 적층되어 구성되며,상기 드레인 전극의 일영역에 콘택홀을 갖고 상기 기판의 전면에 형성되는 게이트 절연막과,상기 콘택홀을 통해 드레인 전극과 콘택되도록 상기 화소영역에 상기 게이트 전극을 이루는 상기 제 1 투명층과 동일한 투명층으로 형성된 화소전극을 포함하여 구성됨을 특징으로 하는 액정표시소자.
- 삭제
- 삭제
- 삭제
- 기판상에 제 1 반도체층, 제 2 반도체층, 제 1 도전층과 제 1 감광막을 차례로 형성하는 단계;제 1 회절 노광 마스크로 상기 제 1 감광막을 패터닝하는 단계;상기 패터닝된 제 1 감광막을 마스크로 상기 기판이 드러나도록 제 1 도전층과 제 2 반도체층과 제 1 반도체층을 식각하는 단계;상기 제 1 감광막을 에싱처리하는 단계;상기 에싱처리된 제 1 감광막을 마스크로 채널영역의 상기 제 1 반도체층이 드러나도록 상기 제 1 도전층과 제 2 반도체층을 식각하여 액티브층과 오믹콘택층과 소오스/드레인전극 및 데이터라인을 형성하는 단계;상기 제 1 감광막을 제거하고 상기 기판의 전면에 게이트 절연막을 형성하고 콘택 마스크를 이용해서 상기 드레인전극이 노출되도록 상기 게이트 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계;상기 기판 전면에 제 1 투명층과 제 2 도전층과 제 2 투명층과 제 2 감광막을 차례로 증착하는 단계;제 2 회절 노광 마스크를 이용해서 상기 제 2 감광막을 패터닝하는 단계;상기 패터닝된 제 2 감광막을 마스크로 상기 게이트 절연막이 드러나도록 상기 제 2 투명층과 제 2 도전층과 제 1 투명층을 차례로 식각하여 게이트전극 및 게이트라인을 형성하는 단계;화소영역의 상기 제 2 감광막을 에싱처리하여 제거하는 단계;상기 에싱처리된 제 2 감광막을 마스크로 상기 화소영역의 제 2 투명층과 제 2 도전층을 제거하여 화소전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 액정표시소자의 제조방법.
- 삭제
- 삭제
- 기판상에 제 1 도전층과 게이트절연막과 제 1, 제 2 반도체층과 제 1 감광막을 차례로 형성하는 단계;제 1 회절 노광 마스크로 상기 제 1 감광막을 패터닝하는 단계;상기 패터닝된 제 1 감광막을 마스크로 상기 기판이 드러나도록 상기 제 2, 제 1 반도체층과 게이트절연막과 제 1 도전층을 식각하여 게이트전극과 게이트라인 및 액티브층을 형성하고, 상기 게이트라인 끝단의 게이트패드부에 제 2 콘택홀을 형성하는 단계;상기 제 1 감광막을 에싱 처리하는 단계;상기 에싱 처리된 제 1 감광막을 마스크로 채널영역의 상기 제 1 반도체층이 드러나도록 상기 제 2 반도체층을 식각하여 오믹콘택층을 형성하는 단계;상기 제 1 감광막을 제거하고, 상기 게이트전극을 포함한 기판의 전면에 절연막을 형성한 후 콘택 마스크를 이용하여 상기 게이트전극 양측 상부의 상기 오믹콘택층이 노출되도록 상기 게이트 절연막을 선택적으로 제거하여 제 1 콘택홀을 형성하는 단계;상기 기판 전면에 제 1 투명층과 제 2 도전층과 제 2 투명층과 제 2 감광막을 차례로 증착하는 단계;제 2 회절 노광 마스크를 이용해서 상기 제 2 감광막을 패터닝하는 단계;상기 패터닝된 제 2 감광막을 마스크로 상기 절연막이 드러나도록 상기 제 2 투명층과 제 2 도전층과 제 1 투명층을 차례로 식각하여 상기 소오스/드레인전극 및 데이터라인을 형성하고, 상기 게이트 패드부에 게이트 패드전극을 형성하는 단계;화소영역의 상기 제 2 감광막을 에싱 처리하여 제거하는 단계;상기 에싱 처리된 제 2 감광막을 마스크로 상기 화소영역의 제 2 투명층과 제 2 도전층을 제거하여 상기 화소영역에 화소전극을 형성하는 단계를 포함함을 특징으로 하는 액정표시소자의 제조방법.
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020087873A KR100904268B1 (ko) | 2002-12-31 | 2002-12-31 | 액정표시소자 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020087873A KR100904268B1 (ko) | 2002-12-31 | 2002-12-31 | 액정표시소자 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040061595A KR20040061595A (ko) | 2004-07-07 |
| KR100904268B1 true KR100904268B1 (ko) | 2009-06-25 |
Family
ID=37353127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020087873A KR100904268B1 (ko) | 2002-12-31 | 2002-12-31 | 액정표시소자 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100904268B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108735664A (zh) * | 2018-05-21 | 2018-11-02 | 武汉华星光电技术有限公司 | 非晶硅tft基板的制作方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101381204B1 (ko) * | 2006-11-27 | 2014-04-07 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판의 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980012626A (ko) * | 1996-07-31 | 1998-04-30 | 김광호 | 박막 트랜지스터 및 그 제조 방법 |
| KR20000047142A (ko) * | 1998-12-28 | 2000-07-25 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| JP2000258799A (ja) * | 1999-03-10 | 2000-09-22 | Sharp Corp | 液晶表示装置の製造方法 |
-
2002
- 2002-12-31 KR KR1020020087873A patent/KR100904268B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980012626A (ko) * | 1996-07-31 | 1998-04-30 | 김광호 | 박막 트랜지스터 및 그 제조 방법 |
| KR20000047142A (ko) * | 1998-12-28 | 2000-07-25 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| JP2000258799A (ja) * | 1999-03-10 | 2000-09-22 | Sharp Corp | 液晶表示装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108735664A (zh) * | 2018-05-21 | 2018-11-02 | 武汉华星光电技术有限公司 | 非晶硅tft基板的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040061595A (ko) | 2004-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100456151B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100598737B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| US7576822B2 (en) | Thin film transistor substrate using horizontal electric field and fabricating method thereof | |
| KR20070000893A (ko) | 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 | |
| KR20050042991A (ko) | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100886241B1 (ko) | 액정표시소자의 제조방법 | |
| KR100500779B1 (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR100869740B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR100870522B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR100519372B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US7132688B2 (en) | Thin film transistor substrate using a horizontal electric field and fabricating method thereof | |
| KR100493435B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR101320651B1 (ko) | 수평 전계 인가형 액정표시패널의 제조방법 | |
| KR100538327B1 (ko) | 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법 | |
| US6958788B2 (en) | Liquid crystal display device and method of fabricating the same | |
| KR20050060963A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| KR100679100B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조방법 | |
| KR100560400B1 (ko) | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100904268B1 (ko) | 액정표시소자 및 그의 제조방법 | |
| KR101097675B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR101023715B1 (ko) | 액정표시장치의 제조방법 | |
| KR100558717B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| KR100637061B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| KR101009666B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| KR100504572B1 (ko) | 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150528 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |