KR20050042991A - 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents

수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20050042991A
KR20050042991A KR1020030077659A KR20030077659A KR20050042991A KR 20050042991 A KR20050042991 A KR 20050042991A KR 1020030077659 A KR1020030077659 A KR 1020030077659A KR 20030077659 A KR20030077659 A KR 20030077659A KR 20050042991 A KR20050042991 A KR 20050042991A
Authority
KR
South Korea
Prior art keywords
electrode
common
line
conductive layer
gate
Prior art date
Application number
KR1020030077659A
Other languages
English (en)
Other versions
KR100560402B1 (ko
Inventor
안병철
권오남
조흥렬
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030077659A priority Critical patent/KR100560402B1/ko
Priority to US10/979,096 priority patent/US7023017B2/en
Priority to CNB2004100871865A priority patent/CN100447645C/zh
Publication of KR20050042991A publication Critical patent/KR20050042991A/ko
Priority to US11/345,370 priority patent/US7556988B2/en
Application granted granted Critical
Publication of KR100560402B1 publication Critical patent/KR100560402B1/ko
Priority to US12/475,130 priority patent/US7749823B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 3마스크 공정으로 공정을 단순화할 수 있는 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
본 발명은 기판 상에서 서로 나란한 제1 도전층의 게이트 라인 및 제1 공통 라인과; 게이트 라인 및 공통 라인과 게이트 절연막을 사이에 두고 교차하여 화소 영역을 결정하는 제2 도전층의 데이터 라인과; 제1 공통 라인과 상기 게이트 절연막을 사이에 두고 교차하는 제2 도전층의 제2 공통 라인과; 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터와; 화소 영역에서 제2 공통 라인으로부터 신장된 제2 도전층의 공통 전극과; 공통 전극 및 제2 공통 라인과 나란하도록 형성되며, 박막 트랜지스터와 접속된 제2 도전층의 화소 전극과; 제1 및 제2 도전층과 함께 박막 트랜지스터를 덮는 보호막과; 게이트 라인과 접속된 게이트 패드 하부 전극과, 그 하부 전극을 노출시키는 제1 컨택홀내에 형성된 제3 도전층의 게이트 패드 상부 전극을 포함하는 게이트 패드와; 제1 공통 라인과 접속된 공통 패드 하부 전극과, 그 하부 전극을 노출시키는 제2 컨택홀내에 형성된 제3 도전층의 공통 패드 상부 전극을 포함하는 공통 패드와; 데이터 라인과 접속된 데이터 패드 하부 전극과, 그 하부 전극을 노출시키는 제3 컨택홀내에 형성된 제3 도전층의 데이터 패드 상부 전극을 포함하는 데이터 패드를 구비한다.

Description

수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법{THIN FILM TRANSISTOR SUBSTRATE OF HORIZONTAL ELECTRONIC FIELD APPLYING TYPE AND FABRICATING METHOD THEREOF}
본 발명은 수평 전계를 이용하는 액정 표시 장치에 관한 것으로, 특히 공정을 단순화할 수 있는 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정 표시 장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계 인가형과 수평 전계 인가형으로 대별된다.
수직 전계 인가형 액정 표시 장치는 상하부 기판에 대향하게 배치된 화소 전극과 공통 전극 사이에 형성되는 수직 전계에 의해 TN(Twisted Nemastic) 모드의 액정을 구동하게 된다. 이러한 수직 전계 인가형 액정 표시 장치는 개구율이 큰 장점을 가지는 반면 시야각이 90도 정도로 좁은 단점을 가진다.
수평 전계 인가형 액정 표시 장치는 하부 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평 전계에 의해 인 플레인 스위치(In Plane Switch; 이하, IPS라 함) 모드의 액정을 구동하게 된다. 이러한 수평 전계 인가형 액정 표시 장치는 시야각이 160도 정도로 넓은 장점을 가진다. 이하, 수평 전계 인가형 액정 표시 장치에 대하여 상세히 살펴보기로 한다.
수평 전계 인가형 액정 표시 장치는 서로 대향하여 합착된 박막 트랜지스터 기판(하판) 및 칼러 필터 기판(상판)과, 두 기판 사이에서 셀갭을 일정하게 유지시키기 위한 스페이서와, 그 셀갭에 채워진 액정을 구비한다.
박막 트랜지스터 기판은 화소 단위의 수평 전계 형성을 위한 다수의 신호 배선들 및 박막 트랜지스터와, 그들 위에 액정 배향을 위해 도포된 배향막으로 구성된다. 칼라 필터 기판은 칼러 구현을 위한 칼라 필터 및 빛샘 방지를 위한 블랙 매트릭스와, 그들 위에 액정 배향을 위해 도포된 배향막으로 구성된다.
이러한 액정 표시 장치에서 박막 트랜지스터 기판은 반도체 공정을 포함함과 아울러 다수의 마스크 공정을 필요로 함에 따라 제조 공정이 복잡하여 액정 패널 제조 단가 상승의 중요 원인이 되고 있다. 이를 해결하기 위하여, 박막 트랜지스터 기판은 마스크 공정수를 줄이는 방향으로 발전하고 있다. 이는 하나의 마스크 공정이 박막 증착 공정, 세정 공정, 포토리쏘그래피 공정, 식각 공정, 포토레지스트 박리 공정, 검사 공정 등과 같은 많은 공정을 포함하고 있기 때문이다. 이에 따라, 최근에는 박막 트랜지스터 기판의 표준 마스크 공정이던 5 마스크 공정에서 하나의 마스크 공정을 줄인 4 마스크 공정이 대두되고 있다.
도 1은 종래의 4마스크 공정을 이용한 수평 전계 인가형 박막 트랜지스터 기판을 도시한 평면도이고, 도 2는 도 1에 도시된 박막 트랜지스터 기판을 Ⅰ-Ⅰ', Ⅱ-Ⅱ'선을 따라 절단하여 도시한 단면도이다.
도 1 및 도 2에 도시된 박막 트랜지스터 기판은 하부 기판(45) 위에 게이트 절연막(46)을 사이에 두고 교차하게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(6)와, 그 교차 구조로 마련된 화소 영역에 수평 전계를 형성하도록 형성된 화소 전극(14) 및 공통 전극(18)과, 공통 전극(18)과 접속된 공통 라인(16)을 구비한다. 그리고, 박막 트랜지스터 기판은 화소 전극(14)과 공통 전극 라인(16)의 중첩부에 형성된 스토리지 캐패시터(20)와, 게이트 라인(2)과 접속된 게이트 패드(24)와, 데이터 라인(4)과 접속된 데이터 패드(33)와, 공통 라인(16)과 접속된 공통 패드(36)를 추가로 구비한다.
게이트 신호를 공급하는 게이트 라인(2)과 데이터 신호를 공급하는 데이터 라인(4)은 교차 구조로 형성되어 화소 영역(5)을 정의한다.
액정 구동을 위한 기준 전압을 공급하는 공통 라인(16)은 화소 영역(5)을 사이에 두고 게이트 라인(2)과 나란하게 형성된다.
박막 트랜지스터(6)는 게이트 라인(2)의 게이트 신호에 응답하여 데이터 라인(4)의 화소 신호가 화소 전극(14)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(6)는 게이트 라인(2)에 접속된 게이트 전극(8)과, 데이터 라인(4)에 접속된 소스 전극(10)과, 화소 전극(14)에 접속된 드레인 전극(12)을 구비한다. 또한, 박막 트랜지스터(6)는 게이트 전극(8)과 게이트 절연막(46)을 사이에 두고 중첩되면서 소스 전극(10)과 드레인 전극(12) 사이에 채널을 형성하는 활성층(48)을 더 구비한다.
그리고, 활성층(48)은 데이터 라인(4), 데이터 패드 하부 전극(32), 그리고 스토리지 상부 전극(22)과도 중첩되게 형성된다. 이러한 활성층(48) 위에는 데이터 라인(4), 소스 전극(10), 드레인 전극(12), 데이터 패드 하부 전극(32), 그리고 스토리지 상부 전극(22)과 오믹 접촉을 위한 오믹 접촉층(50)이 더 형성된다.
화소 전극(14)은 보호막(52)을 관통하는 제1 컨택홀(13)을 통해 박막 트랜지스터(6)의 드레인 전극(12)과 접속되어 화소 영역(5)에 형성된다. 특히, 화소 전극(14)은 드레인 전극(12)과 접속되고 인접한 게이트 라인(2)과 나란하게 형성된 제1 수평부(14A)와, 공통 라인(16)과 중첩되게 형성된 제2 수평부(14B)와, 제1 및 제2 수평부(14A, 14B) 사이에 나란하게 형성된 핑거부(14C)를 구비한다.
공통 전극(18)은 공통 라인(16)과 접속되어 화소 영역(5)에 형성된다. 특히, 공통 전극(18)은 화소 영역(5)에서 화소 전극(14)의 핑거부(14C)와 나란하게 형성된다.
이에 따라, 박막 트랜지스터(6)를 통해 화소 신호가 공급된 화소 전극(14)과 공통 라인(16)을 통해 기준 전압이 공급된 공통 전극(18) 사이에는 수평 전계가 형성된다. 특히, 화소 전극(14)의 핑거부(14C)와 공통 전극(18) 사이에 수평 전계가 형성된다. 이러한 수평 전계에 의해 박막 트랜지스터 기판과 칼라 필터 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역(5)을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
스토리지 캐패시터(20)는 공통 라인(16)과, 그 공통 라인(16)과 게이트 절연막(46), 활성층(48), 그리고 오믹 접촉층(50)을 사이에 두고 중첩되는 스토리지 상부 전극(22)과, 그 스토리지 상부 전극(22)과 보호막(50)에 형성된 제2 컨택홀(21)을 통해 접속된 화소 전극(14)으로 구성된다. 이러한 스토리지 캐패시터(20)는 화소 전극(14)에 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 한다.
게이트 라인(2)은 게이트 패드(24)를 통해 게이트 드라이버(미도시)와 접속된다. 게이트 패드(24)는 게이트 라인(2)으로부터 연장되는 게이트 패드 하부 전극(26)과, 게이트 절연막(46) 및 보호막(52)을 관통하는 제3 컨택홀(27)을 통해 게이트 패드 하부 전극(26)과 접속된 게이트 패드 상부 전극(28)으로 구성된다.
데이터 라인(4)은 데이터 패드(30)를 통해 데이터 드라이버(미도시)와 접속된다. 데이터 패드(30)는 데이터 라인(4)으로부터 연장되는 데이터 패드 하부 전극(32)과, 보호막(52)을 관통하는 제4 컨택홀(33)을 통해 데이터 패드 하부 전극(32)과 접속된 데이터 패드 상부 전극(34)으로 구성된다.
공통 라인(16)은 공통 패드(36)를 통해 외부의 기준 전압원(미도시)으로부터 기준 전압을 공급받게 된다. 공통 패드(36)는 공통 라인(16)으로부터 연장되는 공통 패드 하부 전극(38)과, 게이트 절연막(46) 및 보호막(52)을 관통하는 제5 컨택홀(33)을 통해 공통 패드 하부 전극(38)과 접속된 공통 패드 상부 전극(40)으로 구성된다.
이러한 구성을 가지는 박막 트랜지스터 기판의 제조 방법을 4마스크 공정을 이용하여 상세히 하면 도 3a 내지 도 3d에 도시된 바와 같다.
도 3a를 참조하면, 제1 마스크 공정을 이용하여 하부 기판(45) 상에 게이트 라인(2), 게이트 전극(8), 게이트 패드 하부 전극(26), 공통 라인(16), 공통 전극(18), 공통 패드 하부 전극(38)을 포함하는 게이트 금속 패턴군이 형성된다.
상세히 하면, 하부 기판(45) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 형성된다. 이어서, 제1 마스크를 이용한 포토리쏘그래피 공정과 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 라인(2), 게이트 전극(8), 게이트 패드 하부 전극(26), 공통 라인(16), 공통 전극(18), 공통 패드 하부 전극(38)을 포함하는 게이트 금속 패턴군이 형성된다. 여기서, 게이트 금속층으로는 알루미늄계 금속, 크롬(Cr), 몰리브덴(Mo) 등의 금속이 이용된다.
도 3b를 참조하면, 게이트 금속 패턴군이 형성된 하부 기판(45) 상에 게이트 절연막(46)이 도포된다. 그리고 제2 마스크 공정을 이용하여 게이트 절연막(46) 위에 활성층(48) 및 오믹 접촉층(50)을 포함하는 반도체 패턴과; 데이터 라인(4), 소스 전극(10), 드레인 전극(12), 데이터 패드 하부 전극(32), 스토리지 상부 전극(22)을 포함하는 소스/드레인 금속 패턴군이 형성된다.
상세히 하면, 게이트 금속 패턴군이 형성된 하부 기판(45) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 게이트 절연막(46), 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 소스/드레인 금속층이 순차적으로 형성된다. 여기서, 게이트 절연막(46)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 소스/드레인 금속으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy) 등이 이용된다.
이어서, 소스/드레인 금속층 위에 제2 마스크를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴을 형성하게 된다. 이 경우 제2 마스크로는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 다른 소스/드레인 패턴부 보다 낮은 높이를 갖게 한다.
이어서, 포토레지스트 패턴을 이용한 습식 식각 공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(4), 소스 전극(10), 그 소스 전극(10)과 일체화된 드레인 전극(12), 스토리지 상부 전극(22)을 포함하는 소스/드레인 금속 패턴군이 형성된다.
그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 n+ 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹 접촉층(50)과 활성층(48)이 형성된다.
그리고, 애싱(Ashing) 공정으로 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 제거된 후 건식 식각 공정으로 채널부의 소스/드레인 금속 패턴 및 오믹 접촉층(50)이 식각된다. 이에 따라, 채널부의 활성층(48)이 노출되어 소스 전극(10)과 드레인 전극(12)이 분리된다.
이어서, 스트립 공정으로 소스/드레인 금속 패턴군 위에 남아 있던 포토레지스트 패턴이 제거된다.
도 3c를 참조하면, 소스/드레인 금속 패턴군이 형성된 게이트 절연막(46) 상에 제3 마스크 공정을 이용하여 제1 내지 제5 콘택홀들(13, 21, 27, 33, 39)을 포함하는 보호막(52)이 형성된다.
상세히 하면, 소스/드레인 금속 패턴군이 형성된 게이트 절연막(46) 상에 PECVD 등의 증착 방법으로 보호막(52)이 전면 형성된다. 이어서, 보호막(52)이 제3 마스크를 이용한 포토리쏘그래피 공정과 식각 공정으로 패터닝됨으로써 제1 내지 제5 컨택홀들(13, 21, 27, 33, 39)이 형성된다. 제1 컨택홀(13)은 보호막(52)을 관통하여 드레인 전극(12)을 노출시키고, 제2 컨택홀(21)은 보호막(52)을 관통하여 스토리지 상부 전극(22)을 노출시킨다. 제3 컨택홀(27)은 보호막(52) 및 게이트 절연막(46)을 관통하여 게이트 패드 하부 전극(26)을 노출시키고, 제4 컨택홀(33)은 보호막(52)을 관통하여 데이터 패드 하부 전극(32)을 노출시키고, 제5 컨택홀(39)은 보호막(52) 및 게이트 절연막(46)을 관통하여 공통 패드 하부 전극(38)을 노출시킨다. 여기서, 소스/드레인 금속으로 몰리브덴(Mo)과 같이 건식 식각비 큰 금속이 이용되는 경우 제1, 제2, 제4 컨택홀(12, 21, 33) 각각은 드레인 전극(12), 스토리지 상부 전극(22), 데이터 패드 하부 전극(32)까지 관통하여 그들의 측면을 노출시키게 된다.
보호막(52)의 재료로는 게이트 절연막(46)과 같은 무기 절연 물질이나 유전상수가 작은 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등과 같은 유기 절연 물질이 이용된다.
도 3d를 참조하면, 제4 마스크 공정을 이용하여 보호막(52) 상에 화소 전극(14), 게이트 패드 상부 전극(28), 데이터 패드 상부 전극(34), 공통 패드 상부 전극(40)을 포함하는 투명 도전 패턴군이 형성된다.
상세히 하면, 보호막(52) 상에 스퍼터링 등의 증착 방법으로 투명 도전막이 도포된다. 이어서 제4 마스크를 이용한 포토리쏘그래피 공정과 식각 공정을 통해 투명 도전막이 패텅님됨으로써 화소 전극(14), 게이트 패드 상부 전극(28, 데이터 패드 상부 전극(34), 공통 패드 상부 전극(40)을 포함하는 투명 도전 패턴군이 형성된다. 화소 전극(14)은 제1 컨택홀(13)을 통해 드레인 전극(12)과 전기적으로 접속되고, 제2 컨택홀(21)을 통해 스토리지 상부 전극(22)과 전기적으로 접속된다. 게이트 패드 상부 전극(28)는 제3 컨택홀(37)을 통해 게이트 패드 하부 전극(26)과 전기적으로 접속된다. 데이터 패드 상부 전극(34)은 제4 컨택홀(33)을 통해 데이터 하부 전극(32)과 전기적으로 접속된다. 공통 패드 상부 전극(40)은 제5 컨택홀(39)를 통해 공통 패드 하부 전극(38)과 전기적으로 접속된다.
여기서, 투명 도전막의 재료로는 인듐 주석 산화물(Indium Tin Oxide : ITO)이나 주석 산화물(Tin Oxide : TO) 또는 인듐 아연 산화물(Indium Zinc Oxide : IZO) 등이 이용된다.
이와 같이, 종래의 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법은 4마스크 공정을 채용함으로써 5마스크 공정을 이용한 경우보다 제조 공정수를 줄임과 아울러 그에 비례하는 제조 단가를 절감할 수 있게 된다. 그러나, 4 마스크 공정 역시 여전히 제조 공정이 복잡하여 원가 절감에 한계가 있으므로 제조 공정을 더욱 단순화하여 제조 단가를 더욱 줄일 수 있는 방안이 요구된다.
따라서, 본 발명의 목적은 리프트-오프 공정을 이용함으로써 3마스크 공정으로 공정을 단순화할 수 있는 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 수평 전계 인가형 박막 트랜지스터 기판은 기판 상에 제1 도전층으로 나란하게 형성된 게이트 라인 및 제1 공통 라인과; 상기 게이트 라인 및 공통 라인과 게이트 절연막을 사이에 두고 교차하여 화소 영역을 결정하며 제2 도전층으로 형성된 데이터 라인과; 상기 제2 도전층으로 형성되어 상기 제1 공통 라인과 상기 게이트 절연막을 사이에 두고 교차하는 제2 공통 라인과; 상기 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터와; 상기 제2 도전층으로 형성되어 화소 영역에서 제2 공통 라인으로부터 신장된 공통 전극과; 상기 제2 도전층으로 형성되어 상기 공통 전극 및 제2 공통 라인과 나란하도록 형성되며, 상기 박막 트랜지스터와 접속된 화소 전극과; 상기 제1 및 제2 도전층과 함께 박막 트랜지스터를 덮는 보호막과; 상기 게이트 라인과 접속된 제1 도전층의 게이트 패드 하부 전극과, 그 하부 전극을 노출시키는 제1 컨택홀내에 형성된 제3 도전층의 게이트 패드 상부 전극을 포함하는 게이트 패드와; 상기 제1 공통 라인과 접속된 제2 도전층의 공통 패드 하부 전극과, 그 하부 전극을 노출시키는 제2 컨택홀내에 형성된 제3 도전층의 공통 패드 상부 전극을 포함하는 공통 패드와; 상기 데이터 라인과 접속된 제2 도전층의 데이터 패드 하부 전극과, 그 하부 전극을 노출시키는 제3 컨택홀내에 형성된 제3 도전층의 데이터 패드 상부 전극을 포함하는 데이터 패드를 구비한다.
상기 박막 트랜지스터에 포함되는 반도체층은 상기 제2 도전층으로 형성된 다수의 신호 라인 및 전극과도 중첩된다.
본 발명의 한 특징에 따른 수평 전계 인가형 박막 트랜지스터 기판의 제조 방법은 기판 상에 제1 도전층으로 게이트 라인, 게이트 라인과 접속된 게이트 전극 및 게이트 패드 하부 전극을 형성하는 단계와; 상기 제1 도전층으로 게이트 라인과 나란한 제1 공통 라인, 제1 공통 라인과 접속된 공통 패드 하부 전극을 형성하는 단계와; 게이트 절연막을 전면 도포하는 단계와; 상기 게이트 절연막의 소정 영역에 반도체 패턴을 형성하는 단계와; 상기 반도체 패턴 위에 상기 게이트 라인 및 공통 라인과 교차하는 데이터 라인, 데이터 라인과 접속된 소스 전극 및 데이터 패드 하부 전극, 그 소스 전극과 대향하는 드레인 전극, 그 드레인 전극과 접속된 화소 전극을 제2 도전층으로 형성하는 단계와; 상기 반도체 패턴 위에 상기 데이터 라인과 나란한 제2 공통 라인, 그 제2 공통 라인으로부터 상기 화소 전극과 수평 전계를 형성하도록 신장된 공통 전극을 상기 제2 도전층으로 형성하는 단계와; 보호막을 전면 도포하는 단계와; 상기 보호막 및 게이트 절연막을 패터닝하여 상기 게이트 패드 하부 전극, 공통 패드 하부 전극, 데이터 패드 하부 전극 각각을 노출시키는 제1 내지 제3 컨택홀을 형성하는 단계와; 제3 도전층을 패터닝하여 상기 제1 내지 제3 컨택홀 내에 게이트 패드 상부 전극, 공통 패드 상부 전극, 데이터 패드 상부 전극 각각을 형성하는 단계를 포함한다.
본 발명의 다른 특징에 따른 수평 전계 인가형 박막 트랜지스터 기판의 제조 방법은 제1 도전층으로 기판 상에 게이트 라인, 그 게이트 라인과 접속된 게이트 전극 및 게이트 패드 하부 전극, 그 게이트 라인과 나란한 제1 공통 라인, 그 제1 공통 라인과 접속된 공통 패드 하부 전극을 형성하는 제1 마스크 공정과; 게이트 절연막을 전면 도포하고, 그 게이트 절연막의 소정 영역에 반도체 패턴을, 그 반도체 패턴 위에 상기 게이트 라인 및 공통 라인과 교차하는 데이터 라인, 데이터 라인과 접속된 소스 전극 및 데이터 패드 하부 전극, 그 소스 전극과 대향하는 드레인 전극, 그 드레인 전극과 접속된 화소 전극, 상기 데이터 라인과 나란한 제2 공통 라인, 그 제2 공통 라인과 접속되고 상기 화소 전극과 나라한 공통 전극을 제2 도전층으로 형성하는 제2 마스크 공정과; 보호막을 전면 도포하고, 그 보호막 및 게이트 절연막을 패터닝하여 상기 게이트 패드 상부 전극, 공통 패드 상부 전극, 데이터 패드 상부 전극 각각을 노출시키는 제1 내지 제3 컨택홀을 형성하고, 제3 도전층으로 그 제1 내지 제3 컨택홀 각각에 게이트 패드 상부 전극, 공통 패드 상부 전극, 데이터 패드 상부 전극 각각을 형성하는 제3 마스크 공정을 포함한다.
상기 제2 마스크 공정은 상기 게이트 절연막 위에 반도체층 및 제2 도전층을 형성하는 단계와; 상기 부분 투과 마스크를 이용하여 제2 도전층 위에 두께가 다른 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 이용하여 노출된 상기 제2 도전층 및 반도체층을 식각하는 단계와; 상기 포토레지스트 패턴을 애싱하여 상대적으로 얇은 포토레지스터 패턴을 제거하는 단계와; 상기 얇은 포토레지스터 패턴이 제거된 부분을 통해 상기 소스 전극과 드레인 전극을 분리하고 상기 반도체층의 일부를 제거하는 단계와; 남아 있는 포토레지스트 패턴을 제거하는 단계를 포함한다.
상기 제3 마스크 공정은 상기 보호막을 전면 도포하는 단계와; 상기 보호막 위에 마스크를 이용하여 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 통해 노출된 보호막 및 게이트 절연막을 식각하는 단계와; 상기 식각된 보호막 위에 남아 있는 포토레지스트 패턴 위에 제3 도전층을 형성하는 단계와; 상기 제3 도전층인 덮인 포토레지스트 패턴을 제거하여 그 제3 도전층을 패터닝하는 단계를 포함한다.
상기 보호막 및 게이트 절연막의 패터닝시, 상기 제1 및 제2 도전층으로 이루어진 다수의 신호 라인 및 전극 중 적어도 하나 위에 상기 포토레지스트 패턴 제거를 위한 스트립퍼의 침투 경로를 형성하는 단계를 추가로 포함한다.
상기 스트립퍼 침투 경로는 상기 게이트 절연막 및 보호막, 또는 보호막을 관통하도록 형성된다.
상기 스트립퍼 침투 경로는 상기 다수의 신호 라인 및 전극 중 적어도 하나를 따라 형성된 슬릿, 또는 홀을 포함한다.
상기 스트립퍼 침투 경로는 상기 화소 영역 내에 형성된 공통 전극 및 화소 전극, 제2 공통 라인 중 적어도 하나의 위에 형성된다.
상기 스트립퍼 침투 경로 내에는 상기 제3 도전층으로 이루어진 더미 도전 패턴이 상기 보호막과 경계를 이루며 잔존하게 된다.
그리고, 본 발명은 상기 제1 및 제2 공통 라인의 교차부가 노출되도록 상기 보호막 및 게이트 절연막을 관통하는 제4 컨택홀을 형성하는 단계와; 상기 제4 컨택홀 내에 상기 제3 도전층으로 컨택 전극을 형성하여 상기 노출된 제1 및 제2 공통 라인을 접속시키는 컨택 전극을 형성하는 단계를 추가로 포함한다.
상기 게이트 패드 상부 전극, 공통 패드 상부 전극, 데이터 패드 상부 전극, 컨택 전극 각각은 해당 홀내에서 상기 보호막과 경계를 이루며 형성된다.
또한, 본 발명은 상기 제1 공통 라인의 일부분과 상기 게이트 절연막 및 반도체 패턴을 사이에 두고 중첩되도록 상기 화소 전극의 핑거부 사이에 접속된 스토리지 하부 전극을 상기 제2 도전층으로 형성하는 단계를 추가로 포함한다.
상기 제3 도전층은 투명 도전층 및 티타늄, 텅스텐 중 어느 하나를 포함한다.
상기 공통 전극으로 상기 제2 공통 라인으로부터 상기 게이트 라인을 따라 신장된 제1 공통 전극과; 상기 제1 공통 전극으로부터 상기 화소 전극과 나란하게 신장된 제2 공통 전극을 형성하는 단계를 포함한다.
또한, 본 발명은 상기 제1 공통 라인으로부터 상기 화소 전극과 나란하게 신장된 제3 공통 전극을 상기 제1 도전층으로 형성하는 단계를 추가로 포함한다.
또한, 본 발명은 비표시 영역에 제1 공통 라인과 상기 공통 패드 하부 전극 사이에 접속된 제3 공통 라인을 상기 제1 도전층으로 형성하는 단계를 추가로 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 4 내지 도 13을 참조하여 상세하게 설명하기로 한다.
도 4는 본 발명의 실시 예에 따른 수평 전계 인가형 박막 트랜지스터 기판을 도시한 평면도이고, 도 5는 도 4에 도시된 박막 트랜지스터 기판을 Ⅲ-Ⅲ', Ⅳ-Ⅳ', Ⅴ-Ⅴ', Ⅵ-Ⅵ', Ⅶ-Ⅶ', Ⅷ-Ⅷ'선을 따라 절단하여 도시한 단면도이다.
도 4 및 도 5에 도시된 박막 트랜지스터 기판은 하부 기판(145) 위에 게이트 절연막(146)을 사이에 두고 교차하게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부마다 형성된 박막 트랜지스터(106)와, 그 교차 구조로 마련된 화소 영역에 수평 전계를 형성하도록 형성된 화소 전극(114) 및 공통 전극(118)과, 공통 전극(118)과 접속된 공통 라인(116)을 구비한다. 그리고, 박막 트랜지스터 기판은 전단 게이트 라인(102) 및 공통 라인(116)과, 스토리지 상부 전극(122)과의 중첩부에 형성된 스토리지 캐패시터(120)와, 게이트 라인(102)과 접속된 게이트 패드(125)와, 데이터 라인(104)과 접속된 데이터 패드(131)와, 공통 라인(116)과 접속된 공통 패드(135)를 추가로 구비한다.
게이트 신호를 공급하는 게이트 라인(102)과 데이터 신호를 공급하는 데이터 라인(104)은 게이트 절연막(146)을 사이에 두고 교차 구조로 형성되어 화소 영역을 정의한다.
박막 트랜지스터(106)는 게이트 라인(102)의 게이트 신호에 응답하여 데이터 라인(104)의 화소 신호가 화소 전극(114)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(106)는 게이트 라인(102)과 접속된 게이트 전극(108)과, 데이터 라인(104)과 접속된 소스 전극(110)과, 소스 전극(110)과 대향된 드레인 전극(112), 게이트 전극(108)과 게이트 절연막(146)을 사이에 두고 중첩되면서 소스 전극(110)과 드레인 전극(112) 사이에 채널을 형성하는 활성층(148), 소스 전극(110) 및 드레인 전극(112)과의 오믹 접촉을 위하여 채널을 제외한 활성층(148) 위에 형성된 오믹 접촉층(150)을 구비한다.
그리고, 활성층(148) 및 오믹 접촉층(150)은 상기 소스 전극(110) 및 드레인 전극(112)과 함께 제2 도전층으로 형성된 데이터 라인(114), 데이터 패드 하부 전극(130), 그리고 스토리지 상부 전극(122)과도 중첩되게 형성된다.
공통 라인(116) 및 공통 전극(118)은 액정 구동을 위한 기준 전압을 공급한다. 공통 라인(116)은 표시 영역에서 게이트 라인(102)과 나란하게 형성된 제1 공통 라인(116A)과, 표시 영역에서 데이터 라인(104)와 나란하며 제2 공통 라인(116A)과 교차하면서 접속된 제2 공통 라인(116B)을 구비한다. 다시 말하여, 제1 공통 전극(116A)은 화소 영역을 수평 방향으로 가로질러 형성되고, 제2 공통 전극(116B)은 그 화소 영역을 수직 방향으로 가로질러 형성된다. 그리고, 공통 라인(116)은 비표시 영역에서 다수의 제1 공통 라인(116A)과 공통 접속된 제3 공통 라인(116C)을 추가로 구비한다. 여기서, 제1 및 제3 공통 라인(116A, 116C)은 상기 게이트 라인(102)와 함께 제1 도전층(게이트 금속층)으로 형성되고, 제2 공통 라인(116B)은 상기 데이터 라인(104)와 함께 제2 도전층(소스/드레인 금속층)으로 형성된다. 이에 따라, 제2 도전층인 제2 공통 라인(116B)은 컨택 전극(200)을 통해 제1 도전층인 제1 공통 라인(116A)과 접속된다. 컨택 전극(200)은 제1 및 제2 공통 라인(116A, 116B)의 교차부에서 제2 공통 라인(116B)을 가로 질러 형성되어 그 제1 및 제2 공통 라인(116A, 116B)을 노출시키는 제4 컨택홀(202) 내에 형성된다.
공통 전극(118)은 제2 공통 라인(116B)과 접속되어 화소 영역에서 화소 전극(114)과 나란하도록 핑거 형상으로 형성된다. 구체적으로, 공통 전극(118)은 화소 영역에서 제2 공통 라인(116B)으로부터 게이트 라인(102)과 나란하도록 돌출된 제1 공통 전극(118A)과, 제1 공통 전극(118A)로부터 화소 전극(114)과 나란하도록 돌출된 다수의 제2 공통 전극(118B)을 구비한다. 예를 들면, 다수의 제2 공통 전극(118B) 중 데이터 라인(102)와 인접한 하나의 제2 공통 전극(118B)은 제1 공통 라인(116A)과 교차하도록 신장되고, 중앙부에 위치한 나머지 하나의 제2 공통 전극(118B)은 제1 공통 라인(116A)과 교차하기 이전까지 신장된다. 이러한 제1 및 제2 공통 전극(118A, 118B)은 상기 제2 공통 라인(116B)과 함께 제2 도전층으로 형성된다. 그리고, 공통 전극(118)은 상기 제1 공통 라인(116B)이 도 4와 같이 화소 영역의 중앙부를 가로질러 형성되는 경우 그 제1 공통 라인(116A)으로부터 화소 전극(114)과 나란하도록 돌출된 제3 공통 전극(118C)을 추가로 구비한다. 이러한 제3 공통 전극(118C)은 제1 공통 라인(116A)과 함께 제1 도전층으로 형성되며, 다수의 제2 공통 전극(118B) 중 어느 하나와 일렬로 배치된다.
화소 전극(114)은 박막 트랜지스터(106)의 드레인 전극(112)과 접속되며, 화소 영역에서 상기 공통 전극(118)과 수평 전계를 형성하며, 또한, 화소 전극(114)은 제2 공통 라인(116B)과도 수평 전계를 형성한다. 이를 위하여, 화소 전극(114)은 게이트 라인(102)과 나란하게 형성되어 드레인 전극(112)과 접속된 수평부(114A)와, 수평부(114A)에서 화소 영역 쪽으로 신장되어 상기 공통 전극(118) 및 제2 공통 라인(116B)과 나란한 핑커부(114B)로 구성된다. 이러한 화소 전극(114)은 상기 데이터 라인(104), 소스 전극(110), 드레인 전극(112)과 함께 제2 도전층으로 형성된다. 그리고, 박막 트랜지스터(106)를 통해 화소 신호가 공급된 화소 전극(114)과, 공통 라인(116)을 통해 기준 전압이 공급된 공통 전극(118) 및 제2 공통 라인(116B) 사이에는 수평 전계가 형성된다. 이러한 수평 전계에 의해 박막 트랜지스터 기판과 칼라 필터 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
스토리지 캐패시터는 제1 스토리지 하부 전극 역할을 하는 제1 공통 라인(116B)의 일부분과, 그 제1 공통 라인(116B)의 일부분과 게이트 절연막(146), 활성층(148), 오믹 접촉층(150)을 사이에 두고 중첩되는 스토리지 상부 전극(122)으로 구성된다. 여기서, 스토리지 상부 전극(122)은 제1 공통 라인(116A)을 가로지르는 화소 전극(114)의 핑거부(114B) 사이에 접속되며, 그 화소 전극(114)과 함께 제2 도전층으로 형성된다. 이러한 스토리지 캐패시터는 화소 전극(114)에 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 한다.
게이트 라인(102)은 게이트 패드(125)를 통해 게이트 드라이버(미도시)와 접속된다. 게이트 패드(125)는 게이트 라인(102)으로부터 연장된 게이트 패드 하부 전극(124)과, 게이트 절연막(146) 및 보호막(152)을 관통하는 제1 컨택홀(166)을 통해 게이트 패드 하부 전극(124)와 접속된 게이트 패드 상부 전극(128)을 구비한다.
공통 라인(116)은 공통 패드(135)를 통해 외부의 기준 전압원(미도시)으로부터 기준 전압을 공급받게 된다. 공통 패드(135)는 공통 라인(116)으로부터 연장된 공통 패드 하부 전극(136)과, 게이트 절연막(146) 및 보호막(152)을 관통하는 제2 컨택홀(170)를 통해 공통 패드 하부 전극(136)과 접속된 공통 패드 상부 전극(140)을 구비한다.
데이터 라인(104)은 데이터 패드(131)를 통해 데이터 드라이버(미도시)와 접속된다. 데이터 패드(131)는 데이터 라인(104)으로부터 연장된 데이터 패드 하부 전극(130)과, 보호막(152)을 관통하는 제3 컨택홀(168)을 통해 데이터 패드 하부 전극(130)과 접속된 데이터 패드 상부 전극(134)을 구비한다.
이러한 박막 트랜지스터 기판에서 게이트 패드 상부 전극(128), 데이터 패드 상부 전극(134), 공통 패드 상부 전극(140)은 상기 컨택 전극(200)과 함께 제3 도전층으로 형성된다. 제3 도전층은 보호막(152) 및 게이트 절연막(146)의 패터닝시 이용된 포토레지스트 패턴을 제거하는 리프트-오프(Lift-off) 공정으로 패터닝된다. 이에 따라, 패터닝된 제3 도전층은 보호막(152)과 경계를 이루게 된다. 이러한 리프트-오프 공정의 적용으로 본 발명에 따른 박막 트랜지스터기판은 제3 도전층의 패터닝을 위한 하나의 마스크 공정수를 줄일 수 있게 된다.
이 경우, 리프트-오프 능력을 향상시키기 위하여 전술한 다수의 신호 라인들 및 전극들 위의 게이트 절연막(146) 및 보호막(152), 또는 보호막(152)을 관통하는 스트립퍼 침투 경로(154)가 추가적으로 형성된다. 예를 들면, 스트립퍼 침투 경로(154)는 화소 전극(114), 공통 전극(118), 또는 제2 공통 라인(116B) 위에서 보호막(152)을 관통하여 형성된다. 이러한 스트립퍼 침투 경로(154)는 포토레지스트 패턴이 없는 부분에 형성되어 그 포토레지스트 패턴과 보호막(152)의 경계부로 스트립퍼가 쉽게 침투하게 함으로써 그 포토레지스트 패턴의 리프트-오프 능력을 향상시키게 된다. 또한, 상기 제1 내지 제4 컨택홀(166, 170, 168, 202)도 스트립퍼의 침투 경로로 이용됨으로써 포토레지스트 패턴의 리프트-오프 능력을 향상시키게 된다. 이러한 장점을 갖는 본 발명에 따른 박막 트랜지스터 기판의 제조 방법을 구체적으로 살펴보면 다음과 같다.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 수평 전계 인가형 박막 트랜지스터 기판의 제조 방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 6a 및 도 6b에 도시된 바와 같이 제1 마스크 공정으로 하부 기판(145) 상에 게이트 라인(102), 게이트 전극(108), 게이트 패드 하부 전극(124), 제1 및 제3 공통 라인(116A, 116C), 제3 공통 전극(118C), 공통 패드 하부 전극(136)을 포함하는 제1 도전 패턴군이 형성된다.
상세히 하면, 하부 기판(145) 상에 스퍼터링 방법 등의 증착 방법을 통해 제1 도전층이 형성된다. 이어서, 제1 마스크를 이용한 포토리쏘그래피 공정과 식각 공정으로 제1 도전층이 패터닝됨으로써 게이트 라인(102), 게이트 전극(108), 게이트 패드 하부 전극(124), 제1 및 제3 공통 라인(116A, 116B), 제3 공통 전극(118C), 공통 패드 하부 전극(136)를 포함하는 제1 도전 패턴군이 형성된다. 제1 도전층으로는 Cr, MoW, Cr/Al, Cu, Al(Nd), Mo/Al, Mo/Al(Nd), Cr/Al(Nd) 등이 이용된다.
도 7a 및 도 7b는 본 발명의 실시 예에 따른 수평 전계 인가형 박막 트랜지스터 기판의 제조 방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도이고, 도 8a 내지 도 8d는 상기 제2 마스크 공정을 구체적으로 설명하기 위한 단면도들이다.
우선, 게이트 금속 패턴군이 형성된 하부 기판(145) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 게이트 절연막(146)이 형성된다. 게이트 절연막(146)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연 물질이 이용된다.
그리고, 도 7a 및 도 7b에 도시된 바와 같이 제2 마스크 공정으로 게이트 절연막(146) 위에 적층된 활성층(148) 및 오믹 접촉층(150)을 포함하는 반도체 패턴과; 데이터 라인(104), 소스 전극(110), 드레인 전극(112), 제2 공통 라인(116B), 제1 및 제2 공통 전극(118A, 118B), 화소 전극(114), 데이터 패드 하부 전극(130), 스토리지 상부 전극(122)을 포함하는 제2 도전 패턴군이 형성된다. 여기서, 화소 전극(114) 및 공통 전극(118)이 불투명한 제2 도전층으로 형성됨으로써 그들로 인한 빛샘을 방지할 수 있게 된다.
구체적으로, 도 8a에 도시된 바와 같이 게이트 절연막(146) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 비정질 실리콘층(148A), n+ 비정질 실리콘층(150A), 그리고 제2 도전층(156)이 순차적으로 형성된다. 제2 도전층(156)으로는 Cr, MoW, Cr/Al, Cu, Al(Nd), Mo/Al, Mo/Al(Nd), Cr/Al(Nd) 등이 이용된다.
그 다음, 제2 도전층(156) 위에 포토레지스트막을 전면 도포한 다음 부분 노광 마스크인 제2 마스크를 이용한 포토리쏘그래피 공정으로 도 8a와 같이 단차를 갖는 포토레지스트 패턴(158)이 형성된다. 이 경우, 제2 마스크로는 박막 트랜지스터의 채널이 형성될 부분에서 회절 노광부(또는 반투과부)를 갖는 부분 노광 마스크를 이용한다. 이에 따라, 제2 마스크의 회절 노광부(또는 반투과부)와 대응하는 포토레지스트 패턴(158)은 제2 마스크의 투과부(또는 차단부)와 대응하는 포토레지스트 패턴(158) 보다 낮은 높이를 갖게 된다. 다시 말하여, 채널 부분의 포토레지스트 패턴(158)이 다른 소스/드레인 금속 패턴군 부분의 포토레지스트 패턴(158) 보다 낮은 높이를 갖게 된다.
이러한 포토레지스트 패턴(158)을 이용한 습식 식각 공정으로 제2 도전층(156)이 패터닝된다. 이에 따라, 도 8b에 도시된 바와 같이 데이터 라인(104), 데이터 라인(104)으로부터 돌출된 소스 전극(110) 및 그와 일체화된 드레인 전극(112), 그 드레인 전극(112)과 일체화된 화소 전극(114), 상기 데이터 라인(104)와 나란한 제2 공통 라인(116B), 그 제2 공통 라인(116)과 일체화된 제1 및 제2 공통 전극(118A, 118B), 상기 데이터 라인(104)으로부터 연장된 데이터 패드 하부 전극(130), 상기 화소 전극(114)과 일체화된 스토리지 상부 전극(122)을 포함하는 제2 도전 패턴군이 형성된다. 여기서, 스토리지 상부 전극(122)은 제1 공통 라인(116A)과 중첩되도록 화소 전극(114)의 핑거부(114B) 사이에 접속된다. 이어서, 동일한 포토레지스트 패턴(158)을 이용한 건식 식각 공정으로 n+ 비정질 실리콘층(150A)과 비정질 실리콘층(148A)이 동시에 패터닝됨으로써 도 8b에 도시된 바와 같이 오믹 접촉층(150)과 활성층(148)이 상기 제2 도전 패턴군을 따라 형성된 구조를 갖게 된다.
그 다음, 산소(O2) 플라즈마를 이용한 애싱(Ashing) 공정으로 도 8c에 도시된 바와 같이 상대적으로 낮은 높이를 갖는 채널 부분의 포토레지스트 패턴(158)은 제거되고, 다른 제2 도전 패턴군 부분의 포토레지스트 패턴(158)은 높이가 낮아지게 된다. 이렇게 남아 있는 포토레지스트 패턴(158)를 이용한 건식 식각 공정으로 도 8c에 도시된 바와 같이 채널이 형성될 부분에서 제2 도전층 및 오믹 접촉층(150)이 식각됨으로써 소스 전극(110)과 드레인 전극(112)이 서로 분리되고 활성층(148)이 노출된다. 이에 따라, 소스 전극(110)과 드레인 전극(112) 사이에는 활성층(148)으로 이루어진 채널이 형성된다.
그리고, 스트립 공정으로 도 8d에 도시된 바와 같이 제2 도전 패턴군 부분에 남아 있던 포토레지스트 패턴(158)이 모두 제거된다.
도 9a 및 도 9b는 본 발명의 실시 예에 따른 수평 전계 인가형 박막 트랜지스터 기판의 제조 방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도이고, 도 10a 내지 도 10d는 제3 마스크 공정을 구체적으로 설명하기 위한 단면도들이다.
도 9a 및 도 9b에 도시된 바와 같이 제3 마스크 공정으로 보호막(152) 및 게이트 절연막(146)이 패터닝되어 제1 내지 제4 컨택홀(166, 170, 168, 202)이 형성되고, 그 제1 내지 제4 컨택홀(166, 170, 168, 202) 각각에 위치하는 게이트 패드 상부 전극(128), 데이터 패드 상부 전극(134), 공통 패드 상부 전극(140), 컨택 전극(200)을 포함하는 제3 도전 패턴군이 형성된다. 이러한 제3 도전 패턴군은 패터닝된 보호막(152)과 중첩없이 경계를 이루며 형성된다.
상세히 하면, 도 10a과 같이 제2 도전 패턴군이 형성된 게이트 절연막(146) 상에 전면적인 보호막(152)이 형성된다. 보호막(152)의 재료로는 상기 게이트 절연막(146)과 유사한 무기 절연 물질이나, 유기 절연 물질이 이용된다. 그리고, 보호막(152) 위에 제3 마스크를 이용한 포토리쏘그래피 공정으로 보호막(152)이 존재해야 하는 부분에 도 10a와 같이 포토레지스트 패턴(160)이 형성된다.
그 다음, 상기 포토레지스트 패턴(160)을 이용한 건식 식각 공정으로 보호막(152) 및 게이트 절연막(146)이 패터닝됨으로써 도 10b와 같이 제1 내지 제4 컨택홀(166, 170, 168, 202)과, 스트립퍼 침투 경로(154)가 형성된다. 구체적으로, 제1 및 제2 컨택홀(166, 170)과 제4 컨택홀(202) 각각은 보호막(152) 및 게이트 절연막(146)을 관통하도록 형성되어 게이트 패드 하부 전극(124), 공통 패드 하부 전극(136), 제1 및 제2 공통 라인(116A, 116)) 각각을 노출시킨다. 제3 컨택홀(168)은 보호막(152) 관통하여 데이터 패드 하부 전극(130)을 노출시킨다. 그리고, 스트립터 침투 경투 경로(154)는 화소 전극(114), 공통 전극(118), 또는 제2 공통 라인(116B)을 노출시킨다.
이어서, 도 10c와 같이 상기 포토레지스트 패턴(160)이 존재하는 박막 트랜지스터 기판 상에 제3 도전층(172)이 스퍼터링 등과 같의 증착 방법으로 전면 형성된다. 제3 도전층(172)으로는 인듐 주석 산화물(Indium Tin Oxide : ITO)이나 주석 산화물(Tin Oxide : TO) 또는 인듐 아연 산화물(Indium Zinc Oxide : IZO), SnO2 등과 같은 투명 도전막이 이용된다. 또는 제3 도전층(172)으로는 티타늄(Ti), 텅스텐(W) 등과 같이 내식성이 강하고 강도가 높은 금속이 이용된다.
그리고, 리프트-오프 공정으로 포토레지스트 패턴(160)과 그 위의 제3 도전층(172)이 함께 제거됨으로써 제3 도전층(172)이 패터닝된다. 이에 따라, 도 10d와 같이 제1 내지 제4 컨택홀(166, 170, 168, 202) 각각에 게이트 패드 상부 전극(128), 공통 패드 상부 전극(140), 데이터 패드 상부 전극(134), 컨택 전극(200) 각각이 형성된다. 그리고, 스트립퍼 침투 경로(154) 내에 더미 패턴(164)이 형성된다.
이때, 스트립퍼 침투 경로(154)는 제1 내지 제4 컨택홀(162, 166, 170, 202)화 함께 포토레지스트 패턴(160)이 없는 부분에 형성됨으로써 보다 많은 스트립퍼(A)가 포토레지스트 패턴(160)과 보호막(152)의 경계부로 침투할 수 있게 하는 스트립퍼 침투 경로로 이용된다. 이 결과, 제3 도전층(172)이 덮힌 포토레지스트 패턴(160)은 그 스트립퍼(A)에 의해 보호막(152)으로부터 쉽게 분리될 수 있게 된다. 이는 스트립퍼 침투 경로(154)와 제1 내지 제4 컨택홀(162, 166, 170, 202)이 형성된 부분에서는, 보호막(152)의 과식각으로 포토레지스트 패턴(160)의 에지부가 보호막(152)의 에지부 보다 돌출된 형태(미도시)를 갖기 때문이다. 그리고, 돌출된 포토레지스트 패턴(160)의 에지부에 의해 그와 보호막(152)의 에지부 사이에서 직진성을 갖고 증착된 제3 도전층(172)은 오픈되거나, 상대적으로 얇게 증착되어 스트립퍼가 쉽게 침투할 수 있기 때문이다.
이와 같이, 리프트-오프 공정으로 제3 도전층(172)의 불필요한 부분이 포토레지스트 패턴(160)과 함께 제거됨으로써 제3 도전 패턴군은 보호막(152)과 경계를 이루며 형성된다. 구체적으로, 게이트 패드 상부 전극(128), 공통 패드 상부 전극(140), 데이터 패드 상부 전극(134), 컨택 전극 각각은 해당 컨택홀(166, 170, 168, 202) 내에 형성되어 게이트 패드 하부 전극(124), 공통 패드 하부 전극(136), 데이터 패드 하부 전극(130), 제1 및 제2 공통 라인(116A, 116B) 각각과 접속된다.
한편, 제3 도전층(172)으로 티타늄(Ti)을 이용하는 경우 패드부의 전식, 뜯김 등을 방지하여 신뢰성도 확보할 수 있게 된다.
여기서, 화소 전극(114), 공통 전극(118), 또는 제2 공통 라인(116B) 위의 보호막(152)을 관통하여 형성되는 스트립퍼 침투 경로(154)의 형상을 예를 들면 다음과 같다.
도 11a 및 도 11b를 참조하면, 스트립퍼 침투 경로는 화소 전극(114)을 따라 그 위의 보호막(152)을 관통하는 일자형 슬릿(180)으로 형성된다. 그리고, 일자형 슬릿(180)을 따라 더미 도전 패턴(182)이 잔존하게 된다. 이러한 일자형 슬릿(180)은 게이트 라인, 공통 라인, 데이터 라인을 포함하는 다수의 신호 라인 및 공통 전극 중 어느 하나의 위에 형성되기도 한다.
도 12a 및 도 12b를 참조하면, 스트립퍼 침투 경로는 화소 전극(114) 위의 게이트 절연막(146) 및 보호막(152)을 관통하는 다수개의 홀(184)로 형성된다. 이렇게 다수개의 홀(184) 내에는 서로 분리된 더미 도전 패턴(186)이 잔존하게 된다. 이러한 다수개의 홀(184)은 게이트 라인, 공통 라인, 데이터 라인을 포함하는 다수의 신호 라인 및 공통 전극 중 어느 하나의 위에 형성되기도 한다.
도 13은 본 발명의 다른 실시 예에 따른 박막 트랜지스터 기판을 도시한 것이다.
도 13에 도시된 박막 트랜지스터 기판은 도 4에 도시된 박막 트랜지스터 기판과 대비하여 제1 공통 라인(116A)의 위치가 화소 영역 상에서 달라짐에 따라 그로부터 돌출된 제3 공통 전극(118C)이 제거된 것을 제외하고는 동일한 구성요소들을 구비한다. 따라서, 중복되는 구성요소들에 설명은 전술한 바와 같으므로 생략하기로 한다.
도 13에서 제1 공통 라인(116A)은 화소 영역 중 박막 트랜지스터(106)와 인접한 하단부에 형성된다. 이에 따라, 제1 공통 라인(116)으로부터 아래쪽으로 돌출된 제3 공통 전극이 없는 대신, 제2 공통 전극(118B) 중 어느 하나는 제1 공통 라인(116A)과 교차하기 이전까지 더 길게 신장된 형태를 가지게 된다.
이러한 구성을 갖는 박막 트랜지스터 기판도 전술한 바와 같이 리프트-오프 공정을 적용한 3마스크 공정으로 형성된다.
상술한 바와 같이, 본 발명에 따른 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법은 리프트-오프 공정을 적용함으로써 제3 도전층의 마스크 공정을 절감할 수 있게 된다. 이에 따라, 본 발명은 3마스크 공정으로 박막 트랜지스터 기판을 제조할 수 있게 되므로 공정을 단순화하여 제조 원가를 절감할 수 있음과 아울러 제조 수율을 향상시킬 수 있게 된다.
그리고, 본 발명에 따른 박막 트랜지스터 기판 및 그 제조 방법에서는 다수의 신호 라인들 및 전극들과 중첩되는 스트립퍼 침투 경로에 의해 제3 도전층이 덮인 포토레지스트 패턴의 리프트-오프 능력을 효과적으로 향상시킬 수 있게 된다.
또한, 본 발명에 따른 박막 트래지스터 기판 및 그 제조 방법에서는 화소 영역 내의 공통 전극 및 화소 전극을 불투명한 도전층으로 형성함으로써 그들로 인한 빛샘을 방지할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 종래의 수평 전계 인가형 박막 트랜지스터 기판을 도시한 평면도.
도 2는 도 1에 도시된 박막 트랜지스터 기판을 Ⅰ-Ⅰ', Ⅱ-Ⅱ'선을 따라 절단하여 도시한 단면도.
도 3a 내지 도 3d는 도 2에 도시된 박막 트랜지스터 기판의 제조 방법을 단계적으로 도시한 단면도들.
도 4는 본 발명의 실시 예에 따른 수평 전계 인가형 박막 트랜지스터 기판을 도시한 평면도.
도 5는 도 4에 도시된 박막 트랜지스터 기판을 Ⅲ-Ⅲ', Ⅳ-Ⅳ', Ⅴ-Ⅴ', Ⅵ-Ⅵ', Ⅶ-Ⅶ'선, Ⅷ-Ⅷ'선을 따라 절단하여 도시한 단면도.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 7a 및 도 7b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 8a 내지 도 8d는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제2 마스크 공정을 구체적으로 설명하기 위한 단면도들.
도 9a 및 도 9b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 10a 내지 도 10d는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제2 마스크 공정을 구체적으로 설명하기 위한 단면도들.
도 11a 및 도 11b는 본 발명에 따른 박막 트랜지스터 기판에 적용된 스트립퍼 침투 경로의 한 예를 도시한 평면도 및 단면도.
도 12a 및 도 12b는 본 발명에 따른 박막 트랜지스터 기판에 적용된 스트립퍼 침투 경로의 다른 예를 도시한 평면도 및 단면도.
도 13은 본 발명의 다른 실시 예에 따른 수평 전계 인가형 박막 트랜지스터 기판을 도시한 평면도.
< 도면의 주요 부분에 대한 부호의 설명 >
2, 102 : 게이트 라인 4, 104 : 데이터 라인
6, 106 : 박막 트랜지스터 8, 108 : 게이트 전극
10 : 소스 전극 12, 112, 212 : 드레인 전극
13, 27, 33, 39, 166, 168, 170, 202 : 컨택홀
14, 114 : 화소 전극
16, 116 : 공통 라인 18, 118 : 공통 전극
20, 120 : 스토리지 캐패시터 22, 122 : 스토리지 상부 전극
24, 125 : 게이트 패드 26, 124 : 게이트 패드 하부 전극
28, 128 : 게이트 패드 상부 전극 30, 131 : 데이터 패드
32, 130 : 데이터 패드 하부 전극 34, 134 : 데이터 패드 상부 전극
36, 135 : 공통 패드 38, 136 : 공통 패드 하부 전극
140 : 공통 패드 상부 전극 45, 145 : 기판
46, 146 : 게이트 절연막 48, 148 : 활성층
50, 150 : 오믹접촉층 52, 152 : 보호막
148A : 비정질 실리콘층 150A : n+ 비정질 실리콘층
156 : 제2 도전층 158, 160 : 포토레지스트 패턴
116A, 116B, 116C : 제1 내지 제3 공통 라인
118A, 118B, 118C : 제1 내지 제3 공통 전극
164 : 스트립퍼 침투 경로 172 : 제3 도전층
164, 182, 186 : 더미 도전 패턴 200 : 컨택 전극
114A : 화소 전극 수평부 114B : 화소 전극 수직부
172 : 투명 도전막 180 : 슬릿
184 : 홀

Claims (31)

  1. 기판 상에 제1 도전층으로 나란하게 형성된 게이트 라인 및 제1 공통 라인과;
    상기 게이트 라인 및 공통 라인과 게이트 절연막을 사이에 두고 교차하여 화소 영역을 결정하며 제2 도전층으로 형성된 데이터 라인과;
    상기 제2 도전층으로 형성되어 상기 제1 공통 라인과 상기 게이트 절연막을 사이에 두고 교차하는 제2 공통 라인과;
    상기 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터와,
    상기 제2 도전층으로 형성되어 화소 영역에서 제2 공통 라인으로부터 신장된 공통 전극과,
    상기 제2 도전층으로 형성되어 상기 공통 전극 및 제2 공통 라인과 나란하도록 형성되며, 상기 박막 트랜지스터와 접속된 화소 전극과;
    상기 제1 및 제2 도전층과 함께 박막 트랜지스터를 덮는 보호막과;
    상기 게이트 라인과 접속된 제1 도전층의 게이트 패드 하부 전극과, 그 하부 전극을 노출시키는 제1 컨택홀내에 형성된 제3 도전층의 게이트 패드 상부 전극을 포함하는 게이트 패드와,
    상기 제1 공통 라인과 접속된 제2 도전층의 공통 패드 하부 전극과, 그 하부 전극을 노출시키는 제2 컨택홀내에 형성된 제3 도전층의 공통 패드 상부 전극을 포함하는 공통 패드와;
    상기 데이터 라인과 접속된 제2 도전층의 데이터 패드 하부 전극과, 그 하부 전극을 노출시키는 제3 컨택홀내에 형성된 제3 도전층의 데이터 패드 상부 전극을 포함하는 데이터 패드를 구비하는 것을 특징으로 하는 수평 전계 인가형 박막 트랜지스터 기판.
  2. 제 1 항에 있어서,
    상기 제1 및 제2 공통 라인의 교차부에서 그 제1 및 제2 공통 라인을 부분적으로 노출시키는 제4 컨택홀과.
    상기 제4 컨택홀 내에 상기 제3 도전층으로 형성되어 상기 제1 및 제2 공통 라인을 접속시키는 컨택 전극을 추가로 구비하는 것을 특징으로 하는 수평 전계 인가형 박막 트랜지스터 기판.
  3. 제 2 항에 있어서,
    상기 게이트 패드 상부 전극, 공통 패드 상부 전극, 데이터 패드 상부 전극, 컨택 전극 각각은 해당 컨택홀 내에서 상기 보호막과 경계를 이루며 형성된 것을 특징으로 하는 수평 전계 인가형 박막 트랜지스터 기판.
  4. 제 1 항에 있어서,
    상기 다수의 신호 라인 및 전극 중 적어도 하나 위에 형성되어 상기 보호막의 패터닝시 이용된 포토레지스트 패턴의 제거를 위한 스트립퍼 침투 경로를 추가로 구비하는 것을 특징으로 하는 수평 전계 인가형 박막 트랜지스터 기판.
  5. 제 4 항에 있어서,
    상기 스트립퍼 침투 경로는 상기 게이트 절연막 및 보호막, 또는 보호막을 관통하도록 형성된 것을 특징으로 하는 수평 전계 인가형 박막 트랜지스터 기판.
  6. 제 4 항에 있어서,
    상기 스트립퍼 침투 경로는 상기 다수의 신호 라인 및 전극 중 적어도 하나를 따라 형성된 슬릿, 또는 홀을 포함하는 것을 특징으로 하는 수평 전계 인가형 박막 트랜지스터 기판.
  7. 제 4 항에 있어서,
    상기 스트립퍼 침투 경로는
    상기 화소 영역 내에 형성된 공통 전극 및 화소 전극, 제2 공통 라인 중 적어도 하나의 위에 형성된 것을 특징으로 하는 수평 전계 인가형 박막 트랜지스터 기판.
  8. 제 4 항에 있어서,
    상기 스트립퍼 침투 경로 내에는 상기 제3 도전층으로 이루어진 더미 도전 패턴이 상기 보호막과 경계를 이루며 잔존하는 것을 특징으로 하는 수평 전계 인가형 박막 트랜지스터 기판.
  9. 제 1 항에 있어서,
    상기 제1 공통 라인에 포함되는 제1 스토리지 하부 전극과;
    상기 화소 전극의 핑거부 사이에 접속되어 상기 제1 스토리지 하부 전극과 상기 게이트 절연막을 사이에 두고 상기 제2 도전층으로 형성된 제1 스토리지 상부 전극을 포함하는 스토리지 캐패시터를 추가로 구비하는 것을 특징으로 하는 수평 전계 인가형 박막 트랜지스터 기판
  10. 제 1 항에 있어서,
    상기 공통 전극은
    상기 제2 공통 라인으로부터 상기 게이트 라인을 따라 신장된 상기 제2 도전층의 제1 공통 전극과;
    상기 제1 공통 전극으로부터 상기 화소 전극과 나란하게 신장된 상기 제2 도전층의 제2 공통 전극을 구비하는 것을 특징으로 하는 수평 전계 인가형 박막 트랜지스터 기판.
  11. 제 10 항에 있어서,
    상기 공통 전극은
    상기 제1 공통 라인으로부터 상기 화소 전극과 나란하게 신장된 상기 제1 도전층의 제3 공통 전극을 추가로 구비하는 것을 특징으로 하는 수평 전계 인가형 박막 트랜지스터 기판.
  12. 제 1 항에 있어서,
    비표시 영역에서 제1 공통 라인과 상기 공통 패드 하부 전극 사이에 접속된 상기 제1 도전층의 제3 공통 라인을 추가로 구비하는 것을 특징으로 하는 수평 전계 인가형 박막 트랜지스터 기판
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 박막 트랜지스터에 포함되는 반도체층은 상기 제2 도전층으로 형성된 다수의 신호 라인 및 전극과도 중첩된 것을 특징으로 하는 수평 전계 인가형 박막 트랜지스터 기판.
  14. 기판 상에 제1 도전층으로 게이트 라인, 게이트 라인과 접속된 게이트 전극 및 게이트 패드 하부 전극을 형성하는 단계와;
    상기 제1 도전층으로 게이트 라인과 나란한 제1 공통 라인, 제1 공통 라인과 접속된 공통 패드 하부 전극을 형성하는 단계와;
    게이트 절연막을 전면 도포하는 단계와;
    상기 게이트 절연막의 소정 영역에 반도체 패턴을 형성하는 단계와;
    상기 반도체 패턴 위에 상기 게이트 라인 및 공통 라인과 교차하는 데이터 라인, 데이터 라인과 접속된 소스 전극 및 데이터 패드 하부 전극, 그 소스 전극과 대향하는 드레인 전극, 그 드레인 전극과 접속된 화소 전극을 제2 도전층으로 형성하는 단계와;
    상기 반도체 패턴 위에 상기 데이터 라인과 나란한 제2 공통 라인, 그 제2 공통 라인으로부터 상기 화소 전극과 수평 전계를 형성하도록 신장된 공통 전극을 상기 제2 도전층으로 형성하는 단계와;
    보호막을 전면 도포하는 단계와;
    상기 보호막 및 게이트 절연막을 패터닝하여 상기 게이트 패드 하부 전극, 공통 패드 하부 전극, 데이터 패드 하부 전극 각각을 노출시키는 제1 내지 제3 컨택홀을 형성하는 단계와;
    제3 도전층을 패터닝하여 상기 제1 내지 제3 컨택홀 내에 게이트 패드 상부 전극, 공통 패드 상부 전극, 데이터 패드 상부 전극 각각을 형성하는 단계를 포함하는 것을 특징으로 하는 수평 전계 인가형 박막 트랜지스터 기판의 제조 방법.
  15. 제 14 항에 있어서,
    상기 보호막 및 게이트 절연막을 패터닝하는 단계는
    상기 보호막 위에 마스크를 이용하여 포토레지스트 패턴을 형성하는 단계와;
    상기 포토레지스트 패턴을 통해 노출된 보호막 및 게이트 절연막을 식각하는 단계를 포함하는 것을 특징으로 하는 수평 전계 인가형 박막 트랜지스터 기판의 제조 방법.
  16. 제 15 항에 있어서,
    상기 제3 도전층을 패터닝하는 단계는
    상기 패터닝된 보호막 위에 남아 있는 포토레지스트 패턴 위에 제3 도전층을 형성하는 단계와;
    상기 제3 도전층인 덮인 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 수평 전계 인가형 박막 트랜지스터 기판의 제조 방법.
  17. 제1 도전층으로 기판 상에 게이트 라인, 그 게이트 라인과 접속된 게이트 전극 및 게이트 패드 하부 전극, 그 게이트 라인과 나란한 제1 공통 라인, 그 제1 공통 라인과 접속된 공통 패드 하부 전극을 형성하는 제1 마스크 공정과;
    게이트 절연막을 전면 도포하고, 그 게이트 절연막의 소정 영역에 반도체 패턴을, 그 반도체 패턴 위에 상기 게이트 라인 및 공통 라인과 교차하는 데이터 라인, 데이터 라인과 접속된 소스 전극 및 데이터 패드 하부 전극, 그 소스 전극과 대향하는 드레인 전극, 그 드레인 전극과 접속된 화소 전극, 상기 데이터 라인과 나란한 제2 공통 라인, 그 제2 공통 라인과 접속되고 상기 화소 전극과 나라한 공통 전극을 제2 도전층으로 형성하는 제2 마스크 공정과;
    보호막을 전면 도포하고, 그 보호막 및 게이트 절연막을 패터닝하여 상기 게이트 패드 상부 전극, 공통 패드 상부 전극, 데이터 패드 상부 전극 각각을 노출시키는 제1 내지 제3 컨택홀을 형성하고, 제3 도전층으로 그 제1 내지 제3 컨택홀 각각에 게이트 패드 상부 전극, 공통 패드 상부 전극, 데이터 패드 상부 전극 각각을 형성하는 제3 마스크 공정을 포함하는 것을 특징으로 하는 수평 전계 인가형 박막 트랜지스터 기판의 제조 방법.
  18. 제 17 항에 있어서,
    상기 제2 마스크 공정은
    상기 게이트 절연막 위에 반도체층 및 제2 도전층을 형성하는 단계와;
    상기 부분 투과 마스크를 이용하여 제2 도전층 위에 두께가 다른 포토레지스트 패턴을 형성하는 단계와;
    상기 포토레지스트 패턴을 이용하여 노출된 상기 제2 도전층 및 반도체층을 식각하는 단계와;
    상기 포토레지스트 패턴을 애싱하여 상대적으로 얇은 포토레지스터 패턴을 제거하는 단계와;
    상기 얇은 포토레지스터 패턴이 제거된 부분을 통해 상기 소스 전극과 드레인 전극을 분리하고 상기 반도체층의 일부를 제거하는 단계와;
    남아 있는 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 표시 소자용 박막 트랜지스터 기판의 제조 방법.
  19. 제 17 항에 있어서,
    상기 제3 마스크 공정은
    상기 보호막을 전면 도포하는 단계와;
    상기 보호막 위에 마스크를 이용하여 포토레지스트 패턴을 형성하는 단계와;
    상기 포토레지스트 패턴을 통해 노출된 보호막 및 게이트 절연막을 식각하는 단계와;
    상기 식각된 보호막 위에 남아 있는 포토레지스트 패턴 위에 제3 도전층을 형성하는 단계와;
    상기 제3 도전층인 덮인 포토레지스트 패턴을 제거하여 그 제3 도전층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 수평 전계 인가형 박막 트랜지스터 기판의 제조 방법.
  20. 제 14 항 및 제 17 항 중 어느 한 항에 있어서,
    상기 보호막 및 게이트 절연막의 패터닝시, 상기 제1 및 제2 도전층으로 이루어진 다수의 신호 라인 및 전극 중 적어도 하나 위에 상기 포토레지스트 패턴 제거를 위한 스트립퍼의 침투 경로를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 수평 전계 인가형 박막 트랜지스터 기판의 제조 방법.
  21. 제 20 항에 있어서,
    상기 스트립퍼 침투 경로는 상기 게이트 절연막 및 보호막, 또는 보호막을 관통하도록 형성된 것을 특징으로 하는 수평 전계 인가형 박막 트랜지스터 기판의 제조 방법.
  22. 제 20 항에 있어서,
    상기 스트립퍼 침투 경로는 상기 다수의 신호 라인 및 전극 중 적어도 하나를 따라 형성된 슬릿, 또는 홀을 포함하는 것을 특징으로 하는 수평 전계 인가형 박막 트랜지스터 기판의 제조 방법.
  23. 제 20 항에 있어서,
    상기 스트립퍼 침투 경로는
    상기 화소 영역 내에 형성된 공통 전극 및 화소 전극, 제2 공통 라인 중 적어도 하나의 위에 형성된 것을 특징으로 하는 수평 전계 인가형 박막 트랜지스터 기판의 제조 방법.
  24. 제 20 항에 있어서,
    상기 스트립퍼 침투 경로 내에는 상기 제3 도전층으로 이루어진 더미 도전 패턴이 상기 보호막과 경계를 이루며 잔존하는 것을 특징으로 하는 수평 전계 인가형 박막 트랜지스터 기판의 제조 방법.
  25. 제 14 항 및 제 17 항 중 어느 한 항에 있어서,
    상기 제1 및 제2 공통 라인의 교차부가 노출되도록 상기 보호막 및 게이트 절연막을 관통하는 제4 컨택홀을 형성하는 단계와;
    상기 제4 컨택홀 내에 상기 제3 도전층으로 컨택 전극을 형성하여 상기 노출된 제1 및 제2 공통 라인을 접속시키는 컨택 전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 수평 전계 인가형 박막 트랜지스터 기판의 제조 방법.
  26. 제 25 항에 있어서,
    상기 게이트 패드 상부 전극, 공통 패드 상부 전극, 데이터 패드 상부 전극, 컨택 전극 각각은 해당 홀내에서 상기 보호막과 경계를 이루며 형성된 것을 특징으로 하는 수평 전계 인가형 박막 트랜지스터 기판의 제조 방법.
  27. 제 14 항 및 제 17 항 중 어느 한 항에 있어서,
    상기 제1 공통 라인의 일부분과 상기 게이트 절연막 및 반도체 패턴을 사이에 두고 중첩되도록 상기 화소 전극의 핑거부 사이에 접속된 스토리지 하부 전극을 상기 제2 도전층으로 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 수평 전계 인가형 박막 트랜지스터 기판의 제조 방법.
  28. 제 14 항 및 제 17 항 중 어느 한 항에 있어서,
    상기 제3 도전층은 투명 도전층 및 티타늄, 텅스텐 중 어느 하나를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  29. 제 14 항 및 제 17 항 중 어느 한 항에 있어서,
    상기 공통 전극으로
    상기 제2 공통 라인으로부터 상기 게이트 라인을 따라 신장된 제1 공통 전극과;
    상기 제1 공통 전극으로부터 상기 화소 전극과 나란하게 신장된 제2 공통 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 수평 전계 인가형 박막 트랜지스터 기판의 제조 방법.
  30. 제 14 항 및 제 17 항 중 어느 한 항에 있어서,
    상기 제1 공통 라인으로부터 상기 화소 전극과 나란하게 신장된 제3 공통 전극을 상기 제1 도전층으로 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 수평 전계 인가형 박막 트랜지스터 기판의 제조 방법.
  31. 제 30 항에 있어서,
    비표시 영역에 제1 공통 라인과 상기 공통 패드 하부 전극 사이에 접속된 제3 공통 라인을 상기 제1 도전층으로 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 수평 전계 인가형 박막 트랜지스터 기판의 제조 방법.
KR1020030077659A 2003-11-04 2003-11-04 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 KR100560402B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030077659A KR100560402B1 (ko) 2003-11-04 2003-11-04 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
US10/979,096 US7023017B2 (en) 2003-11-04 2004-11-02 Thin film transistor substrate of horizontal electric field type liquid crystal display device and fabricating method thereof
CNB2004100871865A CN100447645C (zh) 2003-11-04 2004-11-04 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
US11/345,370 US7556988B2 (en) 2003-11-04 2006-02-02 Thin film transistor substrate of horizontal electric field type liquid crystal display device and fabricating method thereof
US12/475,130 US7749823B2 (en) 2003-11-04 2009-05-29 Thin film transistor substrate of horizontal electric field type liquid crystal display device and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030077659A KR100560402B1 (ko) 2003-11-04 2003-11-04 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050042991A true KR20050042991A (ko) 2005-05-11
KR100560402B1 KR100560402B1 (ko) 2006-03-14

Family

ID=36610359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030077659A KR100560402B1 (ko) 2003-11-04 2003-11-04 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법

Country Status (3)

Country Link
US (3) US7023017B2 (ko)
KR (1) KR100560402B1 (ko)
CN (1) CN100447645C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101245991B1 (ko) * 2006-06-23 2013-03-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
KR20180125043A (ko) * 2008-09-19 2018-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560404B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101119184B1 (ko) * 2005-02-22 2012-03-22 삼성전자주식회사 어레이 기판, 이를 갖는 표시장치 및 이의 제조방법
US7410842B2 (en) * 2005-04-19 2008-08-12 Lg. Display Co., Ltd Method for fabricating thin film transistor of liquid crystal display device
KR100731750B1 (ko) 2005-06-23 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터 및 이를 이용한 유기전계발광표시장치의제조방법
KR101293573B1 (ko) * 2006-10-02 2013-08-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7800704B2 (en) * 2006-11-13 2010-09-21 Hannstar Display Corp. Liquid crystal display comprising intersecting common lines
US8035765B2 (en) * 2006-11-13 2011-10-11 Hannstar Display Corp. TFT array substrate, LCD panel and liquid crystal display
KR100920482B1 (ko) * 2006-11-28 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
US8031312B2 (en) 2006-11-28 2011-10-04 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same
KR101302620B1 (ko) * 2007-01-30 2013-09-03 엘지디스플레이 주식회사 박막트랜지스터 기판
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
KR20100006678A (ko) * 2008-07-10 2010-01-21 삼성전자주식회사 박막의 미세 패터닝 방법 및 이를 이용한 표시 기판의 제조방법
TWI387804B (zh) * 2008-12-25 2013-03-01 Chunghwa Picture Tubes Ltd 主動陣列式顯示器之切換元件結構
BR112012001655A2 (pt) * 2009-07-24 2017-06-13 Sharp Kk método de fabricação de substrato de transistor de filme fino
KR101286497B1 (ko) * 2009-09-23 2013-07-16 엘지디스플레이 주식회사 시야각 조절 액정표시장치
TWI408476B (zh) * 2010-04-30 2013-09-11 Hannstar Display Corp 薄膜電晶體陣列基板及液晶面板
KR101242033B1 (ko) * 2010-05-05 2013-03-11 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
CN102062978A (zh) * 2010-11-10 2011-05-18 友达光电股份有限公司 液晶显示面板
KR101794649B1 (ko) * 2010-12-28 2017-11-08 엘지디스플레이 주식회사 에프 에프 에스 방식 액정표시장치용 어레이 기판 및 그 제조방법
US8773627B2 (en) * 2011-10-07 2014-07-08 Japan Display West Inc. Liquid crystal display device and method for manufacturing liquid crystal display device
CN103163701B (zh) * 2011-12-16 2015-09-30 上海中航光电子有限公司 网状公共电极结构液晶显示器件及其制造方法
KR20140020565A (ko) * 2012-08-09 2014-02-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
CN103345092B (zh) * 2013-07-08 2017-03-29 合肥京东方光电科技有限公司 阵列基板及其制作方法、显示装置
CN103887236B (zh) * 2014-03-17 2016-08-24 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103969859B (zh) * 2014-04-22 2016-08-24 京东方科技集团股份有限公司 一种显示用基板及显示装置
CN103972243B (zh) * 2014-04-24 2017-03-29 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104795405B (zh) * 2015-04-23 2017-12-05 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104880873B (zh) 2015-06-29 2019-04-02 合肥鑫晟光电科技有限公司 像素结构、显示面板和像素结构的制作方法
US10317747B2 (en) * 2017-02-23 2019-06-11 Shenzhen China Star Optoelectronics Technology Co., Ltd Liquid crystal panel and liquid crystal display device
US20180292694A1 (en) * 2017-04-11 2018-10-11 Shenzhen China Star Optoelectronics Technology Co. , Ltd. A method for improving the mask stripping efficiency of an array substrate, an array substrate and a display panel
CN114497170A (zh) * 2017-08-25 2022-05-13 株式会社半导体能源研究所 显示面板及显示装置
CN109768053B (zh) 2019-01-28 2021-12-28 京东方科技集团股份有限公司 阵列基板及其控制方法、制造方法、显示面板、显示装置
JP6813045B2 (ja) * 2019-03-14 2021-01-13 セイコーエプソン株式会社 電気光学装置および電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2776376B2 (ja) * 1996-06-21 1998-07-16 日本電気株式会社 アクティブマトリクス液晶表示パネル
JPH10239705A (ja) * 1997-02-27 1998-09-11 Toshiba Electron Eng Corp 液晶表示素子
KR100257369B1 (ko) * 1997-05-19 2000-05-15 구본준 횡전계방식액정표시장치
KR100251512B1 (ko) * 1997-07-12 2000-04-15 구본준 횡전계방식 액정표시장치
US6133977A (en) * 1997-10-21 2000-10-17 Samsung Electronics Co., Ltd. Liquid crystal displays having common electrode overlap with one or more data lines
KR100299537B1 (ko) * 1999-08-31 2001-11-01 남상희 엑스-선 검출용 박막트랜지스터 기판 제조방법
TWI237141B (en) * 2001-09-25 2005-08-01 Hannstar Display Corp Manufacturing method for in-plane switching mode liquid crystal display (LCD) unit
KR100801153B1 (ko) * 2001-12-31 2008-02-05 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
TWI261797B (en) * 2002-05-21 2006-09-11 Seiko Epson Corp Electro-optical device and electronic apparatus
KR100560403B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101245991B1 (ko) * 2006-06-23 2013-03-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
KR20180125043A (ko) * 2008-09-19 2018-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US11139359B2 (en) 2008-09-19 2021-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
CN1614487A (zh) 2005-05-11
US7556988B2 (en) 2009-07-07
US7023017B2 (en) 2006-04-04
KR100560402B1 (ko) 2006-03-14
US20090239342A1 (en) 2009-09-24
CN100447645C (zh) 2008-12-31
US7749823B2 (en) 2010-07-06
US20060138422A1 (en) 2006-06-29
US20050092991A1 (en) 2005-05-05

Similar Documents

Publication Publication Date Title
KR100560402B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR100560399B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR100566816B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR100682358B1 (ko) 액정 표시 패널 및 제조 방법
KR100556702B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100499371B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7446337B2 (en) Thin film transistor substrate using a horizontal electric field
KR100560405B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR20070000893A (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR20070002415A (ko) 액정 표시 장치 및 그 제조 방법
KR100560404B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR100560401B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR20060076051A (ko) 박막트랜지스터 기판 및 그 제조 방법
KR100560400B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR100538327B1 (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR100682362B1 (ko) 액정 표시 패널 및 제조 방법
KR100504572B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR101329447B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100600088B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee