CN100447645C - 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法 - Google Patents

水平电场型液晶显示器件的薄膜晶体管基板及其制造方法 Download PDF

Info

Publication number
CN100447645C
CN100447645C CNB2004100871865A CN200410087186A CN100447645C CN 100447645 C CN100447645 C CN 100447645C CN B2004100871865 A CNB2004100871865 A CN B2004100871865A CN 200410087186 A CN200410087186 A CN 200410087186A CN 100447645 C CN100447645 C CN 100447645C
Authority
CN
China
Prior art keywords
electrode
conductive layer
concentric line
public
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100871865A
Other languages
English (en)
Other versions
CN1614487A (zh
Inventor
安炳喆
权五楠
赵兴烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN1614487A publication Critical patent/CN1614487A/zh
Application granted granted Critical
Publication of CN100447645C publication Critical patent/CN100447645C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

水平电场型液晶显示器件的薄膜晶体管基板及其制造方法。一种水平电场型薄膜晶体管基板包括：在一基板上形成的相互平行的选通线和第一公共线；与选通线和第一公共线交叉并且其间具有栅绝缘膜以限定像素区域的数据线；与第一公共线交叉并且其间具有栅绝缘膜的第二公共线；与选通线和数据线相连的薄膜晶体管；从所述像素区域中的第二公共线延伸的公共电极；与公共电极和第二公共线平行的像素电极；覆盖薄膜晶体管的保护膜；选通焊盘，具有通过第一接触孔与上选通焊盘电极相连的下选通焊盘电极；公共焊盘，具有通过第二接触孔与上公共焊盘电极相连的下公共焊盘电极；以及数据焊盘，具有与设置在第三接触孔内上数据焊盘电极相连的下数据焊盘电极。

Description

水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
技术领域
本发明涉及液晶显示(LCD)器件，更具体地，涉及水平电场型液晶显示器件的薄膜晶体管基板及其制造方法。
背景技术
通常，液晶显示(LCD)器件利用电场来控制液晶的透光率，从而显示图像。根据电场驱动液晶的方向，将液晶显示器大致分为水平电场型和垂直电场型。垂直电场型通过在上下基板上相对设置的像素电极和公共电极之间形成的垂直电场来驱动扭曲向列(TN)模式的液晶。垂直电场型的优点是大孔径比，而缺点是约90°的窄视角。水平电场型通过在下基板上互相平行设置的像素电极和公共电极之间的水平电场来驱动面内切换(IPS)模式的液晶。水平电场型的优点是约160°的宽视角。下面，详细说明水平电场型液晶显示器。
水平电场型包括彼此相对并互相连接的薄膜晶体管阵列基板(即，下基板)和滤色器基板(即，上基板)。在两个基板之间设置间隔物以均匀地保持两个基板之间的单元间隙。液晶材料填充两个基板之间的单元间隙。薄膜晶体管阵列基板包括：用于在各个像素中形成水平电场的多条信号线；多个薄膜晶体管；以及用于对液晶进行配向的配向膜。滤色器基板包括：用于实现颜色的滤色器；用于防止漏光的黑底；以及用于对液晶进行配向的配向膜。
在水平电场型液晶显示器中，薄膜晶体管基板的复杂制造工艺是液晶显示板制造过程中的主要成本因素，因为其涉及多道掩模工艺。例如，一道掩模工艺包括许多处理，例如薄膜淀积、清洗、光刻、蚀刻、光刻胶剥离和检查处理。为了解决该问题，已经开发出可以通过较少数量的掩模工艺生产的薄膜晶体管基板。近来，已经开发出一种从标准五道掩模工艺中去除一道掩模工艺的四道掩模工艺。
图1是使用现有技术的四道掩模工艺制造的水平电场型液晶显示器的薄膜晶体管基板的结构的平面图。图2是沿图1中的线I-I’和线II-II’截取的薄膜晶体管基板的剖视图。如图1和图2所示，薄膜晶体管基板包括以彼此交叉并且其间具有栅绝缘膜46的方式设置在下基板45上的选通线2和数据线4。薄膜晶体管6与各个交叉点相邻。在为了形成水平电场而由选通线2和数据线4限定的像素区域中设置像素电极14和公共电极18。公共线16与公共电极18相连。薄膜晶体管基板还包括设置在像素电极14与公共线16之间的交叠部分处的存储电容器20。此外，选通焊盘24与选通线2相连，数据焊盘30与数据线4相连，公共焊盘36与公共线16相连。选通线2将选通信号提供给像素区域5，数据线4将数据信号提供给像素区域5。公共线16提供基准电压来驱动液晶，并且与像素区域5一侧上的选通线2平行地设置在像素区域5的另一侧上。
薄膜晶体管6使得可以响应于选通线2的选通信号将数据线4的像素信号充电并保持在像素电极14上。薄膜晶体管6包括与选通线2相连的栅极8、与数据线4相连的源极10、以及与像素电极14相连的漏极12。此外，薄膜晶体管6包括在源极10和漏极12之间限定沟道的有源层48。有源层48与栅极8上的栅绝缘膜46交叠。
有源层48还与数据线4、下数据焊盘电极32和上存储电极22交叠。在有源层48上设置用于与数据线4进行欧姆接触的欧姆接触层50。此外，还在有源层48上设置源极10、漏极12、下数据焊盘电极32和上存储电极22。
像素电极14经由穿过保护膜52的第一接触孔13与薄膜晶体管6的漏极12相连，并且设置在像素区域5内。像素电极14包括：与漏极12相连并且与相邻选通线2平行设置的第一水平部分14A；与公共线16交叠的第二水平部分14B；以及在第一与第二水平部分14A和14B之间平行设置的指状部分14C。
公共电极18与公共线16相连，并设置在像素区域5内。具体地，公共电极18与像素电极14的指状部分14C平行地设置在像素区域5中。由此，在像素电极14和公共电极18之间形成水平电场，其中通过薄膜晶体管6向像素电极14提供像素信号，而通过公共线16向公共电极18提供基准电压。结果，可以在像素电极14的指状部分14C和公共电极18之间形成水平电场。通过该水平电场，在薄膜晶体管基板与滤色器基板之间沿水平方向排列的液晶分子由于介电各向异性而旋转。光透过像素区域5的透射率根据液晶分子的旋转程度而不同，由此实现灰度级。
存储电容器20包括与公共线16交叠并且其间具有栅绝缘膜46、有源层48和欧姆接触层50的上存储电极22。存储电容器20还包括通过设置在保护膜52中的第二接触孔21与上存储电极22相连的像素电极14。存储电容器20使得可以稳定地保持充电到像素电极14上的像素信号，直至充电下一个像素信号为止。
选通线2通过选通焊盘24与选通驱动器(未示出)相连。选通焊盘24包括：从选通线2延伸的下选通焊盘电极26；以及经由穿过栅绝缘膜46和保护膜52的第三接触孔27与下选通焊盘电极26相连的上选通焊盘电极28。数据线4通过数据焊盘30与数据驱动器(未示出)相连。数据焊盘30包括：从数据线4延伸的下数据焊盘电极32；以及经由穿过保护膜52的第四接触孔33与下数据焊盘电极32相连的上数据焊盘电极34。公共线16通过公共焊盘36从外部基准电压源(未示出)接收基准电压。公共焊盘36包括：从公共线16延伸的下公共焊盘电极38；以及经由穿过栅绝缘膜46和保护膜52的第五接触孔39与下公共焊盘电极38相连的上公共焊盘电极40。
下面参照图3A到3D对使用四道掩模工艺制造具有上述结构的薄膜晶体管基板的方法进行详细说明。参照图3A，通过第一掩模工艺在下基板45上设置包括选通线2、栅极8和下选通焊盘电极26、公共线16、公共电极18和下公共电极焊盘38的栅金属图案组。
通过下述步骤形成栅金属图案组。首先通过诸如溅射的淀积技术在上基板45上形成栅金属层。然后，利用第一掩模，通过光刻和蚀刻工艺对栅金属层进行构图，由此形成包括选通线2、栅极8、下选通焊盘电极26、公共线16、公共电极18和下公共焊盘电极38的栅金属图案组。栅金属层由诸如铝合金、铬(Cr)或钼(Mo)的金属构成。
参照图3B，在具有栅金属图案组的下基板45上涂覆栅绝缘膜46。此外，通过第二掩模工艺在栅绝缘膜46上设置包括有源层48和欧姆接触层50的半导体图案，以及包括数据线4、源极10、漏极12、下数据焊盘电极32和上存储电极22的源/漏金属图案组。更具体地，通过诸如等离子增强化学汽相淀积(PECVD)和/或溅射的适当淀积技术在具有栅金属图案组的下基板45上依次形成栅绝缘膜46、非晶硅层、n+非晶硅层和源/漏金属层。这里，栅绝缘膜46由诸如氮化硅(SiNx)或氧化硅(SiOx)的无机绝缘材料形成。源/漏金属层由钼(Mo)、钛(Ti)、钽(Ta)或钼合金制成。
然后，利用第二掩模，通过光刻在源/漏金属层上形成光刻胶图案。在这种情况下，将与薄膜晶体管的沟道部分相对应的具有衍射曝光部分的衍射曝光掩模用作为第二掩模，由此使得沟道部分的光刻胶图案的高度低于其它图案部分。
随后，通过利用该光刻胶图案的湿蚀刻工艺，对源/漏金属层进行构图，由此限定包括数据线4、源极10、与源极10集成为一体的漏极12以及上存储电极22的源/漏金属图案组。
接下来，通过任何灰化工艺从沟道部分中去除具有相对低高度的光刻胶图案，然后通过干蚀刻工艺对沟道部分的源/漏金属图案和欧姆接触层50进行蚀刻。由此，暴露出沟道部分的有源层48，以使源极10与漏极12断开。然后，通过剥离工艺去除源/漏金属图案组上残留的光刻胶图案。
参照图3C，通过第三掩模工艺在栅绝缘膜46中形成包括第一到第五接触孔13、21、27、33和39的保护膜52。更具体地，通过诸如等离子增强化学汽相沉积(PECVD)的淀积技术在源/漏金属图案组的整个表面上淀积保护膜52。利用第三掩模进行光刻和蚀刻来对保护膜52进行构图，以限定第一到第五接触孔13、21、27、33和39。第一接触孔13穿透保护膜52以暴露漏极12。第二接触孔21穿透保护膜52以暴露上存储电极22。第三接触孔27穿透保护膜52和栅绝缘膜46以暴露下选通焊盘电极26。第四接触孔32穿透保护膜52以暴露下数据焊盘电极32。第五接触孔39穿透保护膜52和栅绝缘膜46以暴露下公共焊盘电极38。如果源/漏金属是由具有高干蚀刻率的金属(例如钼(Mo))形成的，则第一、第二和第四接触孔13、21和33分别穿过漏极12、上存储电极22和下数据焊盘电极32，由此暴露这些电极的侧面。保护膜50由与栅绝缘膜46相同的无机材料形成，或者由具有低介电常数的有机材料(例如丙烯酸有机化合物、BCB(苯并环丁烯)或PFCB(全氟环丁烷(perfluorocyclobutane))等)形成。
参照图3D，通过第四道掩模工艺在保护膜52上设置包括像素电极14、上选通焊盘电极28、上数据焊盘电极34和上公共焊盘电极40的透明导电膜图案组。更具体地，通过诸如溅射的淀积技术在保护膜52上涂覆透明导电膜。然后，通过利用第四掩模进行光刻和蚀刻工艺，对透明导电膜进行构图，以形成包括像素电极14、上选通焊盘电极28、上数据焊盘电极34和上公共焊盘电极40的透明导电图案组。像素电极14通过第一接触孔13与漏极12电连接，同时通过第二接触孔21与上存储电极22电连接。上选通焊盘电极28通过第三接触孔37与下选通焊盘电极26电连接。上数据焊盘电极34通过第四接触孔33与下数据焊盘电极32电连接。上公共焊盘电极40通过第五接触孔39与下公共焊盘电极38电连接。透明导电膜由铟锡氧化物(ITO)、氧化锡(TO)或者铟锌氧化物(IZO)形成。
上述现有技术的水平电场型薄膜晶体管基板及其制造方法使用了四道掩模工艺，由此减少了制造工艺的数量，因此与使用五道掩模工艺的制造方法相比降低了制造成本。然而，由于这四道掩模工艺仍然是复杂的制造工艺。因此，限制了成本的进一步降低。仍然需要简化制造工艺并降低制造成本。
发明内容
因此，本发明的一个目的是提供一种水平电场型液晶显示器件的薄膜晶体管基板及其制造方法，其基本上克服了由于现有技术的限制和缺点而产生的一个或更多个问题。
本发明的一个目的是提供一种水平电场型液晶显示器件的薄膜晶体管基板及其简化了制造工艺的制造方法。
本发明的其它特征和优点将在下面的说明中提到，部分地根据说明书而明了，或者可以通过本发明的实践而体验到。通过所写说明书及其权利要求以及附图所具体指出的结构来实现并获得本发明的目的和其它优点。
为了实现本发明的这些和其它目的，根据本发明一个方面的水平电场施加型薄膜晶体管基板包括：由第一导电层在一基板上形成的相互平行的选通线和第一公共线；与所述选通线和所述第一公共线交叉并在其间具有栅绝缘膜，以限定像素区域的数据线，所述数据线由第二导电层形成；由所述第二导电层形成并与所述第一公共线交叉并且其间具有所述栅绝缘膜的第二公共线；与所述选通线和数据线相连的薄膜晶体管；由所述第二导电层形成并从所述像素区域中的所述第二公共线延伸的公共电极；由所述第二导电层形成的与所述公共电极和所述第二公共线平行的像素电极；用于覆盖所述薄膜晶体管的保护膜；选通焊盘，具有与所述选通线相连的下选通焊盘电极以及在第一接触孔内与所述下选通焊盘电极相连的上选通焊盘电极，所述下选通焊盘电极由所述第一导电层形成，所述上选通焊盘电极由第三导电层形成；公共焊盘，具有与所述第一公共线相连的下公共焊盘电极以及在第二接触孔内与所述下公共焊盘电极相连的上公共焊盘电极，所述下公共焊盘电极由所述第一导电层形成，所述上公共焊盘电极由所述第三导电层形成；以及数据焊盘，具有与所述数据线相连的下数据焊盘电极以及在第三接触孔内与所述下数据焊盘电极相连的上数据焊盘电极，所述下数据焊盘电极由所述第二导电层形成，所述上数据焊盘电极由所述第三导电层形成。
另一方面，一种制造水平电场型薄膜晶体管基板的方法包括以下步骤：在基板上淀积第一导电层；由所述第一导电层形成选通线、与所述选通线相连的栅极、下选通焊盘电极、与所述选通线平行的第一公共线、以及与所述第一公共线相连的下公共焊盘电极；在所述选通线、所述栅极、所述下选通焊盘电极、所述第一公共线和所述公共焊盘电极上涂覆栅绝缘膜；在所述栅绝缘膜上淀积半导体层和第二导电层；由所述半导体层形成半导体图案；在所述半导体图案上由第二导电层形成与所述选通线和公共线交叉的数据线、与所述数据线相连的源极和下数据焊盘电极、与所述源极相对的漏极、以及与所述漏极相连的像素电极；在所述半导体图案上由所述第二导电层形成与所述数据线平行的第二公共线和从所述第二公共线延伸以与所述像素电极一起产生水平电场的公共电极；在所述基板上涂覆保护膜；对所述保护膜和所述栅绝缘膜进行构图以提供第一到第三接触孔来暴露所述下选通焊盘电极、所述下公共焊盘电极和所述下数据焊盘电极；对第三导电层进行构图以在所述第一到第三接触孔内分别提供上选通焊盘电极、上公共焊盘电极和上数据焊盘电极。
另一方面，一种制造水平电场型薄膜晶体管基板的方法，包括：第一掩模工艺，用于在基板上由第一导电层形成选通线、与所述选通线相连的栅极和下选通焊盘电极、与所述选通线平行的第一公共线、以及与所述第一公共线相连的下公共焊盘电极；第二掩模工艺，用于淀积栅绝缘膜，并在所述半导体图案上由所述第二导电层形成与所述选通线和所述第一公共线交叉的数据线、与所述数据线相连的源极和下数据焊盘电极、与所述源极相对的漏极、与所述漏极相连的像素电极、与所述数据线平行的第二公共线、以及与所述第二公共线相连并与所述像素电极平行的公共电极；以及第三掩模工艺，用于淀积保护膜，对所述保护膜和所述栅绝缘膜进行构图以限定第一到第三接触孔，分别用来暴露所述下选通焊盘电极、所述下公共焊盘电极和下数据焊盘电极，并且在所述第一到第三接触孔内分别形成上选通焊盘电极、上公共焊盘电极和上数据焊盘电极，其中，所述第二掩模工艺包括以下步骤：在所述栅绝缘膜上形成所述半导体层和所述第二导电层；在所述第二导电层上利用局部透射掩模形成具有不同厚度的光刻胶图案；利用所述光刻胶图案对所暴露的第二导电层和所暴露的半导体层进行蚀刻；对所述光刻胶图案进行灰化处理，以去除所述光刻胶图案的相对较薄部分；通过对去除了所述光刻胶图案的相对较薄部分处的所述第二导电层和半导体层的一部分进行蚀刻，使所述源极从所述漏极断开；以及去除残留的光刻胶图案。
应当理解，以上概述和下面的详细说明都是示例性和解释性的，并且旨在对所要求保护的本发明提供进一步的解释。
附图说明
根据以下参照附图的本发明实施例的详细说明，本发明的这些和其它目的将变得明了。
图1是表示现有技术的水平电场型液晶显示器件的薄膜晶体管基板的结构的平面图。
图2是沿图1中的线I-I’和II-II’截取的薄膜晶体管基板的剖视图。
图3A到3D是逐步示出制造图2中所示的薄膜晶体管基板的方法的剖视图。
图4是表示根据本发明实施例的水平电场型薄膜晶体管基板的结构的平面图。
图5是沿图4中的线III-III’、IV-IV’、V-V’、VI-VI’、VII-VII’和VIII-VIII’截取的薄膜晶体管基板的剖视图。
图6A和图6B是分别用于说明根据本发明实施例的薄膜晶体管基板的制造方法中的第一掩模工艺的平面图和剖视图。
图7A和图7B是分别用于说明根据本发明实施例的薄膜晶体管基板的制造方法中的第二掩模工艺的平面图和剖视图。
图8A到图8D是用于具体说明根据本发明实施例的薄膜晶体管基板的制造方法中的第二掩模工艺的剖视图。
图9A和图9B是分别用于说明根据本发明实施例的薄膜晶体管基板的制造方法中的第三掩模工艺的平面图和剖视图。
图10A到图10D是用于具体说明根据本发明实施例的薄膜晶体管基板的制造方法中的第三掩模工艺的剖视图。
图11A和图11B是分别表示应用于根据本发明实施例的薄膜晶体管基板的剥离剂(stripper)的渗透路径的一个示例的平面图和剖视图。
图12A和图12B是分别表示应用于根据本发明实施例的薄膜晶体管基板的剥离剂的渗透路径的另一示例的平面图和剖视图。
图13是表示根据本发明另一实施例的水平电场施加型薄膜晶体管基板的结构的平面图。
具体实施方式
现将详细说明本发明的优选实施例，其示例在附图中示出。下文中，参照图4到13详细说明本发明的优选实施例。
图4是表示根据本发明实施例的水平电场型液晶显示器件的薄膜晶体管基板的结构的平面图，图5是沿图4中的线III-III’、IV-IV’、V-V，、VI-VI’、VII-VII’和VIII-VIII’截取的薄膜晶体管基板的剖视图。参照图4和图5，该薄膜晶体管基板包括：以彼此交叉并且其间具有栅绝缘膜146的方式设置在下基板145上的选通线102和数据线104。选通线102和数据线104限定像素区域。在各个像素区域中设置薄膜晶体管106。在各个像素区域中设置像素电极114和公共电极118，以形成水平电场来使液晶材料旋转。公共线116与公共电极118相连。该薄膜晶体管基板还包括具有与公共线116交叠的上存储电极122的存储电容器120。此外，该薄膜晶体管基板包括：与选通线102相连的选通焊盘125、与数据线104相连的数据焊盘131、以及与公共线116相连的公共焊盘135。为选通线102提供选通信号，而为数据线104提供数据信号。
薄膜晶体管106使得可以响应于选通线102的选通信号，将数据线104的数据信号充电并保持在像素电极114上。为此，薄膜晶体管106包括：与选通线102相连的栅极108；与数据线104相连的源极110；与源极110相对的漏极112；与栅极108交叠并且其间具有栅绝缘膜146以在源极110和漏极112之间限定沟道区域的有源层148；以及设置在有源层148的除所述沟道以外的区域上的欧姆接触层150，用于使源极110和漏极112进行欧姆接触。此外，有源层148和欧姆接触层150与数据线104、下数据焊盘电极130和上存储电极122交叠，其中数据线104、下数据焊盘电极130和上存储电极122与源极110和漏极112一起由第二导电层形成。
公共线116和公共电极118提供用于驱动液晶的基准电压。公共线116包括：在显示区域中与选通线102平行设置的第一公共线116A、以及与数据线104平行地设置并以与第一公共线116A交叉的方式与第一公共线116A相连的第二公共线116B。换言之，沿第一方向横穿像素区域设置第一公共线116A，而沿垂直于第一方向的第二方向横穿像素区域设置第二公共线116B。此外，公共线116包括在非显示区域中与多条第一公共线116A相连的第三公共线116C。这里，第一和第三公共线116A和116C与选通线102一起由第一导电层(或栅金属层)形成，而第二公共线116B与数据线104一起由第二导电层(或源/漏金属层)形成。由此，第二导电层的第二公共线116B通过接触电极200与所述第一导电层的第一公共线116A相连。在第一和第二公共线116A和116B之间的交叉部分处，与第二公共线116B交叉地设置接触电极200，并且将该接触电极200设置在第四接触孔202内，以暴露第一和第二公共线116A和116B。
公共电极118与第二公共线116B相连，并且与像素电极114平行地以指状形成在像素区域中。更具体地，公共电极118包括：以与选通线102平行的方式从像素区域中的第二公共线116B突出的第一公共电极118A、以与像素电极114平行的方式从第一公共电极118A突出的第二公共电极118B。例如，多个第二公共电极118B中与数据线102相邻的一个第二公共电极118B以与第一公共线116A交叉的方式延伸，而位于中间部分中的其余第二公共电极118B在第一公共线116A的前面延伸，以不与公共线116A交叉。第一和第二公共电极118A和118B与第二公共线116B一起由第二导电层形成。此外，当如图4所示，横穿像素区域的中间部分设置第一公共线116A时，公共电极118包括以与像素电极114平行的方式从第一公共线116A突出的第三公共电极118C。该第三公共电极118C与第一公共线116A一起由第一导电层形成，并且设置为与多个第二公共电极118B中的任一公共电极平行。
像素电极114与薄膜晶体管106的漏极112相连，并且与公共电极118在像素区域中形成水平电场。此外，像素电极114与第二公共线116B形成水平电场。像素电极114包括：与选通线102平行设置并与漏极112相连的水平部分114A；从水平部分114A延伸到像素区域，并与公共电极118和第二公共线116B平行的指状部分114B。像素电极114与数据线104、源极110和漏极112一起由第二导电层形成。由此，在像素电极114与公共电极118和第二公共线116B之间形成水平电场，其中通过薄膜晶体管106将数据信号施加给像素电极114，通过公共线116将基准电压施加给公共电极118和第二公共线116B。薄膜晶体管基板和滤色器之间的液晶分子由于介电各向异性，通过该水平电场而旋转到水平方向。光透过像素区域的透射率根据液晶分子的旋转程度而不同，由此实现灰度级。
存储电容器包括：作为下存储电极的一部分第一公共线116A；以及与一部分第一公共线116A交叠的上存储电极122。栅绝缘膜146、有源层148和欧姆接触层150介于第一公共线116A与上存储电极122之间。上存储电极122连接在与第一公共线116A交叉的像素电极114的多个指状部分114B之间，并且与像素电极114一起由第二导电层形成。该存储电容器使得能够稳定地保持充电到像素电极114中的像素信号，直到充入下一个像素信号为止。
选通线102通过选通焊盘125与选通驱动器(未示出)相连。选通焊盘125包括：从选通线102延伸的下选通焊盘电极124；以及经由穿过栅绝缘膜146和保护膜152的第一接触孔166与下选通焊盘电极124相连的上选通焊盘电极128。
公共线116通过公共焊盘135从外部基准电压源(未示出)接收基准电压。公共焊盘135包括：从公共线116延伸的下公共焊盘电极136；以及经由穿过栅绝缘膜146和保护膜152的第二接触孔170与下公共焊盘电极136相连的上公共焊盘电极140。
数据线104通过数据焊盘131与数据驱动器(未示出)相连。数据焊盘131包括：从数据线104延伸的下数据焊盘电极130；以及经由穿过保护膜152的第三接触孔168与下数据焊盘电极130相连的上数据焊盘电极134。在这种薄膜晶体管基板中，上选通焊盘电极128、上数据焊盘电极134和上公共焊盘电极140与接触电极200一起由第三导电层形成。通过剥离工艺去除用于对保护膜152和栅绝缘膜146进行构图的光刻胶图案，来对第三导电层进行构图。由此，已构图的第三导电层构成与保护膜152的界面。根据本发明实施例的薄膜晶体管基板通过利用该剥离工艺，去除了对第三导电层进行构图的掩模工艺。
为了提高剥离能力，在上述信号线和电极上设置穿过栅绝缘膜146和保护膜152、或者保护膜152的剥离剂渗透路径154。例如，以穿过保护膜的方式将剥离剂渗透路径154设置在像素电极114、公共电极118或者第二公共线116B上。在没有光刻胶图案的部分上设置该剥离剂渗透路径154，以使得剥离剂可以容易地渗透到光刻胶图案和保护膜152之间的界面部分中，由此提高光刻胶图案的剥离能力。此外，还将第一到第四接触孔166、170、168和202用作为剥离剂渗透路径，由此提高光刻胶图案的剥离能力。下面对制造具有该优点的根据本发明实施例的薄膜晶体管基板的方法进行说明。
图6A和6B是分别用于说明根据本发明实施例的水平电场施加型薄膜晶体管基板的制造方法中的第一掩模工艺的平面图和剖视图。如图6A和6B所示，通过第一掩模工艺在下基板145上设置包括选通线102、栅极108、下选通焊盘电极124、第一和第三公共线116A和116C、第三公共电极118C和下公共焊盘电极136的第一导电图案组。更具体地，通过诸如溅射的淀积技术在上基板145上形成第一导电层。然后，利用第一掩模，通过光刻和蚀刻工艺对第一导电层进行构图，由此形成包括选通线102、栅极108、下选通焊盘电极124、第一和第三公共线116A和116C、第三公共电极118C和下公共焊盘电极136的第一导电图案组。第一导电层由Cr、MoW、Cr/Al、Cu、Al(Nd)、Mo/Al、Mo/Al(Nd)或Cr/Al(Nd)形成。
图7A和图7B是分别用于说明根据本发明实施例的水平电场型薄膜晶体管基板的制造方法中的第二掩模工艺的平面图和剖视图，图8A到图8D是用于具体说明第二掩模工艺的剖视图。
首先，通过诸如等离子增强化学汽相淀积(PECVD)和溅射等的淀积技术在下基板145上形成栅绝缘膜146。这里，该栅绝缘膜146由诸如氮化硅(SiNx)或氧化硅(SiOx)的无机绝缘材料形成。
如图7A和图7B所示，在栅绝缘膜146上设置包括有源层148和欧姆接触层150的半导体图案；利用第二掩模工艺形成包括数据线104、源极110、漏极112、第一和第二公共电极118A和118B、像素电极114、下数据焊盘电极130和上存储电极122的第二导电图案组。像素电极114和公共电极118由不透光的第二导电层形成，由此防止漏光。
更具体地，如图8A所示，通过诸如等离子增强化学汽相淀积(PECVD)和/或溅射的淀积技术在栅绝缘膜146上依次形成非晶硅层148A、n+非晶硅层150A和第二导电层156。这里，第二导电层由Cr、MoW、Cr/Al、Cu、Al(Nd)、Mo/Al、Mo/Al(Nd)或Cr/Al(Nd)形成。
接下来，在第二导电层156上涂覆光刻胶膜，然后如图8A所示，利用作为局部曝光掩模的第二掩模，通过光刻法在其上形成具有台阶覆层的光刻胶图案158。在这种情况下，将与随后要形成薄膜晶体管的沟道的部分相对应的、具有衍射曝光部分(或者半透射或透反射部分)的局部曝光掩模用作为第二掩模。由此，与第二掩模的衍射曝光部分(或半透光部分)相对应的光刻胶图案158的高度低于与第二掩模的透光部分(或屏蔽部分)相对应的光刻胶图案158的高度。换言之，沟道部分处的光刻胶图案158的高度低于其它源/漏金属图案组部分处的光刻胶图案158的高度。
随后，利用光刻胶图案158进行湿蚀刻来对第二导电层156进行构图。由此，如图8B所示，形成第二导电金属图案组，其包括：数据线104、从数据线104突出的源极110、仍与源极110集成为一体的漏极112、仍与漏极112集成为一体的像素电极114、与数据线104平行的第二公共线116B、与第二公共线116集成为一体的第一和第二公共电极118A和118B、从数据线104延伸的下数据焊盘电极130、以及与像素电极114集成为一体的上存储电极122。这里，上存储电极122以与第一公共线116A交叠的方式连接在像素电极114的多个指状部分114B之间。此外，利用相同的光刻胶图案158通过干蚀刻工艺同时对n+非晶硅层105A和非晶硅层148A进行构图，由此，如图8B所示，提供其中与第二导电图案组一起形成欧姆接触层150和有源层148的结构。
接下来，如图8C所示，利用氧(O2)等离子体，通过灰化工艺去除在高度相对较低的沟道部分处的光刻胶图案158，同时使第二导电图案组的剩余部分上的光刻胶图案158的高度降低。如图8C所示，以同样的方式利用光刻胶图案158，通过干蚀刻工艺，在与薄膜晶体管的沟道部分相对应的区域中对部分第二导电层和欧姆接触层150进行蚀刻。该干蚀刻使源极110从漏极112断开，并暴露出有源层148。由此，在源极110和漏极112之间形成由有源层148构成的沟道。然后，如图8D所示，通过剥离工艺全部去除第二导电图案组部分上的剩余光刻胶图案158。
图9A和图9B是分别用于说明根据本发明实施例的水平电场型薄膜晶体管基板的制造方法中的第三掩模工艺的平面图和剖视图。图10A到图10D是用于具体说明第三掩模工艺的剖视图。如图9A和图9B所示，通过第三掩模工艺，对保护膜152和栅绝缘膜146进行构图，以限定第一到第四接触孔166、170、168和202；在第一到第四接触孔166、170、168和202中分别设置包括上选通焊盘电极128、上数据焊盘电极134、上公共焊盘电极140和接触电极200的第三导电图案组。该第三导电图案组构成与已构图的保护膜152的界面，在该保护膜152中，已构图的保护膜不与任何电极交叠。
更具体地，如图10A所示，在栅绝缘膜146和第二导电图案组上形成保护膜152。这里，保护膜152由无机绝缘材料或者与栅绝缘膜146相似的有机绝缘材料形成。此外，如图10A所示，利用第三掩模进行光刻，在要存在保护膜152的部分上形成光刻胶图案160。接下来，利用光刻胶图案160通过干蚀刻工艺来对保护膜152和栅绝缘膜146进行构图，以形成第一到第四接触孔166、170、168和202以及剥离剂渗透路径154。以穿透保护膜152的方式形成第一和第二接触孔166和170以及第四接触孔202，并分别暴露下选通焊盘电极124、下公共焊盘电极136以及第一和第二公共线116A和116B。第三接触孔168穿透保护膜152以暴露下数据焊盘电极130。剥离剂渗透路径154暴露像素电极114、公共电极118或第三公共线116B。
随后，如图10C所示，通过诸如溅射等的淀积技术在整个薄膜晶体管基板上形成第三导电层172。第三导电层172由包含铟锡氧化物(ITO)、氧化锡(TO)铟锌氧化物(IZO)或SnO2的透明导电层形成。另选地，第三导电膜172由诸如钛(Ti)或钨(W)等的具有高耐蚀性和高机械强度的金属层形成。
通过剥离工艺将光刻胶图案160与其上的第三导电层172一起去除，由此对第三导电层172进行构图。从而，如图10D所示，分别在第一到第四接触孔166、170、168和202中设置上选通焊盘电极128、上公共焊盘电极140、上数据焊盘电极134和接触电极200。此外，在剥离剂渗透路径154中设置哑图案(dummy pattern)164。
在这种情况下，在不存在光刻胶图案160的部分处与第一到第四接触孔162、166、170和202一起形成剥离剂渗透路径154，以使得可以将更多的剥离剂A渗透到光刻胶图案160和保护膜152之间的界面部分中。结果，可以通过剥离剂A使覆盖有第三导电层172的光刻胶图案160容易地与保护膜152分离。这是因为，保护膜152的过蚀，使得光刻胶图案160的边缘具有比在设置有剥离剂渗透路径154以及第一到第四接触孔162、166、170和202的部分处的保护膜152的边缘更为突出的形状(未示出)。此外，由于在光刻胶图案160的边缘和保护膜152的边缘之间直线性地淀积了第三导电层172，所以产生了开口或者由光刻胶图案160的突出边缘所导致的相对较薄地淀积的第三导电层172，由此使得剥离剂能够容易地渗透。
如上所述，通过剥离工艺，与光刻胶图案160一起去除第三导电层172的不必要部分，以使第三导电图案组可以构成与保护膜152的界面。更具体地，在对应的接触孔166、170、168和202中设置上选通焊盘电极128、上公共焊盘电极140、上数据焊盘电极134和接触电极200，以分别连接到下选通焊盘电极124、下公共焊盘电极136、下数据焊盘电极130以及第一和第二公共线116A和116B。如果使用钛(Ti)作为第三导电层172，则可以防止电化学腐蚀以及焊盘部分的撕裂。下面将对穿过像素电极114、公共电极或第二公共选通线116B上的保护膜152的剥离剂渗透路径154的形状的示例进行说明。
参照图11A和图11B，剥离剂渗透路径154由穿过位于像素电极114上方并沿着像素电极114的保护膜152的直线形狭缝180形成。此外，沿着直线形狭缝180留有哑导电图案182。可以在包括选通线、公共线和数据线的多条数据线以及公共电极中的任何一个上设置该直线形狭缝180。
参照图12A和图12B，剥离剂渗透路径154可以由穿过像素电极114上的栅绝缘膜146和保护膜152的多个孔184形成。哑导电图案186只留在多个孔184中，以互相分离。该多个孔184可以设置在包括选通线、公共线和数据线的多个信号线以及公共电极中的任何一个上。
图13表示根据本发明另一实施例的薄膜晶体管基板。除了第一公共线116A位于像素区域中的不同位置处以及没有从第一公共线突出的第三公共电极118C以外，图13所示的薄膜晶体管基板的元件与图4所示的相同。由此，为了简单，省略对相同元件的说明。
参照图13，在与薄膜晶体管106相邻的像素区域的下部设置第一公共线116A。由此，薄膜晶体管基板没有从第一公共线116A向其下侧突出的第三公共电极。相反，该薄膜晶体管基板具有下述的结构，其中没有任何一个第二公共电极118B与第一公共线116A交叉地延伸。还采用上述剥离工艺通过三道掩模工艺来提供具有以上结构的薄膜晶体管基板。
如上所述，根据本发明的实施例，采用剥离工艺来去除第三导电层的掩模工艺。因此，通过三道掩模工艺来制造薄膜晶体管基板，从而可以简化制造工艺，以降低制造成本并提高产品合格率。此外，根据本发明的实施例，可以通过多个信号线和电极中的至少一部分上的剥离剂渗透路径来有效地提高覆盖第三导电层的光刻胶图案的剥离能力。此外，根据本发明的实施例，像素区域内的公共电极和像素电极由不透光的导电层形成，由此防止漏光。
虽然通过上述附图中所示的实施例对本发明进行了说明，但是本领域的普通技术人员应当理解，本发明并不限于这些实施例，而是可以在不脱离本发明精神的情况下进行各种变化和修改。因此，本发明的范围由所附权利要求及其等同物确定。
本申请要求2003年11月4日提交的韩国专利申请No.2003-77659的优先权，在此通过引用将其并入。

Claims (34)

1、一种水平电场型薄膜晶体管基板，其包括：
在一基板上由第一导电层形成的相互平行的选通线和第一公共线；
与所述选通线和所述第一公共线交叉并且其间具有栅绝缘膜以限定像素区域的数据线，所述数据线由第二导电层形成；
由所述第二导电层形成并与所述第一公共线交叉并且其间具有所述栅绝缘膜的第二公共线；
与所述选通线和所述数据线相连的薄膜晶体管；
由所述第二导电层形成并且在所述像素区域中从所述第二公共线延伸的公共电极；
由所述第二导电层形成并与所述公共电极和所述第二公共线平行的像素电极，所述像素电极与所述薄膜晶体管相连；
覆盖所述薄膜晶体管的保护膜；
选通焊盘，具有与所述选通线相连的下选通焊盘电极以及在第一接触孔内与所述下选通焊盘电极相连的上选通焊盘电极，所述下选通焊盘电极由所述第一导电层形成，所述上选通焊盘电极由第三导电层形成；
公共焊盘，具有与所述第一公共线相连的下公共焊盘电极以及在第二接触孔内与所述下公共焊盘电极相连的上公共焊盘电极，所述下公共焊盘电极由所述第一导电层形成，所述上公共焊盘电极由所述第三导电层形成；
数据焊盘，具有与所述数据线相连的下数据焊盘电极以及在第三接触孔内与所述下数据焊盘电极相连的上数据焊盘电极，所述下数据焊盘电极由所述第二电层形成，所述上数据焊盘电极由所述第三导电层形成；以及
接触电极，在第四接触孔内由所述第三导电层形成，以将所述第一公共线与所述第二公共线相连。
2、根据权利要求1所述的水平电场型薄膜晶体管基板，其中所述第四接触孔被形成为在所述第一和第二公共线交叉的位置处穿过所述栅绝缘膜和所述保护膜。
3、根据权利要求2所述的水平电场型薄膜晶体管基板，其中所述上选通焊盘电极、所述上公共焊盘电极、所述上数据焊盘电极和所述接触电极在对应的接触孔内构成与所述保护膜的界面。
4、根据权利要求1所述的水平电场型薄膜晶体管基板，还包括：
在所述多条信号线和电极中的至少一个上形成的剥离剂渗透路径。
5、根据权利要求4所述的水平电场型薄膜晶体管基板，其中所述剥离剂渗透路径穿过所述栅绝缘膜和所述保护膜。
6、根据权利要求4所述的水平电场型薄膜晶体管基板，其中所述剥离剂渗透路径包括沿所述多条信号线和电极中的至少一个设置的狭缝或多个孔。
7、根据权利要求4所述的水平电场型薄膜晶体管基板，其中所述剥离剂渗透路径设置在所述像素区域内的所述公共电极、所述像素电极和所述第二公共线中的至少一个上。
8、根据权利要求4所述的水平电场型薄膜晶体管基板，其中由所述第三导电层形成的哑导电图案留在所述剥离剂渗透路径内以构成与所述保护膜的界面。
9、根据权利要求1所述的水平电场型薄膜晶体管基板，其中所述像素电极包括多个指状部分，并且所述水平电场型薄膜晶体管基板还包括：
存储电容器，其具有作为所述第一公共线的一部分的下存储电极以及与所述像素电极的多个指状部分相连的上存储电极，该下存储电极与该上存储电极之间具有所述栅绝缘膜，所述上存储电极由所述第二导电层形成。
10、根据权利要求1所述的水平电场型薄膜晶体管基板，其中所述公共电极包括：
由所述第二导电层形成的从第二公共线延伸的第一公共电极；
从所述第一公共电极延伸并与所述像素电极平行的所述第二导电层的第二公共电极。
11、根据权利要求10所述的水平电场型薄膜晶体管基板，其中所述公共电极包括：
由第一导电层形成的从所述第一公共线延伸并与所述像素电极平行的第三公共电极。
12、根据权利要求1所述的水平电场型薄膜晶体管基板，还包括：
第三公共线，其由所述第一导电层形成，连接在非显示区域中的所述第一公共线和所述下公共焊盘电极之间。
13、根据权利要求1到12中的任何一项所述的水平电场型薄膜晶体管基板，其中包含在所述薄膜晶体管中的半导体层与由所述第二导电层形成的所述多条信号线和电极交叠。
14、一种制造水平电场型薄膜晶体管基板的方法，包括以下步骤：
在一基板上淀积第一导电层；
由所述第一导电层形成选通线、与所述选通线相连的栅极、下选通焊盘电极、与所述选通线平行的第一公共线、以及与所述第一公共线相连的下公共焊盘电极；
在所述选通线、所述栅极、所述下选通焊盘电极、所述第一公共线和所述公共焊盘电极上涂覆栅绝缘膜；
在所述栅绝缘膜上淀积半导体层和第二导电层；
由所述半导体层形成半导体图案；
在所述半导体图案上由第二导电层形成与所述选通线和公共线交叉的数据线、与所述数据线相连的源极和下数据焊盘电极、与所述源极相对的漏极、以及与所述漏极相连的像素电极；
在所述半导体图案上由所述第二导电层形成与所述数据线平行的第二公共线和从所述第二公共线延伸的公共电极，以与所述像素电极一起形成水平电场；
在所述基板上涂覆保护膜；
使用掩模在所述保护膜上形成光刻胶图案；
通过对经由所述光刻胶图案曝光的所述保护膜和所述栅绝缘膜进行蚀刻，来对所述保护膜和所述栅绝缘膜进行构图以形成第一到第四接触孔，用于暴露所述下选通焊盘电极、所述下公共焊盘电极、所述下数据焊盘电极、和所述第一公共线的一部分；
在所述基板上的残留有留在已构图的保护膜上的所述光刻胶图案的位置处形成所述第三导电层；
通过去除覆盖有所述第三导电层的所述光刻胶图案，来对所述第三导电层进行构图以在所述第一到第四接触孔内分别形成上选通焊盘电极、上公共焊盘电极、上数据焊盘电极和接触电极，
其中所述第二公共线通过所述接触电极连接到所述第一公共线的暴露部分。
15、根据权利要求14所述的方法，还包括：
在对所述保护膜和所述栅绝缘膜进行构图的过程中，设置剥离剂渗透路径，用于去除由所述第一和第二导电层形成的多条信号线和电极中的至少一个上的所述光刻胶图案。
16、根据权利要求14所述的方法，其中所述第四接触孔被形成为在所述第一和第二公共线交叉的位置处穿过所述栅绝缘膜和所述保护膜。
17、根据权利要求14所述的方法，还包括以下步骤：
由所述第二导电层形成与所述像素电极的指状部分相连的下存储电极，以与所述第一公共线的一部分交叠，并且其间具有所述栅绝缘膜和所述半导体图案。
18、根据权利要求14所述的方法，其中所述第三导电层包含透明导电层、钛和钨中的任意一种。
19、根据权利要求14所述的方法，还包括以下步骤：
形成沿着所述选通线从第二公共线延伸的第一公共电极；以及
形成从所述第一公共电极延伸并与所述像素电极平行的第二公共电极。
20、根据权利要求14所述的方法，还包括以下步骤：
由所述第一导电层形成与所述像素电极平行地从所述第一公共线延伸的第三公共电极。
21、一种制造水平电场型薄膜晶体管基板的方法，所述方法包括：
第一掩模工艺，用于在一基板上由第一导电层形成选通线、与所述选通线相连的栅极和下选通焊盘电极、与所述选通线平行的第一公共线、以及与所述第一公共线相连的下公共焊盘电极；
第二掩模工艺，用于淀积栅绝缘膜，以及在所述半导体图案上由第二导电层形成与所述选通线和所述第一公共线交叉的数据线、与所述数据线相连的源极和下数据焊盘电极、与所述源极相对的漏极、与所述漏极相连的像素电极、与所述数据线平行的第二公共线、以及与所述第二公共线相连并与所述像素电极平行的公共电极；以及
第三掩模工艺，用于淀积保护膜，对所述保护膜和所述栅绝缘膜进行构图，以限定分别用来暴露所述下选通焊盘电极、所述下公共焊盘电极、下数据焊盘电极、和所述第一公共线的一部分的第一到第四接触孔，并且在所述第一到第四接触孔内分别形成上选通焊盘电极、上公共焊盘电极、上数据焊盘电极和接触电极，
其中，所述第二公共线通过所述接触电极连接到所述第一公共线的暴露部分，
其中，所述第三掩模工艺包括以下步骤：
淀积所述保护膜；
在所述保护膜上利用掩模形成光刻胶图案；
对通过所述光刻胶图案曝光的所述保护膜和所述栅绝缘膜进行蚀刻；
在所述基板上的残留有留在已构图的保护膜上的所述光刻胶图案的位置处形成所述第三导电层；以及
去除覆盖有所述第三导电层的所述光刻胶图案，以对所述第三导电层进行构图。
22、根据权利要求21所述的方法，其中所述第二掩模工艺包括以下步骤：
在所述栅绝缘膜上形成所述半导体层和所述第二导电层；
在所述第二导电层上利用局部透射掩模形成具有不同厚度的光刻胶图案；
利用所述光刻胶图案对所暴露的第二导电层和所暴露的半导体层进行蚀刻；
对所述光刻胶图案进行灰化处理，以去除所述光刻胶图案的相对较薄部分；
通过对去除了所述光刻胶图案的相对较薄部分处的所述第二导电层和半导体层的一部分进行蚀刻，使所述源极从所述漏极断开；以及
去除残留的光刻胶图案。
23、根据权利要求21所述的方法，还包括：
在对所述保护膜和所述栅绝缘膜进行构图的过程中，设置剥离剂渗透路径，用于去除由所述第一和第二导电层形成的多条信号线和电极中的至少一个上的所述光刻胶图案。
24、根据权利要求23所述的方法，其中形成所述剥离剂渗透路径以穿透所述栅绝缘膜和所述保护膜。
25、根据权利要求23所述的方法，其中所述剥离剂渗透路径具有沿所述多条信号线和电极中的至少一个设置的狭缝和多个孔中的任意一种形状。
26、根据权利要求23所述的方法，其中在所述公共电极、所述像素电极和所述第二公共线中的至少一个上设置所述剥离剂渗透路径。
27、根据权利要求23所述的方法，其中由所述第三导电层形成的哑导电图案以构成与所述保护膜的界面的方式留在所述剥离剂渗透路径内。
28、根据权利要求21所述的方法，其中所述第四接触孔被形成为在所述第一和第二公共线交叉的位置处穿过所述栅绝缘膜和所述保护膜。
29、根据权利要求28所述的方法，其中所述上选通焊盘电极、所述上公共焊盘电极、所述上数据焊盘电极和所述接触电极在对应的接触孔内构成与所述保护膜的界面。
30、根据权利要求21所述的方法，其中所述像素电极包括多个指状部分，并且所述方法还包括以下步骤：
由所述第二导电层形成与所述像素电极的指状部分相连的下存储电极，以与所述第一公共线的一部分交叠，并且其间具有所述栅绝缘膜和所述半导体图案。
31、根据权利要求21所述的方法，其中所述第三导电层包含透明导电层、钛和钨中的任意一种。
32、根据权利要求21所述的方法，还包括以下步骤：
形成沿着所述选通线从第二公共线延伸的第一公共电极；以及
形成从所述第一公共电极延伸并与所述像素电极平行的第二公共电极。
33、根据权利要求21所述的方法，还包括以下步骤：
由所述第一导电层形成与所述像素电极平行地从所述第一公共线延伸的第三公共电极。
34、根据权利要求33所述的方法，还包括以下步骤：
在非显示区域中由所述第一导电层形成连接在所述第一公共线和所述下公共焊盘电极之间的第三公共线。
CNB2004100871865A 2003-11-04 2004-11-04 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法 Expired - Fee Related CN100447645C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2003-0077659 2003-11-04
KR1020030077659A KR100560402B1 (ko) 2003-11-04 2003-11-04 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR1020030077659 2003-11-04

Publications (2)

Publication Number Publication Date
CN1614487A CN1614487A (zh) 2005-05-11
CN100447645C true CN100447645C (zh) 2008-12-31

Family

ID=36610359

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100871865A Expired - Fee Related CN100447645C (zh) 2003-11-04 2004-11-04 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法

Country Status (3)

Country Link
US (3) US7023017B2 (zh)
KR (1) KR100560402B1 (zh)
CN (1) CN100447645C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102540604A (zh) * 2010-12-28 2012-07-04 乐金显示有限公司 用于ffs模式液晶显示器件的阵列基板及其制造方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560404B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101119184B1 (ko) * 2005-02-22 2012-03-22 삼성전자주식회사 어레이 기판, 이를 갖는 표시장치 및 이의 제조방법
US7410842B2 (en) * 2005-04-19 2008-08-12 Lg. Display Co., Ltd Method for fabricating thin film transistor of liquid crystal display device
KR100731750B1 (ko) 2005-06-23 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터 및 이를 이용한 유기전계발광표시장치의제조방법
KR101245991B1 (ko) * 2006-06-23 2013-03-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
KR101293573B1 (ko) * 2006-10-02 2013-08-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8035765B2 (en) * 2006-11-13 2011-10-11 Hannstar Display Corp. TFT array substrate, LCD panel and liquid crystal display
US7800704B2 (en) * 2006-11-13 2010-09-21 Hannstar Display Corp. Liquid crystal display comprising intersecting common lines
KR100920482B1 (ko) * 2006-11-28 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
US8031312B2 (en) 2006-11-28 2011-10-04 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same
KR101302620B1 (ko) * 2007-01-30 2013-09-03 엘지디스플레이 주식회사 박막트랜지스터 기판
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
KR20100006678A (ko) * 2008-07-10 2010-01-21 삼성전자주식회사 박막의 미세 패터닝 방법 및 이를 이용한 표시 기판의 제조방법
KR101563527B1 (ko) * 2008-09-19 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TWI387804B (zh) * 2008-12-25 2013-03-01 Chunghwa Picture Tubes Ltd 主動陣列式顯示器之切換元件結構
JP5074625B2 (ja) * 2009-07-24 2012-11-14 シャープ株式会社 薄膜トランジスタ基板の製造方法
KR101286497B1 (ko) * 2009-09-23 2013-07-16 엘지디스플레이 주식회사 시야각 조절 액정표시장치
TWI408476B (zh) * 2010-04-30 2013-09-11 Hannstar Display Corp 薄膜電晶體陣列基板及液晶面板
KR101242033B1 (ko) * 2010-05-05 2013-03-11 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
CN102062978A (zh) * 2010-11-10 2011-05-18 友达光电股份有限公司 液晶显示面板
US8773627B2 (en) * 2011-10-07 2014-07-08 Japan Display West Inc. Liquid crystal display device and method for manufacturing liquid crystal display device
CN103163701B (zh) * 2011-12-16 2015-09-30 上海中航光电子有限公司 网状公共电极结构液晶显示器件及其制造方法
KR20140020565A (ko) * 2012-08-09 2014-02-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
CN103345092B (zh) * 2013-07-08 2017-03-29 合肥京东方光电科技有限公司 阵列基板及其制作方法、显示装置
CN103887236B (zh) 2014-03-17 2016-08-24 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103969859B (zh) * 2014-04-22 2016-08-24 京东方科技集团股份有限公司 一种显示用基板及显示装置
CN103972243B (zh) * 2014-04-24 2017-03-29 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104795405B (zh) * 2015-04-23 2017-12-05 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104880873B (zh) * 2015-06-29 2019-04-02 合肥鑫晟光电科技有限公司 像素结构、显示面板和像素结构的制作方法
US10317747B2 (en) * 2017-02-23 2019-06-11 Shenzhen China Star Optoelectronics Technology Co., Ltd Liquid crystal panel and liquid crystal display device
US20180292694A1 (en) * 2017-04-11 2018-10-11 Shenzhen China Star Optoelectronics Technology Co. , Ltd. A method for improving the mask stripping efficiency of an array substrate, an array substrate and a display panel
WO2019038619A1 (ja) 2017-08-25 2019-02-28 株式会社半導体エネルギー研究所 表示パネル及び表示装置
CN109768053B (zh) 2019-01-28 2021-12-28 京东方科技集团股份有限公司 阵列基板及其控制方法、制造方法、显示面板、显示装置
JP6813045B2 (ja) * 2019-03-14 2021-01-13 セイコーエプソン株式会社 電気光学装置および電子機器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10239705A (ja) * 1997-02-27 1998-09-11 Toshiba Electron Eng Corp 液晶表示素子
US6133977A (en) * 1997-10-21 2000-10-17 Samsung Electronics Co., Ltd. Liquid crystal displays having common electrode overlap with one or more data lines
US6281957B1 (en) * 1997-05-19 2001-08-28 Lg Electronics, Inc. In-plane switching mode liquid crystal display device
US20020060769A1 (en) * 1997-07-12 2002-05-23 Lg Electronics Inc. In-plane switching mode liquid crystal display device
US6531346B1 (en) * 1999-08-31 2003-03-11 Lg. Philips Lcd Co., Ltd. Fabrication method of thin film transistor substrate for X-ray detector
US20030058396A1 (en) * 2001-09-25 2003-03-27 Hannstar Display Corp. Manufacturing method for in-plane switching mode liquid crystal display (LCD) unit
US20030122990A1 (en) * 2001-12-31 2003-07-03 Kim Ik Soo Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2776376B2 (ja) * 1996-06-21 1998-07-16 日本電気株式会社 アクティブマトリクス液晶表示パネル
EP1365277B1 (en) * 2002-05-21 2011-07-20 Seiko Epson Corporation Electro-optical device and electronic apparatus
KR100560403B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10239705A (ja) * 1997-02-27 1998-09-11 Toshiba Electron Eng Corp 液晶表示素子
US6281957B1 (en) * 1997-05-19 2001-08-28 Lg Electronics, Inc. In-plane switching mode liquid crystal display device
US20020060769A1 (en) * 1997-07-12 2002-05-23 Lg Electronics Inc. In-plane switching mode liquid crystal display device
US6133977A (en) * 1997-10-21 2000-10-17 Samsung Electronics Co., Ltd. Liquid crystal displays having common electrode overlap with one or more data lines
US6531346B1 (en) * 1999-08-31 2003-03-11 Lg. Philips Lcd Co., Ltd. Fabrication method of thin film transistor substrate for X-ray detector
US20030058396A1 (en) * 2001-09-25 2003-03-27 Hannstar Display Corp. Manufacturing method for in-plane switching mode liquid crystal display (LCD) unit
US20030122990A1 (en) * 2001-12-31 2003-07-03 Kim Ik Soo Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102540604A (zh) * 2010-12-28 2012-07-04 乐金显示有限公司 用于ffs模式液晶显示器件的阵列基板及其制造方法
US9171871B2 (en) 2010-12-28 2015-10-27 Lg Display Co., Ltd. Method for fabricating array substrate for FFS mode liquid crystal display device

Also Published As

Publication number Publication date
US20050092991A1 (en) 2005-05-05
US7023017B2 (en) 2006-04-04
KR100560402B1 (ko) 2006-03-14
US20090239342A1 (en) 2009-09-24
US20060138422A1 (en) 2006-06-29
US7556988B2 (en) 2009-07-07
CN1614487A (zh) 2005-05-11
US7749823B2 (en) 2010-07-06
KR20050042991A (ko) 2005-05-11

Similar Documents

Publication Publication Date Title
CN100447645C (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN100428037C (zh) 液晶显示器件及其制造方法
CN100557492C (zh) 液晶显示器件及其制造方法
CN100544005C (zh) 水平电场施加型薄膜晶体管基板及其制造方法
CN102033376B (zh) 用于边缘场开关模式液晶显示器件的阵列基板及其制造方法
CN100399193C (zh) 掩模
CN100440017C (zh) 液晶显示器及其制造方法
CN100592172C (zh) 水平电场施加型液晶显示器及其制造方法
CN100368918C (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN100576550C (zh) 薄膜晶体管阵列基板及其制造方法
CN101211084B (zh) 液晶显示板及其制造方法
CN102769013B (zh) 薄膜晶体管基板及其制造方法
CN100421017C (zh) 薄膜晶体管阵列基板及其制造方法
CN100538999C (zh) 采用水平电场的薄膜晶体管基板及其制造方法
CN100394293C (zh) 液晶显示装置及其制造方法
CN100529925C (zh) 共平面开关模式液晶显示器件的阵列基板及其制造方法
CN103033999A (zh) 薄膜晶体管基板和制造薄膜晶体管基板的方法
CN103809340A (zh) 边缘场切换模式液晶显示装置的阵列基板及其制造方法
CN100368909C (zh) 薄膜晶体管阵列基板、液晶显示器件及其制造和检测方法
US7369202B2 (en) Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof
US20070029551A1 (en) Thin film transistor substrate using a horizontal electric field
CN100368920C (zh) 使用水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN100529926C (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
US20180314089A1 (en) Liquid crystal display device and method for fabricating the same
US20090146151A1 (en) Thin film transistor array substrate and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081231

Termination date: 20171104

CF01 Termination of patent right due to non-payment of annual fee