CN100576550C - 薄膜晶体管阵列基板及其制造方法 - Google Patents

薄膜晶体管阵列基板及其制造方法 Download PDF

Info

Publication number
CN100576550C
CN100576550C CN200610160659A CN200610160659A CN100576550C CN 100576550 C CN100576550 C CN 100576550C CN 200610160659 A CN200610160659 A CN 200610160659A CN 200610160659 A CN200610160659 A CN 200610160659A CN 100576550 C CN100576550 C CN 100576550C
Authority
CN
China
Prior art keywords
layer
electrode
grid
film transistor
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610160659A
Other languages
English (en)
Other versions
CN101079429A (zh
Inventor
朴容仁
吴载映
韩相哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN101079429A publication Critical patent/CN101079429A/zh
Application granted granted Critical
Publication of CN100576550C publication Critical patent/CN100576550C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136231Active matrix addressed cells for reducing the number of lithographic steps
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Abstract

本发明公开了一种薄膜晶体管(TFT)阵列基板及其制造方法,其能降低用于整个工序的掩模数目,由此降低生产的制造时间和单位成本,该TFT阵列基板包括形成在基板上的栅线、栅极和栅焊盘,其中各栅线、栅极和栅焊盘都由第一金属层和透明导电层的叠层形成;在各栅线之间以分离的图案形成的像素电极;设置有暴露像素电极和栅焊盘的第一和第二开口区域的栅绝缘层;在栅绝缘层上垂直于栅线形成以限定子像素的数据线;从数据线分支出的源极;以距源极预定间隔形成并与像素电极连接的漏极;形成在数据线端部的数据焊盘;和覆盖数据线、源极和漏极的遮蔽层;以及覆盖栅焊盘和数据焊盘的氧化阻止层。

Description

薄膜晶体管阵列基板及其制造方法
本申请要求2006年5月24日提交的韩国专利申请No.10-2006-46548的优先权,其在这里结合作为参考,就如同在这里全部列出一样。
技术领域
本发明涉及一种液晶显示(LCD)器件,尤其涉及一种薄膜晶体管(TFT)阵列基板及其制造方法,其能降低用于整个工序的曝光掩模数目,由此降低了工序时间和生产的单位成本。
背景技术
在各种平板显示器中,由于LCD器件的高对比度、较好灰度级、高质量移动画面图像及低功耗,其已经吸引了更大的关注。
为了驱动LCD器件,在LCD器件的基板上设置有驱动元件或线的各种图案。一般地,通过光刻形成LCD器件的这些图案。
光刻由下列复杂的步骤组成:向基板的膜层涂覆对紫外线敏感的光致抗蚀剂;在基板上方设置曝光掩模之后对该基板执行曝光和显影;通过使用构图的光致抗蚀剂作为掩模蚀刻所述膜层;剥离所述光致抗蚀剂。
现有技术LCD器件的TFT阵列基板包括栅线层、栅绝缘层、半导体层、数据线层、钝化层和像素电极。为了在TFT阵列基板上形成上述元件,通常需要五到七个掩模。随着光刻所使用的掩模数量增加,误差可能性也增加。
为了克服该问题,近年来积极地研究了低掩模技术,其通过使用最小数量的掩模和光刻来制造基板而提高生产率并获得工序余量。
下面将参照附图解释制造现有技术TFT阵列基板的方法。
图1A到1E是图解现有技术TFT阵列基板的横截面图。
首先,如图1A中所示,在基板11上沉积低阻金属材料,并通过光刻对其进行处理,由此形成多条栅线(未示出)、栅极12a和栅焊盘22。在该情形中,低阻金属材料对应于铜(Cu)、铝(Al)、铝钕(AlNd)、钼(Mo)、铬(Cr)等。
按照如下方式执行光刻。首先,在高温下具有较好热阻性的透明玻璃基板上沉积低阻金属层,并且然后涂覆光致抗蚀剂。在基板的光致抗蚀剂上方设置具有图案层的第一掩模之后,向基板选择性地施加光。因而,在光致抗蚀剂上形成预定图案,其中该预定图案与第一掩模的图案层相同。接下来,通过使用显影剂移除光致抗蚀剂的预定部分,由此将光致抗蚀剂构图,其中光致抗蚀剂的预定部分被光照射。然后,选择性地蚀刻由构图的光致抗蚀剂暴露的金属层的预定部分,从而在金属层中获得理想的图案。
接下来,如图1B中所示,在高温条件下,在包含栅极12a的基板的整个表面上沉积无机材料层,由此形成栅绝缘层13。在该情形中,无机材料由氮化硅(SiNx)或氧化硅(SiOx)形成。
然后,在栅绝缘层13上沉积无定形硅层,然后通过使用第二掩模的光刻将其构图。因此,在栅绝缘层13上形成岛状半导体层14,其中半导体层14与栅极12a交迭。
参照图1C,在包含半导体层14的基板整个表面上沉积低阻金属层。在该情形中,低阻金属层由铜(Cu)、铝(Al)、铝钕(AlNd)、钼(Mo)或者铬(Cr)形成。然后,通过使用第三掩模的光刻将该低阻金属层构图,由此形成数据线层。
该数据线层包括与栅线垂直形成以限定单位像素区域的数据线(未示出);与半导体层14的两侧交迭的源极和漏极15a和15b;以及焊盘区域的数据焊盘25。
所沉积的栅极12a、栅绝缘层13、半导体层14和源极和漏极15a和15b形成薄膜晶体管,其控制施加给单位像素的电压的开/关状态。
接下来,如图1D中所示,在包含漏极15b的基板整个表面上形成BCB的有机绝缘层或者SiNx的无机绝缘层,由此形成钝化层16。然后,通过使用第四掩模的光刻移除钝化层16的一些部分,由此形成暴露漏极15b的接触孔71、暴露栅焊盘22的第一焊盘开口区域81a、暴露数据焊盘25的第二焊盘开口区域81b。
如图1E中所示,在包含钝化层16的基板整个表面上沉积透明导电材料层,如氧化铟锡(ITO)或氧化铟锌(IZO),然后通过使用第五掩模的光刻将其构图。因而,在像素区域中形成像素电极17,由此像素电极17与漏极15b电连接,由此完成了TFT阵列基板。同时,通过覆盖第一和第二焊盘开口区域形成透明导电层27,其中该透明导电层27阻止栅焊盘和数据焊盘被氧化。
因此,现有技术的TFT阵列基板需要五个曝光掩模来形成栅线层、半导体层、数据线层、钝化层的接触孔和像素电极。随着使用的掩模数目增加,导致了复杂的工序、时间和成本的增加及较低的效率。
发明内容
因此,本发明涉及一种TFT阵列基板及其制造方法,其基本克服了由于现有技术的限制和缺点而导致的一个或多个问题。
本发明的一个目的是提供一种TFT阵列基板及其制造方法,其中各栅线层和像素电极都由金属层和透明导电层的叠层形成,从像素电极移除该金属层,且像素电极还与漏极电连接,由此用三个曝光掩模制造TFT阵列基板。
本发明的另一目的是提供一种TFT阵列基板及其制造方法,其中各栅线层和公共电极都由金属层和透明导电层的叠层形成,从公共电极移除该金属层,且像素电极还平行于公共电极形成,由此用三个曝光掩模制造TFT阵列基板。
本发明的另一目的是提供一种TFT阵列基板及其制造方法,其中不需要钝化层将数据线层和像素电极绝缘,从而通过降低所使用的曝光掩模数目而降低生产的制造时间和单位成本。
将在下面的描述中部分地列出本发明其他的优点、目的和特征,根据下面的解释或从本发明的实践理解,这些对于本领域普通技术人员来说是显而易见的。通过在所写说明书和权利要求书以及附图中特别指出的结构可实现和获得本发明的目的和其它的优点。
为了实现这些目的和其它的优点并根据本发明的目的,如这里具体化和广泛描述的,一种TFT阵列基板包括形成在基板上的栅线、栅极和栅焊盘,其中各栅线、栅极和栅焊盘都由第一金属层和透明导电层的叠层形成;在各栅线之间以分离的图案形成的像素电极;设置有暴露像素电极和栅焊盘的第一和第二开口区域的栅绝缘层;在栅绝缘层上与栅线垂直形成以限定子像素的数据线;从数据线分支出的源极;以距源极预定间隔形成并与像素电极连接的漏极;和形成在数据线端部的数据焊盘;以及覆盖数据线、源极和漏极的遮蔽层;和覆盖栅焊盘和数据焊盘的氧化阻止层。
在本发明的另一方面中,一种制造TFT阵列基板的方法包括:随着在基板上连续沉积第一金属层和透明导电层并通过使用第一掩模的光刻将其构图而形成栅线、栅极、栅焊盘和像素电极;随着在包含栅极的基板整个表面上连续沉积栅绝缘层、无定形硅层和第二金属层并通过使用第二掩模的光刻对其构图而形成半导体层、数据线、源极和漏极、数据焊盘、第一和第二开口区域,其中第一和第二开口区域暴露像素电极和栅焊盘;随着在包含数据线的基板整个表面上沉积导电层并通过使用第三掩模的光刻对其构图而在各源极和漏极上形成第一和第二遮蔽层,并且在各栅焊盘和数据焊盘上形成第一和第二氧化阻止层;以及随着通过蚀刻暴露于第一和第二遮蔽层之间的第一金属层而彼此分开源极和漏极来限定沟道区域;然后蚀刻暴露于第一开口区域中的像素电极的第二金属层。
此时,提供了TN模式的TFT阵列基板,其中各栅线层和像素电极都由第一金属层和透明导电层的叠层形成,并且从像素电极移除金属层,且像素电极还通过使用遮蔽层与漏极电连接,由此用三个曝光掩模制造TFT阵列基板。
在本发明的另一方面中,一种制造TFT阵列基板的方法包括:随着在基板上连续沉积第一金属层和透明导电层并通过使用第一掩模的光刻对其构图而形成栅线、栅极、栅焊盘、公共线和公共电极;随着在包含栅极的基板整个表面上连续沉积栅绝缘层、无定形硅层和第二金属层并通过使用第二掩模的光刻对其构图而形成半导体层、数据线、源极和漏极、数据焊盘、第一和第二开口区域,其中第一和第二开口区域暴露公共电极和栅焊盘;随着在包含数据线的基板整个表面上沉积导电层并通过使用第三掩模的光刻对其构图而在各源极和漏极上形成第一和第二遮蔽层,在各栅焊盘和数据焊盘上形成第一和第二氧化阻止层;以及形成与第二遮蔽层一体并平行于公共电极的像素电极;随着通过蚀刻暴露于第一和第二遮蔽层之间的第一金属层以彼此分离源极和漏极而限定沟道区域;然后蚀刻暴露于第一开口区域中的公共电极的第二金属层。
此时,提供了IPS模式的TFT阵列基板,其中各栅线层和公共电极都由金属层和透明导电层的叠层形成,从公共电极移除金属层,且还平行于公共电极形成像素电极,由此用三个曝光掩模制造TFT阵列基板。
此外,遮蔽层由用于构图数据线层图案的掩模形成。此外,遮蔽层保护数据线层的图案,并将形成在不同层上的分离图案彼此电连接。
此外,氧化阻止层覆盖并保护栅焊盘和数据焊盘,其中氧化阻止层形成在与遮蔽层相同的层上。
应当理解,本发明前面的一般描述和随后的详细描述是示范性的和说明性的,意在提供对所要求保护的本发明的进一步解释。
附图说明
包含用来提供本发明进一步理解并结合组成该说明书一部分的附图图解了本发明的实施方式并与说明书一起用于解释本发明的原理。在附图中:
图1A到1E是图解制造现有技术LCD器件中TFT阵列基板的步骤的横截面图;
图2是图解依照本发明第一实施方式的TFT阵列基板的平面图;
图3是图解依照本发明第一实施方式的TFT阵列基板的横截面图;
图4A到4H是图解依照本发明第一实施方式制造TFT阵列基板的步骤的横截面图;
图5A到5D是图解依照本发明第一实施方式制造TFT阵列基板的步骤的平面图;
图6是图解依照本发明第二实施方式的TFT阵列基板的平面图;
图7是图解依照本发明第二实施方式的TFT阵列基板的横截面图;
图8A到8H是图解依照本发明第二实施方式制造TFT阵列基板的步骤的横截面图;
图9A到9D是图解依照本发明第二实施方式制造TFT阵列基板的步骤的平面图。
具体实施方式
现在将参照本发明的优选实施方式详细描述,附图中图解了其实施例。在任何地方,在整个附图中使用相同的参考标记表示相同或相似的部件。
之后,将参照附图解释依照本发明的TFT阵列基板及其制造方法。
第一实施方式
图2是图解依照本发明第一实施方式的TFT阵列基板的平面图。图3是图解依照本发明第一实施方式的TFT阵列基板的横截面图。图4A到4G是图解依照本发明第一实施方式制造TFT阵列基板的步骤的横截面图。图5A到5D是图解依照本发明第一实施方式制造TFT阵列基板的步骤的平面图。
如图2和3中所示,依照本发明的LCD器件的TFT阵列基板由包含像素电极117和薄膜晶体管(TFT)的有源区域和包含栅焊盘(G.P)122和数据焊盘(D.P)125的焊盘区域限定。
详细地说,有源区域包括:形成为一体的栅线112和栅极112a;形成在与栅极线112相同层上且形成在子像素整个部分中的像素电极117;具有暴露像素电极的第一开口区域161的栅绝缘层113;垂直于栅线以限定子像素并形成在栅绝缘层113上的数据线115;从数据线115分支的源极115a;在与源极115a相隔预定间隔处形成的漏极115b;覆盖数据线、源极和漏极的遮蔽层141、142。
子像素由彼此垂直的栅线和数据线限定。此外,薄膜晶体管(TFT)靠近栅线和数据线的交叉处形成,其中薄膜晶体管(TFT)由栅极112a、栅绝缘层113、半导体层114、欧姆接触层114a以及源极和漏极115a和115b组成。
然后,在源极115a和漏极115b之间的半导体层114的沟道区域上形成钝化层118,其中钝化层118由用O2等离子体处理过的薄膜形成。钝化层118阻挡外部光,从而可阻止在沟道区域中产生不希望的光电流。
焊盘区域包括传输扫描信号并从栅线112延伸的栅焊盘122以及传输视频信号并从数据线115延伸的数据焊盘125。此外,栅焊盘和数据焊盘分别覆盖有第一和第二氧化阻止层151和152。栅焊盘122通过由移除栅绝缘层113而形成的第二开口区域162与第一氧化阻止层接触。
此时,各栅线、栅极和栅焊盘都由透明导电层102和第一金属层101的叠层形成。像素电极仅由透明导电层102形成。各数据线、源极和漏极以及数据焊盘都由第二金属层形成。第一和第二金属层选自下列任意一种物质:铜(Cu)、铜合金(Cu合金)、铝(Al)、铝钕(AlNd)、钼(Mo)、钼合金(Mo合金)、铬(Cr)、铬合金(Cr合金)、钛合金(Ti合金)、银(Ag)和银合金(Ag合金)。
遮蔽层由形成在数据线115和源极115a上以将其覆盖的第一遮蔽层141和形成在漏极115b上以将其覆盖的第二遮蔽层142组成。通过使用第二遮蔽层,漏极电极115b和像素电极116彼此电连接,即使它们形成在不同的层上。
氧化阻止层由通过第二开口区域162覆盖栅焊盘的第一氧化阻止层151和覆盖数据焊盘的第二氧化阻止层152组成。
第一和第二遮蔽层形成在与第一和第二氧化阻止层相同的层上。此外,因为数据线与数据焊盘形成为一体,所以覆盖数据线的第一遮蔽层与覆盖数据焊盘的第二氧化阻止层形成为一体。
遮蔽层与形成在不同层上的两个图案,例如漏极和像素电极,电连接,从而遮蔽层由具有导电特性的材料形成。为了阻止栅焊盘和数据焊盘被氧化,氧化阻止层由具有抗腐蚀性和抗氧化性的材料形成。在该方面,遮蔽层和氧化阻止层可以由透明导电材料ITO或IZO形成、或者可以由金属层Ti或Ti合金形成。
然后,在与栅线相同的层上形成下电容电极132。此外,在与数据线相同的层上形成上电容电极135,其与下电容器电极132交迭。因而,通过彼此交迭以其间插入栅绝缘层113的状态形成存储电容。
此时,在上电容电极上形成第三遮蔽层143,其中上电容电极135通过第三遮蔽层与像素电极117电连接。第三遮蔽层形成在与第一和第二遮蔽层相同的层上,且由与第一和第二遮蔽层相同的材料形成。
为了参考,无定形硅层形成在数据线、源极和漏极、数据焊盘以及上电容电极下面。在该情形中,除了源极和漏极以及上电容电极之外,无定形硅层的图案与数据线和数据焊盘的相同。这是因为用于数据线材料的第二金属层和无定形硅层通过使用衍射曝光掩模同时被构图。
此时,在第二金属层和无定形硅层之间以与数据线、源极和漏极、数据焊盘以及上电容电极相同的图案形成n+a-Si层104a。薄膜晶体管的无定形硅层用作半导体层114,并且n+a-Si层用作欧姆接触层114a。
尽管没有示出,但将包含像素电极和薄膜晶体管的TFT阵列基板粘结到包含公共电极和滤色片层的相对基板。然后,在两个相对的基板之间形成液晶层,由此完成LCD器件。在该情形中,通过形成在像素电极和公共电极之间的垂直电场驱动液晶层。
为了形成LCD器件的TFT阵列基板,如图4A和5A中所示,在具有较好抗热性的透明基板111上形成透明导电层102。然后,通过溅射在透明导电层102上沉积第一金属层101,并且然后通过使用第一曝光掩模的光刻将其构图,由此形成栅线112、从栅线112分支的TFT区域的栅极112a、存储电容区域(Cst)的下电容电极132以及栅焊盘区域(G.P)的栅焊盘122。在该情形中,透明导电层102由ITO(氧化铟锡)、IZO(氧化铟锌)、AZO或ZnO形成。第一金属层101由铜(Cu)、铜合金(Cu合金)、铝(Al)、铝钕(AlNd)、钼(Mo)、钼合金(Mo合金)、铬(Cr)、铬合金(Cr合金)、钛(Ti)、钛合金(Ti合金)、银(Ag)或银合金(Ag合金)形成。优选地,第一金属层101由Mo/AlNd的叠层形成。
为了一起蚀刻第一金属层和透明导电层,优选使用湿蚀刻。此时,下电容电极和栅线独立形成。然而,如图5A中所示,可以将栅线的一些部分用作下电容电极。
如图4B中所示,在高温条件下,在包含栅极112a的基板整个表面上沉积氮化硅(SiNx)或氧化硅(SiOx)的无机材料,由此形成栅绝缘层113。
随后,在栅绝缘层113上连续形成无定形硅(a-Si)104和用杂质离子掺杂的无定形硅(n+a-Si)104a。通过溅射在其上形成第二金属层103。第二金属层103由铜(Cu)、铜合金(Cu合金)、铝(Al)、铝钕(AlNd)、钼(Mo)、钼合金(Mo合金)、铬(Cr)、铬合金(Cr合金)、钛(Ti)、钛合金(Ti合金)、银(Ag)或银合金(Ag合金)形成。此时,无定形硅(a-Si)形成为1700
Figure C20061016065900151
的厚度,用杂质离子掺杂的无定形硅(n+a-Si)形成为300
Figure C20061016065900152
的厚度,第二金属层形成为2000
Figure C20061016065900153
的厚度。
然后,通过使用第二曝光掩模的光刻连续将由栅绝缘层113、无定形硅104、n+a-Si 104a和第二金属层103组成的叠层构图。
详细地说,在通过旋涂方法或辊涂方法在第二金属层103上涂覆UV固化树脂的光致抗蚀剂108之后,使用具有预定图案的第二曝光掩模(未示出)覆盖该光致抗蚀剂。然后,将由第二曝光掩模覆盖的光致抗蚀剂暴露于UV射线或X射线,并将曝光的光致抗蚀剂显影,由此形成具有台阶覆层的光致抗蚀剂图案。
在该情形中,第二曝光掩模可以是衍射曝光掩模。为了形成衍射曝光掩模,在透明衬底上形成金属材料的遮光层和半透明层。因而,衍射曝光掩模包括对应于透明区域、半透明区域和遮光区域的三个区域。透明区域具有100%的光透射率,遮光区域具有0%的光透射率,而半透明区域具有在0%和100%之间的光透射率。在向光致抗蚀剂施加衍射曝光之后,光致抗蚀剂108被划分为三个区域:与衍射曝光掩模的透明区域对齐且在显影工序之后完全移除的(C)区域、与衍射曝光掩模的遮光区域对齐且不被显影工序移除的(A)区域和与衍射曝光掩模的半透明区域对齐且具有预定厚度的(B)区域。在该情形中,光致抗蚀剂由正型的形成,其中移除曝光的预定部分。在负型光致抗蚀剂的情形中,移除未曝光的预定部分。
在衍射曝光和显影工序之后,光致抗蚀剂108具有台阶覆层。形成数据线、源极和漏极、上电容电极和数据焊盘的部分对应于(A)区域。形成像素电极和栅焊盘的部分对应于(C)区域,其他部分对应于(B)区域。
如图4C中所示,在使用具有台阶覆层的光致抗蚀剂108作为掩模的状态下,一起蚀刻栅绝缘层113、无定形硅104、n+a-Si 104a和第二金属层103,由此形成分别暴露像素电极117和栅焊盘122的第一和第二开口区域161和162。在该情形中,第一开口区域161尺寸小于像素电极117,并且第二开口区域162尺寸小于栅焊盘122。因而,无定形硅104、n+a-Si 104a和第二金属层103的叠层与像素电极和栅焊盘的角交迭。
当蚀刻栅绝缘层113、无定形硅104、n+a-Si 104a和第二金属层103时,它们可以在一个干蚀刻腔室中一起蚀刻。在该情形中,需要提供不同种类的蚀刻气体。首先,如果蚀刻第二金属层(Mo),蚀刻气体使用SF6、Cl2或O2。如果蚀刻无定形硅材料,蚀刻气体使用SF6、Cl2或H2。如果蚀刻栅绝缘层,蚀刻气体使用SF6、O2或He。
如图4D中所示,将光致抗蚀剂108灰化,直到完全移除具有较小厚度的光致抗蚀剂108的预定部分。在灰化光致抗蚀剂108之后,同时蚀刻由灰化的光致抗蚀剂暴露的无定形硅104、n+a-Si 104a和第二金属层103的预定部分,并且不移除栅绝缘层113。为了留下栅绝缘层,如此进行干蚀刻工序,即用于栅绝缘层的蚀刻气体与其他材料层的蚀刻气体在蚀刻选择率方面不同。从第一和第二开口区域161和162移除栅绝缘层113,留下栅绝缘层113的其他部分来保护栅线层。
如图4E和5B中所示,当完全移除光致抗蚀剂108时,就完成了TFT区域的数据线115,半导体层114、欧姆接触层114a以及源极和漏极115a和115b的叠层;存储电容区域(Cst)的上电容电极135、数据焊盘区域(D.P)的数据焊盘125、暴露像素电极117的第一开口区域161和暴露栅焊盘122的第二开口区域162。如图4F和5C中所示,在基板111的整个表面上沉积导电材料,然后通过使用第三曝光掩模的光刻将其构图,由此形成第一、第二和第三遮蔽层141、142、143,以及第一和第二氧化阻止层151和152。此时,导电材料由透明导电材料,如ITO(氧化铟锡)、IZO(氧化铟锌)、AZO或ZnO形成,或者由不容易氧化或腐蚀的Ti或Ti合金的金属层形成。
第一遮蔽层141覆盖数据线115和源极115a。第二遮蔽层142覆盖漏极115且还与像素电极117的第一金属层101接触。第三遮蔽层143覆盖上电容电极135的一些部分且还与像素电极117的第一金属层101接触。为了阻止由第三掩模蚀刻的上电容电极与相邻子像素的像素电极短路,第三遮蔽层覆盖上电容电极的一些部分。
第一和第二氧化阻止层151和152分别覆盖栅焊盘122和数据焊盘125。第一和第二氧化阻止层阻止栅焊盘和数据焊盘被氧化,并提高了栅焊盘和数据焊盘与外部电路之间的接触特性。此时,第二氧化阻止层152与第一遮蔽层141形成为一体,由此阻止了数据线115在随后工序中被开口。
如图4G和5D中所示,在使用第一、第二和第三遮蔽层141、142和143作为掩模的状态下,选择性地湿蚀刻暴露的第一和第二金属层。此时,蚀刻剂使用磷酸、醋酸或硝酸基材料。
如果提供干蚀刻工序,蚀刻Mo的第二金属层,但是由于AlNd材料而不蚀刻Mo/AlNd的第一金属层101。在该方面中,使用湿蚀刻。当使用铜的金属层时,因为干蚀刻工序不蚀刻铜材料,所以不可能使用干蚀刻工序。
因此,通过蚀刻源极115a与漏极115b之间的第二金属层而限定沟道区域。当从存储电容区域移除上电容电极135的一些部分,且蚀刻像素电极的第一金属层101时,像素电极117仅由第一透明导电层102形成。如上所述,移除上电容电极的一些部分来阻止上电容电极与相邻子像素的像素电极短路。此外,因为无定形硅104与下电容电极充分交迭,所以不必担心存储电容不充分。
如图4H中所示,在干蚀刻位于源极115a和漏极115b之间的欧姆接触层(n+a-Si)之后,用O2等离子体处理干蚀刻的欧姆接触层表面,由此在沟道区域上形成钝化层118。通过用O2等离子体的表面处理,可通过保护半导体层的沟道区域而阻止产生不希望的光电流,由此阻止TFT特性恶化。此时,还蚀刻存储电容区域(Cst)的n+a-Si 104。
结果,依照本发明第一实施方式的制造TFT阵列基板的方法需要三个曝光掩模,其适宜用于使用较小数量掩模的技术。
第二个实施方式
本发明第一实施方式限于制造TN模式LCD器件的TFT阵列基板的方法。之后,本发明的第二实施方式涉及制造IPS模式LCD器件的TFT阵列基板的方法,其在下面解释。
图6是图解依照本发明第二实施方式的TFT阵列基板的平面图。图7是图解依照本发明第二实施方式的TFT阵列基板的横截面图。图8A到8G是图解依照本发明第二实施方式制造TFT阵列基板的步骤的横截面图。图9A到9D是图解依照本发明第二实施方式制造TFT阵列基板的步骤的平面图。
如图6和7中所示,TFT阵列基板包括设置有像素电极517和薄膜晶体管(TFT)的有源区域以及设置有栅焊盘(G.P)522和数据焊盘(D.P)525的焊盘区域。
详细地说,有源区域包括在基板511上形成为一体的栅线512和栅极512a;平行地形成在与栅线512相同层上的公共线555;从公共线555分支出的多个公共电极524;具有第一开口区域561以暴露设置有公共电极的子像素开口的栅绝缘层513;垂直于栅线形成在栅绝缘层513上以限定子像素的数据线515;从数据线分支出的源极515a;以距源极预定间隔而形成的漏极515b;覆盖设置在相同层上的数据线、源极和漏极的遮蔽层541和542;以及与漏极接触且在子像素的开口中平行于公共电极以形成水平电场的像素电极。
此时,子像素由彼此垂直的栅线和数据线限定。薄膜晶体管(TFT)靠近栅极线和数据线的交叉点处形成。薄膜晶体管(TFT)由栅极512a、栅绝缘层513、半导体层514、欧姆接触层514a以及源极515a和漏极515b形成。在对应于源极和漏极之间半导体层的沟道区域的情形中,半导体层的表面用O2等离子体处理,由此较薄地形成钝化层518。钝化层518阻挡外部光。因而,可阻止在沟道区域中产生不希望的光电流。
焊盘区域包括传输扫描信号并从栅线512延伸的栅焊盘522;以及传输视频信号并从数据线515延伸的数据焊盘525。此外,栅焊盘和数据焊盘分别覆盖有第一和第二氧化阻止层551和552。栅焊盘522通过由移除栅绝缘层513而形成的第二开口区域562与第一氧化阻止层接触。
此时,各栅线、栅极、栅焊盘和公共线都由透明导电层502和第一金属层501的叠层形成。设置在子像素开口中的公共电极仅由透明导电层502形成。在子像素的开口中平行于公共电极的像素电极的情形中,像素电极由透明导电材料形成,且形成在与遮蔽层相同的层上。
各数据线、源极和漏极以及数据焊盘都由第二金属层形成。第一和第二金属层选自下列任意一种物质:铜(Cu)、铜合金(Cu合金)、铝(Al)、铝钕(AlNd)、钼(Mo)、钼合金(Mo合金)、铬(Cr)、铬合金(Cr合金)、钛(Ti)、钛合金(Ti合金)、银(Ag)和银合金(Ag合金)。
遮蔽层由形成在数据线515和源极515a上的第一遮蔽层541以及形成在漏极515b上的第二遮蔽层组成。由于第二遮蔽层形成为延伸形状,该第二遮蔽层的延伸部分用作平行于公共电极的像素电极517。氧化阻止层由通过使用第二开口区域562覆盖栅焊盘的第一氧化阻止层551和覆盖数据焊盘的第二氧化阻止层552组成。
此时,第一和第二遮蔽层541和542形成在与第一和第二氧化阻止层551和552以及像素电极517相同的层上。覆盖数据线的第一遮蔽层与覆盖数据焊盘的第二氧化阻止层形成为一体。覆盖漏极的第二遮蔽层与像素电极形成为一体。
因为遮蔽层与像素电极形成为一体,所以遮蔽层由具有导电特性的材料形成。此外,氧化阻止层由具有抗腐蚀性和抗氧化性的材料形成,从而阻止栅焊盘和数据焊盘被氧化。为了满足遮蔽层和氧化阻止层的这些需求,遮蔽层和氧化阻止层由透明导电层,如ITO(氧化铟锡)或IZO(氧化铟锌)形成、或者由金属层Ti或Ti合金形成。如果形成金属层的遮蔽层和像素电极,会降低器件的孔径比。在该方面中,优选地形成透明导电材料的遮蔽层和像素电极。
此外,在与栅线相同的层上形成下电容电极532,在与数据线相同的层上形成上电容电极535。此时,上电容电极535形成在下电容电极532上并与下电容电极532交迭。因而,在其间夹持栅绝缘层513的状态下,通过彼此交迭的下和上电容电极形成存储电容。
此时,在上电容电极上形成第三遮蔽层543,其中延伸形状的第三遮蔽层543与像素电极517形成为一体。第三遮蔽层形成在与第一和第二遮蔽层相同的层上,且由与第一和第二遮蔽层相同的材料形成。如图6所示,如果漏极515b与上电容电极535形成为一体,则覆盖上述图案的第二遮蔽层542与第三遮蔽层543形成为一体。最后,第二和第三遮蔽层与像素电极形成为一体。
为了参考,在数据线、源极和漏极、数据焊盘以及上电容电极下面附加地形成无定形硅。在该情形中,除了源极和漏极以及上电容电极之外,无定形硅层的图案与数据线和数据焊盘的相同。这是因为数据线材料的第二金属层和无定形硅层通过使用衍射曝光掩模同时形成。
此时,在第二金属层和无定形硅层之间以与数据线、源极和漏极、数据焊盘以及上电容电极相同的图案形成n+a-Si层504a。薄膜晶体管的无定形硅层用作半导体层514,并且n+a-Si层504a用作欧姆接触层514a。
尽管没有示出,但还将包含公共电极、像素电极和薄膜晶体管的TFT阵列基板粘结到包含滤色片层的相对基板。然后,在两个相对的基板之间形成液晶层,由此完成LCD器件。在该情形中,通过形成在像素电极和公共电极之间的水平电场驱动液晶层。
为了形成IPS模式LCD器件的TFT阵列基板,如图8A和9A中所示,在具有较好耐热性的透明基板511上形成透明导电层502。然后,通过溅射在透明导电层502上沉积第一金属层501,并且然后通过使用第一曝光掩模的光刻对其构图,由此形成栅线512、从栅线分支出的TFT区域的栅极512a、平行于栅线的公共线555、从公共线分支出并彼此平行形成的多个公共电极524、存储电容区域(Cst)的下电容电极532以及栅焊盘区域(G.P)的栅焊盘522。在该情形中,透明导电层502由ITO(氧化铟锡)、IZO(氧化铟锌)、AZO或ZnO形成。第一金属层501由铜(Cu)、铜合金(Cu合金)、铝(Al)、铝钕(AlNd)、钼(Mo)、钼合金(Mo合金)、铬(Cr)、铬合金(Cr合金)、钛合金(Ti合金)、银(Ag)或银合金(Ag合金)形成。优选地,第一金属层501由Mo/AlNd的叠层形成。
为了一起蚀刻第一金属层和透明导电层,优选使用湿蚀刻。此时,下电容电极和栅线独立形成。然而,如图9A中所示,栅线的一些部分用作下电容电极。
如图8B中所示,在包含栅极512a的基板整个表面上沉积氮化硅(SiNx)或氧化硅(SiOx)的无机材料,由此形成栅绝缘层513。
随后,在栅绝缘层513上连续形成无定形硅(a-Si)504和用杂质离子掺杂的无定形硅(n+a-Si)504a。通过溅射在其上形成第二金属层503。第二金属层503由铜(Cu)、铜合金(Cu合金)、铝(Al)、铝钕(AlNd)、钼(Mo)、钼合金(Mo合金)、铬(Cr)、铬合金(Cr合金)、钛(Ti)、钛合金(Ti合金)、银(Ag)或银合金(Ag合金)形成。优选地,第二金属层503由钼(Mo)形成。此时,无定形硅(a-Si)形成为1700
Figure C20061016065900211
的厚度,用杂质离子掺杂的无定形硅(n+a-Si)形成为300
Figure C20061016065900212
的厚度,第二金属层形成为2000
Figure C20061016065900213
的厚度。
然后,通过使用第二曝光掩模的光刻连续将由栅绝缘层513、无定形硅504、n+a-Si 504a和第二金属层503组成的叠层构图。
详细地说,在通过旋涂方法或辊涂方法在第二金属层503上涂覆UV固化树脂的光致抗蚀剂508之后,使用具有预定图案的第二曝光掩模(未示出)覆盖光致抗蚀剂。然后,将由第二曝光掩模覆盖的光致抗蚀剂暴露于UV射线或X射线,并将曝光的光致抗蚀剂显影,由此形成具有台阶覆层的光致抗蚀剂图案。
在该情形中,第二曝光掩模可以由衍射曝光掩模形成。为了形成衍射曝光掩模,在透明基板上形成金属材料的遮光层和半透明层。因而,衍射曝光掩模包括对应于透明区域、半透明区域和遮光区域的三个区域。透明区域具有100%的光透射率,遮光区域具有0%的光透射率,半透明区域具有在0%和100%之间的光透射率。在向光致抗蚀剂施加衍射曝光之后,光致抗蚀剂508被划分为三个区域:与衍射曝光掩模的透明区域对齐且在显影工序之后完全移除的(C)区域、与衍射曝光掩模的遮光区域对齐且不会被显影工序移除的(A)区域以及与衍射曝光掩模的半透明区域对齐且具有预定厚度的(B)区域。
在衍射曝光和显影工序之后,光致抗蚀剂508具有台阶覆层。形成数据线、源极和漏极、上电容电极和数据焊盘的部分对应于(A)区域。形成公共电极、像素电极和栅焊盘的部分对应于(C)区域,其他部分对应于(B)区域。
如图8C中所示,在使用具有台阶覆层的光致抗蚀剂508作为掩模的状态中,一起蚀刻栅绝缘层513、无定形硅504、n+a-Si 504a和第二金属层503,由此形成暴露公共电极524和栅焊盘522的第一和第二开口区域561和562。
在该情形中,第一开口区域561形成在子像素开口的整个区域中,从而在随后工序中提供的像素电极以及公共电极形成在第一开口区域561中。
当蚀刻栅绝缘层513、无定形硅504、n+a-Si 504a和第二金属层503时,它们可以在一个干蚀刻室中一起蚀刻。在该情形中,需要提供不同种类的蚀刻气体。首先,如果蚀刻第二金属层(Mo),蚀刻气体使用SF6、Cl2或O2。如果蚀刻无定形硅材料,蚀刻气体使用SF6、Cl2或H2。如果蚀刻栅绝缘层,蚀刻气体使用SF6、O2或He。
如图8D中所示,将光致抗蚀剂508灰化,直到完全移除具有较小厚度的光致抗蚀剂508的预定部分。在灰化光致抗蚀剂508之后,同时蚀刻由灰化的光致抗蚀剂暴露的无定形硅504、n+a-Si 504a和第二金属层503的预定部分,并且不移除栅绝缘层513。为了留下栅绝缘层,进行干蚀刻工序,使得栅绝缘层的蚀刻气体与其他材料层的蚀刻气体在蚀刻选择率方面不同。从第一和第二开口区域561和562移除栅绝缘层513,留下栅绝缘层513的其他部分来保护栅线层。
如图8E和9B中所示,当完全移除光致抗蚀剂508时,就完成了数据线515,TFT区域的半导体层514、欧姆接触层514a以及源极515a和漏极515b的叠层,存储电容区域(Cst)的上电容电极535,数据焊盘区域(D.P)的数据焊盘525,暴露像素电极和公共电极517和524的第一开口区域561以及暴露栅极焊盘522的第二开口区域562。
如图8F和9C中所示,在基板511的整个表面上沉积导电材料,然后通过使用第三曝光掩模的光刻对其构图,由此形成第一、第二和第三遮蔽层541、542和543、第一和第二氧化阻止层551和552以及像素电极517。此时,导电材料由透明导电材料如ITO(氧化铟锡)、IZO(氧化铟锌)、AZO或ZnO形成、或者由不容易氧化或不易被腐蚀的金属层Ti或Ti合金形成。优选地,设置在子像素开口中的像素电极由透明导电材料形成。这是因为透明导电材料对于器件较好的孔径比是有利的。
第一遮蔽层541覆盖数据线515和源极515a。第二遮蔽层542覆盖漏极511,其中第二遮蔽层542的延伸图案与像素电极517形成为一体。第三遮蔽层543覆盖上电容电极535的一些部分,其中第三遮蔽层543的延伸图案与像素电极517形成为一体。如果漏极与上电容电极形成为一体,则第二和第三遮蔽层与像素电极形成为一体。在该情形中,第三遮蔽层覆盖上电容电极的一些部分,从而阻止由第三遮蔽层蚀刻的上电容电极形成在子像素开口上方。
第一和第二氧化阻止层551和552分别覆盖栅焊盘522和数据焊盘525。第一和第二氧化阻止层阻止栅焊盘和数据焊盘被氧化,并提高了栅焊盘和数据焊盘与外部电路之间的接触特性。此时,第二氧化阻止层552与第一遮蔽层541形成为一体,由此阻止了数据线515在随后的工序中被开口。
如图8G和9D中所示,在使用第一、第二和第三遮蔽层541、542和543作为掩模的状态中,选择性地湿蚀刻暴露的第一和第二金属层。此时,蚀刻剂使用磷酸、醋酸或硝酸类材料。如果提供干蚀刻工序,蚀刻Mo的第二金属层,但是由于AlNd材料而没有蚀刻Mo/AlNd的第一金属层。在该方面中,使用湿蚀刻。当使用铜的金属层时,因为干蚀刻工序不能蚀刻铜材料,所以不可使用干蚀刻工序。
因此,通过蚀刻源极515a与漏极515b之间的第二金属层而限定沟道区域。当从存储电容区域移除上电容电极535的一些部分,且蚀刻公共电极的第一金属层101时,公共电极517仅由第一透明导电层502形成。
如图8H中所示,在干蚀刻位于源极515a和漏极515b之间的欧姆接触层(n+a-Si)之后,用O2等离子体处理干蚀刻的欧姆接触层表面,由此在沟道区域上形成钝化层518。通过用O2等离子体处理表面,可通过保护半导体层的沟道区域而阻止在沟道区域中产生不希望的光电流,由此阻止TFT的特性恶化。此时,在蚀刻欧姆接触层的过程中还蚀刻存储电容区域(Cst)的n+a-Si104。
结果,依照本发明第二实施方式的制造TFT阵列基板的方法需要三个曝光掩模,其适于使用较小数量掩模的技术。
在依照本发明第二实施方案的制造TFT阵列基板的方法中,公共电极形成在与栅线层相同的层上,像素电极形成在与遮蔽层相同的层上。然而,公共电极和像素电极可形成在与栅线层相同的层上。为了在与栅线层相同的层上形成像素电极,因为漏极和像素电极形成在不同的层,所以以与本发明第一实施方式相同的方式,漏极通过使用覆盖漏极的遮蔽层而与像素电极电连接。
如上所述,依照本发明的TFT阵列基板及其制造方法具有下面的优点。
首先,各栅线层和像素电极都由金属层和透明导电层的叠层形成。在随后的工序中,移除像素电极的金属层,且像素电极与漏极电连接。因而,可用三个曝光掩模完成TN模式LCD器件的TFT阵列基板。
此外,各栅线层和公共电极都由金属层和透明导电层的叠层形成。在随后的工序中,移除公共电极的金属层,且像素电极平行于公共电极形成。因而,可用三个曝光掩模完成IPS模式LCD器件的TFT阵列基板。
因此,由于使用的掩模数目降低,所以降低了生产的制造时间和单位成本。
此外,不必提供将数据线层和像素电极绝缘的钝化层,由此降低了成本。
通过衍射曝光一起将栅绝缘层、半导体层和数据线的金属层构图。
因为提供遮蔽层,所以不需要曝光就可蚀刻下层的材料,以保护TFT阵列基板的图案免于外部应力,并将设置于不同层上的图案彼此电连接。
在不脱离本发明精神或范围的情况下,在本发明中可做各种修改和变化,这对于本领域技术人员来说是显而易见的。因而,本发明意在覆盖落入所附权利要求书及其等价物范围内的本发明的修改和变化。

Claims (61)

1.一种薄膜晶体管阵列基板,包括:
形成在基板上的栅线、栅极和栅焊盘,其中各栅线、栅极和栅焊盘都由第一金属层和透明导电层的叠层形成;
由该透明导电层形成的像素电极;
设置有暴露像素电极和栅焊盘的第一开口区域和第二开口区域的栅绝缘层;
形成在栅绝缘层上的半导体层;
与栅线垂直形成以限定子像素的数据线;从数据线分支出的源极;以距源极预定间隔形成并与像素电极连接的漏极;和形成在数据线端部的数据焊盘;以及
覆盖数据线、源极和漏极的由金属材料形成的遮蔽层;和覆盖栅焊盘和数据焊盘的氧化阻止层。
2.根据权利要求1所述的薄膜晶体管阵列基板,其中遮蔽层由覆盖数据线和源极的第一遮蔽层以及覆盖漏极的第二遮蔽层组成。
3.根据权利要求2所述的薄膜晶体管阵列基板,其中漏极通过使用第二遮蔽层与像素电极电连接。
4.根据权利要求1所述的薄膜晶体管阵列基板,其中氧化阻止层由通过第二开口区域覆盖栅焊盘的第一氧化阻止层和覆盖数据焊盘的第二氧化阻止成组成。
5.根据权利要求4所述的薄膜晶体管阵列基板,其中第二氧化阻止层与覆盖数据线的遮蔽层形成为一体。
6.根据权利要求4所述的薄膜晶体管阵列基板,其中氧化阻止层形成在与遮蔽层相同的层上。
7.根据权利要求1所述的薄膜晶体管阵列基板,其中氧化阻止层包括透明导电材料和与所述遮蔽层一样的金属材料之一。
8.根据权利要求7所述的薄膜晶体管阵列基板,其中导电层由氧化铟锡和氧化铟锌的任意一种形成,以及其中该金属材料包括钛或钛合金其中之一。
9.根据权利要求1所述的薄膜晶体管阵列基板,进一步包括:
与栅线形成在相同层上的下电容电极;和
与数据线形成在相同层上并与下电容电极交迭的上电容电极。
10.根据权利要求9所述的薄膜晶体管阵列基板,进一步包括:
形成在上电容电极上的第三遮蔽层,其中像素电极通过使用第三遮蔽层与上电容电极电连接。
11.根据权利要求9所述的薄膜晶体管阵列基板,进一步包括:
在上电容电极与下电容电极之间的栅绝缘层和无定形硅层的叠层。
12.根据权利要求1所述的薄膜晶体管阵列基板,进一步包括:
形成在数据线、源极和漏极以及数据焊盘下面的无定形硅层,其中该无定形硅层与数据线和数据焊盘的图案相同。
13.根据权利要求12所述的薄膜晶体管阵列基板,进一步包括:
以与数据线层相同的图案形成在包含数据线、源极和漏极以及数据焊盘的数据线层下面的n+a-Si。
14.根据权利要求1所述的薄膜晶体管阵列基板,其中用O2等离子体处理对应于源极与漏极之间的沟道区域的半导体层表面。
15.根据权利要求11所述的薄膜晶体管阵列基板,其中像素电极形成在与栅线相同的层上。
16.根据权利要求1所述的薄膜晶体管阵列基板,其中像素电极形成在单位像素的整个区域中。
17.根据权利要求1所述的薄膜晶体管阵列基板,进一步包括:
平行于像素电极形成以形成水平电场的公共电极。
18.根据权利要求17所述的薄膜晶体管阵列基板,其中公共电极从平行于栅线的公共线分支出。
19.根据权利要求16所述的薄膜晶体管阵列基板,其中公共电极由透明导电层形成,并且公共线由第一金属层和透明导电层的叠层形成。
20.根据权利要求18所述的薄膜晶体管阵列基板,其中公共电极由第一开口区域暴露。
21.根据权利要求18所述的薄膜晶体管阵列基板,其中公共线和公共电极形成在与栅线相同的层上,像素电极形成在与遮蔽层相同的层上。
22.根据权利要求21所述的薄膜晶体管阵列基板,其中像素电极与覆盖漏极的遮蔽层形成为一体。
23.根据权利要求18所述的薄膜晶体管阵列基板,其中公共线、公共电极和像素电极形成在与栅线相同的层上。
24.根据权利要求23所述的薄膜晶体管阵列基板,其中像素电极通过使用覆盖漏极的遮蔽层与漏极电连接。
25.一种制造薄膜晶体管阵列基板的方法,包括:
在基板上连续沉积第一金属层和透明导电层而形成栅线、栅极、栅焊盘和像素电极;
在基板上沉积绝缘层、无定形硅层和第二金属层;
通过移除像素电极和栅焊盘上的绝缘层、无定形硅层和第二金属层的叠层而形成开口区域;
通过对无定形硅层和第二金属层构图而形成半导体层、数据线、源极和漏极以及数据焊盘;
在数据线及源极和漏极上形成由金属材料形成的遮蔽层,在栅焊盘和数据焊盘上形成氧化阻止层;以及
随着通过蚀刻在遮蔽层之间暴露的第二金属层以彼此分离源极和漏极而限定沟道区域;然后蚀刻暴露于第一开口区域中的像素电极的第一金属层。
26.根据权利要求25所述的方法,其中在通过蚀刻第一金属层限定沟道区域之后,用O2等离子体处理对应于沟道区域的层表面。
27.根据权利要求25所述的方法,其中当蚀刻第一金属层和通过蚀刻第二金属层限定沟道区域时进行湿蚀刻工序。
28.根据权利要求27所述的方法,其中第一金属层由包含铝(Al)、铝钕(AlNd)或铜(Cu)任意一种的金属材料形成,第二金属层由包含钼(Mo)或钼合金(Mo合金)任意一种的金属材料形成。
29.根据权利要求25所述的方法,其中氧化阻止层由透明导电材料或与所述遮蔽层一样的金属材料形成。
30.根据权利要求29所述的方法,其中该透明导电材料包括氧化铟锡和氧化铟锌任意一种,以及其中该金属材料包括钛或钛合金其中之一。
31.根据权利要求25所述的方法,其中遮蔽层和氧化阻止层通过一次光刻同时形成。
32.根据权利要求25所述的方法,其中在形成栅线的步骤中形成下电容电极,并在形成数据线的步骤中形成与下电容电极交迭的上电容电极。
33.根据权利要求32所述的方法,其中在下电容电极与上电容电极之间沉积栅绝缘层和无定形硅层的叠层。
34.根据权利要求32所述的方法,进一步包括在形成遮蔽层的步骤中,在上电容电极上形成遮蔽层以将上电容电极与像素电极连接。
35.根据权利要求25所述的方法,其中漏极通过使用遮蔽层与像素电极连接。
36.根据权利要求25所述的方法,其中形成在数据线上的遮蔽层与形成在数据焊盘上的氧化阻止层形成为一体。
37.根据权利要求25所述的方法,其中通过使用掩模的一次光刻,同时进行形成开口区域的步骤与形成半导体层、数据线、源极和漏极以及数据焊盘的步骤。
38.根据权利要求37所述的方法,其中所述掩模为衍射曝光掩模。
39.根据权利要求37所述的方法,其中形成开口区域、半导体层、数据线、源极和漏极以及数据焊盘的步骤包括:在第二金属层上形成具有台阶覆层的光致抗蚀剂层;
在使用光致抗蚀剂层作为掩模的状态中,通过移除绝缘层、无定形硅层和第二金属层的叠层而形成开口区域;
通过灰化光致抗蚀剂层而移除具有较小厚度的光致抗蚀剂层的预定部分;和
在使用灰化的光致抗蚀剂层作为掩模的状态中,通过蚀刻无定形硅层和第二金属层而形成半导体层、数据线、源极和漏极以及数据焊盘。
40.根据权利要求39所述的方法,其中在干蚀刻方法中一起蚀刻栅绝缘层、无定形硅层和第二金属层。
41.根据权利要求25所述的方法,其中像素电极形成在子像素的整个区域中。
42.根据权利要求25所述的方法,其中在子像素中形成多个像素电极,并平行于像素电极形成公共电极。
43.根据权利要求42所述的方法,其中同时形成公共电极和栅线。
44.根据权利要求42所述的方法,其中公共电极形成在第一开口区域上。
45.根据权利要求44所述的方法,其中在蚀刻暴露于第一开口区域中的像素电极的第二金属层的步骤中还蚀刻暴露于第一开口区域中的公共电极的第二金属层。
46.一种制造薄膜晶体管阵列基板的方法,包括:
在基板上连续沉积第一金属层和透明导电层而形成栅线、栅极、栅焊盘、公共线和公共电极;
通过移除像素电极和栅焊盘上的绝缘层、无定形硅层和第二金属层的叠层而形成开口区域;
通过对无定形硅层和第二金属层构图而形成半导体层、数据线、源极和漏极以及数据焊盘;
在数据线及源极和漏极上形成由金属材料形成的遮蔽层,并且在栅焊盘和数据焊盘上形成氧化阻止层;
形成与覆盖漏极的遮蔽层一体并平行于公共电极的像素电极;以及
随着通过蚀刻在遮蔽层之间暴露的第二金属层以彼此分离源极和漏极而限定沟道区域;然后蚀刻暴露于第一开口区域中的公共电极的第一金属层。
47.根据权利要求46所述的方法,其中遮蔽层、氧化阻止层和像素电极形成在相同的层上并同时形成。
48.根据权利要求46所述的方法,其中在通过蚀刻第一金属层限定沟道区域之后,用O2等离子体处理沟道区域的层表面。
49.根据权利要求46所述的方法,其中蚀刻第一金属层和通过蚀刻第二金属层而限定沟道区域的步骤使用湿蚀刻方法进行。
50.根据权利要求49所述的方法,其中第一金属层由包含铝、铝钕或铜任意一种的金属材料形成,第二金属层由包含钼或钼合金任意一种的金属材料形成。
51.根据权利要求46所述的方法,其中氧化阻止层由透明导电材料或与所述遮蔽层一样的金属材料形成。
52.根据权利要求51所述的方法,其中该透明导电材料包括氧化铟锡和氧化铟锌其中之一,以及其中该金属材料包括钛或钛合金其中之一。
53.根据权利要求47所述的方法,其中在形成栅线的步骤中形成下电容电极,并在形成数据线的步骤中形成与下电容电极交迭的上电容电极。
54.根据权利要求53所述的方法,其中在下电容电极与上电容电极之间沉积栅绝缘层和无定形硅层的叠层。
55.根据权利要求53所述的方法,进一步包括在形成遮蔽层的步骤中,在上电容电极上形成与像素电极形成为一体的遮蔽层。
56.根据权利要求46所述的方法,其中形成在数据线上的遮蔽层与形成在数据焊盘上的氧化阻止层形成为一体。
57.根据权利要求46所述的方法,其中通过使用掩模的一次光刻,同时进行形成开口区域的步骤与形成半导体层、数据线、源极和漏极以及数据焊盘的步骤。
58.根据权利要求46所述的方法,其中所述掩模为衍射曝光掩模。
59.根据权利要求58所述的方法,其中形成开口区域、半导体层、数据线、源极和漏极以及数据焊盘的步骤包括:
在第二金属层上形成具有台阶覆层的光致抗蚀剂层;
在使用光致抗蚀剂层作为掩模的状态中,通过移除绝缘层、无定形硅层和第二金属层的叠层来形成开口区域;
通过灰化光致抗蚀剂层而移除具有较小厚度的光致抗蚀剂层的预定部分;和
在使用灰化的光致抗蚀剂层作为掩模的状态中,通过蚀刻无定形硅层和第二金属层而形成半导体层、数据线、源极和漏极以及数据焊盘。
60.根据权利要求59所述的方法,其中通过干蚀刻方法一起蚀刻栅绝缘层、无定形硅层和第二金属层。
61.根据权利要求46所述的方法,其中栅线、栅极和栅焊盘形成为一体,并且公共线和公共电极形成为一体。
CN200610160659A 2006-05-24 2006-11-29 薄膜晶体管阵列基板及其制造方法 Expired - Fee Related CN100576550C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060046548 2006-05-24
KR1020060046548A KR20070112954A (ko) 2006-05-24 2006-05-24 Tft 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN101079429A CN101079429A (zh) 2007-11-28
CN100576550C true CN100576550C (zh) 2009-12-30

Family

ID=38820975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610160659A Expired - Fee Related CN100576550C (zh) 2006-05-24 2006-11-29 薄膜晶体管阵列基板及其制造方法

Country Status (4)

Country Link
US (1) US7935579B2 (zh)
KR (1) KR20070112954A (zh)
CN (1) CN100576550C (zh)
TW (1) TWI332708B (zh)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573537B2 (en) * 2005-01-17 2009-08-11 Samsung Electronics Co., Ltd. Array substrate, liquid crystal display panel having the same and liquid crystal display device having the same
TWI339757B (en) * 2007-10-22 2011-04-01 Au Optronics Corp Display device and method of manufacturing the same
KR101433613B1 (ko) * 2007-11-01 2014-08-27 삼성디스플레이 주식회사 표시장치의 제조방법 및 이에 의한 표시장치
KR101484724B1 (ko) * 2007-12-03 2015-01-20 엘지디스플레이 주식회사 액정표시장치의 어레이 기판 및 그 제조방법
TWI406070B (zh) * 2008-10-17 2013-08-21 Innolux Corp 薄膜電晶體基板、顯示面板、顯示裝置及其製造方法
CN101770982B (zh) * 2009-01-04 2013-10-02 上海天马微电子有限公司 液晶显示器、液晶显示器基板及其形成方法
KR101074788B1 (ko) * 2009-01-30 2011-10-20 삼성모바일디스플레이주식회사 평판 표시 장치 및 이의 제조 방법
KR101287478B1 (ko) * 2009-06-02 2013-07-19 엘지디스플레이 주식회사 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법
KR101213708B1 (ko) * 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
JP5096437B2 (ja) * 2009-09-28 2012-12-12 株式会社ジャパンディスプレイイースト 有機el表示装置
JP5095864B2 (ja) * 2009-12-09 2012-12-12 シャープ株式会社 半導体装置およびその製造方法
KR101182445B1 (ko) * 2010-04-01 2012-09-12 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조방법
KR101210146B1 (ko) 2010-04-05 2012-12-07 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
EP2571058A1 (en) * 2010-05-13 2013-03-20 Sharp Kabushiki Kaisha Circuit board and display device
KR101692954B1 (ko) 2010-05-17 2017-01-05 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR101234228B1 (ko) * 2010-06-04 2013-02-18 삼성디스플레이 주식회사 유기 발광 표시 장치
JP5443588B2 (ja) * 2010-06-22 2014-03-19 パナソニック株式会社 発光表示装置及びその製造方法
KR20120042037A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 유기 발광 장치 및 그 제조 방법
JP2012118199A (ja) * 2010-11-30 2012-06-21 Panasonic Liquid Crystal Display Co Ltd 液晶パネル、液晶表示装置、及びその製造方法
KR101842538B1 (ko) * 2011-05-26 2018-03-28 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법
KR101875937B1 (ko) * 2011-07-15 2018-07-06 엘지디스플레이 주식회사 액정표시장치
CN102629578B (zh) * 2011-09-29 2014-05-07 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
KR101881895B1 (ko) * 2011-11-30 2018-07-26 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
CN102569188B (zh) * 2012-02-06 2014-09-24 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
KR101324240B1 (ko) * 2012-05-04 2013-11-01 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
US8940551B2 (en) * 2012-10-09 2015-01-27 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for monitoring contact hole etching process of TFT substrate
CN102856230B (zh) * 2012-10-09 2015-02-04 深圳市华星光电技术有限公司 Tft基板接触孔蚀刻制程监控方法
KR102038633B1 (ko) * 2012-11-13 2019-10-30 삼성전자주식회사 디스플레이 장치의 구동 소자 및 그 제조 방법
CN102983103B (zh) * 2012-12-10 2015-09-16 京东方科技集团股份有限公司 制作薄膜晶体管阵列基板的方法、阵列基板和显示装置
CN103885259B (zh) * 2014-03-07 2016-07-20 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板
CN103943634A (zh) * 2014-03-17 2014-07-23 京东方科技集团股份有限公司 阵列基板、显示装置及其电容结构
US9423247B2 (en) * 2014-06-18 2016-08-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. Positioning graphic component for substrate detection and method of manufacturing the same
CN104485420B (zh) * 2014-12-24 2018-05-15 京东方科技集团股份有限公司 一种有机薄膜晶体管及其制备方法
CN104570423A (zh) * 2015-01-23 2015-04-29 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法、显示面板和显示装置
CN104617115A (zh) * 2015-03-02 2015-05-13 深圳市华星光电技术有限公司 Ffs型薄膜晶体管阵列基板及其制备方法
CN104952905A (zh) 2015-05-06 2015-09-30 京东方科技集团股份有限公司 有机发光显示面板及其制备方法、显示装置
US20170162609A1 (en) * 2015-12-08 2017-06-08 Innolux Corporation Display panel and manufacturing method thereof
TWI588968B (zh) * 2015-12-08 2017-06-21 群創光電股份有限公司 顯示面板及其製造方法
US20170194366A1 (en) * 2016-01-04 2017-07-06 Chunghwa Picture Tubes, Ltd. Method for manufacturing thin-film transistor
TWI604598B (zh) * 2016-02-04 2017-11-01 Au Optronics Corp 顯示器以及顯示器的製造方法
CN105633100B (zh) * 2016-03-17 2018-11-02 深圳市华星光电技术有限公司 薄膜晶体管阵列面板及其制作方法
CN105826249B (zh) 2016-04-11 2019-08-06 京东方科技集团股份有限公司 金属层制作方法、功能基板及其制作方法、以及显示装置
CN105908142B (zh) * 2016-04-15 2018-08-14 大连交通大学 一种高温薄膜应变计及其制作方法
CN105762112A (zh) 2016-04-28 2016-07-13 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
CN106448611B (zh) * 2016-12-13 2022-08-16 深圳市国显科技有限公司 一种可共用掩膜版的新型显示器及其制作工艺
CN106887439A (zh) * 2017-03-21 2017-06-23 上海中航光电子有限公司 阵列基板及其制作方法、显示面板
CN107179644B (zh) * 2017-05-19 2021-11-09 京东方科技集团股份有限公司 一种显示基板、其制作方法及显示装置
CN107482018A (zh) * 2017-08-03 2017-12-15 京东方科技集团股份有限公司 制备阵列基板的方法、阵列基板及显示装置
CN107490912A (zh) * 2017-09-06 2017-12-19 深圳市华星光电技术有限公司 一种阵列基板、显示面板及显示装置
CN107634035B (zh) * 2017-09-15 2021-03-30 惠科股份有限公司 阵列基板的制造方法
CN108287441A (zh) * 2018-02-08 2018-07-17 中华映管股份有限公司 像素阵列基板及显示面板
CN108682692A (zh) 2018-05-18 2018-10-19 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN108735769A (zh) * 2018-08-25 2018-11-02 Oppo广东移动通信有限公司 显示屏组件及电子装置
CN111613634B (zh) * 2020-05-26 2023-05-02 深圳市华星光电半导体显示技术有限公司 显示面板
CN113192971A (zh) * 2021-04-01 2021-07-30 深圳市华星光电半导体显示技术有限公司 驱动背板及微发光二极管背板的制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5346833A (en) * 1993-04-05 1994-09-13 Industrial Technology Research Institute Simplified method of making active matrix liquid crystal display
US5403748A (en) 1993-10-04 1995-04-04 Dow Corning Corporation Detection of reactive gases
KR0139346B1 (ko) * 1994-03-03 1998-06-15 김광호 박막 트랜지스터 액정표시장치의 제조방법
US5976902A (en) * 1998-08-03 1999-11-02 Industrial Technology Research Institute Method of fabricating a fully self-aligned TFT-LCD
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
TWI220029B (en) * 2000-10-12 2004-08-01 Au Optronics Corp Thin film transistor liquid crystal display and its manufacturing method
CN1151406C (zh) 2000-11-03 2004-05-26 友达光电股份有限公司 薄膜晶体管液晶显示器及其制造方法
TW508830B (en) * 2001-08-28 2002-11-01 Hannstar Display Corp Thin film transistor structure having four procedures of mask processing and the manufacturing method
KR100412619B1 (ko) * 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
KR100499371B1 (ko) * 2002-04-17 2005-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100904757B1 (ko) * 2002-12-30 2009-06-29 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
JP3787630B2 (ja) * 2003-02-14 2006-06-21 独立行政法人情報通信研究機構 ナノギャップ電極の製造方法
JP2004349513A (ja) * 2003-05-22 2004-12-09 Seiko Epson Corp 薄膜回路装置及びその製造方法、並びに電気光学装置、電子機器
KR100499376B1 (ko) 2003-10-10 2005-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7220611B2 (en) * 2003-10-14 2007-05-22 Lg.Philips Lcd Co., Ltd. Liquid crystal display panel and fabricating method thereof
KR100583311B1 (ko) * 2003-10-14 2006-05-25 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법

Also Published As

Publication number Publication date
KR20070112954A (ko) 2007-11-28
TWI332708B (en) 2010-11-01
CN101079429A (zh) 2007-11-28
TW200744215A (en) 2007-12-01
US7935579B2 (en) 2011-05-03
US20070284586A1 (en) 2007-12-13

Similar Documents

Publication Publication Date Title
CN100576550C (zh) 薄膜晶体管阵列基板及其制造方法
CN100399193C (zh) 掩模
US8563980B2 (en) Array substrate and manufacturing method
CN100428038C (zh) 液晶显示器件及其制造方法
CN102148196B (zh) Tft-lcd阵列基板及其制造方法
CN100447645C (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN100501981C (zh) 薄膜晶体管基板的制造方法
KR101221261B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
CN102116984B (zh) 液晶显示设备及其制造方法
CN103560110B (zh) 一种阵列基板及其制备方法、显示装置
CN103178021B (zh) 一种氧化物薄膜晶体管阵列基板及制作方法、显示面板
CN102148195A (zh) Tft-lcd阵列基板及其制造方法
KR20130054780A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
CN102956713B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US8324003B2 (en) Method for manufacturing a thin film transistor array panel
CN100447643C (zh) 薄膜晶体管基板及其制造方法
CN101556935B (zh) 薄膜晶体管阵列基板制造方法
CN105957867A (zh) 阵列基板母板及其制作方法、显示装置
EP2819155B1 (en) Thin film transistor array substrate and producing method thereof
US7927899B2 (en) Liquid crystal display panel and fabricating method thereof
US8304772B2 (en) Thin-film transistor array panel and method of fabricating the same
CN101625492B (zh) 薄膜晶体管阵列基板制造方法
KR101294689B1 (ko) 프린지 필드 스위칭 모드 액정표시장치의 제조방법
CN102254861A (zh) 薄膜晶体管矩阵基板及显示面板的制造方法
CN100376996C (zh) 水平电场施加型液晶显示器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091230

Termination date: 20171129