CN104880873B - 像素结构、显示面板和像素结构的制作方法 - Google Patents

像素结构、显示面板和像素结构的制作方法 Download PDF

Info

Publication number
CN104880873B
CN104880873B CN201510375221.1A CN201510375221A CN104880873B CN 104880873 B CN104880873 B CN 104880873B CN 201510375221 A CN201510375221 A CN 201510375221A CN 104880873 B CN104880873 B CN 104880873B
Authority
CN
China
Prior art keywords
common electrode
pixel
electrode wire
pixel unit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510375221.1A
Other languages
English (en)
Other versions
CN104880873A (zh
Inventor
贾纬华
杨海鹏
金在光
尹傛俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510375221.1A priority Critical patent/CN104880873B/zh
Publication of CN104880873A publication Critical patent/CN104880873A/zh
Priority to US15/113,542 priority patent/US10263017B2/en
Priority to PCT/CN2015/092075 priority patent/WO2017000425A1/zh
Application granted granted Critical
Publication of CN104880873B publication Critical patent/CN104880873B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Abstract

本申请公开了一种像素结构、显示面板和像素结构的制作方法。所述像素结构，包括：沿第一方向平行延伸的栅极线；沿第二方向平行延伸的数据线；和由栅极线和数据线限定的多个像素单元，其中，在第一方向上相邻的两个像素单元之间设置一条数据线，在第二方向上相邻的两个像素单元之间设置两条栅极线；并且，每个像素单元包括在第一方向上并排设置的两个像素区域，每个像素区域包括一个像素电极，每个像素单元包括覆盖两个像素区域且形成为一体的共通电极。通过将每个像素单元中的相邻像素的共通电极形成为一体，能平衡相邻像素间的共通电压，改善因相邻像素共通电压差异引起的低灰阶亮暗不均及闪烁现象。

Description

像素结构、显示面板和像素结构的制作方法
技术领域
本发明的实施例涉及显示技术领域，尤其涉及一种双栅线驱动的像素结构、包括该像素结构的显示面板及该像素结构的制作方法。
背景技术
在液晶显示器中，出于降低驱动芯片的数量从而实现成本降低的考虑，已提出一种双栅线驱动的像素结构，其中，与通常的单栅线驱动的像素结构相比，栅线的数量增加一倍，而数据线的数目减少一半。在具有这种双栅线驱动的像素结构的显示器中，存在的一个问题是：由于同一行中相邻的像素由不同行的栅极线驱动，因而相邻列的像素显示不同灰度，造成显示画面亮暗不均，又由于人眼对绿色亚像素闪烁最为敏感，所以感觉低灰阶多线。
发明内容
本发明旨在解决现有技术中的上述技术问题。
根据本发明的一个方面，提供一种像素结构，包括：
沿第一方向平行延伸的多条栅极线；
沿第二方向平行延伸的多条数据线；；和
由栅极线和数据线限定的多个像素单元，
其中，
在第一方向上相邻的两个像素单元之间设置一条数据线，在第二方向上相邻的两个像素单元之间设置两条栅极线；并且
其中，每个像素单元包括在第一方向上并排设置的两个像素区域，每个像素区域包括一个像素电极，每个像素单元包括覆盖两个像素区域的形成为一体的共通电极。
根据一个实施例，每个像素单元包括沿第一方向延伸的第一共通电极线和沿第二方向延伸的第二共通电极线，第一共通电极线和第二共通电极线在交叉点处相互电连接；且
其中，在第一方向上相邻的像素单元的第一共通电极线相互电连接，且
在第二方向上相邻的像素单元的第二共通电极线相互电连接。
根据一个实施例，所述的像素结构，包括第一金属层、像素电极层以及位于第一金属层和像素电极层之间的绝缘层，
其中，第一共通电极线、第二共通电极线与栅极线位于第一金属层中；
所述像素电极位于所述像素电极层中；
在第一方向上相邻的像素单元的第一共通电极线在第一金属层中连续延伸以相互电连接；
在第二方向上相邻的像素单元的第二共通电极线被栅极线断开，且第二共通电极线经由绝缘层中的过孔通过像素电极层中的连接线相互电连接，所述连接线跨过在第二方向上相邻的像素单元之间的栅极线。
根据一个实施例，所述连接线由与像素电极相同的材料形成。
根据一个实施例，第一共通电极线、第二共通电极线与栅极线由相同的材料形成。
根据一个实施例，所述的像素结构，所述共通电极位于共通电极层中，所述第一共通电极线和第二共通电极线与共通电极电连接。
根据一个实施例，第一共通电极线沿第一方向设置在每个像素单元的边缘处；
第二共通电极线沿第二方向设置在两个像素区域之间的分界线处。
根据一个实施例，每个像素区域包括一个薄膜晶体管，
每个薄膜晶体管的栅极与一条栅极线电连接，每个薄膜晶体管的源极与一条数据线电连接，每个薄膜晶体管的漏极与其所在像素区域的像素电极电连接；
每个像素单元中的两个像素区域对应的薄膜晶体管的栅极分别与所述像素单元两侧的栅极线电连接。
根据一个实施例，每个像素单元中的两个像素区域对应的薄膜晶体管对角地设置在像素单元的两个角部。
根据一个实施例，所述的像素结构，还包括形成在第一金属层和像素电极层之间的第二金属层，所述数据线、所述薄膜晶体管的源极和漏极位于第二金属层中。
根据一个实施例，在第一金属层、第二金属层和像素电极层之间分别设置有绝缘层。
根据一个实施例，各个像素单元的第一共通电极线和第二共通电极线分别相互对齐。
根据本发明的另一方面，提供一种显示面板，包括第一方面的各个实施例所述的像素结构。
根据本发明的另一方面，提供一种像素结构的制作方法，包括：
提供一基板；
在基板上方形成共通电极层，图案化共通电极层，以形成共通电极；
在共通电极层上方形成所述第一金属层，图案化第一金属层，以形成沿第一方向平行延伸的多条栅极线、沿第一方向延伸的多条第一共通电极线和沿第二方向延伸的多条第二共通电极线，其中，第二方向与第一方向交叉，第一共通电极线和第二共通电极线在交叉点处相互电连接；
在第一金属层上方形成第一绝缘层；
在第一绝缘层上方形成第二金属层，图案化第二金属层，以形成沿第二方向平行延伸的多条数据线；
在第二金属层上方形成第二绝缘层；和
在第二绝缘层上方形成透明的像素电极层，图案化像素电极层，以形成像素电极；
其中，所述栅极线和所述数据线限定多个像素单元，
在第一方向上相邻的两个像素单元之间设置一条数据线，在第二方向上相邻的两个像素单元之间设置两条栅极线；并且
其中，每个像素单元包括在第一方向上并排设置的两个像素区域，每个像素区域包括一个像素电极，每个像素单元包括覆盖两个像素区域的形成为一体的一个共通电极。
根据一个实施例，每个像素单元包括相应的第一共通电极线和第二共通电极线；且
其中，在第一方向上相邻的像素单元的第一共通电极线相互电连接，且
在第二方向上相邻的像素单元的第二共通电极线相互电连接。
根据一个实施例，在第一方向上相邻的像素单元的第一共通电极线在第一金属层中连续延伸以相互电连接；
在第二方向上相邻的像素单元的第二共通电极线被栅极线断开，且在第二方向上相邻的像素单元的第二共通电极线通过穿透第一绝缘层和第二绝缘层的过孔并经由像素电极层中的连接线相互电连接，所述连接线跨过在第二方向上相邻的像素单元之间的栅极线；
其中，在图案化像素电极层以形成像素电极的同时形成所述连接线。
根据一个实施例，在形成第一共通电极线和第二共通电极线时，使得第一共通电极线和第二共通电极线与共通电极导电接触。
根据本发明的实施例，通过将每个像素单元中的相邻像素的共通电极连接起来，从而平衡相邻像素间的共通电压，改善产品的品质，特别是相邻像素由不同行的栅极线驱动引起的相邻列的像素低灰阶亮暗不均及闪烁现象。
进一步地，通过设计在横向和纵向上相互电连接的共通电极线，在横竖向上构成显示区域内部的共通电极网，能够有效降低显示区域内的共通电极电阻，平衡整个显示屏面内的共通电压，从而进一步改善产品的品质，特别是泛绿(Greenish)、残像等现象。
为了使本发明的目的、特征及优点能更加明显易懂，下面结合附图和具体实施例对本发明作进一步说明。
附图说明
图1是根据本发明的一个实施例的像素结构的示意图；
图2是图1中的一个像素单元的放大图；
图3是显示图2中的像素单元的共通电极线和共通电极的位置关系的示意图；以及
图4-8是显示根据本发明的一个实施例的制作图1的像素结构的过程的示意图。
具体实施方式
在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本披露实施例的全面理解。然而明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。在其他情况下，公知的结构和装置以图示的方式体现以简化附图。另外，说明书中所采用的表述“……设置在……上”可以是一部件设置在另一部件的直接上方，也可能是一部件设置在另一部件的上方，并且在两个部件之间存在中间层。
图1是根据本发明的一个实施例的像素结构的示意图。如图1所示的像素结构包括沿图中的横向方向(第一方向)平行延伸的多条栅极线1，沿图中的纵向方向(第二方向)平行延伸的多条数据线2。所述多条栅级线1和所述多条数据线2限定多个像素单元3。在横向上相邻的每两个像素单元3之间设置一条数据线2，在纵向上相邻的每两个像素单元之间设置两条栅极线1。注意，图1中仅示出了部分像素单元3，但本领域技术人员应当理解，图1中所示的像素结构可以在横向和纵向上延伸。
图2是图1中的一个像素单元3的放大图；图3是显示图2中的像素单元3的共通电极线和共通电极的位置关系的示意图。如图2所示，每个像素单元3包括在横向上并排设置的两个像素区域31和32，每个像素区域包括一个像素电极30。像素电极30可以为红色像素、绿色像素和蓝色像素中的任一个。例如，像素区域31可以包括红色像素电极。像素区域32可以包括绿色像素电极。
如图3所示，每个像素单元3还包括覆盖两个像素区域31和32的形成为一体的一个共通电极40，即两个像素区域31和32的共通电极相互连接，形成为一个整体的共通电极。
另外，如图3所示，每个像素单元3包括沿横向延伸的第一共通电极线33和沿纵向延伸的第二共通电极线34，第一共通电极线33和第二共通电极线34在交叉点处相互电连接。
如图1所示，在横向上相邻的像素单元3的第一共通电极线33相互电连接，且在纵向上相邻的像素单元3的第二共通电极线34也相互电连接。根据图1所示的实施例，各个像素单元3的第一共通电极线33和第二共通电极线34分别相互对齐，从而形成网格状的共通电极线网络。
图4-8是显示根据本发明的一个实施例的制作图1的像素结构的过程的示意图。
根据一个实施例，如图1所示的像素结构包括第一金属层、像素电极层以及位于第一金属层和像素电极层之间的绝缘层。第一共通电极线33、第二共通电极线34与栅极线1位于第一金属层中。像素电极30位于所述像素电极层中。相应地，在横向上相邻的像素单元3的第一共通电极线33在第一金属层中连续延伸以相互电连接，而在纵向上相邻的像素单元3的第二共通电极线34被栅极线1断开(参见图5)。在纵向上相邻的像素单元3的第二共通电极线34可经由绝缘层中的过孔35(参见图7)和像素电极层中的连接线36相互电连接，所述连接线36跨过在纵向上相邻的像素单元3之间的栅极线1(参见图8)。
由于第一共通电极线33、第二共通电极线34与栅极线1形成在同一金属层中，因此，第一共通电极线33、第二共通电极线33与栅极线1可由相同的导电金属材料例如铜、铬等通过一次构图工艺形成。类似地，由于连接线36形成在像素电极层中，因此，根据一个实施例，连接线36可由与像素电极30相同的材料例如ITO与像素电极30一起通过一次构图工艺形成。
根据本发明的一个实施例，图1所示的像素结构还包括共通电极层，所述共通电极层位于第一金属层的与像素电极层相反的一侧。参见图3和4，共通电极40位于共通电极层中，所述第一共通电极线33和第二共通电极线34直接形成在共通电极40上，与共通电极40通过导电接触而形成电连接。
参见图1-3，特别是图3，根据一个实施例，第一共通电极线33沿横向设置在每个像素单元3的边缘处。虽然图中所示为第一共通电极线33设置在像素单元3的顶部边缘，但也可以设置在像素单元3的底部边缘。第二共通电极34线沿纵向设置在两个像素区域31和32之间的分界线处。
如图1、2和6所示，每个像素区域31和32各自包括一个薄膜晶体管5，每个薄膜晶体管5的栅极与一条栅极线1电连接，每个薄膜晶体管5的源极与一条数据线2电连接，每个薄膜晶体管5的漏极与其所在像素区域31或32的像素电极30电连接。每个像素单元3中的两个像素区域31和32中的薄膜晶体管5的栅极分别与所述像素单元3两侧的栅极线1电连接。例如，像素区域31中的薄膜晶体管5的栅极与像素单元3上侧的栅极线1电连接，而像素区域32中的薄膜晶体管5的栅极与所述像素单元3下侧的栅极线1电连接。
如图2所示，为便于连接栅级线1和数据线2，根据一个实施例，每个像素单元3中的两个像素区域31和32中的薄膜晶体管5对角地设置在像素单元3的两个角部。例如，像素区域31中的薄膜晶体管5设置在像素单元3的左上角，像素区域32的薄膜晶体管5设置在像素单元3的右下角。
根据一个实施例，图1所示的像素结构还包括形成在第一金属层和像素电极层之间的第二金属层，所述数据线2、所述薄膜晶体管5的源极和漏极位于第二金属层中(参见图6)。
在第一金属层和第二金属层之间可以设置例如氮化硅等绝缘材料制成的栅级绝缘层，在第二金属层和像素电极层之间可以设置例如氮化硅等绝缘材料制成的钝化层。
本发明另一方面的实施例提供一种显示面板，包括根据前述实施例的像素结构。所述显示面板还包括彩膜基板等已知结构，在这里省略其说明。根据本发明的显示面板，可以用于各种显示设备中，例如电视机、电脑、手机、数码相机等。
以下参照图4-8具体说明制作图1所示的像素结构的过程。图4-8只是示出了制作图1所示的像素结构的过程的一些步骤，并未示出全部步骤。
首先，制备一块玻璃基板。在该玻璃基板上例如通过溅射方法沉积一层透明的共通电极层。共通电极层的材料例如可以为ITO、IZO等本领域常用的材料。然后，例如利用掩模板，通过曝光、显影、刻蚀等光刻工艺图案化所述共通电极层，形成如图4所述的共通电极图案。图4中示出了部分共通电极40，但是，本领域技术人员可以理解，图4所示的共通电极图案可以在横向和纵向上延伸。
接着，在已经形成共通电极图案的共通电极层上通过蒸镀或磁控溅射等工艺制作一层导电的第一金属层，材料例如为Mo、Cu、Cr、Al、Ag等。例如利用掩模板，通过曝光、显影、刻蚀等光刻工艺图案化所述导电金属层，形成栅极线1、与栅极线1连接的薄膜晶体管的栅极、第一共通电极线33和第二共通电极线34，如图5所示。其中，在纵向上相邻的像素单元3之间形成两条栅极线1。第一共通电极33沿着各像素单元3的顶部边缘连续地形成，第二共通电极线34沿着每个像素单元中的两个像素区域31和32之间的分界线延伸。具体地，第二共通电极线34沿像素单元3的纵向对称线延伸，降低第二方向上的共通电阻(参见图3)。
接着，在图案化的第一金属层上通过化学气相沉积(CVD)制作一层栅极绝缘层，材料例如为氮化硅、氧化硅等。
接着，在栅极绝缘层上通过化学气相沉积制作沟道层，并在沟道层上方通过磁控溅射等方法制作第二金属层。沟道层的材料例如为多晶硅、低温多晶硅等，第二金属层的材料例如为Mo、Al、Cu、Ag等。然后利用半透膜掩模板，通过光刻工艺图案化所述沟道层及第二金属层，形成数据线2和薄膜晶体管的源漏极等，在横向上相邻的像素单元3之间形成一条数据线2，如图6所示。
接着，在图案化的第二金属层上通过化学气相沉积制作绝缘的钝化层，材料例如为氧化硅、氮化硅等。然后利用掩模板，通过光刻工艺图案化所述钝化层，以形成穿过钝化层的用于连接薄膜晶体管的漏极和像素电极的过孔37以及穿过钝化层和栅极绝缘层的用于连接第二共通电极线34的过孔35，如图7所示。
接着，在钝化层上通过蒸镀或磁控溅射等工艺制作一层透明的像素电极层，材料例如为氧化铟、氧化铟锡或其他透明氧化物等。然后利用掩模板，通过光刻工艺图案化所述像素电极层，形成像素电极30和连接第二共通电极线34的连接线36的图案，如图8所示。至此，基本上形成了图8所示的像素结构。
根据本发明上述实施例的像素结构和显示面板的优点在于：针对数据信号线减半，栅极驱动信号线加倍时的双栅线驱动的像素结构，将相邻像素间的共通电极连接为一体结构，从而，通过相邻像素间共通电极相连，能平衡相邻像素间的共通电压，改善因相邻像素共通电压差异引起的低灰阶亮暗不均及闪烁现象，从而改善产品的品质。
另一方面，通过栅极金属层制成的共通电极线，在横竖向上构成显示区域内部的共通电极网，能够降低面内的整体电阻，改善显示面板整体的共通电极电阻分布，从而改善产品的品质，特别是泛绿(Greenish)、残像等现象。
上述实施例仅示例性的说明了本发明的原理及构造，而非用于限制本发明，本领域的技术人员应明白，在不偏离本发明的总体构思的情况下，对本发明所作的任何改变和改进都在本发明的范围内。本发明的保护范围，应如本申请的权利要求书所界定的范围为准。应注意，措词“包括”不排除其它元件或步骤，措词“一”或“一个”不排除多个。另外，权利要求的任何元件标号不应理解为限制本发明的范围。

Claims (17)

1.一种像素结构，包括：
沿第一方向平行延伸的多条栅极线；
沿第二方向平行延伸的多条数据线；和
由栅极线和数据线限定的多个像素单元，
其中，
在第一方向上相邻的两个像素单元之间设置一条数据线，在第二方向上相邻的两个像素单元之间设置两条栅极线；
每个像素单元包括在第一方向上并排设置的两个像素区域，每个像素区域包括一个像素电极，每个像素单元包括覆盖两个像素区域的形成为一体的共通电极；并且
每个像素单元包括沿第一方向延伸的第一共通电极线和沿第二方向延伸的第二共通电极线，第二共通电极线沿像素单元的纵向对称线延伸，第二共通电极线直接形成在共通电极上，与共通电极通过导电接触而形成电连接。
2.根据权利要求1所述的像素结构，其中，
第一共通电极线和第二共通电极线在交叉点处相互电连接；且
其中，在第一方向上相邻的像素单元的第一共通电极线相互电连接，且
在第二方向上相邻的像素单元的第二共通电极线相互电连接。
3.根据权利要求2所述的像素结构，包括第一金属层、像素电极层以及位于第一金属层和像素电极层之间的绝缘层，
其中，第一共通电极线、第二共通电极线与栅极线位于第一金属层中；
所述像素电极位于所述像素电极层中；
在第一方向上相邻的像素单元的第一共通电极线在第一金属层中连续延伸以相互电连接；
在第二方向上相邻的像素单元的第二共通电极线被栅极线断开，且在第二方向上相邻的像素单元的第二共通电极线经由绝缘层中的过孔通过像素电极层中的连接线相互电连接，所述连接线跨过在第二方向上相邻的像素单元之间的栅极线。
4.根据权利要求3所述的像素结构，其中，所述连接线由与像素电极相同的材料形成。
5.根据权利要求3所述的像素结构，其中，第一共通电极线、第二共通电极线与栅极线由相同的材料形成。
6.根据权利要求3所述的像素结构，其中，所述共通电极位于共通电极层中，所述第一共通电极线和第二共通电极线与共通电极电连接。
7.根据权利要求2-6任一项所述的像素结构，其中，
第一共通电极线沿第一方向设置在每个像素单元的边缘处；
第二共通电极线沿第二方向设置在两个像素区域之间的分界线处。
8.根据权利要求6所述的像素结构，其中，
每个像素区域包括一个薄膜晶体管，
每个薄膜晶体管的栅极与一条栅极线电连接，每个薄膜晶体管的源极与一条数据线电连接，每个薄膜晶体管的漏极与其所在像素区域的像素电极通过过孔实现电连接；
每个像素单元中的两个像素区域对应的薄膜晶体管的栅极分别与所述像素单元两侧的栅极线电连接。
9.根据权利要求8所述的像素结构，其中，
每个像素单元中的两个像素区域对应的薄膜晶体管对角地设置在像素单元的两个角部。
10.根据权利要求8所述的像素结构，还包括形成在第一金属层和像素电极层之间的第二金属层，所述数据线、所述薄膜晶体管的源极和漏极位于第二金属层中。
11.根据权利要求10所述的像素结构，在第一金属层、第二金属层和像素电极层之间分别设置有绝缘层。
12.根据权利要求2所述的像素结构，其中，
各个像素单元的第一共通电极线和第二共通电极线分别相互对齐。
13.一种显示面板，包括如权利要求1-12中任一项所述的像素结构。
14.一种像素结构的制作方法，包括：
提供一基板；
在基板上方形成共通电极层，图案化共通电极层，以形成共通电极；
在共通电极层上方形成第一金属层，图案化第一金属层，以形成沿第一方向平行延伸的多条栅极线、沿第一方向延伸的多条第一共通电极线和沿第二方向延伸的多条第二共通电极线，其中，第一共通电极线和第二共通电极线在交叉点处相互电连接；
在第一金属层上方形成第一绝缘层；
在第一绝缘层上方形成第二金属层，图案化第二金属层，以形成沿第二方向平行延伸的多条数据线；
在第二金属层上方形成第二绝缘层；和
在第二绝缘层上方形成透明的像素电极层，图案化像素电极层，以形成像素电极；
其中，
所述栅极线和所述数据线限定多个像素单元，
在第一方向上相邻的两个像素单元之间设置一条数据线，在第二方向上相邻的两个像素单元之间设置两条栅极线；并且
其中，每个像素单元包括在第一方向上并排设置的两个像素区域，每个像素区域包括一个像素电极，每个像素单元包括覆盖两个像素区域的形成为一体的共通电极；并且，
每个像素单元包括沿第一方向延伸的第一共通电极线和沿第二方向延伸的第二共通电极线，第二共通电极线沿像素单元的纵向对称线延伸，第二共通电极线直接形成在共通电极上，与共通电极通过导电接触而形成电连接。
15.根据权利要求14所述的方法，其中，
在第一方向上相邻的像素单元的第一共通电极线相互电连接，且
在第二方向上相邻的像素单元的第二共通电极线相互电连接。
16.根据权利要求15所述的方法，其中，
在第一方向上相邻的像素单元的第一共通电极线在第一金属层中连续延伸以相互电连接；
在第二方向上相邻的像素单元的第二共通电极线被栅极线断开，且第二共通电极线通过第一绝缘层和第二绝缘层中的过孔并经由像素电极层中的连接线相互电连接，所述连接线跨过在第二方向上相邻的像素单元之间的栅极线；
其中，在图案化像素电极层以形成像素电极的同时形成所述连接线。
17.根据权利要求16所述的方法，其中，在形成第一共通电极线和第二共通电极线时，使得第一共通电极线和第二共通电极线与共通电极导电接触。
CN201510375221.1A 2015-06-29 2015-06-29 像素结构、显示面板和像素结构的制作方法 Active CN104880873B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510375221.1A CN104880873B (zh) 2015-06-29 2015-06-29 像素结构、显示面板和像素结构的制作方法
US15/113,542 US10263017B2 (en) 2015-06-29 2015-10-16 Pixel structure, display panel and manufacturing method of pixel structure
PCT/CN2015/092075 WO2017000425A1 (zh) 2015-06-29 2015-10-16 像素结构、显示面板和像素结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510375221.1A CN104880873B (zh) 2015-06-29 2015-06-29 像素结构、显示面板和像素结构的制作方法

Publications (2)

Publication Number Publication Date
CN104880873A CN104880873A (zh) 2015-09-02
CN104880873B true CN104880873B (zh) 2019-04-02

Family

ID=53948425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510375221.1A Active CN104880873B (zh) 2015-06-29 2015-06-29 像素结构、显示面板和像素结构的制作方法

Country Status (3)

Country Link
US (1) US10263017B2 (zh)
CN (1) CN104880873B (zh)
WO (1) WO2017000425A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104880873B (zh) * 2015-06-29 2019-04-02 合肥鑫晟光电科技有限公司 像素结构、显示面板和像素结构的制作方法
KR20170072423A (ko) * 2015-12-16 2017-06-27 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN105762111B (zh) * 2016-02-01 2018-12-18 京东方科技集团股份有限公司 显示基板及其制造方法和显示装置
CN106154667A (zh) * 2016-09-09 2016-11-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN107121853B (zh) * 2017-06-21 2020-08-07 上海天马微电子有限公司 一种液晶显示面板和液晶显示装置
CN107436521A (zh) * 2017-09-29 2017-12-05 深圳市华星光电技术有限公司 阵列基板及其像素的制作方法、液晶面板
CN107767773A (zh) * 2017-10-12 2018-03-06 惠科股份有限公司 阵列基板及其应用的显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102621757A (zh) * 2012-04-06 2012-08-01 友达光电（苏州）有限公司 像素结构及显示面板
CN202975548U (zh) * 2012-12-20 2013-06-05 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN103163698A (zh) * 2011-12-08 2013-06-19 上海中航光电子有限公司 Tft-lcd阵列基板及其制造方法
CN103943627A (zh) * 2013-07-30 2014-07-23 上海中航光电子有限公司 Tft阵列基板及其制造方法、显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3881248B2 (ja) 2002-01-17 2007-02-14 株式会社日立製作所 液晶表示装置および画像表示装置
KR100560402B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101071711B1 (ko) * 2003-12-29 2011-10-12 엘지디스플레이 주식회사 횡전계형 액정표시장치
TWI408476B (zh) * 2010-04-30 2013-09-11 Hannstar Display Corp 薄膜電晶體陣列基板及液晶面板
CN103163701B (zh) * 2011-12-16 2015-09-30 上海中航光电子有限公司 网状公共电极结构液晶显示器件及其制造方法
US20140036188A1 (en) * 2012-08-01 2014-02-06 Cheng-Hung Chen Liquid Crystal Display Device, Array Substrate and Manufacturing Method Thereof
CN103336392B (zh) 2013-06-21 2016-03-02 京东方科技集团股份有限公司 阵列基板、液晶显示面板及装置
JP2015014640A (ja) 2013-07-03 2015-01-22 株式会社ジャパンディスプレイ 液晶表示装置
KR102039091B1 (ko) 2013-09-05 2019-11-01 삼성디스플레이 주식회사 액정 표시 장치
CN104730781A (zh) * 2015-03-27 2015-06-24 京东方科技集团股份有限公司 Ads阵列基板及其制作方法、显示装置
CN104795405B (zh) 2015-04-23 2017-12-05 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104880873B (zh) 2015-06-29 2019-04-02 合肥鑫晟光电科技有限公司 像素结构、显示面板和像素结构的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103163698A (zh) * 2011-12-08 2013-06-19 上海中航光电子有限公司 Tft-lcd阵列基板及其制造方法
CN102621757A (zh) * 2012-04-06 2012-08-01 友达光电（苏州）有限公司 像素结构及显示面板
CN202975548U (zh) * 2012-12-20 2013-06-05 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN103943627A (zh) * 2013-07-30 2014-07-23 上海中航光电子有限公司 Tft阵列基板及其制造方法、显示装置

Also Published As

Publication number Publication date
CN104880873A (zh) 2015-09-02
US20170148818A1 (en) 2017-05-25
WO2017000425A1 (zh) 2017-01-05
US10263017B2 (en) 2019-04-16

Similar Documents

Publication Publication Date Title
CN104880873B (zh) 像素结构、显示面板和像素结构的制作方法
CN105159001B (zh) 阵列基板及其制造方法、显示面板以及显示装置
CN101241278B (zh) 边缘场开关模式lcd
CN104749841B (zh) 薄膜晶体管阵列基板及其制造方法
CN108428705A (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN104049430B (zh) 一种阵列基板、显示装置及其制造方法
WO2014190727A1 (zh) 阵列基板及其制造方法、显示装置
CN104898892A (zh) 一种触控显示面板及其制作方法、触控显示装置
CN104965370B (zh) 阵列基板及其制造方法、显示装置
CN209691758U (zh) 显示面板和显示装置
WO2017049837A1 (zh) 一种光触控基板、内嵌式触摸屏及显示装置
CN103309108A (zh) 阵列基板及其制造方法、显示装置
CN102929060B (zh) 阵列基板及其制作方法、显示装置
CN104317123B (zh) 像素结构及其制造方法、阵列基板、显示面板和显示装置
CN104142593B (zh) 阵列基板及显示装置
CN104007591A (zh) 一种像素结构及其制作方法
JP2014056237A (ja) アレイ基板およびその製造方法、表示装置
CN107479277A (zh) 显示装置及其显示衬底
CN106876330A (zh) 一种阵列基板及其制备方法、显示面板及显示装置
US20220187666A1 (en) Display substrate, display panel and display apparatus
CN104570525B (zh) 液晶显示装置及其制造方法
CN106502474A (zh) 一种阵列基板及显示面板
WO2020088279A1 (zh) 显示基板及显示装置
CN103309100A (zh) 液晶显示装置及其制造方法
WO2019210702A1 (zh) 阵列基板及其制备方法、显示面板、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant