CN106502474A - 一种阵列基板及显示面板 - Google Patents

Abstract

本发明实施例提供一种阵列基板及显示面板，涉及显示技术领域，在提高显示面板分辨率和触控性能的基础上，还可以降低显示纯色画面时的功耗。一种阵列基板，包括设置于衬底上的多行子像素，奇数行中的子像素和偶数行中的子像素错开至多一个子像素宽度，每个子像素与相邻的各子像素的颜色各不相同；每条数据线与位于其两侧同一颜色的子像素中的薄膜晶体管电连接；所述阵列基板还包括多个触控电极和与所述触控电极一一对应且电连接的触控电极引线；所述触控电极引线设置于子像素之间的间隙处，且所述触控电极引线在衬底上的正投影与所述数据线在所述衬底上的正投影，在行方向相邻子像素之间具有间距；所述触控电极引线与所述数据线相互绝缘。

Description

一种阵列基板及显示面板

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及显示面板。

背景技术

BV3(Bright View III，简称虚拟显示)是一种新型显示技术，其像素排列方式为：奇数行中的子像素和偶数行中的子像素彼此错开，以结合相应的算法，提高显示屏的分辨率。

目前，为了提高产品竞争力，触控功能必不可少，因此，将BV3和触控技术结合是BV3产品必然的发展趋势。

发明内容

本发明的实施例提供一种阵列基板及显示面板，在提高显示面板分辨率和触控性能的基础上，还可以降低显示纯色画面时的功耗。

为达到上述目的，本发明的实施例采用如下技术方案：

一方面，提供一种阵列基板，包括设置于衬底上的多行子像素，奇数行中的子像素和偶数行中的子像素错开至多一个子像素宽度，每个子像素与相邻的各子像素的颜色各不相同；每条数据线与位于其两侧同一颜色的子像素中的薄膜晶体管电连接；所述阵列基板还包括多个触控电极和与所述触控电极一一对应且电连接的触控电极引线；所述触控电极引线设置于子像素之间的间隙处，且所述触控电极引线在衬底上的正投影与所述数据线在所述衬底上的正投影，在行方向相邻子像素之间具有间距；所述触控电极引线与所述数据线相互绝缘。

优选的，所述触控电极引线与所述数据线无交叠；在奇数行和偶数行，所述触控电极引线均设置于相同的两种颜色子像素之间。

进一步优选的，所述触控电极引线和所述触控电极通过过孔电连接；所述过孔设置于相邻行子像素之间的间隙处。

可选的，所述触控电极引线与所述数据线同层设置。

可选的，所述触控电极引线与所述数据线异层设置；所述触控电极引线与所述数据线之间的间隔为1～7μm。

优选的，所述触控电极引线包括多个分段引线，在奇数行和偶数行，所述分段引线分别设置在所述数据线的两侧；所述分段引线与所述数据线同层设置；所述触控电极引线还包括用于使相邻所述分段引线电连接的连接线；所述分段引线与所述连接线通过过孔电连接。

进一步优选的，栅线设置在相邻行子像素之间；所述连接线与所述栅线同层设置。

优选的，所述触控电极引线和所述触控电极通过多个过孔电连接。

优选的，所述子像素包括公共电极；所述触控电极与位于多个子像素中的所述公共电极共用。

另一方面，提供一种显示面板，包括上述的阵列基板。

本发明实施例提供一种阵列基板及显示面板，在采用BV3技术的阵列基板的基础上，通过使每条数据线与位于其两侧同一颜色的子像素中的薄膜晶体管电连接，不但可以提高分辨率，而且当阵列基板应用于显示面板，显示面板显示纯色画面时，还可以降低功耗。在此基础上，将与触控电极一一对应的触控电极引线设置在子像素之间的间隙处，且其在衬底上的正投影与数据线在衬底上的正投影，在行方向相邻子像素之间具有间距，可使采用BV3技术的产品具有触控功能，而且还可以提高触控性能。其中，由于触控电极引线设置于子像素之间的间隙处，而子像素之间的间隙会被黑矩阵覆盖，因此，行方向的触控电极引线不影响开口率及正常发光，列方向的触控电极引线不影响正常发光。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种阵列基板的俯视示意图一；

图2为图1中A-A′向的剖视示意图一；

图3为图1中薄膜晶体管处的剖视示意图；

图4为图1中A-A′向的剖视示意图二；

图5为本发明实施例提供的一种阵列基板的俯视示意图二；

图6为图5中B-B′向的剖视示意图；

图7为本发明实施例提供的一种阵列基板的俯视示意图三。

附图标记：

01-子像素；10-衬底；11-栅极；12-栅绝缘层；13-有源层、141-源极；142-漏极；16-触控电极；20-过孔；100-触控电极引线；101-分段引线；102-连接线；200-数据线；300-栅线。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种阵列基板，如图1和图5所示，包括设置于衬底上的多行子像素01，奇数行中的子像素01和偶数行中的子像素01错开至多一个子像素宽度，每个子像素01与相邻的各子像素01的颜色各不相同；每条数据线200与位于其两侧同一颜色的子像素01中的薄膜晶体管电连接；阵列基板还包括多个触控电极16和与触控电极16一一对应且电连接的触控电极引线100；触控电极引线100设置于子像素01之间的间隙处，且触控电极引线100在衬底上的正投影与数据线200在衬底上的正投影，在行方向相邻子像素01之间具有间距；触控电极引线100与数据线200(包括图中的S1、S2、S3、S4、S5、以及S6)相互绝缘。

其中，奇数行中的子像素01可包括依次且重复排列的第一颜色子像素、第二颜色子像素和第三颜色子像素，偶数行中的子像素01可包括依次且重复排列的第三颜色子像素、第一颜色子像素和第二颜色子像素。

第一颜色、第二颜色和第三颜色可互为红色、绿色和蓝色；或者，可互为品红、青色和黄色。

当然，奇数行中的子像素01可包括依次且重复排列的第一颜色子像素、第二颜色子像素、第三颜色子像素和第四颜色子像素，偶数行中的子像素01可包括第三颜色子像素、第四颜色子像素、第一颜色子像素和第二颜色子像素。

第一颜色、第二颜色、第三颜色和第四颜色可互为红色、绿色、蓝色和白色；或者品红、青色、黄色和白色。

此外，由于当阵列基板应用于显示面板时，显示面板还包括设置在子像素01间隙处的黑矩阵，因此，行方向的触控电极引线100被黑矩阵覆盖，不影响显示面板的开口率及正常发光，列方向的触控电极引线100也被黑矩阵覆盖，不影响显示面板的正常发光。

需要说明的是，第一，不对所述薄膜晶体管的类型进行限定，可以是非晶硅、金属氧化物、多晶硅、有机等类型的薄膜晶体管。

其中，薄膜晶体管可以是顶栅型，也可以是底栅型。

第二，当阵列基板用于自电容型显示面板时，触控电极为块状结构；当阵列基板用于互电容型显示面板时，触控电极包括第一触控电极和第二触控电极，第一触控电极和第二触控电极可以由多个菱形子电极连接构成、多个条形子电极连接构成、多个十字形子电极连接构成或多个雪花型子电极连接构成等。

本发明实施例提供一种阵列基板，在采用BV3技术的阵列基板的基础上，通过使每条数据线200与位于其两侧同一颜色的子像素01中的薄膜晶体管电连接，不但可以提高分辨率，而且当阵列基板应用于显示面板，显示面板显示纯色画面时，还可以降低功耗。在此基础上，将与触控电极16一一对应的触控电极引线100设置在子像素01之间的间隙处，且其在衬底上的正投影与数据线200在衬底上的正投影，在行方向相邻子像素01之间具有间距，可使采用BV3技术的产品具有触控功能，而且还可以提高触控性能。其中，由于触控电极引线100设置于子像素01之间的间隙处，而子像素01之间的间隙会被黑矩阵覆盖，因此，行方向的触控电极引线100不影响开口率及正常发光，列方向的触控电极引线100不影响正常发光。

优选的，奇数行中的子像素01和偶数行中的子像素01彼此错开1/2子像素宽度。

优选的，如图1所示，触控电极引线100与数据线200无交叠；在奇数行和偶数行，触控电极引线100均设置于相同的两种颜色子像素01之间。

本发明实施例中，触控电极引线100与数据线200无交叠设置，可以进一步提高触控性能。

进一步优选的，如图2和图4所示，触控电极引线100和触控电极16通过过孔20电连接；过孔20设置于相邻行子像素01之间的间隙处。

本发明实施例中，由于将过孔20设置在相邻列子像素01之间的间隙处，需增加过孔20左右两侧到相邻子像素01之间的距离，导致此处的开口率降低，而将过孔20设置在相邻行子像素01之间的间隙处，相邻行子像素01之间的间隙足够制作过孔20，因而不会影响开口率。

可选的，如图2所示，所述触控电极引线100与数据线200同层设置。

即：通过同一次构图工艺形成触控电极引线100与数据线200。

以图2为例，触控电极16可设置在触控电极引线100和数据线200远离衬底10的一侧，触控电极16与数据线200通过绝缘层隔离，触控电极引线100通过设置在绝缘层上的过孔20与触控电极16电连接。

对于薄膜晶体管，如图3所示，其可以包括栅极11、栅绝缘层12、有源层13、源极141和漏极142，图3仅以底栅型薄膜晶体管为例进行示意。数据线200可与源极141直接连接，即，触控电极引线100、源极141和漏极142、数据线200同层设置。

本发明实施例中，触控电极引线100和数据线200通过一次构图工艺形成，可降低工艺成本。

可选的，如图4所示，触控电极引线100与数据线200异层设置；触控电极引线100与数据线200之间的间隔为1～7μm。

其中，以图4为例，触控电极引线100与数据线200可通过绝缘层隔离，触控电极引线100通过设置在其上方的另一绝缘层上的过孔20与触控电极16电连接。

本发明实施例中，相对于将触控电极引线100与数据线200同层设置，采用异层设置的方式，可以减小触控电极引线100与数据线200之间的间隔，有利于提高开口率，而且可无需要考虑曝光精度，简化工艺。

优选的，如图5所示，触控电极引线100包括多个分段引线101，在奇数行和偶数行，分段引线101分别设置在数据线200的两侧；分段引线101与数据线200同层设置；触控电极引线100还包括用于使相邻分段引线101电连接的连接线102；分段引线101与连接线102通过过孔电连接。

其中，分段引线101与数据线200同层设置，即为通过同一次构图工艺形成分段引线101与数据线200。

位于所有奇数行的分段引线101可设置在数据线200的第一侧，位于所有偶数行的分段引线101可设置在数据线200的第二侧，第一侧和第二侧为不同侧。

示例的，位于奇数行的分段引线101设置在数据线200的左侧，位于偶数行的分段引线101设置在数据线200的右侧。

本发明实施例通过使位于数据线200两侧的分段引线101通过很短的连接线102实现电连接，可降低工艺成本。

进一步优选的，如图5所示，栅线300(包括图中的G1、G2、G3、G4、G5、G6、以及G7)设置在相邻行子像素01之间；连接线102与栅线300同层设置。

其中，连接线102与栅线300同层设置，即为通过同一次构图工艺形成连接线102与栅线300。

以图6为例，连接线102与数据线200通过栅绝缘层12隔离，分段引线101可通过栅绝缘层12上的过孔与连接线102电连接。触控电极16可设置在数据线200远离衬底10一侧，分段引线101通过设置在其与触控电极16之间的过孔20与触控电极16电连接。

需要说明的是，为了不影响开口率，连接线102与栅线300之间的间隔可设置为2～4μm。

本发明实施例通过将连接线102与栅线300同层设置，使栅线300和连接线102通过一次构图工艺形成，可降低工艺成本。

优选的，如图7所示，触控电极引线100和触控电极16通过多个过孔20电连接(图示仅以触控电极引线设置于相同的两种颜色子像素之间为例)。

此处，由于将过孔20设置在相邻列子像素01之间的间隙处，需增加过孔20左右两侧到相邻子像素01之间的距离，导致此处的开口率降低，而将过孔20设置在相邻行子像素01之间的间隙处，不会影响开口率，因此，优选将多个过孔20全部设置在相邻行子像素01之间的间隙处。

本发明实施例通过多个过孔20使触控电极引线100和触控电极16电连接，可以减小触控电极16的接触电阻。

优选的，子像素01包括公共电极；触控电极16与位于多个子像素01中的公共电极共用。

基于此，优选所述触控电极16为块状结构。

本发明实施例通过使触控电极16与公共电极共用，在实现触控和显示的基础上，可以节省材料，降低成本，同时当阵列基板用于显示面板时，还可以减小显示面板的厚度。

此处，阵列基板可通过6次、7次、8次、或者9次构图工艺制备得到。

具体的，以底栅型薄膜晶体管为例，阵列基板可通过6次构图工艺制备得到。即：通过第一次构图工艺在衬底10上形成栅极11、栅线300；之后，平铺一层形成栅绝缘层12，在栅极11和栅绝缘层12上通过第二次构图工艺形成有源层13；通过第三次构图工艺在有源层13上形成源极141、漏极142、数据线200、触控电极引线100；之后，通过第四次构图工艺形成像素电极，像素电极与漏极142直接连接；通过第五次构图工艺形成绝缘层，绝缘层包括用于连接触控电极引线100和触控电极16的过孔20；在此基础上，通过第六次构图工艺形成触控电极16，触控电极16通过绝缘层上的过孔20与触控电极引线100电连接；其中，该触控电极16还分时用作公共电极。

当然，也可以先形成像素电极，再形成源极141、漏极142、数据线200和触控电极引线100。

阵列基板可通过8次构图工艺制备得到。即：通过第一次构图工艺在衬底10上形成栅极11、栅线300；通过第二次构图工艺在栅极11和栅线300上形成栅绝缘层12，该栅绝缘层12包括位于走线区且用于阵列基板上其他走线连接的过孔，以在点灯、高温、以及高湿等环境下进行测试，同时还可减少走线在显示区的跳线面积，以方便设计阵列基板；通过第三次构图工艺在栅绝缘层12上形成有源层13；通过第四次构图工艺在有源层13上形成源极141、漏极142、数据线200、触控电极引线100；之后，通过第五次构图工艺形成绝缘层，绝缘层包括用于连接触控电极引线100和触控电极16的过孔20；通过第六次构图工艺在绝缘层上形成触控电极16，该触控电极16通过绝缘层上的过孔20与触控电极引线100电连接；其中，该触控电极16还分时用作公共电极；在此基础上，形成保护层薄膜，对所述保护层薄膜和绝缘层进行第七次构图工艺，形成用于连接像素电极和漏极142的过孔；进一步的，通过第八次构图工艺形成像素电极，像素电极通过绝缘层和保护层上的过孔与漏极142电连接。

当然，也可以先形成像素电极，再形成公共电极。

此处需要说明的是，触控电极引线100也可设计为包括分段引线101和连接线102，此时，分段引线101与源极141、漏极142、以及数据线200通过同一次构图工艺形成，连接线102与栅极11、栅线300通过同一次构图工艺形成，用于连接分段引线101和连接线102的过孔在形成栅绝缘层12时形成。

阵列基板可通过7次构图工艺制备得到。即：通过第一次构图工艺在衬底10上形成栅极11、栅线300；之后，平铺一层形成栅绝缘层12，在栅极11和栅绝缘层12上通过第二次构图工艺形成有源层13；通过第三次构图工艺在有源层13上形成源极141、漏极142和数据线200；通过第四次构图工艺形成像素电极，像素电极与漏极142直接连接；之后，平铺一层形成第一绝缘层，在第一绝缘层上通过第五次构图工艺形成触控电极引线100；在触控电极引线100上通过第六次构图工艺形成第二绝缘层，第二绝缘层包括用于连接触控电极引线100和触控电极16的过孔20；通过第七次构图工艺形成触控电极16，该触控电极16通过第二绝缘层上的过孔20与触控电极引线100电连接；其中，该触控电极16还分时用作公共电极。

当然，也可以先形成像素电极，再形成源极141、漏极142和数据线200。

阵列基板通过9次构图工艺制备得到。即：通过第一次构图工艺在衬底10上形成栅极11、栅线300；通过第二次构图工艺在栅极11和栅线300上形成栅绝缘层12，该栅绝缘层12包括位于走线区且用于阵列基板上其他走线连接的过孔，以在点灯、高温、以及高湿等环境下进行测试，同时还可减少走线在显示区的跳线面积，以方便设计阵列基板；通过第三次构图工艺在栅绝缘层12上形成有源层13；通过第四次构图工艺在有源层13上形成源极141、漏极142和数据线200；之后，平铺一层形成第一绝缘层，在第一绝缘层上通过第五次构图工艺形成触控电极引线100；通过第六次构图工艺在触控电极引线100上形成第二绝缘层，第二绝缘层包括用于连接触控电极引线100和触控电极16的过孔20；在此基础上，通过第七次构图工艺形成触控电极16，该触控电极16通过第二绝缘层上的过孔20与触控电极引线100电连接；其中，该触控电极16还分时用作公共电极；之后，形成保护层薄膜，对所述保护层薄膜、第二绝缘层、第一绝缘层进行第八次构图工艺，形成用于连接像素电极和漏极142的过孔；进一步的，通过第九次构图工艺形成像素电极，像素电极通过保护层、第二绝缘层和第一绝缘层上的过孔与漏极142电连接。

当然，也可以先形成像素电极，再形成公共电极。

本发明实施例还提供一种显示面板，包括本发明上述任一实施例所述的阵列基板。

本发明实施例提供一种显示面板，在采用BV3技术的显示面板的基础上，通过使每条数据线200与位于其两侧同一颜色的子像素01中的薄膜晶体管电连接，不但可以提高显示面板的分辨率，而且当显示面板显示纯色画面时，还可以降低功耗。在此基础上，将与触控电极16一一对应的触控电极引线100设置在子像素01之间的间隙处，且其在衬底10上的正投影与数据线200在衬底10上的正投影，在行方向相邻子像素01之间具有间距，可使采用BV3技术的产品具有触控功能，而且还可以提高触控性能。其中，由于触控电极引线100设置于子像素01之间的间隙处，而子像素01之间的间隙会被黑矩阵覆盖，因此，行方向的触控电极引线100不影响显示面板的开口率及正常发光，列方向的触控电极引线100不影响显示面板的正常发光。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种阵列基板，包括设置于衬底上的多行子像素，奇数行中的子像素和偶数行中的子像素错开至多一个子像素宽度，每个子像素与相邻的各子像素的颜色各不相同；其特征在于，

每条数据线与位于其两侧同一颜色的子像素中的薄膜晶体管电连接；

所述阵列基板还包括多个触控电极和与所述触控电极一一对应且电连接的触控电极引线；

所述触控电极引线设置于子像素之间的间隙处，且所述触控电极引线在衬底上的正投影与所述数据线在所述衬底上的正投影，在行方向相邻子像素之间具有间距；所述触控电极引线与所述数据线相互绝缘。

2.根据权利要求1所述的阵列基板，其特征在于，所述触控电极引线与所述数据线无交叠；

在奇数行和偶数行，所述触控电极引线均设置于相同的两种颜色子像素之间。

3.根据权利要求2所述的阵列基板，其特征在于，所述触控电极引线和所述触控电极通过过孔电连接；

所述过孔设置于相邻行子像素之间的间隙处。

4.根据权利要求2所述的阵列基板，其特征在于，所述触控电极引线与所述数据线同层设置。

5.根据权利要求2所述的阵列基板，其特征在于，所述触控电极引线与所述数据线异层设置；所述触控电极引线与所述数据线之间的间隔为1～7μm。

6.根据权利要求1所述的阵列基板，其特征在于，所述触控电极引线包括多个分段引线，在奇数行和偶数行，所述分段引线分别设置在所述数据线的两侧；

所述分段引线与所述数据线同层设置；

所述触控电极引线还包括用于使相邻所述分段引线电连接的连接线；所述分段引线与所述连接线通过过孔电连接。

7.根据权利要求6所述的阵列基板，其特征在于，栅线设置在相邻行子像素之间；

所述连接线与所述栅线同层设置。

8.根据权利要求1所述的阵列基板，其特征在于，所述触控电极引线和所述触控电极通过多个过孔电连接。

9.根据权利要求1-8任一项所述的阵列基板，其特征在于，所述子像素包括公共电极；

所述触控电极与位于多个子像素中的所述公共电极共用。

10.一种显示面板，其特征在于，包括权利要求1-9任一项所述的阵列基板。