CN206248976U - 阵列基板和显示装置 - Google Patents

阵列基板和显示装置 Download PDF

Info

Publication number
CN206248976U
CN206248976U CN201621322702.2U CN201621322702U CN206248976U CN 206248976 U CN206248976 U CN 206248976U CN 201621322702 U CN201621322702 U CN 201621322702U CN 206248976 U CN206248976 U CN 206248976U
Authority
CN
China
Prior art keywords
adjacent
array base
area
conductive pattern
base palte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201621322702.2U
Other languages
English (en)
Inventor
龙春平
李盼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201621322702.2U priority Critical patent/CN206248976U/zh
Application granted granted Critical
Publication of CN206248976U publication Critical patent/CN206248976U/zh
Priority to US15/746,687 priority patent/US10510780B2/en
Priority to PCT/CN2017/092174 priority patent/WO2018103330A1/zh
Priority to EP17828829.6A priority patent/EP3553598A4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本实用新型公开了一种阵列基板和显示装置，属于液晶显示领域。阵列基板包括行列排布的若干个子像素区域，子像素区域包括像素开口区，子像素区域内设有一个像素电极和一个公共电极；公共电极连接公共电压；行方向上相邻的两个子像素区域之间设有导电图形，至少部分的导电图形位于行方向上相邻的两个子像素区域中的像素开口区之间；导电图形连接公共电压。本实用新型中的导电图形可以改变周围空间的电场分布，使得起点在像素电极上并指向相邻像素的电场线可以至少部分地终止于导电图形，从而改善现有平面转换类型的显示器件由像素边缘处的电场混乱所造成的显示性能下降。

Description

阵列基板和显示装置
技术领域
本实用新型涉及液晶显示领域，特别涉及一种阵列基板和显示装置。
背景技术
现有的液晶显示器件中，平面转换(In Plane Switching，IPS)模式主要利用设置在液晶层同一侧的像素电极与公共电极，通过彼此间形成的平面电场来使液晶分子在平行于显示面的平面内偏转，相较于传统的扭转向列(Twisted Nematic，TN)模式可以实现更高的对比度与更宽广的视角。然而正是由于IPS模式利用平面电场来使液晶分子偏转，高分辨率下相邻像素区域之间更容易产生电场间的相互干扰，使得相邻像素区域边缘处的电场混乱，产生漏光和混色等现象，降低像素开口率，极大地影响了显示器件的显示性能。
发明内容
针对现有技术中的缺陷，本实用新型提供一种触控面板及其制作方法、显示装置，可以改善现有平面转换类型的显示器件由像素边缘处的电场混乱所造成的显示性能下降。
第一方面，本实用新型提供一种阵列基板，包括行列排布的若干个子像素区域，所述子像素区域包括像素开口区；
所述子像素区域内设有一个像素电极和一个公共电极；所述公共电极连接公共电压；
行方向上相邻的两个子像素区域之间设有导电图形，至少部分的所述导电图形位于行方向上相邻的两个子像素区域中的像素开口区之间；所述导电图形连接公共电压。
在一种可能的实现方式中，所述公共电极通过连接公共电压线连接公共电压，所述公共电压线设置在相邻两行的像素开口区之间。
在一种可能的实现方式中，所述阵列基板包括第一导电层，所述导电图形与所述公共电极均包含于所述第一导电层。
在一种可能的实现方式中，所述公共电极与至少一个邻近导电图形在所述第一导电层中相连，所述邻近导电图形是设置在所述公共电极所在的子像素区域与相邻的子像素区域之间的导电图形。
在一种可能的实现方式中，行方向上设置在同一子像素区域两侧的两个所述导电图形在所述第一导电层中相连，和/或，设置在列方向上相邻的两个子像素区域的同一侧的两个所述导电图形在所述第一导电层中相连。
在一种可能的实现方式中，所述第一导电层中设置在列方向上相邻的两个子像素区域的同一侧的两个所述导电图形之间设有第一连接图形，和/或，所述第一导电层中行方向上设置在同一子像素区域两侧的两个所述导电图形之间设有第二连接图形；相邻两列的所述像素开口区之间设有数据线，所述第一连接图形和/或所述第二连接图形的设置区域的至少部分与所述数据线的设置区域相互分离。
在一种可能的实现方式中，所述第一导电层中设置在列方向上相邻的两个子像素区域的同一侧的两个所述导电图形之间设有第一连接图形；所述导电图形位于相邻的两条所述公共电压线之间；所述第一连接图形还在与所述公共电压线的交叠处连接所述公共电压线，所述导电图形藉由所述第一连接图形连接所述公共电压线。
在一种可能的实现方式中，所述第一导电层中设置在列方向上相邻的两个子像素区域的同一侧的两个所述导电图形之间设有第一连接图形；所述第一连接图形在行方向上的投影长度小于所述导电图形在行方向上的投影长度。
在一种可能的实现方式中，所述第一导电层的形成材料为金属材料。
在一种可能的实现方式中，所述像素电极包括沿行方向延伸的连接部；所述连接部与所述公共电压线之间相互交叠。
在一种可能的实现方式中，相邻两行的所述像素开口区之间设有栅线；相邻两列的所述像素开口区之间设有数据线；
所述栅线在与所述数据线的交汇处的线宽小于在相邻的两条所述数据线之间的线宽，和/或，所述公共电压线在与所述数据线的交汇处的线宽小于在相邻的两条所述数据线之间的线宽。
在一种可能的实现方式中，相邻两行的所述像素开口区之间设有栅线，所述导电图形位于相邻的两条所述栅线之间。
在一种可能的实现方式中，相邻两行的所述像素开口区之间设有栅线；相邻两列的所述像素开口区之间设有数据线；所述子像素区域内还设有一个晶体管，所述晶体管的栅极连接所述栅线，栅极以外的第一极连接所述数据线，第二极连接所述像素电极；其中，所述数据线与所述晶体管的第一极之间藉由所述数据线的延伸图形连接，所述延伸图形在与所述栅线的交叠处设有开口。
在一种可能的实现方式中，相邻两行的所述像素开口区之间设有栅线；相邻两列的所述像素开口区之间设有数据线；所述子像素区域内还设有一个晶体管，所述晶体管的栅极连接所述栅线，栅极以外的第一极连接所述数据线，第二极连接所述像素电极；其中，所述数据线与所述晶体管的第一极之间藉由所述数据线的延伸图形连接，所述延伸图形包括一个以上沿行方向延伸的线形部。
第二方面，本实用新型还提供了一种显示装置，包括上述任意一种阵列基板。
由上述技术方案可知，基于行方向上相邻的两个像素开口区之间设有导电图形，导电图形的至少部分位于行方向上相邻的像素开口区之间，以及导电图形连接公共电压的设计，本实用新型中的导电图形可以改变周围空间的电场分布，使得起点在像素电极上并指向相邻像素的电场线可以至少部分地终止于导电图形，从而改善相邻像素之间电场的相互干扰，矫正现有平面转换IPS显示器件像素边缘处的电场混乱。相比于现有技术，本实用新型可以改善像素边缘处的电场混乱所带来的漏光和混色等问题，有助于像素开口率的提高和高分辨率的实现，优化显示器件的显示性能。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本实用新型一个实施例提供的阵列基板的内部结构示意图；
图2是本实用新型又一实施例提供的阵列基板的内部结构示意图；
图3是图2所示的阵列基板中栅极导电层的设置方式示意图；
图4是图2所示的阵列基板中栅极导电层和有源层的设置方式示意图；
图5是图2所示的阵列基板中栅极导电层、有源层和源漏导电层的设置方式示意图；
图6是图2所示的阵列基板中第一导电层的设置方式示意图；
图7是本实用新型又一实施例提供的阵列基板的内部结构示意图；
图8是图7所示的阵列基板中栅极导电层和有源层的设置方式示意图；
图9是图7所示的阵列基板中栅极导电层、有源层和源漏导电层的设置方式示意图；
图10是图7所示的阵列基板中第一导电层的设置方式示意图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。
图1是本实用新型一个实施例提供的阵列基板的内部结构示意图。参见图1，本实用新型实施例的阵列基板包括行列排布(附图中的横向为行方向，纵向为列方向)的若干个子像素区域Px(图1中以网格线表示出不同子像素区域Px之间的分界线)，子像素区域Px包括像素开口区P0。其中，所述的像素开口区即阵列基板被配置用于透过显示光线的区域。子像素区域Px内设有一个像素电极D1和一个公共电极D2，因而可以用于在彼此间形成平面电场来形成平面转换IPS模式的液晶显示。其中，公共电极D2连接公共电压线L0(为了图示清晰，图1中与最上方的公共电压线L0相连的公共电极D2没有绘出)，公共电压线L0设置在相邻两行的像素开口区P0之间(即公共电压线L0延伸的方向与行方向一致)。由此，公共电压线L0可以用来为每一子像素区域Px内的公共电极D2提供公共电压。此外，行方向上相邻的两个子像素区域Px之间设有导电图形D3，每一导电图形D3均有至少一部分位于行方向上相邻的两个子像素区域Px中的像素开口区P0之间，并且导电图形连接公共电压。其中，导电图形连接公共电压的方式可以是连接公共电极D2和/或公共电压线L0(可以是直接相连或者间接相连，未在图1中示出)。
参见图1，当所有子像素区域Px内的像素电极D1与公共电极D2之间均加载有各自的数据电压时，同一子像素区域Px内的像素电极D1与公共电极D2之间形成电场强度与数据电压的大小相对应的平面电场，从而可以通过使液晶分子偏转来实现平面转换IPS模式下的液晶显示。然而，在没有设置导电图形D3的情况下，起点在像素电极D1上的电场线(也称电力线)不仅会终止在同一子像素区域Px内的公共电极D2上，还会终止在行方向上相邻的子像素区域Px内的公共电极D2上(即电场线跨越两个行方向上相邻的子像素区域之间的分界线)，从而引发行方向上相邻的两个子像素区域之间电场的相互干扰。当其所导致的像素开口区P0内的电场变形程度达到一定水平之后，就会使像素开口区P0边缘处的液晶分子偏转异常，引发漏光和混色等问题。由此，本实用新型实施例通过至少部分地设置在行方向上相邻的两个像素开口区P0之间的导电图形D3，可使上述跨子像素区域Px的电场线更倾向于终止在距离更近且同样加载公共电压的导电图形D3上，从而减轻了行方向上相邻的两个子像素区域之间电场的相互干扰的程度。
可以看出，基于行方向上相邻的两个像素开口区之间设有导电图形，导电图形至少部分位于行方向上相邻的像素开口区之间，以及导电图形连接公共电压的设计，本实用新型实施例中的导电图形可以改变周围空间的电场分布，使得起点在像素电极上并指向相邻子像素区域的电场线可以至少部分地终止于导电图形，从而改善相邻子像素区域之间电场的相互干扰，矫正现有平面转换IPS模式的显示器件像素边缘处的电场混乱。相比于现有技术，本实用新型实施例可以改善像素边缘处的电场混乱所带来的漏光和混色等问题，有助于像素开口率的提高和高分辨率的实现，优化显示器件的显示性能。
需要说明的是，图1中示出的子像素区域的大小、形状、排列方式，像素电极与公共电极的大小、形状、相对设置方式，像素开口区的大小、形状、相对设置位置，公共电压线的规格、形状，以及导电图形的大小、形状等等均仅是一种示例，在具体实施时可根据实际应用需求进行更改，本实用新型对此不做限制。而且，图1中公共电极D2通过第一过孔H1连接公共电压线L0仅是一种示例，在具体实施时可根据实际应用需求采用其他方式形成公共电极与公共电压之间的连接(比如通过导电的黑矩阵图形形成公共电极与公共电压之间的连接)，另外公共电压线还可以设置在相邻两列的像素开口区之间，本实用新型对此不做限制。需要说明的是，附图中仅以白色方块表示过孔的设置位置和层结构通过过孔连接位置，而不表示层结构须在该位置处挖空或留白。
作为一种可能的实现方式，图2是本实用新型又一实施例提供的阵列基板的内部结构示意图。参见图2，本实用新型实施例中的阵列基板包括依次层叠的衬底、栅极导电层11、第一绝缘层、有源层12、第二绝缘层、源漏导电层13、第三绝缘层、第二导电层14、第一导电层15和第四绝缘层，其中的衬底、第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层未在附图中示出。
图3是图2所示的阵列基板中栅极导电层的设置方式示意图。参见图2和图3，栅极导电层11包括公共电压线L0和栅线L1，公共电压线L0和栅线L1均位于相邻两行的像素开口区P0之间。本实用新型实施例中，栅极导电层11通过导电材料的图案化工艺形成在衬底的表面上，所采用的导电材料可以例如是铜、铝、钼、镍等等，因设置在像素开口区P0之外而不需要采用透明材料形成。
图4是图2所示的阵列基板中栅极导电层和有源层的设置方式示意图。参见图2和图4，有源层12设置在形成晶体管的区域内，并与栅线L1相互交叠，其形成材料可根据所要形成的晶体管在半导体材料中选取，本实用新型对此不做限制。未在附图中示出的是，栅极导电层11与有源层12被第一绝缘层上下间隔开，第一绝缘层可由例如氧化硅、氮化硅、透明树脂等等的透明绝缘材料在衬底和栅极导电层11上采用例如化学气相沉积的制作工艺形成，以作为所要形成的晶体管的栅绝缘层(Gate Insulator，GI)。
图5是图2所示的阵列基板中栅极导电层、有源层和源漏导电层的设置方式示意图。参见图2至图5，源漏金属层13包括数据线L2、数据线的延伸图形Es，以及晶体管的漏极图形Ed。其中，数据线L2位于相邻两列的像素开口区P0之间；延伸图形Es在与栅线L1的交叠处设有开口Op，并通过第二绝缘层中的过孔与有源层12的左端连接；漏极图形Ed通过第二绝缘层中的过孔与有源层12的右端连接。由此在每一子像素区域形成一个晶体管，晶体管的栅极通过与有源层12交叠的栅线L1形成(即栅极连接所在子像素区域对应的栅线)，晶体管的源极通过与有源层12连接的延伸图形Es形成(即源极藉由延伸图形连接所在子像素区域对应的数据线)，晶体管的漏极通过第三绝缘层中的第二过孔H2与第二导电层14中的像素电极D1相连(即漏极连接所在子像素区域对应的像素电极)。此外，参照图4和图5可知，栅线L1在与数据线L2的交汇处的线宽小于在相邻的两条数据线L2之间的线宽，公共电压线L0在与数据线L2的交汇处的线宽小于在相邻的两条数据线L2之间的线宽。
在制作方式上，上述第二绝缘层可由例如氧化硅、氮化硅、透明树脂等等的透明绝缘材料在第一绝缘层和有源层12上采用例如化学气相沉积的制作工艺形成，并通过图案化工艺在第二绝缘层中形成源极、漏极的连接过孔，然后通过导电材料的图案化工艺在第二绝缘层上形成上述源漏金属层13(所采用的导电材料可以例如是铜、铝、钼、镍等等，因设置在像素开口区P0之外而不需要采用透明材料形成)。此后，可由例如氧化硅、氮化硅、透明树脂等等的透明绝缘材料在第二绝缘层和源漏金属层13上采用例如化学气相沉积的制作工艺形成第三绝缘层，并通过图案化工艺在第三绝缘层中形成第二过孔H2，再通过透明导电材料的图案化工艺在第三绝缘层上形成上述第二导电层14。其中，第三绝缘层除了保持像素电极D1与下方结构之间的绝缘之外，在一些可能的实施方式中还可以制作为平坦化层，从而为像素电极D1的形成提供一平坦的表面。
图6是图2所示的阵列基板中第一导电层的设置方式示意图。参见图2和图6，第一导电层15包括公共电极D2、导电图形D3和第一连接图形D4。其中，导电图形D3位于相邻的两条栅线L1之间；公共电极D2与两个邻近导电图形在第一导电层15中相连，邻近导电图形指的是公共电极D2所在的子像素区域与相邻的子像素区域之间的导电图形D3。由此，行方向上设置在同一子像素区域两侧的两个导电图形D3藉由公共电极D2在第一导电层中15相连。而且，每个子像素区域内的公共电极D2通过设置在第三绝缘层、第二绝缘层和第一绝缘层中的第一过孔H1与对应的公共电压线L0相连，并第一导电层15所形成的如图6所示的网格状图形将公共电压线L0上的公共电压传导至网格状图形的每一位置处。此外参照图2和图6可知，设置在列方向上相邻的两个子像素区域的同一侧的两个导电图形D3藉由第一连接图形D4在第一导电层15中相连，第一连接图形D4的设置区域与数据线L2的设置区域相互分离。在制作方式上，上述第一过孔H1可以通过图案化工艺在第三绝缘层、第二绝缘层和第一绝缘层中形成；上述第一导电层15可由透明导电材料的图案化工艺在第三绝缘层上形成，上述第四绝缘层可由例如氧化硅、氮化硅、透明树脂等等的透明绝缘材料在第三绝缘层、第一导电层15和第二导电层14上采用例如化学气相沉积的制作工艺形成，以形成像素电极D1和公共电极D2的保护层和平坦化层。
在其他可能的实现方式中，阵列基板内的层结构可以根据应用需求增加、减少或者位置交换，比如可以在第一导电层15与第二导电层14之间增加绝缘材料层，或者将第一导电层15与第二导电层14合并，或者去除第二绝缘层使源漏金属层13直接与有源层12连接，或者改用顶栅结构形成子像素区域内的晶体管等等，本实用新型对此不做限制。
可以看出的是，图2至图6所示出的阵列基板中设置了至少部分位于行方向上相邻的像素开口区之间并连接公共电压的导电图形，因而可以改变周围空间的电场分布，使得起点在像素电极上并指向相邻子像素区域的电场线可以至少部分地终止于导电图形，从而改善相邻子像素区域之间电场的相互干扰，矫正现有平面转换IPS模式的显示器件像素边缘处的电场混乱。相比于现有技术，本实用新型实施例可以改善像素边缘处的电场混乱所带来的漏光和混色等问题，有助于像素开口率的提高和高分辨率的实现，优化显示器件的显示性能。
需要说明的是，本实施例中的第一导电层和第二导电层采用了透明导电材料(例如银纳米线材料或者铟锡氧化物ITO)形成，但在本实用新型的其他实现方式中，第一导电层和/或第二导电层还可以采用金属材料(例如铝、铜、铝合金、铜合金等等)形成，并可以采用细金属线的图形形成像素开口区内的公共电极和/或像素电极，可以基于金属材料较低电阻率的特性提高公共电压的均匀性，并减小导电图形在满足导电要求的情况下所需达到的厚度。
作为又一种可能的实现方式，图7是本实用新型又一实施例提供的阵列基板的内部结构示意图，图8是图7所示的阵列基板中栅极导电层和有源层的设置方式示意图，图9是图7所示的阵列基板中栅极导电层、有源层和源漏导电层的设置方式示意图，图10是图7所示的阵列基板中第一导电层的设置方式示意图。本实用新型实施例中的阵列基板包括依次层叠的衬底、栅极导电层11、第一绝缘层、有源层12、第二绝缘层、源漏导电层13、第三绝缘层、第二导电层14、第一导电层15和第四绝缘层，其中的衬底、第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层未在附图中示出。本实用新型实施例中，除了过孔的设置位置有变化之外，未予图示的层结构在形成方式和设置方式上基本相同，在此不再赘述。将图7至图10所示结构与图2至图6所示结构进行比对，可知两者间的主要区别在于：
图2所示的阵列基板中，每个子像素区域所对应的栅线L1和公共电压线L0分别位于像素开口区P0的上方和下方，像素电极D1所包含的行方向延伸的连接部D11与栅线L1之间相互交叠，公共电压线L0与公共电极D2之间相互交叠；而在图7所示的阵列基板中，每个子像素区域所对应的栅线L1和公共电压线L0均位于子像素开口区P0的上方，像素电极D1所包含的行方向延伸的连接部D11与公共电压线L0之间相互交叠。
基于上述区别，图7所示的实现方式可以基于像素电极D1与公共电压线L0之间的相互交叠增大子像素区域的存储电容，有助于提升液晶显示性能；而图2所示的实现方式则可以简化像素电极D1与晶体管的漏极图形Es之间的连接方式，以及公共电极D2与公共电压线L0之间的连接方式，缩小漏极图形Es的面积，省去部分第一连接图形D4的设置，可以提升层结构间电连接的可靠性，并有助于减小单个子像素区域的面积。可理解的是，栅线L1、公共电压线L0与像素开口区P0之间的相对位置关系是可以根据应用需求任意设置的，本实用新型对此不做限制。
除此之外，将图7至图10所示结构与图2至图6所示结构进行比对，可知在图1所示的阵列基板的基础之上，两者间还存在以下多个方面的共同点：
第一方面，两种结构的阵列基板均包括第一导电层，并且导电图形与公共电极均包含于所述第一导电层。可以看出的是，基于导电图形与公共电极均包含于导电层的设计，可使导电图形随公共电极一并制作，有利于简化阵列基板的制作工艺。
第二方面，两种结构的阵列基板中，公共电极均与两个邻近导电图形在所述第一导电层中相连(邻近导电图形是设置在公共电极所在的子像素区域与相邻的子像素区域之间的导电图形)。可以看出的是，在导电图形不与公共电极相连时，该设计可以减少相应部分的连接结构的制作；在导电图形与公共电极相连时，该设计可以通过形成并联来提升公共电压在公共电极和导电图形上的均匀性和稳定性。可以理解的是，在公共电极仅与一个邻近导电图形在第一导电层中相连时，也至少可以取得上述的部分效果。
第三方面，两种结构的阵列基板中，行方向上设置在同一子像素区域两侧的两个导电图形在第一导电层中相连，并且设置在列方向上相邻的两个子像素区域的同一侧的两个导电图形在第一导电层中相连。可以看出的是，基于该设计，可以实现导电图形的网格式设置，有助于提升导电图形上公共电压的均匀性和稳定性。可以理解的是，基于行方向上设置在同一子像素区域两侧的两个导电图形在第一导电层中相连，可通过行方向上相邻的导电图形的相连提升导电图形上公共电压的均匀性和稳定性；而基于列方向设置在列方向上相邻的两个子像素区域的同一侧的两个导电图形在第一导电层中相连，可通过列方向上相邻的导电图形的相连提升导电图形上公共电压的均匀性和稳定性。
第四方面，两种结构的阵列基板中，第一导电层均包括第一连接图形，其中的第一连接图形设置在第一导电层中，并位于设置在列方向上相邻的两个子像素区域的同一侧的两个导电图形之间，并且第一连接图形的设置区域与数据线的设置区域相互分离。可以看出的是，基于第一连接图形的设置区域与所述数据线的设置区域相互分离的设计，可以减小第一导电层中加载公共电压的层结构与数据线之间的寄生电容，有助于改善数据线上的信号时延，也有助于改善串扰现象。而图7至图10所示结构与图2至图6所示结构之间的区别在于，前者示出的第一导电层15中不仅包括设置在同一子像素区域两侧的两个导电图形D3之间所设置的第一连接图形D4，还包括设置在列方向上相邻的两个子像素区域的同一侧的两个导电图形D3之间所设置的第二连接图形D5，并且第二连接图形D5的设置区域也与数据线L2的设置区域相互分离，从而取得减小上述寄生电容的效果。可以看出，在第一连接图形和/或第二连接图形的设置区域的至少部分与数据线的设置区域相互分离的多种情况下，均可以实现上述寄生电容的减小。而且，图7至图10所示结构与图2至图6所示结构之间的区别还在于，导电图形D3位于相邻的两条公共电压线L0之间，第一连接图形D4还在与公共电压线L0的交叠处通过第三过孔H3替代图2至图6中的第一过孔H1实现导电图形D3与公共电压之间的连接(即导电图形D3藉由第一连接图形D4实现上述与公共电压线L0之间的连接)，以及公共电极D1与公共电压线L0之间的连接。而在本实用新型的其他实现方式中，公共电极与导电图形还可以分别在多个位置处与公共电极线相连，以进一步提升公共电压在第一导电层上的均匀性和稳定性。
第五方面，两种结构的阵列基板中，第一导电层中设置在列方向上相邻的两个子像素区域的同一侧的两个导电图形之间均设有第一连接图形，并且所述第一连接图形在行方向上的投影长度小于所述导电图形在行方向上的投影长度(比如图2和图7中第一连接图形D4的行向宽度均小于导电图形D3的行向宽度)。由此，可以减少起点在像素电极上的电场线终止于第一连接图形上的情况，从而减小第一连接图形的设置对列方向上电场分布的干扰。
第六方面，两种结构的阵列基板中，导电图形均位于相邻的两条栅线之间。可以看出的是，基于导电图形位于相邻的两条栅线之间的设计，可以避免导电图形与栅线交叠，减小彼此间的寄生电容。
第七方面，两种结构的阵列基板中，栅线在与数据线的交汇处的线宽均小于在相邻的两条数据线之间的线宽。可以看出的是，基于栅线在与数据线的交汇处的线宽小于在相邻的两条数据线之间的线宽的设计，可以减少栅线与数据线之间的寄生电容。
第八方面，两种结构的阵列基板中，公共电压线在与数据线的交汇处的线宽均小于在相邻的两条数据线之间的线宽。可以看出的是，基于公共电压线在与数据线的交汇处的线宽小于在相邻的两条数据线之间的线宽的设计，可以减少第一导电层中加载公共电压的层结构与数据线之间的寄生电容，有助于改善数据线上的信号时延，也有助于改善串扰现象。
第九方面，两种结构的阵列基板中，数据线与晶体管的第一极之间均藉由数据线的延伸图形连接，并且延伸图形在与栅线的交叠处设有开口。可以看出的是，基于延伸图形在与栅线的交叠处设有开口的设计，可以减少数据线与栅线之间的寄生电容。此外，在两种结构的阵列基板中，上述延伸图形包括两个延行方向延伸的线形部Es1和Es2(在图5和图9中示出)。由此，在其中一个线形部受工艺或外力影响而意外断开时，仍可以由其他线形部维持晶体管的第一极之间与数据线之间的电连接。可以看出，基于延伸图形包括一个以上的沿行方向延伸的线形部的设计，可以减小晶体管与数据线的连接位置处的断路不良发生的概率，有利于产品良率的提升。需要说明的是，上述每一方面都可以各自取得其所带来的技术效果，本领域技术人员在实施本实用新型时，可以根据应用需求选取上述的任意一个或一个以上的方面的设计，本实用新型对此不做限制。
基于同样的实用新型构思，本实用新型实施例还提供了一种显示装置，该显示装置包括上述任一种阵列基板。本实用新型实施例中的显示装置可以为：显示面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。可以看出，基于行方向上相邻的两个像素开口区之间设有导电图形，导电图形的至少部分位于行方向上相邻的像素开口区之间，以及导电图形连接公共电压的设计，本实用新型实施例中的导电图形可以改变周围空间的电场分布，使得起点在像素电极上并指向相邻像素的电场线可以至少部分地终止于导电图形，从而改善相邻像素之间电场的相互干扰，矫正现有平面转换IPS显示器件像素边缘处的电场混乱。相比于现有技术，本实用新型实施例可以改善像素边缘处的电场混乱所带来的漏光和混色等问题，有助于像素开口率的提高和高分辨率的实现，优化显示器件的显示性能。
以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (15)

1.一种阵列基板，其特征在于，包括行列排布的若干个子像素区域，所述子像素区域包括像素开口区；
所述子像素区域内设有一个像素电极和一个公共电极；所述公共电极连接公共电压；
行方向上相邻的两个子像素区域之间设有导电图形，至少部分的所述导电图形位于行方向上相邻的两个子像素区域中的像素开口区之间；所述导电图形连接公共电压。
2.根据权利要求1所述的阵列基板，其特征在于，所述公共电极通过连接公共电压线连接公共电压，所述公共电压线设置在相邻两行的像素开口区之间。
3.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板包括第一导电层，所述导电图形与所述公共电极均包含于所述第一导电层。
4.根据权利要求3所述的阵列基板，其特征在于，所述公共电极与至少一个邻近导电图形在所述第一导电层中相连，所述邻近导电图形是设置在所述公共电极所在的子像素区域与相邻的子像素区域之间的导电图形。
5.根据权利要求3或4所述的阵列基板，其特征在于，行方向上设置在同一子像素区域两侧的两个所述导电图形在所述第一导电层中相连，和/或，设置在列方向上相邻的两个子像素区域的同一侧的两个所述导电图形在所述第一导电层中相连。
6.根据权利要求3所述的阵列基板，其特征在于，所述第一导电层中设置在列方向上相邻的两个子像素区域的同一侧的两个所述导电图形之间设有第一连接图形，和/或，所述第一导电层中行方向上设置在同一子像素区域两侧的两个所述导电图形之间设有第二连接图形；相邻两列的所述像素开口区之间设有数据线，所述第一连接图形和/或所述第二连接图形的设置区域的至少部分与所述数据线的设置区域相互分离。
7.根据权利要求6所述的阵列基板，其特征在于，所述第一导电层中设置在列方向上相邻的两个子像素区域的同一侧的两个所述导电图形之间设有第一连接图形；所述导电图形位于相邻的两条所述公共电压线之间；所述第一连接图形还在与所述公共电压线的交叠处连接所述公共电压线，所述导电图形藉由所述第一连接图形连接所述公共电压线。
8.根据权利要求6所述的阵列基板，其特征在于，所述第一导电层中设置在列方向上相邻的两个子像素区域的同一侧的两个所述导电图形之间设有第一连接图形；所述第一连接图形在行方向上的投影长度小于所述导电图形在行方向上的投影长度。
9.根据权利要求3所述的阵列基板，其特征在于，所述第一导电层的形成材料为金属材料。
10.根据权利要求2所述的阵列基板，其特征在于，所述像素电极包括沿行方向延伸的连接部；所述连接部与所述公共电压线之间相互交叠。
11.根据权利要求2所述的阵列基板，其特征在于，相邻两行的所述像素开口区之间设有栅线；相邻两列的所述像素开口区之间设有数据线；
所述栅线在与所述数据线的交汇处的线宽小于在相邻的两条所述数据线之间的线宽，和/或，所述公共电压线在与所述数据线的交汇处的线宽小于在相邻的两条所述数据线之间的线宽。
12.根据权利要求1所述的阵列基板，其特征在于，相邻两行的所述像素开口区之间设有栅线，所述导电图形位于相邻的两条所述栅线之间。
13.根据权利要求1所述的阵列基板，其特征在于，相邻两行的所述像素开口区之间设有栅线；相邻两列的所述像素开口区之间设有数据线；所述子像素区域内还设有一个晶体管，所述晶体管的栅极连接所述栅线，栅极以外的第一极连接所述数据线，第二极连接所述像素电极；其中，所述数据线与所述晶体管的第一极之间藉由所述数据线的延伸图形连接，所述延伸图形在与所述栅线的交叠处设有开口。
14.根据权利要求1所述的阵列基板，其特征在于，相邻两行的所述像素开口区之间设有栅线；相邻两列的所述像素开口区之间设有数据线；所述子像素区域内还设有一个晶体管，所述晶体管的栅极连接所述栅线，栅极以外的第一极连接所述数据线，第二极连接所述像素电极；其中，所述数据线与所述晶体管的第一极之间藉由所述数据线的延伸图形连接，所述延伸图形包括一个以上沿行方向延伸的线形部。
15.一种显示装置，其特征在于，包括如权利要求1至14中任一项所述的阵列基板。
CN201621322702.2U 2016-12-05 2016-12-05 阵列基板和显示装置 Active CN206248976U (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201621322702.2U CN206248976U (zh) 2016-12-05 2016-12-05 阵列基板和显示装置
US15/746,687 US10510780B2 (en) 2016-12-05 2017-07-07 Array substrate and display device
PCT/CN2017/092174 WO2018103330A1 (zh) 2016-12-05 2017-07-07 阵列基板和显示装置
EP17828829.6A EP3553598A4 (en) 2016-12-05 2017-07-07 ARRAY SUBSTRATE AND DISPLAY DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201621322702.2U CN206248976U (zh) 2016-12-05 2016-12-05 阵列基板和显示装置

Publications (1)

Publication Number Publication Date
CN206248976U true CN206248976U (zh) 2017-06-13

Family

ID=59005209

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201621322702.2U Active CN206248976U (zh) 2016-12-05 2016-12-05 阵列基板和显示装置

Country Status (4)

Country Link
US (1) US10510780B2 (zh)
EP (1) EP3553598A4 (zh)
CN (1) CN206248976U (zh)
WO (1) WO2018103330A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018103330A1 (zh) * 2016-12-05 2018-06-14 京东方科技集团股份有限公司 阵列基板和显示装置
WO2023065105A1 (zh) * 2021-10-19 2023-04-27 京东方科技集团股份有限公司 阵列基板、显示面板

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111656430B (zh) * 2018-02-01 2022-07-26 株式会社半导体能源研究所 显示装置及电子设备
CN109407433B (zh) * 2018-11-14 2021-04-02 惠科股份有限公司 一种阵列基板和显示面板
WO2021196089A1 (zh) * 2020-04-01 2021-10-07 京东方科技集团股份有限公司 阵列基板和显示装置
CN113934032B (zh) * 2020-06-29 2023-01-17 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
WO2023060547A1 (zh) * 2021-10-15 2023-04-20 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW329500B (en) * 1995-11-14 1998-04-11 Handotai Energy Kenkyusho Kk Electro-optical device
KR100876403B1 (ko) * 2002-08-27 2008-12-31 엘지디스플레이 주식회사 횡전계방식 액정 표시 장치 및 그 제조방법
KR100710164B1 (ko) * 2003-12-30 2007-04-20 엘지.필립스 엘시디 주식회사 횡전계 방식 액정 표시 장치
KR101134932B1 (ko) 2005-06-14 2012-04-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101137866B1 (ko) * 2005-06-30 2012-04-23 엘지디스플레이 주식회사 횡전계방식 액정표시소자
JP5519101B2 (ja) * 2007-09-28 2014-06-11 株式会社ジャパンディスプレイ 電子機器
KR101286533B1 (ko) * 2008-02-19 2013-07-16 엘지디스플레이 주식회사 액정표시장치
JP5103494B2 (ja) * 2010-03-05 2012-12-19 株式会社ジャパンディスプレイイースト 液晶表示装置
CN103311253B (zh) 2012-12-24 2016-03-30 上海中航光电子有限公司 薄膜晶体管阵列基板及其制作方法以及液晶显示装置
CN103676373A (zh) 2013-11-27 2014-03-26 北京京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置
CN105022184A (zh) * 2014-04-17 2015-11-04 株式会社日本显示器 显示装置
CN206248976U (zh) 2016-12-05 2017-06-13 京东方科技集团股份有限公司 阵列基板和显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018103330A1 (zh) * 2016-12-05 2018-06-14 京东方科技集团股份有限公司 阵列基板和显示装置
US10510780B2 (en) 2016-12-05 2019-12-17 Boe Technology Group Co., Ltd. Array substrate and display device
WO2023065105A1 (zh) * 2021-10-19 2023-04-27 京东方科技集团股份有限公司 阵列基板、显示面板

Also Published As

Publication number Publication date
US20190027497A1 (en) 2019-01-24
US10510780B2 (en) 2019-12-17
EP3553598A1 (en) 2019-10-16
WO2018103330A1 (zh) 2018-06-14
EP3553598A4 (en) 2020-07-29

Similar Documents

Publication Publication Date Title
CN206248976U (zh) 阵列基板和显示装置
CN207424484U (zh) 一种阵列基板及显示装置
CN106873839B (zh) 一种触控显示面板及触控显示装置
CN203941365U (zh) 阵列基板、显示面板及显示装置
CN106950772B (zh) 阵列基板、显示面板和显示装置
CN103941498B (zh) 一种tft阵列基板、显示面板和显示装置
CN207148492U (zh) 一种阵列基板、显示面板及显示装置
CN104699312B (zh) 一种触摸屏显示面板及电子设备
CN104600200B (zh) 一种阵列基板及显示面板
CN106981252A (zh) 一种显示面板和显示装置
CN206115109U (zh) 一种阵列基板、显示面板及显示装置
CN104730788B (zh) 液晶显示装置
CN205827025U (zh) 一种阵列基板及显示面板
CN104049430B (zh) 一种阵列基板、显示装置及其制造方法
CN107272292A (zh) 一种显示基板、显示面板及显示装置
CN105511141B (zh) 一种阵列基板以及触控显示面板
CN102566168A (zh) 阵列基板及其制作方法、液晶显示装置
CN106908978A (zh) 触控显示面板和触控显示装置
CN106502474A (zh) 一种阵列基板及显示面板
CN205139543U (zh) 一种阵列基板及显示装置
CN105068344A (zh) 显示面板及其像素阵列
CN107463020A (zh) 一种显示基板、显示面板和显示装置
CN106298809B (zh) 薄膜晶体管阵列基板及其制作方法、液晶显示装置
CN107402480A (zh) 液晶显示器
CN111708237B (zh) 一种阵列基板、显示面板及显示装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant