CN103311253B - 薄膜晶体管阵列基板及其制作方法以及液晶显示装置 - Google Patents

薄膜晶体管阵列基板及其制作方法以及液晶显示装置 Download PDF

Info

Publication number
CN103311253B
CN103311253B CN201210568430.4A CN201210568430A CN103311253B CN 103311253 B CN103311253 B CN 103311253B CN 201210568430 A CN201210568430 A CN 201210568430A CN 103311253 B CN103311253 B CN 103311253B
Authority
CN
China
Prior art keywords
electrode
transparency
transparent sub
film transistor
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210568430.4A
Other languages
English (en)
Other versions
CN103311253A (zh
Inventor
曹兆铿
赵玉洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai AVIC Optoelectronics Co Ltd
Original Assignee
Shanghai AVIC Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai AVIC Optoelectronics Co Ltd filed Critical Shanghai AVIC Optoelectronics Co Ltd
Priority to CN201210568430.4A priority Critical patent/CN103311253B/zh
Priority to EP13164452.8A priority patent/EP2746846A1/en
Priority to US13/890,159 priority patent/US9097951B2/en
Publication of CN103311253A publication Critical patent/CN103311253A/zh
Application granted granted Critical
Publication of CN103311253B publication Critical patent/CN103311253B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode

Abstract

本发明提供了一种薄膜晶体管阵列基板及其制作方法以及液晶显示装置，所述薄膜晶体管阵列基板包括：形成于透明基板上的数据线；与所述数据线位于同一层的第一透明电极；覆盖所述数据线和所述第一透明电极的绝缘层；位于所述绝缘层上的第二透明电极，所述第二透明电极包括第一透明子电极和第二透明子电极；所述第一透明子电极的宽度小于所述第一透明电极的宽度；所述第二透明子电极的宽度大于所述数据线的宽度。本发明所提供的薄膜晶体管阵列基板在第二透明电极和第一透明电极之间施加一个相对较小的驱动电压即能产生较强的水平电场，避免电极间的干扰，得到视角范围大，各角度观看色彩无差别的液晶显示器，并使得显示装置画面响应迅速灵敏。

Description

薄膜晶体管阵列基板及其制作方法以及液晶显示装置
技术领域
本发明涉及液晶显示领域，特别涉及一种薄膜晶体管阵列基板及其制作方法以及一种液晶显示装置。
背景技术
薄膜晶体管液晶显示器(ThinFilmTransistorLiquidCrystalDisplay，TFT-LCD)是液晶显示器的一种，并且是主动式矩阵LCD。它具有低辐射性、厚度薄和耗电低等特点，被广泛应用于各种领域。
液晶显示器存在图像对比度随观看角度的增大而降低的问题，因而存在视角缺陷。为了实现广视角显示，面内切换(In-PlaneSwitch，IPS)型液晶显示面板以及边缘场开关(FringeFieldSwitching，FFS)型液晶显示面板均己被开发出来。其中FFS是液晶界为解决大尺寸、高清晰度桌面显示器和液晶电视应用而开发的广视角技术。FFS技术将IPS的不透明金属电极改为透明的ITO电极，并缩小电极宽度和间距，通过同一平面内像素间电极产生边缘电场，使电极间以及电极正上方的取向液晶分子都能在（平行于基板）平面方向发生旋转转换，从而提高液晶层的透光效率。FFS技术克服了常规IPS技术透光效率低的问题，在宽视角的前提下，实现高的透光效率。
请参考图1，图1为现有的IPS型液晶显示面板中的电极结构示意图。在IPS型液晶显示面板中，像素电极1和公共电极2之间形成水平电场用于驱动液晶。随着像素电极1和公共电极2之间距离增大，所需的驱动电压也需要增大，有时所需的驱动电压会超过驱动芯片所能供给的电压，这样会造成驱动芯片驱动所形成的水平电场强度太弱，无法很好的驱动液晶，导致显示不良。
请参考图2，图2为现有的FFS型液晶显示面板中的电极结构示意图。在FFS型液晶显示面板中，像素电极3是呈整面结构位于一个像素单元开口区域中，与其上方的公共电极4形成边缘电场。虽然该像素电极3为透明电极，但是该像素电极仍然会吸收5%透射光，造成面板透光率下降。
发明内容
为此，本发明提供一种薄膜晶体管阵列基板，使用该薄膜晶体管阵列基板的液晶显示面板不仅在不需要很大的驱动电压的情况下就能形成较强的水平电场，获得色偏较小液晶显示，而且能够使具有较高的开口率，透光率好。本发明所提供的薄膜晶体管阵列基板包括：
透明基板；
形成于所述透明基板上的数据线；
与所述数据线位于同一层的第一透明电极；
覆盖所述数据线和所述第一透明电极的绝缘层；
位于所述绝缘层上的第二透明电极，所述第二透明电极包括第一透明子电极和第二透明子电极；所述第一透明子电极位于所述第一透明电极的上方，并且所述第一透明子电极的宽度小于所述第一透明电极的宽度；所述第二透明子电极位于所述数据线上方，并且所述第二透明子电极的宽度大于所述数据线的宽度；
当薄膜晶体管阵列基板工作时，在所述第一透明电极与所述第二透明电极之间形成水平电场。
可选的，所述第二透明电极包括至少两个所述第一透明子电极；所述第二透明电极还包括至少一个电性连接的第三透明子电极，所述第三透明子电极位于相邻两个所述第一透明子电极之间。
可选的，所述第一透明子电极与所述第一透明电极在所述透明基板的法向上中心位置重叠。
可选的，所述第一透明电极为像素电极，所述第二透明电极为公共电极。
可选的，所述第一透明电极电连接至薄膜晶体管的漏极，所述数据线电连接至所述薄膜晶体管的源极，所述薄膜晶体管的栅极电连接扫描线。
本发明还提供了一种液晶显示装置，包括：
如上所述的薄膜晶体管阵列基板；
与所述阵列基板相对设置的彩膜基板；
填充于所述薄膜晶体管阵列基板与所述彩膜基板之间的液晶层。
本发明还提供了一种薄膜晶体管阵列基板的制作方法，包括：
提供透明基板；
在所述透明基板上形成第一透明电极和数据线；
形成绝缘层，所述绝缘层覆盖所述第一透明电极和所述数据线；
在所述绝缘层上形成第二透明电极，所述第二透明电极包括第一透明子电极和第二透明子电极；所述第一透明子电极位于所述第一透明电极的上方，并且所述第一透明子电极的宽度小于所述第一透明电极的宽度；所述第二透明子电极位于所述数据线上方，并且所述第二透明子电极的宽度大于所述数据线的宽度。
可选的，所述第二透明电极包括至少两个所述第一透明子电极；所述第二透明电极还包括至少一个第三透明子电极，所述第三透明子电极位于相邻的两个所述第一透明子电极之间。
可选的，所述第一透明子电极与所述第一透明电极在所述透明基板的法向上中心位置重叠。
可选的，所述第一透明电极为像素电极，所述第二透明电极为公共电极。
可选的，在所述透明基板上形成所述第一透明电极和所述数据线之前，先进行如下步骤：
在所述透明基板上形成薄膜晶体管的栅极和扫描线；
形成栅绝缘层，所述栅绝缘层覆盖所述栅极和扫描线；
优选的，在所述栅绝缘层上形成半导体层，或者形成半导体层及其上的欧姆接触层。
可选的，在形成所述数据线的同时形成所述薄膜晶体管的源极和漏极，所述源极和漏极接触所述半导体层，所述第一透明电极和所述数据线分别与薄膜晶体管的漏极和源极电连接。
与现有技术相比，本发明具有以下优点：
本发明所提供的薄膜晶体管阵列基板使得在第二透明电极和第一透明电极之间施加一个相对较小的驱动电压即能产生较强的水平电场，并且避免了电极间的干扰，因而能够很好地驱动液晶，从而可以得到视角范围大，各角度观看色彩无差别的液晶显示器，并使得显示装置画面响应迅速灵敏。
本发明所提供的薄膜晶体管阵列基板只需要两层透明电极来驱动液晶层，增大了显示装置的透光率。
附图说明
图1为现有IPS型液晶显示面板像素电极示意图；
图2为现有FFS型液晶显示面板像素电极示意图；
图3为实施例一液晶显示装置示意图；
图4为实施例二液晶显示装置示意图；
图5为实施例二液晶显示装置中薄膜晶体管阵列基板的俯视示意图；
图6至图9为实施例三薄膜晶体管阵列基板制作方法各步骤示意图。
具体实施方式
实施例一
本实施例提供一种液晶显示装置及其所包含的薄膜晶体管阵列基板，如图3所示。该液晶显示装置包括薄膜晶体管阵列基板和与所述阵列基板相对设置的彩膜基板330。所述薄膜晶体管阵列基板与所述彩膜基板330之间填充有液晶层320。本发明实施例各图其并非代表实质物质的比例和尺寸，仅是为说明本发明的技术方案而作的示意图，例如附图中省略了彩膜基板330的具体结构。
请参考图3，本实施例中，薄膜晶体管阵列基板具体地包括透明基板300。在所述透明基板300上形成有数据线350和第一透明电极360。本实施例优选的，所述第一透明电极360为像素电极。薄膜晶体管阵列基板还包括有绝缘层310，绝缘层310可以由透明绝缘材料制成。该绝缘层310覆盖所述数据线350和所述第一透明电极360。在该绝缘层310上设置有第二透明电极370。本实施例优选的，所述第二透明电极370为公共电极，并且所述第二透明电极370包括第一透明子电极371和第二透明子电极372。
本实施例中，第二透明电极370的所述第一透明子电极371位于所述第一透明电极360的上方。事实上，本实施例进一步优选方案中，将所述第一透明子电极371设置成与所述第一透明电极360在所述透明基板300的法向上中心位置重叠，可以理解为第一透明子电极371与第一透明电极360在图3中沿同一条竖直线（未图示）呈左右对称。并且，所述第一透明子电极371的宽度小于所述第一透明电极360的宽度。第二透明电极370的所述第二透明子电极372位于所述数据线350上方，并且所述第二透明子电极372的宽度大于所述数据线350的宽度。
在满足上面设置的条件下，本实施例的所述薄膜晶体管阵列基板在工作时，在所述第一透明电极360与所述第二透明电极370之间施加一定电压，特别地，施加极性相反的电压（一个接正电压，一个接负电压），它们之间会形成水平电场。
具体的，如图3中带双向箭头的曲线所示，在第一透明子电极371与第一透明电极360之间会形成较强的水平电场。这是因为，第一透明子电极371设置在与所述第一透明电极360在所述透明基板300的法向上中心位置重叠，并且，第一透明子电极371的宽度小于所述第一透明电极360的宽度，这样，第一透明子电极371就会与其下方的第一透明电极360产生面向第一透明子电极371上方液晶层320的密集电场线，即在第一透明子电极371与第一透明电极360之间产生较强的水平电场。同时，由于第一透明子电极371的宽度小于所述第一透明电极360的宽度，因而第一透明电极371不会屏蔽住其下方的第一透明电极360，因而在第二透明子电极372与第一透明电极360之间也形成面向液晶层320的水平电场。此时，由于第二透明子电极372位于数据线350上方，并且第二透明子电极372的宽度大于数据线350的宽度，因而数据线350会被第二透明子电极372所屏蔽，从而不会对第一透明电极360与第二透明电极370之间所形成的水平电场产生干扰，使得所形成的水平电场稳定而且强度高，可用于较好地驱动液晶层320中的液晶分子。
需要指出的是，图3中虽未图示，但是本实施例上述包括有薄膜晶体管阵列基板的液晶显示器中，薄膜晶体管阵列基板的透明基板300上形成有薄膜晶体管，所述第一透明电极360电连接至薄膜晶体管的漏极，所述数据线350电连接至所述薄膜晶体管的源极，所述薄膜晶体管阵列基板还包括有扫描线（图3中未示出），所述薄膜晶体管的栅极电连接所述扫描线。
本实施例的薄膜晶体管阵列基板同时具有IPS阵列基板和FFS阵列基板的优点——通过水平电场来控制液晶旋转，从而可以得到视角范围大，各角度观看色彩无差别的液晶显示器，并使得液晶显示器的画面响应迅速灵敏。本实施例的薄膜晶体管阵列基板避免了IPS阵列基板易出现的电场弱的问题，也避免了FFS阵列基板透光率低的问题，可以看成是混合加强型阵列基板。
实施例二
本实施例提供另外一种液晶显示装置及其薄膜晶体管阵列基板，该装置包括了实施例一中所有的的结构，因而本实施例所提供的液晶显示装置和薄膜晶体管阵列基板大部分结构与实施例一中的结构相同，相应结构的性质也可以参考实施例一中相应内容。
请参考图4，本实施例所提供的液晶显示装置及其薄膜晶体管阵列基板与实施例一所提供的液晶显示装置、薄膜晶体管阵列基板不同之处在于，本实施例中，所述薄膜晶体管阵列基板的第二透明电极370还包括有第三透明子电极373，所述第三透明子电极373位于相邻两个所述第一透明子电极371之间。由于本实施例在相邻两个所述第一透明子电极371之间设置第三透明子电极373，该第三透明子电极373能够分别与在它左右两侧第一透明子电极371下方的第一透明电极360形成水平电场，因而能够使得水平电场线更加密集，使得薄膜晶体管阵列基板上所形成的水平电场更强，进一步加强了本实施例所提供的液晶显示器的显示性能。
请参考图5，图5为实施例二所提供的液晶显示装置中薄膜晶体管阵列基板的俯视示意图。图5中省略了薄膜晶体管阵列基板的透明基板300和绝缘层310及其他层结构，仅显示出了第一透明电极360与第二透明电极370，以清楚地显示他们之间的位置关系。从中可以明显看出，本实施例中，第二透明电极370的所述第一透明子电极371与所述第一透明电极360在所述透明基板300的法向上中心位置重叠，并且所述第一透明子电极371的宽度小于所述第一透明电极360的宽度。而第二透明电极370的所述第二透明子电极372的宽度大于所述数据线350的宽度（因而数据线350被掩盖在第二透明子电极372下方未图示出来）。而在两个第一透明子电极371之间还形成有一个第三透明子电极373。需要说明的是，在本发明的其它实施例中，第三透明子电极373的宽度可以任意，且两个第一透明子电极371之间可以包括不只一个第三透明子电极373，具体的设置可以根据实际所需情况而定。
实施例三
本实施例提供一种薄膜晶体管阵列基板的制作方法，包括步骤S1至S4。
步骤S1，提供透明基板。
优选的，请参考图6，在提供透明基板的步骤后还包括，在所提供的透明基板（未图示）上可以形成有薄膜晶体管的栅极（未标注）和扫描线380，所述栅极与所述扫描线380连接，或者可以优选的将所述栅极和扫描线在同一步骤中用同种材料一体形成。例如图6(a)中所示的扫描线380中，其向下凸出的一部分做为栅极。然后形成栅绝缘层（未图示）覆盖所述栅极和扫描线380。之后，如图6(b)所示，形成半导体层390（亦称有源层）于栅绝缘层上方（半导体层390与所述栅极之间通过栅绝缘层绝缘）。进一步优选的，可以在所述半导体层390上进一步形成欧姆接触层（未图示），以减小后续形成的薄膜晶体管的源极和漏极与半导体层390的接触电阻。
步骤S2，在所述透明基板上形成第一透明电极和数据线。
本实施例中，如图7所示，先形成数据线350和所述薄膜晶体管的源极，以及与所述源极同时形成的薄膜晶体管漏极351。其中数据线350和所述源极、漏极351可以由同样的材料经过同样的工艺步骤一同形成。例如，数据线350和漏极351可以由同一沉积金属层经过同样的曝光显影工艺同时形成。其中，数据线350电连接于薄膜晶体管的源极，并优选的与所述薄膜晶体管的源极一体形成。特别地，在前述优选的实施例中，所述源极和漏极351接触所述半导体层390，并且更进一步优选的，所述源极和漏极351可通过欧姆接触层接触所述半导体层390。
然后，通过光刻工艺在所述透明基板上继续形成第一透明电极360，如图8所示。本实施例中，第一透明电极360优选为像素电极，且第一透明电极360与所述漏极351电连接。
步骤S3，形成绝缘层，所述绝缘层覆盖所述第一透明电极和所述数据线。
本实施例在形成完上述第一透明电极360之后，在透明基板上形成一绝缘层（未图示，可参考图3或者图4中的绝缘层310），该绝缘层覆盖第一透明电极360和数据线350，以及形成于所述透明基板上的其他各结构。可采用各种沉积工艺形成该绝缘层，例如物理气相沉积（PVD）、化学气相沉积（CVD）或原子层沉积（ALD），具体各沉积方式可用现有技术方法进行，本说明书在此不再赘述。
步骤S4，在所述绝缘层上形成第二透明电极。
本实施例优选的，在所述绝缘层上形成的第二透明电极370优选为公共电极，如图9所示。从图9中可以看出，本实施例中，所述第二透明电极370包括第一透明子电极371和第二透明子电极372。所述第一透明子电极371位于所述第一透明电极360的上方，并且所述第一透明子电极371的宽度小于所述第一透明电极360的宽度。所述第二透明子电极372位于所述数据线上方，并且所述第二透明子电极372的宽度大于所述数据线的宽度。在形成过程中，本实施例将所述第一透明子电极371优选地制作成其自身与所述第一透明电极360在所述透明基板的法向上中心位置重叠。可以通过第一透明电极360和第一透明子电极371在形成过程中所用到的光罩掩膜的设计，使得所形成的第一透明子电极371与第一透明电极360在所述透明基板的法向上中心位置重叠。
更为优选的，在本发明的另一个实施例中，在步骤Ｓ4中形成的第二透明电极370包括至少两个第一透明子电极371，所述第二透明电极370还可以包括至少一个第三透明子电极，所述第三透明子电极可位于相邻的两个所述第一透明子电极371之间，该第三透明子电极与第一透明子电极371和/或第二透明子电极372电性连接。
通过上述步骤S1至S4，本实施例制作得到薄膜晶体管阵列基板如图9所示，而该薄膜晶体管阵列基板的结构也可以参考实施例一中相应内容。
需要说明的是，本实施例中仅以底栅型薄膜晶体管的制作方法为例进行说明，但是本领域技术人员可知，该方法也可以用于制作顶栅型薄膜晶体管。例如，具体的在步骤S1中，在提供的基板上先形成半导体层（或者更优选的，在所述半导体层形成之前先形成缓冲层），然后在所述半导体层上形成覆盖其的第一绝缘层，随后在所述第一绝缘层上形成薄膜晶体管的栅极，并在所述栅极上形成覆盖其的第二绝缘层，后续在步骤S2中形成的薄膜晶体管的源极和漏极通过形成在所述第一绝缘层和所述第二绝缘层上的过孔电连接至所述半导体层。
由于所述顶栅型薄膜晶体管与本实施例中底栅型薄膜晶体管的制作方法的区别仅在于步骤S1中形成薄膜晶体管的栅极和半导体层的先后顺序，而不涉及后续步骤的变动，因此，这里仅简要说明了一种顶栅型薄膜晶体管的制作方法，同样的步骤不再赘述。并且，基于顶栅型薄膜晶体管的制作和相应的结构变化都已为本领域公知技术，本领域技术人员可以在这些现有的公知技术的基础上，结合本发明中的实施例合理得到各种顶栅型薄膜晶体管的制作方法和结构，在此同样不再赘述。
本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
以上所述仅为本发明的具体实施例，目的是为了使本领域技术人员更好的理解本发明的精神，然而本发明的保护范围并不以该具体实施例的具体描述为限定范围，任何本领域的技术人员在不脱离本发明精神的范围内，可以对本发明的具体实施例做修改，而不脱离本发明的保护范围。

Claims (6)

1.一种薄膜晶体管阵列基板，其特征在于，包括：
透明基板；
形成于所述透明基板上的数据线；
与所述数据线位于同一层的第一透明电极；
覆盖所述数据线和所述第一透明电极的绝缘层；
位于所述绝缘层上的第二透明电极，所述第二透明电极包括第一透明子电极和第二透明子电极；所述第一透明子电极位于所述第一透明电极的上方，并且所述第一透明子电极的宽度小于所述第一透明电极的宽度；所述第二透明子电极位于所述数据线上方，并且所述第二透明子电极的宽度大于所述数据线的宽度；
当薄膜晶体管阵列基板工作时，在所述第一透明电极与所述第二透明电极之间形成水平电场；
所述第二透明电极包括至少两个所述第一透明子电极；所述第二透明电极还包括至少一个第三透明子电极，所述第三透明子电极位于相邻两个所述第一透明子电极之间；
所述第一透明子电极与所述第一透明电极在所述透明基板的法向上中心位置重叠；
所述第一透明电极为像素电极，所述第二透明电极为公共电极。
2.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述第一透明电极电连接至薄膜晶体管的漏极，所述数据线电连接至所述薄膜晶体管的源极，所述薄膜晶体管的栅极电连接扫描线。
3.一种液晶显示装置，其特征在于，包括：
如权利要求l至2中任一项所述的薄膜晶体管阵列基板；
与所述阵列基板相对设置的彩膜基板；
填充于所述薄膜晶体管阵列基板与所述彩膜基板之间的液晶层。
4.一种薄膜晶体管阵列基板的制作方法，其特征在于，包括：
提供透明基板；
在所述透明基板上形成第一透明电极和数据线；
形成绝缘层，所述绝缘层覆盖所述第一透明电极和所述数据线；
在所述绝缘层上形成第二透明电极，所述第二透明电极包括第一透明子电极和第二透明子电极；所述第一透明子电极位于所述第一透明电极的上方，并且所述第一透明子电极的宽度小于所述第一透明电极的宽度；所述第二透明子电极位于所述数据线上方，并且所述第二透明子电极的宽度大于所述数据线的宽度；
所述第二透明电极包括至少两个所述第一透明子电极；所述第二透明电极还包括至少一个第三透明子电极，所述第三透明子电极位于相邻的两个所述第一透明子电极之间；
所述第一透明子电极与所述第一透明电极在所述透明基板的法向上中心位置重叠；
所述第一透明电极为像素电极，所述第二透明电极为公共电极。
5.如权利要求4所述的薄膜晶体管阵列基板的制作方法，其特征在于，在所述透明基板上形成所述第一透明电极和所述数据线之前，先进行如下步骤：
在所述透明基板上形成薄膜晶体管的栅极和扫描线；
形成栅绝缘层，所述栅绝缘层覆盖所述栅极和扫描线；
在所述栅绝缘层上形成半导体层，或者形成半导体层及其上的欧姆接触层。
6.如权利要求5所述的薄膜晶体管阵列基板的制作方法，其特征在于，在形成所述数据线的同时形成所述薄膜晶体管的源极和漏极，所述源极和漏极接触所述半导体层，所述第一透明电极和所述数据线分别与薄膜晶体管的漏极和源极电连接。
CN201210568430.4A 2012-12-24 2012-12-24 薄膜晶体管阵列基板及其制作方法以及液晶显示装置 Active CN103311253B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210568430.4A CN103311253B (zh) 2012-12-24 2012-12-24 薄膜晶体管阵列基板及其制作方法以及液晶显示装置
EP13164452.8A EP2746846A1 (en) 2012-12-24 2013-04-19 Thin film transistor array substrate and method for manufacturing the same, and liquid crystal display device
US13/890,159 US9097951B2 (en) 2012-12-24 2013-05-08 Thin film transistor array substrate and method for manufacturing the same, and liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210568430.4A CN103311253B (zh) 2012-12-24 2012-12-24 薄膜晶体管阵列基板及其制作方法以及液晶显示装置

Publications (2)

Publication Number Publication Date
CN103311253A CN103311253A (zh) 2013-09-18
CN103311253B true CN103311253B (zh) 2016-03-30

Family

ID=48128203

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210568430.4A Active CN103311253B (zh) 2012-12-24 2012-12-24 薄膜晶体管阵列基板及其制作方法以及液晶显示装置

Country Status (3)

Country Link
US (1) US9097951B2 (zh)
EP (1) EP2746846A1 (zh)
CN (1) CN103311253B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103913913B (zh) * 2013-12-10 2016-11-02 上海中航光电子有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN103969897A (zh) * 2014-04-18 2014-08-06 京东方科技集团股份有限公司 一种狭缝电极、阵列基板及显示装置
KR102351508B1 (ko) * 2015-04-28 2022-01-14 삼성디스플레이 주식회사 액정 표시 장치
CN105185789A (zh) * 2015-09-07 2015-12-23 昆山龙腾光电有限公司 阵列基板的制造方法、阵列基板与液晶显示装置
KR102148491B1 (ko) * 2015-12-14 2020-08-26 엘지디스플레이 주식회사 박막트랜지스터 기판
CN206248976U (zh) 2016-12-05 2017-06-13 京东方科技集团股份有限公司 阵列基板和显示装置
CN107589599B (zh) * 2017-09-05 2020-11-24 昆山龙腾光电股份有限公司 阵列基板及液晶显示装置
CN109856871B (zh) * 2019-03-29 2022-08-19 京东方科技集团股份有限公司 显示基板、显示面板和显示装置
CN110646945B (zh) * 2019-09-29 2021-11-12 京东方科技集团股份有限公司 显示装置及显示方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101241278A (zh) * 2007-02-05 2008-08-13 京东方显示器科技公司 边缘场开关模式lcd

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101352099B1 (ko) 2004-06-22 2014-01-23 엘지디스플레이 주식회사 횡전계방식 액정표시소자
TWI414864B (zh) * 2007-02-05 2013-11-11 Hydis Tech Co Ltd 邊緣電場切換模式之液晶顯示器
KR101294232B1 (ko) * 2007-06-08 2013-08-07 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및이의 제조 방법
KR101264722B1 (ko) * 2007-09-20 2013-05-15 엘지디스플레이 주식회사 액정표시장치의 제조방법
TWI392918B (zh) * 2009-03-27 2013-04-11 Tpo Displays Corp 影像顯示系統及電子裝置
KR20110139829A (ko) * 2010-06-24 2011-12-30 엘지디스플레이 주식회사 광시야각 액정표시장치용 어레이 기판 및 이의 제조 방법
JP2012073341A (ja) * 2010-09-28 2012-04-12 Hitachi Displays Ltd 液晶表示装置
CN102169259B (zh) 2010-12-28 2014-04-16 昆山龙腾光电有限公司 薄膜晶体管阵列基板及液晶显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101241278A (zh) * 2007-02-05 2008-08-13 京东方显示器科技公司 边缘场开关模式lcd

Also Published As

Publication number Publication date
US20140176843A1 (en) 2014-06-26
EP2746846A1 (en) 2014-06-25
US9097951B2 (en) 2015-08-04
CN103311253A (zh) 2013-09-18

Similar Documents

Publication Publication Date Title
CN103311253B (zh) 薄膜晶体管阵列基板及其制作方法以及液晶显示装置
CN105633016B (zh) Tft基板的制作方法及制得的tft基板
CN104749805B (zh) 显示装置
CN102129142B (zh) 横向电场模式液晶显示装置
CN105629612B (zh) 薄膜晶体管阵列基板及其制作方法
CN102169259B (zh) 薄膜晶体管阵列基板及液晶显示装置
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
CN104965370B (zh) 阵列基板及其制造方法、显示装置
CN103941488A (zh) 一种边缘场型液晶显示装置、阵列基板及其制造方法
CN103309100B (zh) 液晶显示装置及其制造方法
CN103488012B (zh) 像素结构、像素结构的制作方法以及有源元件阵列基板
CN102654703B (zh) 一种阵列基板及其制造方法、以及显示设备
CN105093750A (zh) Tft阵列基板结构及其制作方法
CN106094366A (zh) Ips型阵列基板的制作方法及ips型阵列基板
CN102723308B (zh) 一种阵列基板及其制作方法和显示装置
CN104934443A (zh) 阵列基板及其制造方法、显示装置
CN104898318A (zh) IPS型In Cell触控显示面板及其制作方法
CN103943632A (zh) 一种阵列基板及其制备方法、液晶显示器
CN104637958A (zh) 阵列基板及显示装置
US10101615B2 (en) Array substrate and manufacturing method thereof, liquid crystal panel and display device
WO2013139129A1 (zh) 阵列基板及包括该阵列基板的显示装置
CN202126557U (zh) 一种阵列基板
CN107978608B (zh) Ips型薄膜晶体管阵列基板及其制作方法
KR20120115837A (ko) 프린지 필드 스위칭 방식의 박막 트랜지스터 기판 및 그 제조 방법
CN105826328A (zh) 阵列基板及其制造方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant