CN105629612B - 薄膜晶体管阵列基板及其制作方法 - Google Patents

薄膜晶体管阵列基板及其制作方法 Download PDF

Info

Publication number
CN105629612B
CN105629612B CN201610142728.7A CN201610142728A CN105629612B CN 105629612 B CN105629612 B CN 105629612B CN 201610142728 A CN201610142728 A CN 201610142728A CN 105629612 B CN105629612 B CN 105629612B
Authority
CN
China
Prior art keywords
line
electrode
data line
storage capacitor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610142728.7A
Other languages
English (en)
Other versions
CN105629612A (zh
Inventor
乔艳冰
赵哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InfoVision Optoelectronics Kunshan Co Ltd
Original Assignee
InfoVision Optoelectronics Kunshan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InfoVision Optoelectronics Kunshan Co Ltd filed Critical InfoVision Optoelectronics Kunshan Co Ltd
Priority to CN201610142728.7A priority Critical patent/CN105629612B/zh
Publication of CN105629612A publication Critical patent/CN105629612A/zh
Application granted granted Critical
Publication of CN105629612B publication Critical patent/CN105629612B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种薄膜晶体管阵列基板及其制作方法，包括：衬底；形成在所述衬底上的存储电容电极线；覆盖在所述存储电容电极线上的第一钝化层；形成在所述第一钝化层上的扫描线；覆盖在所述扫描线上的栅极绝缘层；形成在所述栅极绝缘层上的数据线，其中所述扫描线与所述数据线交叉排列限定多个像素区域，所述存储电容电极线沿着所述数据线方向延伸；覆盖在所述数据线上的第二钝化层；形成在每个像素区域内的像素电极，其中所述存储电容电极线与所述像素电极之间形成存储电容。本实施例可以降低数据线与存储电容电极线之间产生的寄生电容，从而降低数据线的电容电阻负载，减少信号延迟，提升显示画质，并且还可以提高像素的开口率。

Description

薄膜晶体管阵列基板及其制作方法
技术领域
本发明涉及液晶显示的技术领域，特别是涉及一种薄膜晶体管阵列基板及其制作方法。
背景技术
随着显示技术的发展，液晶显示面板(Liquid Crystal Display，LCD)因其轻便、低辐射等优点越来越受到人们的欢迎。液晶显示面板包括对置的彩色滤光片基板(colorfilter，CF)和薄膜晶体管阵列基板(TFT array)以及夹置在两者之间的液晶层(LClayer)。
图1为其中一种液晶显示面板的像素结构的平面示意图，图2为图1中沿II-II线的剖面结构示意图，图3为图1中沿III-III线的剖面结构示意图，为了清楚表示，这些图均采取了简略画法，省略了不相关部分的膜层，只示意了相关部分的膜层。请参图1至图3，该液晶显示面板在阵列基板的玻璃基板10上设有扫描线11和数据线12，多条扫描线11与多条数据线12相互交叉排列限定多个像素区域，在扫描线11与数据线12交叉的位置附近设有薄膜晶体管(TFT)13，薄膜晶体管13由栅极131、源极132、漏极133及有源层134组成，其中源极132电连接数据线12，漏极133通过通孔14电连接像素电极15，栅极131电连接扫描线11，源极132和漏极133相互间隔且均与有源层134接触连接。
每个像素电极15由薄膜晶体管13控制。当薄膜晶体管13打开时，像素电极15在打开时间内充电，充电结束后，像素电极15的电压将维持到下一次扫描时重新充电。由于液晶电容(Clc)不大，仅靠液晶电容不能维持像素电极15的电压，因此需要设置一个存储电容(Cs)来保持像素电极15的电压。该液晶显示面板在阵列基板的玻璃基板10上还设有存储电容电极线16，存储电容电极线16的作用是与像素电极15构成存储电容，以此来保持施加于像素电极15上的电压。通常，存储电容有两种主要类型：即存储电容在栅线上(Cs on Gate)和存储电容在公共电极线上(Cs on Common)，图中所示为存储电容在公共电极线上的架构。
如图1至图3所示，存储电容电极线16与TFT 13的栅极131及扫描线11是处于同一层，且三者可由相同材料在同一制程中制作形成。第一金属层M1(包含栅极131、扫描线11和存储电容电极线16)与有源层134之间设有栅极绝缘层17，第二金属层M2(包含源极132、漏极133和数据线12)与像素电极15之间设有钝化层18。存储电容电极线16沿着数据线12所在方向延伸，存储电容电极线16在与数据线12相对应的位置形成凹槽，使存储电容电极线16位于数据线12的左右两侧且与数据线12没有重叠(参图2)，主要目的是降低存储电容电极线16与数据线12之间的寄生电容。但是在此种结构中，存储电容电极线16与数据线12在水平方向相互间隔开(两者之间的间距为A)，为避免背光源(图未示)的光线露出，该液晶显示面板在彩色滤光片基板的玻璃基板101上需要制作较宽的遮光层102，而遮光层102如果设置较宽，将缩减透光面积，会导致像素的开口率降低。其中，遮光层102的宽度WBM的计算如下：
WCs＝B+MA
WBM＝Wd+2*(A+WCs)
其中，WCs是位于数据线每一侧的存储电容电极线的线宽，MA是阻力精度，Wd是数据线的线宽，A是每一侧存储电容电极线与数据线之间的水平间距，d是液晶盒厚(cell gap)，θ和斜视不漏光角度规格相关，B＝d*tanθ。
为减小遮光层102的宽度，以提高像素的开口率，现有技术提出了如图4所示的像素结构。图4为另一种液晶显示面板的像素结构的平面示意图，图5为图4中沿V-V线的剖面结构示意图，同样为了清楚表示，这些图均采取了简略画法，省略了不相关部分的膜层，只示意了相关部分的膜层。与图1至图3中像素结构不同的是，在图4至图5的像素结构中，沿着数据线12方向延伸的存储电容电极线16横跨整个数据线12的宽度，数据线12位于存储电容电极线16的正上方且数据线12的线宽小于存储电容电极线16的线宽，使数据线12重叠在存储电容电极线16上方。此种像素结构可以减小彩色滤光片基板上遮光层102的宽度WBM，有利于提高像素的开口率，但是由于数据线12与存储电容电极线16重叠，增加了数据线12的电容电阻负载(RC loading)，数据线12与存储电容电极线16之间产生较大的寄生电容，导致信号延迟增大，对显示画质造成负面影响。
发明内容
本发明的目的在于提供一种薄膜晶体管阵列基板及其制作方法，以解决遮光层较宽导致像素开口率降低以及数据线与存储电容电极线之间寄生电容大导致影响画面显示的问题。
本发明提供一种薄膜晶体管阵列基板，包括：
衬底；
形成在所述衬底上的存储电容电极线；
覆盖在所述存储电容电极线上的第一钝化层；
形成在所述第一钝化层上的扫描线；
覆盖在所述扫描线上的栅极绝缘层；
形成在所述栅极绝缘层上的数据线，其中所述扫描线与所述数据线交叉排列限定多个像素区域，所述存储电容电极线沿着所述数据线方向延伸；
覆盖在所述数据线上的第二钝化层；
形成在每个像素区域内的像素电极，其中所述存储电容电极线与所述像素电极之间形成存储电容。
进一步地，所述存储电容电极线的线宽大于所述数据线的线宽，所述存储电容电极线水平横跨所述数据线的整个宽度并突出于所述数据线的两侧，使得所述数据线位于所述存储电容电极线的上方并与所述存储电容电极线重叠。
进一步地，所述扫描线与所述数据线交叉的位置附近设有薄膜晶体管，所述薄膜晶体管包括栅极、源极、漏极及有源层，其中所述栅极电连接所述扫描线，所述源极与所述漏极之一电连接所述数据线，所述源极与所述漏极之另一电连接所述像素电极，所述源极和所述漏极相互间隔且均与所述有源层接触连接，所述扫描线和所述栅极位于同一层且夹设在所述第一钝化层与所述栅极绝缘层之间，所述源极、所述漏极和所述数据线位于同一层且夹设在所述栅极绝缘层和所述第二钝化层之间。
进一步地，所述像素电极形成在所述第二钝化层上，所述第二钝化层上设有通孔，所述像素电极通过所述通孔与所述源极或所述漏极电连接。
进一步地，所述存储电容电极线的长度与所述数据线中位于两条相邻扫描线之间的局部数据线的长度相适应，沿着两条相邻所述数据线延伸的两条所述存储电容电极线之间通过电极连接部相连，所述电极连接部沿着所述扫描线的方向延伸。
本发明还提供一种液晶显示面板，包括彩色滤光片基板和薄膜晶体管阵列基板以及夹置在所述彩色滤光片基板与所述薄膜晶体管阵列基板之间的液晶层，所述薄膜晶体管阵列基板为上述的薄膜晶体管阵列基板。
进一步地，所述彩色滤光片基板在对应于每个所述像素电极的外围位置处设有遮光层，其中所述遮光层中位于所述数据线上方的局部遮光层与所述存储电容电极线具有相同宽度且相互重叠。
本发明还提供一种薄膜晶体管阵列基板的制作方法，该制作方法包括如下步骤：
在衬底上形成存储电容电极线；
形成覆盖所述存储电容电极线的第一钝化层；
在所述第一钝化层上形成扫描线；
形成覆盖所述扫描线的栅极绝缘层；
在所述栅极绝缘层上形成数据线，其中所述扫描线与所述数据线交叉排列限定多个像素区域，所述存储电容电极线沿着所述数据线方向延伸；
形成覆盖所述数据线的第二钝化层；
在每个像素区域内形成像素电极，其中所述存储电容电极线与所述像素电极之间形成存储电容。
进一步地，该制作方法还包括在所述扫描线与所述数据线交叉的位置附近形成薄膜晶体管，其中制作所述薄膜晶体管的具体步骤包括：
在所述第一钝化层上形成栅极，其中所述扫描线和所述栅极位于同一层，所述栅极电连接所述扫描线；
在所述栅极绝缘层上形成有源层；
在所述栅极绝缘层上形成源极和漏极，其中所述源极、所述漏极和所述数据线位于同一层，所述源极和所述漏极相互间隔且均与所述有源层接触连接，所述源极与所述漏极之一电连接所述数据线，所述源极与所述漏极之另一电连接所述像素电极。
进一步地，该制作方法还包括在所述第二钝化层上形成通孔，所述像素电极形成在所述第二钝化层上，所述像素电极通过所述通孔与所述源极或所述漏极电连接。
本发明提供的薄膜晶体管阵列基板及其制作方法，在形成扫描线和薄膜晶体管的栅极之前，在衬底上先制作存储电容电极线，并在存储电容电极线上覆盖第一钝化层，然后再在第一钝化层上形成扫描线和栅极，存储电容电极线与扫描线及栅极处于不同层，中间由第一钝化层隔开，改变了现有存储电容电极线与扫描线及栅极位于同一层的架构，增加了数据线与存储电容电极线之间的介质层厚度，降低了数据线与存储电容电极线之间产生的寄生电容，从而降低数据线的电容电阻负载，减少信号延迟，有助于提升显示画质。背光源的光线可由存储电容电极线遮挡，不易出现在像素区域周围的非有效发光区域的漏光现象，在降低数据线与存储电容电极线之间产生的寄生电容的同时，也可以缩减遮光层的宽度，有利于提高像素的开口率。
在本发明中，栅极绝缘层的厚度可以维持原有不变，在降低数据线寄生电容的同时不影响TFT的驱动能力。另外当采用GIA电路设计时，可以在边框处形成两层电容的结构，形成更大的电容量，在获得相同电容量的前提下，电容元件占用的版图面积可以缩减，更有利于窄边框设计。
附图说明
图1为其中一种液晶显示面板的像素结构的平面示意图。
图2为图1中沿II-II线的剖面结构示意图。
图3为图1中沿III-III线的剖面结构示意图。
图4为另一种液晶显示面板的像素结构的平面示意图。
图5为图4中沿V-V线的剖面结构示意图。
图6为本发明实施例中液晶显示面板的像素结构的平面示意图。
图7为图6中沿VII-VII线的剖面结构示意图。
图8为图6中沿VIII-VIII线的剖面结构示意图。
图9a为常规GIA电路中电容元件的组成示意图。
图9b为本发明实施例的GIA电路中电容元件的组成示意图。
图10为本发明实施例中薄膜晶体管阵列基板的制作流程图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术方式及功效，以下结合附图及实施例，对本发明的具体实施方式、结构、特征及其功效，详细说明如后。
图6为本发明实施例中液晶显示面板的像素结构的平面示意图，图7为图6中沿VII-VII线的剖面结构示意图，图8为图6中沿VIII-VIII线的剖面结构示意图，为了清楚表示，这些图均采取了简略画法，省略了不相关部分的膜层，只示意了相关部分的膜层。请参图6至图8，本发明实施例提供的薄膜晶体管阵列基板包括衬底20、形成在衬底20上的存储电容电极线26、覆盖在存储电容电极线26上的第一钝化层29、形成在第一钝化层29上的扫描线21、覆盖在扫描线21上的栅极绝缘层27、形成在栅极绝缘层27上的数据线22以及覆盖在数据线22上的第二钝化层28，其中多条扫描线21与多条数据线22相互交叉排列限定多个像素区域，在每个像素区域内设置有像素电极25。
如图6与图8所示，在扫描线21与数据线22交叉的位置附近设有薄膜晶体管23，薄膜晶体管23包括栅极231、源极232、漏极233及有源层234。其中，栅极231形成在第一钝化层29上，扫描线21和栅极231位于同一层，栅极231电连接对应的扫描线21，栅极绝缘层27同时覆盖在扫描线21和栅极231上，即扫描线21和栅极231夹设在第一钝化层29与栅极绝缘层27之间。有源层234形成在栅极绝缘层27上，源极232和漏极233形成在栅极绝缘层27上，源极232和漏极233相互间隔且均与有源层234接触连接，源极232、漏极233和数据线22位于同一层，源极232与漏极233之一电连接对应的数据线22，源极232与漏极233之另一电连接像素电极25。本实施例中，源极232电连接对应的数据线22，漏极233电连接像素电极25。第二钝化层28同时覆盖源极232、漏极233和数据线22，即源极232、漏极233和数据线22夹设在栅极绝缘层27和第二钝化层28之间。本实施例中，像素电极25形成在第二钝化层28上，第二钝化层28上于对应漏极233的位置处设有通孔24，像素电极25通过通孔24与漏极233电连接，但本发明不限于此，像素电极25也可以形成在栅极绝缘层27上并且直接与漏极233电连接，这样便无需在第二钝化层28设置通孔24，且此时像素电极25位于栅极绝缘层27与第二钝化层28之间。
本实施例中，衬底20可以是玻璃基板或塑料基板等。第一钝化层29、栅极绝缘层27和第二钝化层28的材料例如为氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiONx)等。存储电容电极线26、扫描线21、数据线22、栅极231、源极232和漏极233可以采用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，也可以采用由多层金属薄膜构成的复合薄膜。有源层234可以为非晶硅(a-Si)、多晶硅(p-Si)、金属氧化物半导体(如IGZO、ITZO)等。像素电极25的材料例如为氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等。
如图6与图7所示，存储电容电极线26沿着数据线22方向延伸，存储电容电极线26与像素电极25的四周边缘部分存在重叠以形成存储电容Cs。每个像素电极25由像素区域内的薄膜晶体管23控制。当薄膜晶体管23打开时，像素电极25在打开时间内充电，充电结束后，像素电极25的电压将通过存储电容电极线26与像素电极25之间形成的存储电容Cs维持到下一次扫描时重新充电。本实施例中，存储电容电极线26的线宽大于数据线22的线宽，存储电容电极线26水平横跨数据线22的整个宽度并突出于数据线22的左右两侧，使得数据线22位于存储电容电极线26的上方并与存储电容电极线26重叠，即在垂直于衬底20的投影方向上，数据线22的投影完全落入存储电容电极线26的投影范围内(如图7所示)。
本实施例中，如图6所示，存储电容电极线26的长度与数据线22中位于两条相邻扫描线21之间的局部数据线22的长度相适应，而且沿着两条相邻数据线22延伸的两条存储电容电极线26之间通过一个电极连接部30相连，其中电极连接部30沿着扫描线21的方向延伸。也就是说，本实施例中阵列基板采用存储电容在公共电极线上(Cs on Common)的架构，阵列基板上的各条存储电容电极线26之间通过电极连接部30相互连接。
本发明实施例提供的薄膜晶体管阵列基板中，在形成扫描线21和薄膜晶体管23的栅极231之前，在衬底20上先制作存储电容电极线26，并在存储电容电极线26上覆盖一层钝化层(即第一钝化层29)，然后再在第一钝化层29上形成扫描线21和栅极231，即存储电容电极线26与扫描线21及栅极231处于不同层，中间由第一钝化层29隔开，改变了现有存储电容电极线26与扫描线21及栅极231位于同一层的架构。请参图7，本发明实施例在数据线22与存储电容电极线26之间增加了第一钝化层29，使得在数据线22与存储电容电极线26之间共设置有第一钝化层29和栅极绝缘层27两层介质层，相比于现有在数据线22与存储电容电极线26之间仅设置栅极绝缘层27这一层介质层(如图5所示)而言，增加了介质层厚度，降低了数据线22与存储电容电极线26之间产生的寄生电容，从而降低数据线22的电容电阻负载(RC loading)，减少信号延迟，有助于提升显示画质。
虽然通过直接增加栅极绝缘层27的厚度也可以增加数据线22与存储电容电极线26介质层厚度，也可以达到降低数据线22寄生电容的目的，但是栅极绝缘层27的厚度增加，同时会导致薄膜晶体管23位置处栅极绝缘层27的厚度也同步增加，由于薄膜晶体管23的开态电流与栅极绝缘层27的厚度成反比，因此栅极绝缘层27的厚度增加会导致薄膜晶体管23开态电流不足，驱动能力下降，对薄膜晶体管23的充电能力造成影响，甚至造成无法正常显示。在本发明实施例中，通过在栅极绝缘层27形成之前，在衬底20上制作形成存储电容电极线26和第一钝化层29，栅极绝缘层27的厚度可以维持原有不变，可以在降低数据线寄生电容的同时不影响TFT的驱动能力。
请参图6与图7，本发明实施例提供的彩色滤光片基板包括衬底201和形成在衬底201上的遮光层202，为了清楚表示，图中省略了彩色滤光片基板的其他膜层如彩色滤光膜层等。遮光层202形成在彩色滤光片基板上与每个像素电极25的外围相对应的位置处，其中遮光层202中位于数据线22上方的局部遮光层与存储电容电极线26具有相同宽度且相互重叠，如图7所示。背光源(图未示)的光线可由存储电容电极线26遮挡，不易出现在像素区域周围的非有效发光区域的漏光现象，因此本发明实施例在降低数据线22与存储电容电极线26之间产生的寄生电容的同时，也可以缩减遮光层202的宽度，有利于提高像素的开口率。
如今大尺寸、高分辨率、高刷新频率是显示器的重要发展方向，在高刷新频率时，容易面临像素电极25充电不足的问题。本发明实施例中，由于增设了第一钝化层29，存储电容电极线26与像素电极25之间的存储电容Cs的介电质厚度也增加，存储电容降低，然而针对应用于高频显示的液晶显示面板而言，由于刷新频率的提高，每个像素电极25被充电的时间减少，因此适当降低存储电容反倒有利于在充电时间内将存储电容充满，可以改善存储电容的充电率。
进一步地，在上述阵列基板上还可以制作形成有公共电极(图未示)，公共电极与像素电极25搭配用于产生驱动液晶旋转的边缘电场。在阵列基板上公共电极与像素电极25可以位于不同层中，中间夹置有绝缘层，从而使上述阵列基板可以作为边缘场开关模式(Fringe Field Switching，FFS)的液晶显示面板的阵列基板；或者在阵列基板上公共电极与像素电极25可以位于同一层中，但是相互隔开，从而使上述阵列基板可以作为面内切换模式(In-Plane Switch，IPS)的液晶显示面板的阵列基板。
为实现液晶显示面板的窄边框，业界也有采取GIA(gate driver in array)电路设计，将栅极驱动电路集成在阵列基板的边框处(即非显示区)，以此取代扫描驱动芯片(gate driver IC)绑定(bonding)至阵列基板上的设计。GIA电路的构成中需要包括电容元件。图9a为常规GIA电路中电容元件的组成示意图，如9a所示，在常规的GIA电路中，在形成扫描线和栅极的第一金属层(M1)与形成数据线、源极和漏极的第二金属层(M2)之间形成电容C1，第一金属层(M1)与第二金属层(M2)之间夹设有由栅极绝缘层(GI)构成的介电质层，电容元件形成为单层结构，电容元件在边框处占用版图面积大。图9b为本发明实施例的GIA电路中电容元件的组成示意图，在本发明实施例中，由于额外增加了一层用于形成存储电容电极线26的金属层(以M0表示)，则GIA电路在边框处的电容元件可以做成两层结构，包括第一电容C1和第二电容C2，其中第一电容C1形成于M2与M1之间，M2与M1之间夹设有栅极绝缘层(GI)，第二电容C2形成于M0与M1之间，M0与M1之间夹设有第一钝化层29(以PV1表示)，两层电容的结构可以形成更大的电容量，换言之在获得相同电容量的前提下，电容元件占用的版图面积可以缩减，更有利于窄边框设计。
本发明实施例还提供一种薄膜晶体管阵列基板的制作方法，请结合图6至图8及图10，该制作方法包括如下步骤：
S11：在衬底20上形成存储电容电极线26；
在步骤S11中，可以在衬底20上先通过磁控溅射或热蒸发等方法沉积一层金属材料层(即M0)，然后对该金属材料层进行一道光罩制程(例如包括上光阻、曝光、显影、蚀刻、去光阻等工艺)制作形成存储电容电极线26的图形。
S12：形成覆盖存储电容电极线26的第一钝化层29；
在步骤S12中，可以在衬底20上通过等离子体增强化学气相沉积(PECVD)等方法沉积一层绝缘材料以形成第一钝化层29(即PV1)，第一钝化层29覆盖在存储电容电极线26上。
S13：在第一钝化层29上形成扫描线21和栅极231；
在步骤S13中，可以在第一钝化层29上先通过磁控溅射或热蒸发等方法沉积一层金属材料层(即M1)，然后对该金属材料层进行一道光罩制程(例如包括上光阻、曝光、显影、蚀刻、去光阻等工艺)制作形成扫描线21和栅极231的图形，其中扫描线21和栅极231位于同一层，栅极231与对应的扫描线21电连接。
S14：形成覆盖扫描线21和栅极231的栅极绝缘层27；
在步骤S14中，可以在第一钝化层29上通过PECVD等方法沉积一层绝缘材料以形成栅极绝缘层27(即GI)，栅极绝缘层27同时覆盖在扫描线21和栅极231上。
S15：在栅极绝缘层27上形成有源层234；
在步骤S15中，可以在栅极绝缘层27上先通过磁控溅射或PECVD等方法沉积一层半导体材料层，然后对该半导体材料层进行一道光罩制程(例如包括上光阻、曝光、显影、蚀刻、去光阻等工艺)制作形成有源层234的图形。
S16：在栅极绝缘层27上形成数据线22、源极232和漏极233，其中扫描线21与数据线22交叉排列限定多个像素区域，且存储电容电极线26沿着数据线22延伸；
在步骤S16中，可以在栅极绝缘层27上先通过磁控溅射或热蒸发等方法沉积一层金属材料层(即M2)，然后对该金属材料层进行一道光罩制程(例如包括上光阻、曝光、显影、蚀刻、去光阻等工艺)制作形成数据线22、源极232和漏极233的图形，其中源极232、漏极233和数据线22位于同一层，源极232和漏极233相互间隔且均与有源层234接触连接，源极232与漏极233之一电连接数据线22，源极232与漏极233之另一电连接像素电极25。在本实施例中，源极232电连接对应的数据线22，漏极233电连接像素电极25。
可以理解地，上述步骤S15和步骤S16的顺序可以互换，即也可以在栅极绝缘层27上先制作形成数据线22、源极232和漏极233，然后再制作形成有源层234，并使有源层234均与源极232和漏极233接触连接。
S17：形成覆盖数据线22、源极232、漏极233和有源层234的第二钝化层28；
在步骤S17中，可以在栅极绝缘层27上通过PECVD等方法沉积一层绝缘材料以形成第二钝化层28(即PV2)，第二钝化层28同时覆盖在数据线22、源极232、漏极233和有源层234上。
S18：在每个像素区域内形成像素电极25，其中存储电容电极线26与像素电极25之间形成存储电容。
在步骤S18中，可以在第二钝化层28上先通过磁控溅射或热蒸发等方法沉积一层透明导电材料层(如ITO)，然后对该透明导电材料层进行一道光罩制程(例如包括上光阻、曝光、显影、蚀刻、去光阻等工艺)制作形成像素电极25的图形。
本实施例中，在制作形成第二钝化层28之后且在制作像素电极25之前，该制作方法还包括通过一道光罩制程在第二钝化层28上形成通孔24，使得之后形成在第二钝化层28上的像素电极25可通过通孔24与漏极233电连接。但本发明不限于此，像素电极25也可以形成在栅极绝缘层27上并且直接与漏极233电连接，这样便无需在第二钝化层28设置通孔24。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (9)

1.一种薄膜晶体管阵列基板，其特征在于，包括：
衬底(20)；
形成在所述衬底(20)上的存储电容电极线(26)；
覆盖在所述存储电容电极线(26)上的第一钝化层(29)；
形成在所述第一钝化层(29)上的扫描线(21)；
覆盖在所述扫描线(21)上的栅极绝缘层(27)；
形成在所述栅极绝缘层(27)上的数据线(22)，其中所述扫描线(21)与所述数据线(22)交叉排列限定多个像素区域，所述存储电容电极线(26)沿着所述数据线(22)方向延伸，所述存储电容电极线(26)的线宽大于所述数据线(22)的线宽，所述存储电容电极线(26)水平横跨所述数据线(22)的整个宽度并突出于所述数据线(22)的两侧，使得所述数据线(22)位于所述存储电容电极线(26)的上方并与所述存储电容电极线(26)重叠；
覆盖在所述数据线(22)上的第二钝化层(28)；
形成在每个像素区域内的像素电极(25)，其中所述存储电容电极线(26)与所述像素电极(25)之间形成存储电容(Cs)。
2.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述扫描线(21)与所述数据线(22)交叉的位置附近设有薄膜晶体管(23)，所述薄膜晶体管(23)包括栅极(231)、源极(232)、漏极(233)及有源层(234)，其中所述栅极(231)电连接所述扫描线(21)，所述源极(232)与所述漏极(233)之一电连接所述数据线(22)，所述源极(232)与所述漏极(233)之另一电连接所述像素电极(25)，所述源极(232)和所述漏极(233)相互间隔且均与所述有源层(234)接触连接，所述扫描线(21)和所述栅极(231)位于同一层且夹设在所述第一钝化层(29)与所述栅极绝缘层(27)之间，所述源极(232)、所述漏极(233)和所述数据线(22)位于同一层且夹设在所述栅极绝缘层(27)和所述第二钝化层(28)之间。
3.根据权利要求2所述的薄膜晶体管阵列基板，其特征在于，所述像素电极(25)形成在所述第二钝化层(28)上，所述第二钝化层(28)上设有通孔(24)，所述像素电极(25)通过所述通孔(24)与所述源极(232)或所述漏极(233)电连接。
4.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述存储电容电极线(26)的长度与所述数据线(22)中位于两条相邻扫描线(21)之间的局部数据线的长度相适应，沿着两条相邻所述数据线(22)延伸的两条所述存储电容电极线(26)之间通过电极连接部(30)相连，所述电极连接部(30)沿着所述扫描线(21)的方向延伸。
5.一种液晶显示面板，包括彩色滤光片基板和薄膜晶体管阵列基板以及夹置在所述彩色滤光片基板与所述薄膜晶体管阵列基板之间的液晶层，其特征在于，所述薄膜晶体管阵列基板为权利要求1至4任一项所述的薄膜晶体管阵列基板。
6.根据权利要求5所述的液晶显示面板，其特征在于，所述彩色滤光片基板在对应于每个所述像素电极(25)的外围位置处设有遮光层(202)，其中所述遮光层(202)中位于所述数据线(22)上方的局部遮光层与所述存储电容电极线(26)具有相同宽度且相互重叠。
7.一种薄膜晶体管阵列基板的制作方法，其特征在于，该制作方法包括如下步骤：
在衬底(20)上形成存储电容电极线(26)；
形成覆盖所述存储电容电极线(26)的第一钝化层(29)；
在所述第一钝化层(29)上形成扫描线(21)；
形成覆盖所述扫描线(21)的栅极绝缘层(27)；
在所述栅极绝缘层(27)上形成数据线(22)，其中所述扫描线(21)与所述数据线(22)交叉排列限定多个像素区域，所述存储电容电极线(26)沿着所述数据线(22)方向延伸，所述存储电容电极线(26)的线宽大于所述数据线(22)的线宽，所述存储电容电极线(26)水平横跨所述数据线(22)的整个宽度并突出于所述数据线(22)的两侧，使得所述数据线(22)位于所述存储电容电极线(26)的上方并与所述存储电容电极线(26)重叠；
形成覆盖所述数据线(22)的第二钝化层(28)；
在每个像素区域内形成像素电极(25)，其中所述存储电容电极线(26)与所述像素电极(25)之间形成存储电容(Cs)。
8.如权利要求7所述的薄膜晶体管阵列基板的制作方法，其特征在于，该制作方法还包括在所述扫描线(21)与所述数据线(22)交叉的位置附近形成薄膜晶体管(23)，其中制作所述薄膜晶体管(23)的具体步骤包括：
在所述第一钝化层(29)上形成栅极(231)，其中所述扫描线(21)和所述栅极(231)位于同一层，所述栅极(231)电连接所述扫描线(21)；
在所述栅极绝缘层(27)上形成有源层(234)；
在所述栅极绝缘层(27)上形成源极(232)和漏极(233)，其中所述源极(232)、所述漏极(233)和所述数据线(22)位于同一层，所述源极(232)和所述漏极(233)相互间隔且均与所述有源层(234)接触连接，所述源极(232)与所述漏极(233)之一电连接所述数据线(22)，所述源极(232)与所述漏极(233)之另一电连接所述像素电极(25)。
9.如权利要求8所述的薄膜晶体管阵列基板的制作方法，其特征在于，该制作方法还包括在所述第二钝化层(28)上形成通孔(24)，所述像素电极(25)形成在所述第二钝化层(28)上，所述像素电极(25)通过所述通孔(24)与所述源极(232)或所述漏极(233)电连接。
CN201610142728.7A 2016-03-14 2016-03-14 薄膜晶体管阵列基板及其制作方法 Active CN105629612B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610142728.7A CN105629612B (zh) 2016-03-14 2016-03-14 薄膜晶体管阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610142728.7A CN105629612B (zh) 2016-03-14 2016-03-14 薄膜晶体管阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN105629612A CN105629612A (zh) 2016-06-01
CN105629612B true CN105629612B (zh) 2019-04-05

Family

ID=56044701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610142728.7A Active CN105629612B (zh) 2016-03-14 2016-03-14 薄膜晶体管阵列基板及其制作方法

Country Status (1)

Country Link
CN (1) CN105629612B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106019742B (zh) * 2016-06-15 2019-04-30 深圳市华星光电技术有限公司 液晶显示面板的制作方法
CN106200167B (zh) * 2016-08-25 2019-06-11 武汉华星光电技术有限公司 阵列基板及液晶显示器
CN107799532B (zh) * 2016-09-01 2021-02-05 群创光电股份有限公司 显示装置
CN106200182B (zh) * 2016-09-14 2019-09-17 武汉华星光电技术有限公司 一种液晶面板及其制备方法
CN106773392A (zh) * 2016-11-28 2017-05-31 深圳市华星光电技术有限公司 一种阵列基板及制作方法、曲面液晶显示面板
CN107132710B (zh) * 2017-05-17 2021-01-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN107219702A (zh) * 2017-07-20 2017-09-29 深圳市华星光电技术有限公司 一种阵列基板及其制造方法、液晶显示装置
CN107817926B (zh) * 2017-10-27 2021-03-23 北京京东方显示技术有限公司 一种阵列基板、液晶显示面板及显示装置
CN109143705A (zh) * 2018-09-18 2019-01-04 深圳市华星光电技术有限公司 提高显示清晰度的面板
CN109828419B (zh) * 2019-04-08 2022-02-22 惠科股份有限公司 阵列基板及其制作方法
CN110764328B (zh) * 2019-10-28 2022-06-14 合肥京东方显示技术有限公司 显示基板及其维修方法、和显示装置
CN111243439B (zh) * 2020-03-04 2021-09-24 Tcl华星光电技术有限公司 一种显示面板及装置
CN111258131A (zh) * 2020-03-17 2020-06-09 深圳市华星光电半导体显示技术有限公司 液晶显示面板及显示装置
CN112185891B (zh) * 2020-09-28 2023-05-30 成都京东方显示科技有限公司 阵列基板的制造方法、阵列基板及显示面板
CN112748615B (zh) * 2021-01-04 2022-11-29 成都中电熊猫显示科技有限公司 阵列基板及阵列基板的修复方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08248444A (ja) * 1995-03-07 1996-09-27 Casio Comput Co Ltd 表示パネル
CN1920647A (zh) * 2005-08-26 2007-02-28 群康科技(深圳)有限公司 液晶显示装置
CN202049316U (zh) * 2011-04-12 2011-11-23 京东方科技集团股份有限公司 薄膜晶体管阵列基板、液晶面板和显示设备
CN102289114A (zh) * 2011-08-22 2011-12-21 南京中电熊猫液晶显示科技有限公司 液晶显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050000653A (ko) * 2003-06-24 2005-01-06 엘지.필립스 엘시디 주식회사 액정 표시 패널

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08248444A (ja) * 1995-03-07 1996-09-27 Casio Comput Co Ltd 表示パネル
CN1920647A (zh) * 2005-08-26 2007-02-28 群康科技(深圳)有限公司 液晶显示装置
CN202049316U (zh) * 2011-04-12 2011-11-23 京东方科技集团股份有限公司 薄膜晶体管阵列基板、液晶面板和显示设备
CN102289114A (zh) * 2011-08-22 2011-12-21 南京中电熊猫液晶显示科技有限公司 液晶显示装置

Also Published As

Publication number Publication date
CN105629612A (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
CN105629612B (zh) 薄膜晶体管阵列基板及其制作方法
JP5604481B2 (ja) 横電界型の液晶表示装置
CN105527767B (zh) 一种阵列基板以及液晶显示器
CN105470269B (zh) Tft阵列基板及其制作方法
CN103439840B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
US20110085121A1 (en) Fringe Field Switching Mode Liquid Crystal Display Device and Method of Fabricating the Same
US10050061B2 (en) Array substrate and manufacturing method thereof, display device
CN103941488A (zh) 一种边缘场型液晶显示装置、阵列基板及其制造方法
CN105093750B (zh) Tft阵列基板结构及其制作方法
US20070171320A1 (en) Pixel structure and liquid crystal display and method for manufacturing the same
CN204065626U (zh) 阵列基板、显示面板及显示装置
CN102566172A (zh) 用于面内切换模式的液晶显示器件的阵列基板及其制作方法
KR101096336B1 (ko) 에프에프에스 모드 액정표시장치 및 그 제조방법
CN103488012B (zh) 像素结构、像素结构的制作方法以及有源元件阵列基板
US9871061B2 (en) Display substrate and method of fabricating the same
US20100066933A1 (en) Display plate and liquid crystal display device having the same
WO2016141682A1 (zh) 阵列基板和显示装置
US8451410B2 (en) Array substrate for wide viewing angle liquid crystal display device and mehod of manufacturing the same
CN105652543A (zh) 阵列基板及其制作方法、显示器件
CN103094069B (zh) 像素结构
CN106483728A (zh) 像素结构、阵列基板和显示装置
CN102902113A (zh) 液晶显示装置
CN101872770B (zh) 像素单元、共面转换型液晶显示装置及制造方法
WO2016141705A1 (zh) 阵列基板及其制造方法和显示装置
CN111916492B (zh) Tft器件及其制备方法、阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 215301 No. 1, Longteng Road, Suzhou, Jiangsu

Patentee after: Kunshan Longteng Au Optronics Co

Address before: 215301 No. 1, Longteng Road, Suzhou, Jiangsu

Patentee before: Kunshan Longteng Optronics Co., Ltd.

CP01 Change in the name or title of a patent holder