CN202049316U - 薄膜晶体管阵列基板、液晶面板和显示设备 - Google Patents

薄膜晶体管阵列基板、液晶面板和显示设备 Download PDF

Info

Publication number
CN202049316U
CN202049316U CN2011201060181U CN201120106018U CN202049316U CN 202049316 U CN202049316 U CN 202049316U CN 2011201060181 U CN2011201060181 U CN 2011201060181U CN 201120106018 U CN201120106018 U CN 201120106018U CN 202049316 U CN202049316 U CN 202049316U
Authority
CN
China
Prior art keywords
data line
public electrode
electrode wire
film transistor
array base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2011201060181U
Other languages
English (en)
Inventor
崔承镇
刘圣烈
宋泳锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN2011201060181U priority Critical patent/CN202049316U/zh
Application granted granted Critical
Publication of CN202049316U publication Critical patent/CN202049316U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

本实用新型提供一种薄膜晶体管阵列基板,涉及液晶显示器领域,为解决现有技术中薄膜晶体管阵列基板中由于基板的数据线和基板的公共电极线交迭带来的寄生电容Cdc增加的问题而设计。所述的阵列基板包括:薄膜晶体管、栅线、数据线和公共电极线,所述数据线和所述公共电极线交迭而形成交迭区域,所述数据线和所述公共电极线中的至少一个在所述交迭区域中设置有开口。本实用新型用于薄膜晶体管阵列基板设计,能够减少公共延迟和数据线与公共电极之间的寄生电容Cdc。本实用新型还提供了包含所述阵列基板的液晶面板,以及包括所述液晶面板的显示设备。

Description

薄膜晶体管阵列基板、液晶面板和显示设备
技术领域
本实用新型涉及液晶显示领域,特别涉及一种薄膜晶体管阵列基板和包含所述阵列基板的液晶面板以及包括所述液晶面板的显示设备。
背景技术
现有技术中,TFT LCD(Thin Film Transistor Liquid Crystal Display,薄膜晶体管液晶显示器)的阵列基板一般包括:薄膜晶体管(Thin Film Transistor,简称TFT)、栅线(Gate line)、数据线(Data line)和公共电极线(Common line)。为了提高开口率,现有技术中在制造薄膜晶体管阵列基板时,往往采用使用栅极金属(gate metal)在数据线(Data line)10下方形成公共电极线(Commonline)20的方式,如图1和图2所示。图1和图2所示中,10为数据线,20为公共电极线,13为像素电极(一般为ITO),14为栅线(Gate line),15为薄膜晶体管(TFT)。图1示出的是阵列基板的一个像素结构,其中数据线10垂直设置,公共电极线20平行于数据线设置。
但是,在上述方式下,数据线(Data line)10与公共电极线(common line)20形成了交叠(同“交迭”),而这种交叠会带来数据线与公共电极线之间的寄生电容Cdc(capacitance data common)电容量的增加,造成公共电极线传输延时(common delay),最终影响显示效果,同时寄生电容Cdc(capacitancedata common)的增加也会在一定程度上增大功耗。
实用新型内容
本实用新型要解决的技术问题是提供一种薄膜晶体管阵列基板和包含所述阵列基板的液晶面板,以及包括所述液晶面板的显示设备,能够减少由于阵列基板的数据线和公共电极线交迭带来的寄生电容增加的问题。
为解决上述技术问题,本实用新型的实施例提供技术方案如下:
本实用新型提供一种薄膜晶体管阵列基板,包括:薄膜晶体管、栅线、数据线和公共电极线,所述数据线和所述公共电极线交迭形成交迭区域,所述数据线和所述公共电极线中的至少一个在所述交迭区域中设置有开口。
所述开口设置在所述公共电极线上。
所述开口设置在所述数据线上。
所述开口的外缘位于所述交迭区域内。
所述数据线垂直设置,所述栅线水平设置,所述公共电极线与所述数据线平行设置。
所述数据线水平设置,所述栅线垂直设置,所述公共电极线与所述数据线平行设置。
所述开口为矩形、圆形、菱形、或者椭圆形。
当所述开口为矩形时,所述矩形的宽度小于2um。
本实用新型还提供一种液晶面板,包括上述的阵列基板。
此外,本实用新型还一种显示设备,包括所述的液晶面板。
本实用新型的实施例具有以下有益效果:
上述方案中,当阵列基板的数据线和公共电极线交迭时,所述数据线和所述公共电极线中的至少一个在所述交迭区域中设置有开口,因此,减少了数据线和公共电极线交迭的面积,从而减少了由于交迭带来的寄生电容增加的问题。
附图说明
图1为现有技术中阵列基板的像素结构的示意图;
图2为图1中薄膜晶体管阵列基板的公共电极线和数据线形成交迭的放大示意图;
图3(a)为本实用新型的第一实施例中公共电极线和数据线形成交迭时数据线的示意图;
图3(b)为本实用新型的第一实施例中公共电极线和数据线形成交迭时公共电极线的示意图,开口设置在公共电极线上;
图3(c)为本实用新型的第一实施例中公共电极线和数据线形成交迭时的交迭示意图;
图4(a)为本实用新型的第二实施例中公共电极线和数据线形成交迭时数据线的示意图,开口设置在数据线上;
图4(b)为本实用新型的第二实施例中公共电极线和数据线形成交迭时公共电极线的示意图;
图4(c)为本实用新型的第二实施例中公共电极线和数据线形成交迭时的交迭示意图;
图5(a)为进行栅金属层沉积步骤的示意图;
图5(b)为进行栅金属层掩模步骤的示意图;
图5(c)为对光刻胶进行灰化工艺的示意图;
图5(d)为进行栅金属层蚀刻步骤的示意图。
具体实施方式
为使本实用新型的实施例要解决的技术问题、技术方案和优点更加清楚,下面将结合附图及具体实施例进行详细描述。
本实用新型提供一种薄膜晶体管阵列基板,包括:数据线(Data line)、公共电极线(common line)、栅线(Gate line)、薄膜晶体管(TFT)以及像素电极(Pixel Electrode),所述数据线和所述公共电极线交迭(overlap)形成交迭区域,所述数据线和所述公共电极线中的至少一个在所述交迭区域中设置有开口(Hole)。
上述方案中,当阵列基板的数据线和公共电极线交迭时,所述数据线和所述公共电极线中的至少一个在所述交迭区域设置开口,因此,减少了数据线和公共电极线交迭的面积,从而减少了由于交迭带来的寄生电容增加的问题,并且减少了公共电极线传输延迟。
在第一实施例中,如图3(a)所示,为公共电极线20和数据线10形成交迭时数据线10的示意图;如图3(b)所示,为公共电极线20和数据线10形成交迭时公共电极线20的示意图,所述开口设置在所述公共电极线上。如图3(c)所示,为公共电极线20和数据线10形成交迭时的交迭示意图。由于开口超出数据线金属时可能发生漏光,因此,开口的大小不超过数据线金属的范围。也就是说,为了避免漏光,所述开口的外缘位于所述交迭区域内,所述开口的面积小于所述交迭区域的面积。上述开口的形状,可以为矩形、圆形、菱形、或椭圆形等任意图形,优选为矩形。当所述开口为矩形时,所述矩形的宽度小于2um;当所述开口为圆形时,所述圆形的直径小于2um。
在第二实施例中,如图4(a)所示,为公共电极线20和数据线10形成交迭时数据线10的示意图;所述开口设置在所述数据线上。如图4(b)所示,为公共电极线20和数据线10形成交迭时公共电极线20的示意图;如图4(c)所示,为公共电极线20和数据线10形成交迭时的交迭示意图。为了避免漏光,所述开口的外缘位于所述交迭区域内,也就是说,所述开口的面积小于所述交迭区域的面积。上述开口的形状,可以为矩形、圆形、菱形、或椭圆形等任意图形,优选为矩形。当所述开口为矩形时,所述矩形的宽度小于2um。当所述开口为圆形时,所述圆形的直径小于2um。
在第一实施例和第二实施例中,所述开口分别单独设置在所述公共电极线或者所述数据线上;更进一步地,在所述公共电极线和所述数据线上可以均设置所述开口,开口的形状和大小可以参照上述进行设置。
在第一实施例和第二实施例中,阵列基板的像素结构可以如附图1所示的方式进行设置,即,数据线垂直设置(此时,栅线水平设置),公共电极线与所述数据线平行设置。也可根据实际需要,将数据线水平设置,公共电极线也水平设置,且二者平行,即数据线水平设置,公共电极线与所述数据线平行设置,此时,栅线垂直设置。对于交迭区域的开口设置,可以如上述实施例所述根据需要进行。
以下描述形成本实用新型的第一实施例中公共电极线的工艺流程。在工艺上,可以采用灰阶掩模(gray tone)形成公共电极线。
现有技术中,生产LCD时形成栅极(gate)和公共电极线时,需要依次经过栅金属层沉积(Gate dep)、掩模(Mask)、蚀刻(etch)等步骤。
本实用新型在公共电极线中形成宽度为2um以下的开口的流程包括以下步骤:
首先,如图5(a)所示,为进行栅金属层沉积的步骤;
然后,如图5(b)所示,为进行栅金属层掩模的步骤;
然后,如图5(c)所示,为对光刻胶进行灰化(ashing)工艺的步骤。
然后,如图5(d)所示,为进行蚀刻的步骤。
由于2um以下的图案(pattern)为LCD工艺中使用的曝光设备解析度以下的图案,所以一般的方法很难形成精确的图案。为形成精确图案,可以加入对光刻胶进行灰化(ashing)处理的工艺步骤,以形成期望的图案。
上述处理过程中,虽然增加了灰化(ashing)的步骤,但这样的工艺可以用于清除光刻胶残留,从而减少工艺不良。对于灰阶掩模来说,以1000~2000的低程度管理还可减少生产的周期时间。
本实用新型第三实施例提供一种液晶面板,包括上述可以减小数据线和公共电极线之间寄生电容的阵列基板。
本实用新型还提供一种显示设备,包括上述液晶面板。该显示设备可以为手机、液晶电视、笔记本、平板电脑、监视器等。
以上所述是本实用新型的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本实用新型的保护范围。

Claims (10)

1.一种薄膜晶体管阵列基板,包括:薄膜晶体管、栅线、数据线和公共电极线,所述数据线和所述公共电极线交迭而形成交迭区域,其特征在于,所述数据线和所述公共电极线中的至少一个在所述交迭区域中设置有开口。
2.根据权利要求1所述的阵列基板,其特征在于,所述开口设置在所述公共电极线上。
3.根据权利要求1所述的阵列基板,其特征在于,所述开口设置在所述数据线上。
4.根据权利要求2或3所述的阵列基板,其特征在于,所述开口的外缘位于所述交迭区域内。
5.根据权利要求1所述的阵列基板,其特征在于,所述数据线垂直设置,所述栅线水平设置,所述公共电极线与所述数据线平行设置。
6.根据权利要求1所述的阵列基板,其特征在于,所述数据线水平设置,所述栅线垂直设置,所述公共电极线与所述数据线平行设置。
7.根据权利要求2或3所述的阵列基板,其特征在于,所述开口为矩形、圆形、菱形、或者椭圆形。
8.根据权利要求7所述的阵列基板,其特征在于,当所述开口为矩形时,所述矩形的宽度小于2um。
9.一种液晶面板,其特征在于,包括权利要求1-8任一项所述的薄膜晶体管阵列基板。
10.一种显示设备,其特征在于,包括权利要求9所述的液晶面板。
CN2011201060181U 2011-04-12 2011-04-12 薄膜晶体管阵列基板、液晶面板和显示设备 Expired - Lifetime CN202049316U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011201060181U CN202049316U (zh) 2011-04-12 2011-04-12 薄膜晶体管阵列基板、液晶面板和显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011201060181U CN202049316U (zh) 2011-04-12 2011-04-12 薄膜晶体管阵列基板、液晶面板和显示设备

Publications (1)

Publication Number Publication Date
CN202049316U true CN202049316U (zh) 2011-11-23

Family

ID=44989620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011201060181U Expired - Lifetime CN202049316U (zh) 2011-04-12 2011-04-12 薄膜晶体管阵列基板、液晶面板和显示设备

Country Status (1)

Country Link
CN (1) CN202049316U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105629612A (zh) * 2016-03-14 2016-06-01 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其制作方法
CN107085335A (zh) * 2017-04-20 2017-08-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法
WO2020155411A1 (zh) * 2019-01-29 2020-08-06 深圳市华星光电技术有限公司 阵列基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105629612A (zh) * 2016-03-14 2016-06-01 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其制作方法
CN105629612B (zh) * 2016-03-14 2019-04-05 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其制作方法
CN107085335A (zh) * 2017-04-20 2017-08-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法
WO2020155411A1 (zh) * 2019-01-29 2020-08-06 深圳市华星光电技术有限公司 阵列基板

Similar Documents

Publication Publication Date Title
CN103151359B (zh) 一种显示装置、阵列基板及其制作方法
CN102881688B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
CN205229635U (zh) 像素结构、阵列基板及显示装置
CN102645799B (zh) 一种液晶显示器件、阵列基板和彩膜基板及其制造方法
CN103226272B (zh) 一种阵列基板及其制备方法、显示装置
CN209946604U (zh) 一种阵列基板、显示面板及显示装置
CN103208491A (zh) 阵列基板及其制造方法、显示装置
CN102646634A (zh) Tft-lcd阵列基板制造方法
US9252159B2 (en) Array substrate and fabrication method thereof, and display device
US20140061645A1 (en) Thin Film Transistor Array Substrate, Manufacturing Method Thereof, And Display Device
CN103762199B (zh) 一种液晶显示器的阵列基板的制造方法
CN106024809A (zh) 一种阵列基板的制作方法、阵列基板及显示装置
CN102842587A (zh) 阵列基板及其制作方法、显示装置
CN105137672A (zh) 阵列基板及其制造方法
CN103137558A (zh) 一种tn型阵列基板及其制作方法、显示装置
CN103474396B (zh) Tft-lcd阵列基板的制造方法
US20190043898A1 (en) Array substrate motherboard, method for manufacturing the same, and display device
US9219088B2 (en) Array substrate, manufacturing method thereof, and display device
CN104934449A (zh) 显示基板及其制作方法以及显示装置
US10403761B2 (en) Array substrate and manufacturing method thereof, and display device
CN105448824A (zh) 阵列基板及其制作方法、显示装置
CN202049316U (zh) 薄膜晶体管阵列基板、液晶面板和显示设备
CN103943684A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
US20160322388A1 (en) Array substrate, its manufacturing method and display device
CN103413784A (zh) 一种阵列基板及其制备方法及显示装置

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20111123