CN107085335A - 一种阵列基板及其制作方法 - Google Patents

一种阵列基板及其制作方法 Download PDF

Info

Publication number
CN107085335A
CN107085335A CN201710262064.2A CN201710262064A CN107085335A CN 107085335 A CN107085335 A CN 107085335A CN 201710262064 A CN201710262064 A CN 201710262064A CN 107085335 A CN107085335 A CN 107085335A
Authority
CN
China
Prior art keywords
photoresist
public electrode
electrode wire
passivation layer
array base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710262064.2A
Other languages
English (en)
Inventor
张东徽
曹可
马小叶
马睿
王锡平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710262064.2A priority Critical patent/CN107085335A/zh
Publication of CN107085335A publication Critical patent/CN107085335A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种阵列基板及其制作方法，用以减少阵列基板中数据线与公共电极线之间的寄生电容，从而减少数据线的负载。所述阵列基板，包括衬底基板依次设置在所述衬底基板之上的数据线、钝化层和公共电极线，所述公共电极线和所述数据线在所述衬底基板上的投影具有交叠区域，该阵列基板还包括：设置在所述钝化层中在交叠区域的第一过孔。

Description

一种阵列基板及其制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法。
背景技术
高级超维场转换技术(Advanced Super Dimension Switch，ADS)显示模式是当今液晶显示领域的主流显示模式之一，然而由于其数据线(data line)附近电场的作用，数据线附近位置处的液晶分子会发生偏转，从而导致漏光。为弥补漏光的问题，在数据线上方设置黑矩阵(Black matrix)，但是数据线上方的黑矩阵通常需要较大宽度，从而使像素整体开口率偏低。
为了避免黑矩阵的设置减少显示面板中的开口率，基于ADS技术的HADS技术将公共电极线(COM electrode)设置在数据线上方，从而使得数据线附近电场限制在较窄区域，从而提高了开口率。
然而由于数据线和公共电极线具有交叠区域，造成了数据线和公共电极线之间具有交叠区域处产生寄生电容，从而加重了数据线的负载。
发明内容
本发明提供一种阵列基板及其制作方法，用以减少阵列基板中数据线与公共电极线之间的寄生电容，从而减少数据线的负载。
本发明实施例提供了一种阵列基板，包括衬底基板依次设置在所述衬底基板之上的数据线、钝化层和公共电极线，所述公共电极线和所述数据线在所述衬底基板上的投影具有交叠区域，该阵列基板还包括：
设置在所述钝化层中其位于所述交叠区域的第一过孔。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板中，所述第一过孔中填充有填充物，且所述填充物的介电常数小于所述钝化层的材料的介电常数。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板中，所述阵列基板还包括：
设置在所述所述公共电极线且位于所述交叠区域的贯穿所述公共电极线所在膜层的第二过孔。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板中，所述第二过孔与所述第一过孔在所述衬底基板上的投影完全重叠。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板中，所述阵列基板还包括：
设置在所述公共电极线之上的聚酰亚胺膜层，所述第二过孔填充有所述聚酰亚胺膜层。
相应地，本发明实施例还提供了一种本发明实施例提供的阵列基板的制作方法，包括：采用构图工艺在衬底基板上依次形成数据线、钝化层和公共电极线的图案，其中，所述公共电极线和所述数据线在所述衬底基板上的投影具有交叠区域，该方法还包括：
在形成所述钝化层的图案时，在所述钝化层的交叠区域形成第一过孔。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板的制作方法中，形成第一过孔之后，该方法还包括：
在所述第一过孔处填充填充物，且所述填充物的介电常数小于所述钝化层的材料的介电常数。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板的制作方法中，在形成所述公共电极线的图案时，该方法还包括：
在所述公共电极线的交叠区域形成第二过孔。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板的制作方法中，在形成所述钝化层的图案时，在所述钝化层的交叠区域形成第一过孔，包括：
在所述数据线的图案之上形成钝化层膜层；
在所述钝化层膜层之上形成第一光刻胶，采用掩膜版对所述第一光刻胶进行曝光，显影，形成第一光刻胶完全保留区域和第一光刻胶完全去除区域，其中，所述第一光刻胶完全去除区域与所述交叠区域相对应；
刻蚀所述第一光刻胶完全去除区域所对应的钝化层膜层，形成第一过孔；
在所述第一过孔处填充所述第一光刻胶，剥离所述第一光刻胶完全保留区域所对应的第一光刻胶；
在形成所述公共电极线的图案时，在所述公共电极线的交叠区域形成所述第二过孔，包括：
在所述钝化层的图案之上形成公共电极线膜层；
在所述公共电极线膜层之上形成第二光刻胶，采用所述掩膜版对所述第二光刻胶进行曝光，显影，形成第二光刻胶完全保留区域和第二光刻胶完全去除区域，其中，所述第二光刻胶完全去除区域与所述交叠区域相对应；
刻蚀所述第二光刻胶完全去除区域所对应的公共电极线膜层，形成第二过孔；
剥离所述第二光刻胶完全保留区域所所对应的第二光刻胶。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板的制作方法中，在形成所述公共电极线的图案之后，该方法还包括：
对所述第一过孔中的第一光刻胶进行曝光显影，使得第一光刻胶完全去除；
在所述公共电极线的图案之上形成聚酰亚胺膜层，其中，所述第一过孔和第二过孔处均填充有所述聚酰亚胺膜层。
本发明有益效果如下：
本发明实施例提供的一种阵列基板，包括衬底基板依次设置在所述衬底基板之上的数据线、钝化层和公共电极线，所述公共电极线和所述数据线在所述衬底基板上的投影具有交叠区域，该阵列基板还包括：设置在所述钝化层且位于交叠区域的第一过孔。因此，本发明实施例提供的阵列基板，通过在数据线和公共电极线之间具有交叠区域的钝化层中设置第一过孔，从而减少了数据线和公共电极线之间的寄生电容，从而进一步减少数据线的负载。
附图说明
图1为本发明实施例提供的一种阵列基板的结构示意图；
图2为本发明实施例提供的第二种阵列基板的结构示意图；
图3(a)、图3(b)和图3(c)分别为本发明实施例提供的第三种阵列基板的结构示意图；
图4为本发明实施例提供的第四种阵列基板的结构示意图；
图5为本发明实施例提供的一种阵列基板的制作方法的流程示意图；
图6(a)-图6(i)分别为本发明实施例提供的阵列基板的制作方法每步骤执行后得到的结构示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明提供一种阵列基板及其制作方法，用以减少阵列基板中数据线与公共电极线之间的寄生电容，从而减少数据线的负载。
下面结合附图，对本发明实施例提供的阵列基板及其制作方法的具体实施方式进行详细地说明。
附图中各膜层的厚度和形状不反映真实比例，目的只是示意说明本发明内容。
参见图1，本发明实施例提供的阵列基板，包括：衬底基板10、依次设置在衬底基板10之上的数据线11、钝化层12和公共电极线13，公共电极线13和数据线11在衬底基板10上的投影具有交叠区域，该阵列基板还包括：设置在钝化层12其位于交叠区域的第一过孔121。
其中，在钝化层的交叠区域设置第一过孔，且数据线和公共电极线具有交叠的区域处的钝化层减少，由于钝化层的材料一般为氮化硅，介电常数越为6，而设置了第一过孔后，第一过孔中存在真空或空气，使得第一过孔处的介电常数减小，从而进一步减少了公共电极线和数据线之间的寄生电容。
本发明实施例提供的阵列基板，包括衬底基板依次设置在衬底基板之上的数据线、钝化层和公共电极线，公共电极线和数据线在衬底基板上的投影具有交叠区域，该阵列基板还包括：设置在钝化层且位于交叠区域的第一过孔。因此，本发明实施例中的阵列基板通过在数据线和公共电极线之间具有交叠区域的钝化层中设置第一过孔，从而减少了数据线和公共电极线之间的寄生电容，从而进一步减少数据线的负载。
在具体实施例中，为了进一步减少数据线和公共电极线之间的寄生电容，参见图2，第一过孔121中填充有填充物14，其中，填充物的介电常数小于钝化层的材料的介电常数。
其中，钝化层的材料一般为氮化硅，介电常数一般为6，本发明实施例中提供的填充物的介电常数小于钝化层的材料的介电常数，即填充物的介电常数小于6。具体地，填充物的材料可以为介电常数小于钝化层材料的介电常数的任一材料，另外填充物还具有绝缘的特性。由于数据线和公共电极线在交叠区域之间的填充物的介电常数较小，从而减小了数据线和公共电极线之间的寄生电容。
在具体实施例中，本发明实施例提供的上述阵列基板中，填充物为聚酰亚胺，或光刻胶。一般地，钝化层的材料为氮化硅，且氮化硅的介电常数为6，本发明的填充物的介电常数小于6，可以用聚酰亚胺，或者光刻胶进行代替，其中，聚酰亚胺的介电常数为4，且经过优化后可低至2.4，是少有的低介电常数有机绝缘材料。
在具体实施例中，为了进一步减少数据线和公共电极线之间的寄生电容，参见图3(a)，本发明实施例提供的上述阵列基板中，阵列基板还包括：设置在公共电极线13且位于交叠区域的贯穿公共电极线所在膜层的第二过孔131，其中，钝化层12中还包括第一过孔121，且第一过孔121中不具有填充物；或者，参见图3(b)，本发明实施例提供的上述阵列基板中，阵列基板还包括：设置在公共电极线13且位于交叠区域的贯穿公共电极线所在膜层的第二过孔131，其中，钝化层12中还包括第一过孔121，且第一过孔121中具有填充物14。
具体地，为了进一步减少数据线和公共电极线之间的交叠面积，在第二公共电极线的交叠区域设置第二过孔，从而减少了交叠区域的公共电极线的面积，其中，第二过孔设置在公共电极线中，因此，只要避免公共电极线的断裂，第二过孔的孔径大小仅仅小于公共电极线的宽度即可。本发明实施例中的第二过孔的大小不做具体限定。另外，参见图3(c)，为了进一步减少公共电极线和数据线之间的寄生电容，可以在第二过孔131中填充本发明实施例中的填充物。
在具体实施例中，为了避免制作第一过孔和第二过孔增加工艺成本，参见图3(a)，本发明实施例提供的上述阵列基板中，第二过孔131与第一过孔121在衬底基板10上的投影完全重叠。
具体地，第一过孔和第二过孔的大小和位置均相等。第一过孔和第二过孔可以采用同一掩膜版进行制作。其中，第一过孔和第二过孔可以相互叠加。
在具体实施例中，参见图4，本发明实施例提供的上述阵列基板中，阵列基板还包括：设置在公共电极线13之上的聚酰亚胺膜层15(PI)，聚酰亚胺膜层15与填充物14为一体化结构。具体地，阵列基板还包括：设置在数据线11和钝化层12之间的有机膜层16和像素电极层17。
具体地，第二过孔填充有填充物，可以在形成公共电极线上方的聚酰亚胺膜层时，将聚酰亚胺填充在第二过孔处，由于聚酰亚胺的介电常数小于钝化层中的材料的介电常数，因此，聚酰亚胺作为填充物填充在第二过孔中，从而减少了公共电极线与数据线之间的寄生电容。
可选地，在第一过孔和第二过孔中的填充物均采用聚酰亚胺进行代替，且在第一过孔和第二过孔均填充有聚酰亚胺，或者，第一过孔中填充光刻胶，第二过孔中填充有聚酰亚胺。
本发明实施例中提供的阵列基板，通过在钝化层中设置第一过孔，且将该第一过孔延伸至公共电极线中，从而减少公共电极线和数据线之间的交叠面积，减少公共电极线和数据线之间的寄生电容。进一步地，在第一过孔和第二过孔中填充有介电常数小于钝化层的材料的介电常数，进一步减少公共电极线和数据线之间的寄生电容。
基于同一发明思想，参见图5，本发明实施例还提供了一种本发明实施例提供的阵列基板的制作方法，包括：
S501、采用构图工艺在衬底基板上依次形成数据线、钝化层和公共电极线的图案，其中，公共电极线和数据线在衬底基板上的投影具有交叠区域；
S502、在形成钝化层的图案时，在钝化层的交叠区域形成第一过孔。
其中，本发明实施例中的构图工艺可只包括光刻工艺，或，可以包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。在具体实施时，可根据本发明中所形成的结构选择相应的构图工艺。
具体地，在形成数据线之前，还包括在衬底基板上依次形成栅极、栅极绝缘层、源漏电极层、有机膜层(ORG)和像素电极层。其中，数据线与源漏电极层同层设置。本发明实施例中，通过在形成钝化层的图形时，在交叠区域中形成第一过孔。在具有第一过孔的钝化层之上形成公共电极线时，第一过孔中填充有空气或真空，且空气或者真空的介电常数小于钝化层的材料的介电常数。从而减少了数据线和公共电极线的寄生电容，以及减少数据线的负载。
在具体实施例中，本发明实施例提供的上述阵列基板的制作方法中，形成第一过孔之后，该方法还包括：在第一过孔处填充填充物，且填充物的介电常数小于所述钝化层的材料的介电常数。具体地，为了进一步减少数据线和公共电极线之间的寄生电容，在第一过孔中填充上比钝化层材料的介电常数更小的填充物。其中，在第一过孔中填充填充物可以采用沉积、涂覆或者其他方式进行填充。具体填充方式在此不做具体限定。
可选地，为了方便在填充有填充物的第一过孔上方形成公共电极电线的图案，填充物至少填充到第一过孔的边缘，从而避免公共电极线的材料沉积在第一过孔中。
在具体实施例中，本发明实施例提供的上述阵列基板的制作方法中，在形成公共电极线的图案时，该方法还包括：在钝化层的交叠区域形成第二过孔。具体地，在公共电极线与数据线交叠的区域形成贯穿公共电极线的第二过孔，在形成第二过孔时，可以采用构图工艺中的任一方式形成。通过在钝化层中形成第一过孔的基础上，在公共电极线的交叠区域形成第二过孔，减少了公共电极线和数据线之间的交叠区域面积，进一步减少了两者之间的寄生电容。
在具体实施例中，本发明实施例提供的上述阵列基板的制作方法中，在形成钝化层的图案时，在钝化层的交叠区域形成第一过孔，包括：在数据线的图案之上形成钝化层膜层；在钝化层膜层之上形成第一光刻胶，采用掩膜版对第一光刻胶进行曝光，显影，形成第一光刻胶完全保留区域和第一光刻胶完全去除区域，其中，第一光刻胶完全去除区域与交叠区域相对应；刻蚀第一光刻胶完全去除区域所对应的钝化层膜层，形成第一过孔；在第一过孔处填充第一光刻胶，剥离第一光刻胶完全保留区域所对应的第一光刻胶；在形成公共电极线的图案时，在公共电极线的交叠区域形成第二过孔，包括：在钝化层的图案之上形成公共电极线膜层；在公共电极线膜层之上形成第二光刻胶，采用掩膜版对第二光刻胶进行曝光，显影，形成第二光刻胶完全保留区域和第二光刻胶完全去除区域，其中，第二光刻胶完全去除区域与交叠区域相对应；刻蚀第二光刻胶完全去除区域所对应的公共电极线膜层，形成第二过孔；剥离第二光刻胶完全保留区域所对应的第二光刻胶。
具体地，本发明实施例中通过在形成钝化层的图案时，采用构图工艺形成贯穿钝化层的第一过孔，且在形成第一过孔之后，在第一过孔中填充有填充物，其中，填充物可以为光刻胶，或者聚酰亚胺。在此不做具体限定。采用构图工艺形成第一过孔，并且在第一过孔处填充上填充物后，在钝化层上方形成公共电极层。其中，在对第一过孔进行填充时，为了避免形成公共电极线透明电极材料沉积到过孔内，将填充物至少覆盖第一过孔的边缘位置。
具体地，在形成第二过孔时采用的掩膜版与形成第一过孔采用的掩膜版为同一掩膜版，从而减少制作阵列基板的制作成本。另外，使得第一过孔和第二过孔在衬底基板上的投影完全重叠，进一步减少了公共电极线和数据线之间的交叠面积，从而减少数据线和公共电极线之间的寄生电容。
另外，由于公共电极线的透明导电材料具有一定的强度，在形成第二过孔时，可以小于第一过孔的孔径，在此不做具体限定。
在具体实施例中，本发明实施例提供的上述阵列基板的制作方法中，在形成公共电机线的图案之后，该方法还包括：对第一过孔中的第一光刻胶进行曝光显影，使得第一光刻胶完全去除；在公共电极线的图案之上形成聚酰亚胺膜层，其中，第一过孔和第二过孔处均填充有聚酰亚胺膜层。
具体地，在形成公共电极线的图案之后，需要形成覆盖公共电极线的聚酰亚胺膜层，由于聚酰亚胺的介电常数小于钝化层中的氮化硅的介电常数，因此，可以将聚酰亚胺填充至第一过孔和第二过孔。
另外，本发明实施例中在形成聚酰亚胺膜层之前，还包括保留第一过孔中的第一光刻胶，直接在填充有第一光刻胶的第一过孔之上形成公共电极线，将聚酰亚胺填充至第二过孔。
下面通过结构示意图介绍本发明实施例提供的阵列基板的制作方法的详细步骤。
步骤一，在衬底基板10上形成栅极01、栅极绝缘层02、有源层03和数据线11，如图6(a)所示；
步骤二，在数据线11上方形成有机膜层16和像素电极层17，在像素电极层17上方形成钝化层12，如图6(b)所示；
步骤三，在钝化层12上方形成第一光刻胶21，采用掩膜版对第一光刻胶21进行曝光，显影，形成第一光刻胶完全保留区域210和第一光刻胶完全去除区域211，其中，第一光刻胶完全去除区域211与交叠区域相对应，如图6(c)所示；
步骤四，刻蚀第一光刻胶完全去除区域211所对应的钝化层12膜层，形成第一过孔121，如图6(d)所示；
步骤五，在第一过孔121处填充第一光刻胶21，剥离第一光刻胶完全保留区域所对应的第一光刻胶，如图6(e)所示；
其中，第一过孔处填充的第一光刻胶至少覆盖第一过孔的边缘。
步骤六，在钝化层12上方形成公共电极线13和第二光刻胶22，采用与形成第一过孔所使用的掩膜版对第二光刻胶22进行曝光，显影，形成第二光刻胶完全保留区域221和第二光刻胶完全去除区域222，其中，第二光刻胶完全去除区域222与交叠区域相对应，如图6(f)所示；
步骤七，刻蚀第二光刻胶完全去除区域222所对应的公共电极线13，形成第二过孔131，并剥离第二光刻胶完全保留区域所对应的第二光刻胶，如图6(g)所示；
步骤八，对公共电极线13进行退火工艺，晶化公共电极线13，并对公共公共电线13进行曝光显影，使得第一过孔中的第一光刻胶21完全去除，如图6(h)所示；
步骤八，在公共电极线13上方形成聚酰亚胺膜层15，且覆盖第二过孔131和第一过孔121，如图6(i)所示。
本发明实施例提供的阵列基板的制作方法中，在形成第一过孔和第二过孔时，可以在形成公共电极线的同时，一次性形成贯穿公共电极线和钝化层的过孔，且在过孔处填充聚酰亚胺。
通过上述步骤形成阵列基板中每个膜层的结构均需要采用构图工艺进行构图。构图工艺可只包括光刻工艺，或，可以包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。在具体实施时，可根据本发明中所形成的结构选择相应的构图工艺。
综上所述，本发明实施例提供的一种阵列基板，包括衬底基板依次设置在所述衬底基板之上的数据线、钝化层和公共电极线，所述公共电极线和所述数据线在所述衬底基板上的投影具有交叠区域，该阵列基板还包括：设置在所述钝化层中在交叠区域的第一过孔。因此，本发明实施例提供的阵列基板，通过在数据线和公共电极线之间具有交叠区域的钝化层中设置第一过孔，从而减少了数据线和公共电极线之间的寄生电容，从而进一步减少数据线的负载。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种阵列基板，包括衬底基板，依次设置在所述衬底基板之上的数据线、钝化层和公共电极线，所述公共电极线和所述数据线在所述衬底基板上的投影具有交叠区域，其特征在于，该阵列基板还包括：
设置在所述钝化层且位于所述交叠区域的第一过孔。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一过孔中填充有填充物，且所述填充物的介电常数小于所述钝化层的材料的介电常数。
3.根据权利要求1或2所述的阵列基板，其特征在于，所述阵列基板还包括：
设置在所述所述公共电极线且位于所述交叠区域的贯穿所述公共电极线所在膜层的第二过孔。
4.根据权利要求3所述的阵列基板，其特征在于，所述第二过孔与所述第一过孔在所述衬底基板上的投影完全重叠。
5.根据权利要求3所述的阵列基板，其特征在于，所述阵列基板还包括：
设置在所述公共电极线之上的聚酰亚胺膜层，所述第二过孔填充有所述聚酰亚胺膜层。
6.一种权利要求1-5任一权项所述的阵列基板的制作方法，包括：采用构图工艺在衬底基板上依次形成数据线、钝化层和公共电极线的图案，其中，所述公共电极线和所述数据线在所述衬底基板上的投影具有交叠区域，其特征在于，该方法还包括：
在形成所述钝化层的图案时，在所述钝化层的交叠区域形成第一过孔。
7.根据权利要求6所述的方法，其特征在于，形成第一过孔之后，该方法还包括：
在所述第一过孔处填充填充物，且所述填充物的介电常数小于所述钝化层的材料的介电常数。
8.根据权利要求6所述的方法，其特征在于，在形成所述公共电极线的图案时，该方法还包括：
在所述公共电极线的交叠区域形成第二过孔。
9.根据权利要求8所述的方法，其特征在于，在形成所述钝化层的图案时，在所述钝化层的交叠区域形成第一过孔，包括：
在所述数据线的图案之上形成钝化层膜层；
在所述钝化层膜层之上形成第一光刻胶，采用掩膜版对所述第一光刻胶进行曝光，显影，形成第一光刻胶完全保留区域和第一光刻胶完全去除区域，其中，所述第一光刻胶完全去除区域与所述交叠区域相对应；
刻蚀所述第一光刻胶完全去除区域所对应的钝化层膜层，形成第一过孔；
在所述第一过孔处填充所述第一光刻胶，剥离所述第一光刻胶完全保留区域所对应的第一光刻胶；
在形成所述公共电极线的图案时，在所述公共电极线的交叠区域形成所述第二过孔，包括：
在所述钝化层的图案之上形成公共电极线膜层；
在所述公共电极线膜层之上形成第二光刻胶，采用所述掩膜版对所述第二光刻胶进行曝光，显影，形成第二光刻胶完全保留区域和第二光刻胶完全去除区域，其中，所述第二光刻胶完全去除区域与所述交叠区域相对应；
刻蚀所述第二光刻胶完全去除区域所对应的公共电极线膜层，形成第二过孔；
剥离所述第二光刻胶完全保留区域所对应的第二光刻胶。
10.根据权利要求9所述的方法，其特征在于，在形成所述公共电极线的图案之后，该方法还包括：
对所述第一过孔中的第一光刻胶进行曝光显影，使得第一光刻胶完全去除；
在所述公共电极线的图案之上形成聚酰亚胺膜层，其中，所述第一过孔和第二过孔处均填充有所述聚酰亚胺膜层。
CN201710262064.2A 2017-04-20 2017-04-20 一种阵列基板及其制作方法 Pending CN107085335A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710262064.2A CN107085335A (zh) 2017-04-20 2017-04-20 一种阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710262064.2A CN107085335A (zh) 2017-04-20 2017-04-20 一种阵列基板及其制作方法

Publications (1)

Publication Number Publication Date
CN107085335A true CN107085335A (zh) 2017-08-22

Family

ID=59612868

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710262064.2A Pending CN107085335A (zh) 2017-04-20 2017-04-20 一种阵列基板及其制作方法

Country Status (1)

Country Link
CN (1) CN107085335A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109683412A (zh) * 2019-01-29 2019-04-26 深圳市华星光电技术有限公司 阵列基板
WO2024059976A1 (zh) * 2022-09-19 2024-03-28 京东方科技集团股份有限公司 阵列基板及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101806982A (zh) * 2009-02-16 2010-08-18 Nec液晶技术株式会社 液晶显示器件和使用该器件的电子装置及其制造方法
CN201876642U (zh) * 2010-03-19 2011-06-22 华映视讯（吴江）有限公司 像素结构
CN202049316U (zh) * 2011-04-12 2011-11-23 京东方科技集团股份有限公司 薄膜晶体管阵列基板、液晶面板和显示设备
KR20120072579A (ko) * 2010-12-24 2012-07-04 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN102854678A (zh) * 2012-09-11 2013-01-02 友达光电股份有限公司 一种可提高画面解析度的立体显示设备及其制造方法
CN103926768A (zh) * 2013-11-20 2014-07-16 上海中航光电子有限公司 一种阵列基板、显示面板和显示装置
CN104155818A (zh) * 2014-07-22 2014-11-19 京东方科技集团股份有限公司 一种阵列基板及显示面板
CN105932027A (zh) * 2016-06-03 2016-09-07 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101806982A (zh) * 2009-02-16 2010-08-18 Nec液晶技术株式会社 液晶显示器件和使用该器件的电子装置及其制造方法
CN201876642U (zh) * 2010-03-19 2011-06-22 华映视讯（吴江）有限公司 像素结构
KR20120072579A (ko) * 2010-12-24 2012-07-04 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN202049316U (zh) * 2011-04-12 2011-11-23 京东方科技集团股份有限公司 薄膜晶体管阵列基板、液晶面板和显示设备
CN102854678A (zh) * 2012-09-11 2013-01-02 友达光电股份有限公司 一种可提高画面解析度的立体显示设备及其制造方法
CN103926768A (zh) * 2013-11-20 2014-07-16 上海中航光电子有限公司 一种阵列基板、显示面板和显示装置
CN104155818A (zh) * 2014-07-22 2014-11-19 京东方科技集团股份有限公司 一种阵列基板及显示面板
CN105932027A (zh) * 2016-06-03 2016-09-07 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109683412A (zh) * 2019-01-29 2019-04-26 深圳市华星光电技术有限公司 阵列基板
WO2020155411A1 (zh) * 2019-01-29 2020-08-06 深圳市华星光电技术有限公司 阵列基板
US11307466B2 (en) 2019-01-29 2022-04-19 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate
WO2024059976A1 (zh) * 2022-09-19 2024-03-28 京东方科技集团股份有限公司 阵列基板及显示装置

Similar Documents

Publication Publication Date Title
CN105161505B (zh) 一种阵列基板及其制作方法、显示面板
CN103489922B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
KR101128333B1 (ko) 어레이 기판 및 이의 제조방법
CN104637955B (zh) 一种阵列基板及其制作方法、显示装置
CN103500730B (zh) 一种阵列基板及其制作方法、显示装置
US8748320B2 (en) Connection to first metal layer in thin film transistor process
CN106098784A (zh) 共平面型双栅电极氧化物薄膜晶体管及其制备方法
JP2012103697A (ja) アレイ基板及び液晶ディスプレイ
CN107146818A (zh) 一种薄膜晶体管、其制作方法、阵列基板及显示装置
CN109360828A (zh) 显示基板及其制造方法、显示装置
WO2015043069A1 (zh) 阵列基板及其制备方法、显示装置
CN106128950B (zh) 显示基板的制作方法、显示基板和显示装置
WO2014117443A1 (zh) 氧化物薄膜晶体管阵列基板及其制作方法、显示面板
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
CN111162095A (zh) 驱动背板及其制备方法、显示面板、显示装置
CN106935546A (zh) 阵列基板的制备方法、阵列基板、显示面板和显示装置
WO2013181915A1 (zh) Tft阵列基板及其制造方法和显示装置
CN104465652B (zh) 一种阵列基板、显示装置及阵列基板的制作方法
CN106129063A (zh) 薄膜晶体管阵列基板及其制造方法
CN103489874A (zh) 阵列基板及其制备方法、显示装置
CN105448936B (zh) 一种阵列基板及其制作方法、显示装置
TW200524169A (en) Thin film transistor integrated circuit device, active matrix display device and methods of producing the devices
WO2013185454A1 (zh) 阵列基板及其制造方法和显示装置
CN107085335A (zh) 一种阵列基板及其制作方法
CN105977267A (zh) 阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170822

RJ01 Rejection of invention patent application after publication