JP2012103697A - アレイ基板及び液晶ディスプレイ - Google Patents

アレイ基板及び液晶ディスプレイ Download PDF

Info

Publication number
JP2012103697A
JP2012103697A JP2011245425A JP2011245425A JP2012103697A JP 2012103697 A JP2012103697 A JP 2012103697A JP 2011245425 A JP2011245425 A JP 2011245425A JP 2011245425 A JP2011245425 A JP 2011245425A JP 2012103697 A JP2012103697 A JP 2012103697A
Authority
JP
Japan
Prior art keywords
insulating layer
array substrate
gate
substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011245425A
Other languages
English (en)
Inventor
Zhenyu Xie
振宇 謝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Publication of JP2012103697A publication Critical patent/JP2012103697A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】本発明はアレイ基板及び液晶ディスプレイに関する。
【解決手段】本発明は、アレイ基板と液晶ディスプレイを開示している。このアレイ基板は、サブストレートと、前記サブストレートに形成された、横縦方向に交差して複数の画素ユニットを囲んで形成したデータライン及びゲートラインと、を備え、各画素ユニットは画素電極と薄膜トランジスタースイッチ素子とを備え、前記薄膜トランジスタースイッチ素子は、ゲート電極、ソース電極、ドレイン電極、活性層を備え、前記ゲート電極と活性層との間にゲート絶縁層が設けられ、前記ゲート絶縁層は不透明絶縁層を含む。
【選択図】図２

Description

本発明はアレイ基板及び液晶ディスプレイに関する。
液晶ディスプレイは、現在ではよく使用されているパネルディスプレイであり、薄膜トランジスター液晶ディスプレイ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、ＴＦＴ−ＬＣＤと略称される）は液晶ディスプレイにおける主流なタイプである。ＴＦＴ−ＬＣＤは常にアレイ構造を有するアレイ基板を備える。
図面１Ａは、従来の代表的なアレイ基板の一部を示した平面図であって、図面１Ｂは図面１ＡにおけるＡ−Ａの側面断面図である。
図面１Ａと図面１Ｂに示したように、通常の四回フォトリソグラフィ技術によって形成されたアレイ基板は、サブストレート１を備える。このサブストレート１には、横縦方向に交差したデータライン５及びゲートライン２が形成されている。データライン５とゲートライン２により、マトリクスに配列された画素ユニットを画成している。各画素ユニットは薄膜トランジスター（ＴＦＴ）スイッチ素子ＴＦＴと画素電極１１とを備え、薄膜トランジスタースイッチ素子は、ゲート電極３、ソース電極７、ドレイン電極８と活性層６を備える。そこで、ゲート電極３はゲートライン２に接続され、ソース電極７はデータライン５に接続され、ドレイン電極８はパッシベーション層ビアホール１０を介して画素電極１１に接続されている。活性層６はソース電極７及びドレイン電極８とゲート電極３との間に形成され、ゲート電極３と活性層６との間にゲート絶縁層４が形成され、画素電極１１とドレイン電極８との間にパッシベーション層９が形成されている。画素電極１１はパッシベーション層ビアホール１０を介してドレイン電極８に連通している。ゲートライン２、データライン５、ゲート電極３、ソース電極７、ドレイン電極８、及び画素電極１１等からなるパターンは合わせて導電パターンと称し、ゲート絶縁層４とパッシベーション層９は、合わせて絶縁層と称する。
ＴＦＴ−ＬＣＤは、例えば、バックライト等の外部光源が必要となるが、バックライトがＴＦＴの活性層に照射した後に、ＴＦＴは漏れ電流（Ｉｏｆｆ）を生じやすくなり、表示品質が低下するようになるので、対向基板（例えば、カラーフィルター基板）においてブラックマトリクスで遮光する必要がある。しかし、これによってＴＦＴ−ＬＣＤの開口率が低下するようになる。
本発明の一実施例はアレイ基板を提供する。前記アレイ基板はサブストレートと、前記サブストレート基板に形成され、横縦方向に交差することにより複数の画素ユニットを囲まれて画成するデータライン及びゲートラインと、を備える。各画素ユニットは画素電極と薄膜トランジスタースイッチ素子とを備える。前記薄膜トランジスタースイッチ素子は、ゲート電極、ソース電極、ドレイン電極、活性層を備える。前記ゲート電極と活性層との間にはゲート絶縁層が設けられ、前記ゲート絶縁層は不透明絶縁層を備える。
本発明の他実施例は液晶ディスプレイを更に提供する。前記ディスプレイは液晶パネルを備える。前記液晶パネルは対向して設置した対向基板と、本発明の何れか前記アレイ基板と、を備える。前記対向基板とアレイ基板との間に液晶層が挟まれて設置されている。
従来の代表的なアレイ基板の一部を示した平面図である。 図面１ＡにおけるＡ−Ａの側面断面図である 本発明の実施例１に係わるアレイ基板の一部を示した側面図である。 本発明の実施例２に係わるアレイ基板の一部を示した側面図である。 本発明の実施例２に係わるアレイ基板にゲートラインとゲート電極が形成された状態を示した一部側面図である。 本発明の実施例２に係わるアレイ基板に透明絶縁層が堆積された状態を示した一部側面図である。 本発明の実施例２に係わるアレイ基板に不透明絶縁層が堆積された状態を示した一部側面図である。 本発明の実施例２に係わるアレイ基板に活性層薄膜が堆積された状態を示した一部側面図である。 本発明の実施例２に係わるアレイ基板にデータライン金属薄膜に塗布されたフォトレジストを露光して現像することを示した図である。 本発明の実施例２に係わるアレイ基板にデータライン金属薄膜をエッチングすることを示した図である。 本発明の実施例２に係わるアレイ基板において活性層薄膜をエッチングすることを示した図である。 本発明の実施例２に係わるアレイ基板に不透明絶縁層をエッチングすることを示した図である。 本発明の実施例２に係わるアレイ基板のアッシング後の状態を示した図である。 本発明の実施例２に係わるアレイ基板に余計な活性層薄膜をエッチングすることを示した図である。 本発明の実施例２に係わるアレイ基板においてソース電極とドレイン電極をエッチングすることを示した図である。 本発明の実施例２に係わるアレイ基板においてＴＦＴチャネルをエッチングすることを示した図である。 本発明の実施例２に係わるアレイ基板においてフォトレジストを剥離することを示した図である。
本発明の実施例の目的、技術案及びメリットを更に明瞭にするために、以下は、本発明の実施例の図面を参照しながら、本発明の実施例を明瞭で完全に説明する。下記の実施例は明らかに本発明の一実施例に過ぎず、全部の実施例ではない。本発明の実施例に基づいて、当業者にとって自明な他の実施例は、本発明の保護範囲に属する。
実施例１
図面２は本発明の実施例１に係わるアレイ基板の一部を示した側面図である。図面２に示したように、このアレイ基板はサブストレート１を備える。サブストレート基板１には、横縦方向に交差して複数の画素ユニットを囲んで画成したデータライン５とゲートライン（図示しない）が形成されている。各画素ユニットは画素電極１１と薄膜トランジスター（ＴＦＴ）スイッチ素子とを備える。各薄膜トランジスタースイッチ素子は、ゲート電極３、ソース電極７、ドレイン電極８、活性層６を備える。ゲート電極３はサブストレート１に形成され、活性層６はゲート電極３の上に形成され、ソース電極７及びドレイン電極８は活性層６の上に形成されている。ゲート電極３と活性層６との間にはゲート絶縁層が設けられている。ゲート絶縁層は不透明絶縁層４１を備える。
本実施例のアレイ基板のゲート絶縁層は不透明絶縁層を備えるため、バックライトがＴＦＴの活性層に照射することを阻止でき、ＴＦＴの照射による漏れ電流を低下させる。これによって、薄膜トランジスタースイッチ素子の性能を向上し、バックライト領域において光漏れを防止でき、対向基板（例えば、カラーフィルター基板）における黒マトリクス面積を減少し、ＴＦＴ−ＬＣＤの開口率を高める。
実施例２
図面３は本発明の実施例２に係わるアレイ基板の一部を示した側面図である。図面３に示したように、このアレイ基板はサブストレート１を備える。サブストレート１には、横縦方向に交差して複数の画素ユニットを囲んで画成したデータライン５とゲートライン（図示しない）とが形成されている。各画素ユニットは画素電極１１と薄膜トランジスター（ＴＦＴ）スイッチ素子とを備える。各薄膜トランジスタースイッチ素子は、ゲート電極３、ソース電極７、ドレイン電極８、活性層６を備える。ゲート電極３はサブストレートに形成され、活性層６はゲート電極３に形成され、ソース電極７及びドレイン電極８は活性層６に形成されている。ゲート電極３と活性層６との間には、ゲート絶縁層が設けられている。ゲート絶縁層は不透明絶縁層４１を備える。更に、ゲート絶縁層は透明絶縁層４２を更に備え、透明絶縁層４２は不透明絶縁層４１の下に形成されている。
ここで、ゲートラインはゲート電極３に接続され、データライン５はソース電極７に接続され、不透明絶縁層４１はデータライン５、ソース電極７、及びドレイン電極８に対応して設けられている。このようにして、データライン５の下には不透明絶縁層４１と透明絶縁層４２とが備えられる。
不透明絶縁層の面積をその上のデータライン又は活性層の面積よりも大きくすることが好ましい。不透明絶縁層４１は黒い樹脂絶縁層でもよい。例えば、対向基板（例えば、カラーフィルター基板）におけるブラックマトリクスと同じ黒い樹脂材料を採用してもよい。この黒い樹脂絶縁層からなる不透明絶縁層の厚さは１００００〜２００００Åであることが好ましい。透明絶縁層４２の厚さは５００〜５０００Åであることが好ましい。
前記アレイ基板の制造方法の実施例は以下のステップを備える。
ステップ１０１は、図面４Ａに示すように、サブストレート１にマグネトロンスパッタ等の方法で一層のゲート金属薄膜を堆積し、フォトエッチングした後にゲートライン（図示しない）とゲート電極３を形成している。この図面４Ａは本発明の実施例２に係わるアレイ基板にゲートラインとゲート電極が形成された状態を示した一部側面図である。
ステップ１０２は、図面４Ｂに示すように、前記パターンを形成したサブストレート１に、プラズマ強化化学気相堆積法（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＰＥＣＶＤ）で、窒化ケイ素等の透明絶縁材料からなりゲート絶縁層の一部に属する透明絶縁層４２を堆積する。図面４Ｂは本発明の実施例２に係わるアレイ基板に透明絶縁層が堆積された状態を示した一部側面図である。
ステップ１０３は、図面４Ｃに示すように、前記パターンを形成したサブストレート１に、感光又は非感光的材料、例えば、黒い樹脂材料からなりゲート絶縁層の一部にも属する不透明絶縁層４１を一層塗布（ｃｏａｔｉｎｇ）してから、硬化する。図面４Ｃは本発明の実施例２に係わるアレイ基板に不透明絶縁層が堆積された状態を示した一部側面図である。
ステップ１０４は、図面４Ｄに示すように、 ＰＥＣＶＤ法で、半導体層（ａ−ｓｉ）薄膜とその上にあるドープされた半導体薄膜（ｎ＋ａ−ｓｉ）を備えてもいい活性層薄膜６０を堆積してから、マグネトロンスパッタ法でデータライン金属薄膜５０を該ドープされた半導体薄膜に一層堆積する。図面４Ｄは本発明の実施例２に係わるアレイ基板に活性層薄膜とデータライン金属薄膜が堆積された状態を示した一部側面図である。
ステップ１０５では、ツートーンマスク、例えば、グレイトンマスク（Ｇｒａｙ Ｔｏｎｅ Ｍａｓｋ、ＧＴＭと略称される）或ハーフトーンマスク（Ｈａｌｆ Ｔｏｎｅ Ｍａｓｋ 、ＨＴＭと略称される）を利用して、フォトレジストを露光現像させてから、ウェットエッチングとドライエッチングを組合わせることによって、パターニングして活性層、データライン、ソース電極、及びドレイン電極を得る。
前記ステップ１０５は、具体的に以下のステップをさらに備える。
ステップ２０１は、図面５Ａに示すように、ツートーンマスクを利用して、データライン金属薄膜５０に塗布したフォトレジスト１７を露光・現像させ、ソース電極、ドレイン電極、及びデータラインを形成する必要がある位置にフォトレジスト完全保留領域を形成し、ＴＦＴチャネルを形成する必要がある位置とゲートラインに対応した位置にフォトレジスト一部保留領域を形成し、他の領域をフォトレジストの完全除去領域にする。この図面５Ａは本発明の実施例２に係わるアレイ基板にデータライン金属薄膜に塗布されたフォトレジストを露光して現像することを示した図である。
ステップ２０２は、図面５Ｂに示すように、ウェットエッチングにより、フォトレジスト完全除去領域が対応したデータライン金属薄膜５０をエッチングして除去する。その後、フォトレジストの下にあるデータラインの一部をオーバーエッチングしてアンダーカット部分を形成し、データライン及び薄膜トランジスタースイッチ素子のソース電極とドレイン電極が位置する領域を形成する。この図面５Ｂは本発明の実施例２に係わるアレイ基板にデータライン金属薄膜をエッチングすることを示した図である。
ステップ２０３は、図面５Ｃに示すように、ドライエッチングにより、フォトレジスト完全除去領域が対応した活性層薄膜を順次にエッチングして除去する。残留の活性層薄膜６０の下には不透明絶縁層４１と透明絶縁層４２を備える。この図面５Ｃは本発明の実施例２に係わるアレイ基板に活性層薄膜をエッチングすることを示した図である。
ステップ２０４は、図面５Ｄに示すように、フォトレジスト完全除去領域が対応した不透明絶縁層４１をエッチングして除去する。この図面５Ｄは本発明の実施例２に係わるアレイ基板に不透明絶縁層をエッチングすることを示した図である。
ステップ２０５は、図面５Ｅに示すように、フォトレジストの一部保留領域のフォトレジストをアッシングして除去し、フォトレジスト完全保留領域のフォトレジストのみを保留する（その厚みが小さくなる）。その後、ＴＦＴチャネルの位置に対応したフォトレジスト一部保留領域のフォトレジスト１７をアッシングして除去し、データラインとソース・ドレイン電極の位置に対応したフォトレジスト完全保留領域のフォトレジスト１７を保留する。この図面５Ｅは本発明の実施例２に係わるアレイ基板においてアッシング後の状態を示した図である。
ステップ２０６は、図５Ｆに示すように、アッシングした後、フォトレジストが横方向においてエッチングされたため、データライン金属薄膜５０の縁部から露出の余計な活性層薄膜をエッチングして除去する。この図面５Ｆは本発明の実施例２に係わるアレイ基板において余計な活性層薄膜をエッチングすることを示した図である。余計な活性層薄膜６０をエッチングした後、活性層６のパターンを形成してもよく、活性層６の下は不透明絶縁層４１を備え、且つ不透明絶縁層４１の面積が活性層の面積よりも大きくする。これにより、バックライトが活性層の半導体層に照射することを阻止できる。
ステップ２０７は、図面５Ｇに示すように、金属ドライエッチングにより、ＴＦＴチャネルの位置に対応した、例えば、Ｍｏで形成されたデータライン金属薄膜をエッチングして除去し、データライン５、ソース電極７、及びドレイン電極８を形成する。この図面５Ｇは本発明の実施例２に係わるアレイ基板においてソース電極とドレイン電極をエッチングすることを示した図である。データライン５の下には、それぞれデータライン、ソース電極、及びドレイン電極に対応する活性層薄膜とゲート絶縁層との不透明絶縁層４１、透明絶縁層４２を順次に形成する。
ステップ２０８は、図面５Ｈ に示すように、ＴＦＴチャネルの位置に対応した活性層を一部にエッチングし、ＴＦＴチャネル１９を形成する。この図面５Ｈは本発明の実施例２に係わるアレイ基板においてＴＦＴチャネルをエッチングすることを示した図である。ＴＦＴチャネルの位置に対応した活性層６のドープ半導体層をエッチングして除去し、半導体層を保留して、ＴＦＴチャネル１９を形成する。これにより、薄膜トランジスタースイッチ素子の制造を完成する。
ステップ２０９は、図面５Ｉに示すように、残留のフォトレジストスを剥離する。この図面５Ｉは本発明の実施例２に係わるアレイ基板においてフォトレジストを剥離することを示した図である。
前記ステップ２０１〜ステップ２０９によって、活性層６、ＴＦＴチャネル１９、ソース電極７、ドレイン電極８、及びデータライン５を形成する、その後、下記のステップ１０６により画素電極を形成できる。
ステップ１０６は、図面３に示すように、パッシベーション層９を堆積し、パッシベーション層ビアホール１０をエッチングにより形成した後に、画素電極導電薄膜を堆積し、それをパターニングすることにより画素電極１１を形成する。画素電極１１はパッシベーション層ビアホール１０を介してドレイン電極８に連通している。
本実施例においては、アレイ基板におけるＴＦＴゲート絶縁層は、不透明絶縁層（例えば、黒い樹脂絶縁層）をゲート絶縁層の一部として、具体的に二層樹脂構造となる。第一層は、透明絶縁層（例えば、窒化ケイ素などの無機材料）である。第二層は、不透明絶縁層を用いる。厚さが１０００Ａ程度の透明絶縁層を形成した後、この第一層の透明絶縁層に黒い樹脂絶縁層を塗布し、画素領域の黒い樹脂をエッチングして除去してから、活性層の下に不透明絶縁層を提供するので、不透明絶縁層は、バックライトがＴＦＴの活性層に照射することを阻止し、光の照射によるＴＦＴの漏れ電流を効果的に減らし、ＴＦＴの特性を向上する。この実施例のアレイ基板によれば、バックライト領域が光の漏れを生じないようにして、対向基板のブラックマトリクス面積を減少して、ＴＦＴ−ＬＣＤの開口率を向上できる。また、不透明絶縁層の面積をその上のソース・ドレイン電極とデータラインとの面積よりも大きく設置することによって、アレイ基板における不透明絶縁層で対向基板のブラックマトリクスを取り替えて、ＴＦＴ−ＬＣＤの開口率を更に向上することができる。
実施例３
本発明の技術案の実施例３は液晶パネルを備える液晶ディスプレイを提供している。前記液晶パネルは、前記実施例により提供されたいずれの構造を有するアレイ基板及び対向基板を備え、前記対向基板とアレイ基板との間に液晶層が挟まれるように設けられている。この対向基板はカラーフィルター基板でもよい。即ち、その上に、例えば、ＲＧＢカラーフィルターユニットが形成されてもよい。アレイ基板にカラーフィルターユニットが形成されると、対向基板にカラーフィルターユニットを設置しなくても良い。
本実施例に係わる液晶ディスプレイのアレイ基板においては、ゲート絶縁層は不透明絶縁層を備えるので、バックライトがＴＦＴの活性層に照射することを阻止し、光の照射によるＴＦＴの漏れ電流を低下して、ＴＦＴの特性を向上できる。また、バックライト領域が光の漏れを生じないようにして、対向基板のブラックマトリクス面積を減少して、ＴＦＴ−ＬＣＤの開口率を向上することができる。更には、ゲート絶縁層の不透明絶縁層の面積をデータラインと薄膜トランジスタースイッチ素子との面積よりも大きく設置することによって、バックライト領域が光の漏れを生じないようにし、カラーフィルター基板のブラックマトリクスを取り替えて、ＴＦＴ−ＬＣＤの開口率を向上することができる。
最後に、以下のことを説明する必要がある。即ち、前記実施例は、単なる本発明の技術案を説明することに用いられる。それを制限するものではない。前記実施例を参照して本発明を詳細に説明したが、依然として各実施例に記載の技術案を補正し、或いはその中の技術的特徴を同等の取替を行うことができ、この補正又は取替が相応の技術案の本質を本発明の各実施例の技術案の主旨と範囲から離脱することがない。
１、サブストレート
２、ゲートライン
３、ゲート電極
４、ゲート絶縁層
５、データライン
６、活性層
７、ソース電極
８、ドレイン電極
９、パッシベーション層
１０、パッシベーション層ビアホール
１１、画素電極
１７、フォトレジスト
１９、ＴＦＴチャネル
４１、不透明絶縁層
４２、透明絶縁層
５０、データライン金属薄膜
６０、活性層薄膜

Claims (9)

  1. サブストレートと、
    前記サブストレート基板に形成され横縦方向に交差することで複数の画素ユニットを囲んで画成するデータラインとゲートラインとを備えるアレイ基板であって、
    各画素ユニットは、画素電極と薄膜トランジスタースイッチ素子とを備え、前記薄膜トランジスタースイッチ素子は、ゲート電極、ソース電極、ドレイン電極、活性層を備え、
    前記ゲート電極と活性層との間にゲート絶縁層が設けられ、前記ゲート絶縁層は不透明絶縁層を含むことを特徴とするアレイ基板。
  2. 前記ゲート絶縁層は更に透明絶縁層を備え、前記透明絶縁層は前記不透明絶縁層の下に形成されたことを特徴とする請求項１に記載のアレイ基板。
  3. 前記不透明絶縁層は前記データライン、ソース電極、及びドレイン電極に対応して設けられたことを特徴とする請求項２に記載のアレイ基板。
  4. 前記不透明絶縁層の面積はその上のデータライン又は活性層の面積よりも大きいことを特徴とする請求項２又は３に記載のアレイ基板。
  5. 前記不透明絶縁層は黒い樹脂絶縁層であることを特徴とする請求項１〜３のいずれか一項に記載のアレイ基板。
  6. 前記不透明絶縁層の厚さは１００００〜２００００Åであることを特徴とする請求項１〜３のいずれか一項に記載のアレイ基板。
  7. 前記透明絶縁層の厚さは５００〜５０００Åであることを特徴とする請求項２又は３に記載のアレイ基板。
  8. 対向するように設けられた対向基板と、請求項１〜７のいずれか一項に記載のアレイ基板とを有する液晶パネルを備え、前記対向基板とアレイ基板との間に液晶層が挟まれるように形成されていることを特徴とする液晶ディスプレイ。
  9. 前記対向基板はカラーフィルター基板であることを特徴とする請求項８に記載の液晶ディスプレイ。
JP2011245425A 2010-11-09 2011-11-09 アレイ基板及び液晶ディスプレイ Pending JP2012103697A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2010206017380U CN201867561U (zh) 2010-11-09 2010-11-09 阵列基板和液晶显示器
CN201020601738.0 2010-11-09

Publications (1)

Publication Number Publication Date
JP2012103697A true JP2012103697A (ja) 2012-05-31

Family

ID=44138713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011245425A Pending JP2012103697A (ja) 2010-11-09 2011-11-09 アレイ基板及び液晶ディスプレイ

Country Status (4)

Country Link
US (1) US8860898B2 (ja)
JP (1) JP2012103697A (ja)
KR (1) KR101322885B1 (ja)
CN (1) CN201867561U (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629585B (zh) * 2011-11-17 2014-07-23 京东方科技集团股份有限公司 一种显示装置、薄膜晶体管、阵列基板及其制造方法
CN102854677A (zh) * 2012-09-10 2013-01-02 京东方科技集团股份有限公司 阵列基板、阵列基板的制造方法及显示装置
CN103887234A (zh) * 2012-12-20 2014-06-25 北京京东方光电科技有限公司 一种tft阵列基板及其制造方法
CN103199095B (zh) * 2013-04-01 2016-06-08 京东方科技集团股份有限公司 显示器、薄膜晶体管阵列基板及其制造工艺
CN103727464B (zh) * 2014-01-08 2016-02-24 昆山龙腾光电有限公司 背光模组及其制造方法
CN104779256B (zh) * 2015-04-09 2018-08-24 深圳市华星光电技术有限公司 阵列基板及其制备方法、液晶面板
EP3141142A1 (de) 2015-09-09 2017-03-15 D. Swarovski KG Farblich veränderbare schmucksteine
CN106997130B (zh) * 2017-04-05 2018-06-15 惠科股份有限公司 一种显示面板及其制程和显示装置
CN109148595B (zh) * 2018-08-13 2021-07-06 Tcl华星光电技术有限公司 薄膜晶体管及薄膜晶体管的制备方法
CN109634004A (zh) * 2018-11-12 2019-04-16 惠科股份有限公司 一种显示面板、制作方法和显示装置
CN110992835B (zh) * 2019-12-20 2022-06-17 京东方科技集团股份有限公司 阵列基板、显示装置及其驱动方法
KR20210091390A (ko) * 2020-01-13 2021-07-22 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN111785735B (zh) * 2020-07-02 2022-07-12 Tcl华星光电技术有限公司 阵列基板及其制作方法、显示面板
USD1029455S1 (en) 2021-12-16 2024-06-04 Shawn Purcell Clothing garment

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62181471A (ja) * 1986-02-05 1987-08-08 Komatsu Ltd 薄膜トランジスタ
JPH0486891A (ja) * 1990-07-31 1992-03-19 Fuji Xerox Co Ltd Ｅｌ発光装置
US5742365A (en) * 1996-01-15 1998-04-21 Lg Electronics, Inc. Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench
JP2002108250A (ja) * 2000-09-29 2002-04-10 Sharp Corp アクティブマトリックス駆動型自発光表示装置及びその製造方法
JP2003347555A (ja) * 2002-05-28 2003-12-05 Chi Mei Electronics Corp 薄膜トランジスター液晶表示装置及びその薄膜トランジスター製作方法
JP2008096970A (ja) * 2006-09-15 2008-04-24 Seiko Epson Corp 電気光学装置及び電子機器
KR20080037242A (ko) * 2006-10-25 2008-04-30 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004014A (ko) * 1999-06-28 2001-01-15 김영환 액정표시소자 및 그의 제조방법
KR20060078131A (ko) * 2004-12-30 2006-07-05 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62181471A (ja) * 1986-02-05 1987-08-08 Komatsu Ltd 薄膜トランジスタ
JPH0486891A (ja) * 1990-07-31 1992-03-19 Fuji Xerox Co Ltd Ｅｌ発光装置
US5742365A (en) * 1996-01-15 1998-04-21 Lg Electronics, Inc. Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench
JP2002108250A (ja) * 2000-09-29 2002-04-10 Sharp Corp アクティブマトリックス駆動型自発光表示装置及びその製造方法
JP2003347555A (ja) * 2002-05-28 2003-12-05 Chi Mei Electronics Corp 薄膜トランジスター液晶表示装置及びその薄膜トランジスター製作方法
JP2008096970A (ja) * 2006-09-15 2008-04-24 Seiko Epson Corp 電気光学装置及び電子機器
KR20080037242A (ko) * 2006-10-25 2008-04-30 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
US8860898B2 (en) 2014-10-14
CN201867561U (zh) 2011-06-15
KR101322885B1 (ko) 2013-10-29
KR20120049834A (ko) 2012-05-17
US20120113366A1 (en) 2012-05-10

Similar Documents

Publication Publication Date Title
JP2012103697A (ja) アレイ基板及び液晶ディスプレイ
KR101089259B1 (ko) 액정 표시 장치의 어레이 기판의 제조방법
KR20090044119A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20020036023A (ko) 액정 표시 장치용 어레이 기판의 제조 방법
WO2013143321A1 (zh) 阵列基板及其制造方法和显示装置
KR101342500B1 (ko) 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시패널
JP2004004680A (ja) 表示装置用配線基板及びその製造方法
WO2021128462A1 (zh) Tft 阵列基板及其制作方法
KR101087398B1 (ko) 액정표시장치의 패드 구조 및 그 제조방법
KR20080002202A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
CN110176462B (zh) 一种透明oled显示器制作方法及显示器
KR20040097517A (ko) 박막 트랜지스터 기판
KR101268388B1 (ko) 액정표시소자 제조방법
KR101324239B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
CN111129037B (zh) Tft阵列基板及其制作方法
KR101180273B1 (ko) 액정표시장치용 어레이 기판의 제조방법
US20140001475A1 (en) Manufacturing method of array substrate, array substrate and lcd device
JP7487238B2 (ja) アレイ基板及びその製造方法
WO2014015622A1 (zh) Tft阵列基板、制造方法及液晶显示装置
KR101271527B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
KR101350409B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20020027731A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100904527B1 (ko) 액정 표시 장치용 어레이 기판의 제조 방법
TWI387826B (zh) 主動元件陣列基板的製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160229

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161031

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170228

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170307

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170519

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180927