CN111785735B - 阵列基板及其制作方法、显示面板 - Google Patents

阵列基板及其制作方法、显示面板 Download PDF

Info

Publication number
CN111785735B
CN111785735B CN202010633416.2A CN202010633416A CN111785735B CN 111785735 B CN111785735 B CN 111785735B CN 202010633416 A CN202010633416 A CN 202010633416A CN 111785735 B CN111785735 B CN 111785735B
Authority
CN
China
Prior art keywords
layer
amorphous silicon
array substrate
active layer
along
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010633416.2A
Other languages
English (en)
Other versions
CN111785735A (zh
Inventor
孙圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202010633416.2A priority Critical patent/CN111785735B/zh
Publication of CN111785735A publication Critical patent/CN111785735A/zh
Application granted granted Critical
Publication of CN111785735B publication Critical patent/CN111785735B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Abstract

一种阵列基板及其制作方法、显示面板，所述阵列基板包括沿第一方向依次层叠设置的衬底基板、第一金属层、第一绝缘层、非晶硅有源层、N+非晶硅层、第二金属层、钝化层以及像素电极；其中，所述非晶硅有源层正对于所述N+非晶硅层进行设置，且所述非晶硅有源层与所述N+非晶硅层在第二方向正投影的长度相等；有益效果为：当背光亮度发生变化时，耦合电容Cpd上下极板的交叠面积始终不发生变化，即耦合电容Cpd的电容值不发生变化，进而减小了显示面板显示时出现水波纹影响显示质量的情况。

Description

阵列基板及其制作方法、显示面板
技术领域
本申请涉及显示领域，特别是涉及一种阵列基板及其制作方法、显示面板。
背景技术
现有的液晶显示面板(LCD，Liquid Crystal Display)在显示时出现水平亮暗纹，即水波纹(waterfall)；随着背光模组亮度的变化而发生变化，即当将所述背光模组的亮度值发生变化时，水波纹的宽度也随之变得不同。经研究发现，水波纹的产生也与电容的变化有关。当电容发生变化时，有水波纹产生；当电容不发生变化时，无水波纹产生。由公式：C＝εS/d知，电容的变化与电容上下极板之间的接触面积S以及上下极板之间的高度差d有关。
现阶段的液晶显示面板为了节省电量，背光采用一种调光(dimming)模式，即电流信号为脉冲式的给入亮、暗信号，当背光亮时，所述非晶硅有源层As tail是半导体，受到光照后，变为导体开始导电，相当于增加了第二金属层的宽度，所以耦合电容Cpd(由像素电极和数据线构成，此处由像素电极与第二金属层构成)的下电极板为所述非晶硅有源层，耦合电容Cpd上下极板的交叠面积S即为所述非晶硅有源层与像素电极之间的交叠面积；当背光暗时，所述非晶硅有源层是半导体，无光照射时不导电，但所述N+非晶硅层N+tail是导体，无论有光或是无光是一直导电的，因此此时耦合电容Cpd的下基板为所述N+非晶硅层，耦合电容Cpd上下极板的交叠面积S即为所述N+非晶硅层与所述像素电极之间的交叠面积；当所述N+非晶硅层与所述非晶硅有源层的长度不同时，所述耦合电容Cpd在有光和无光时的电容值是不同的，因此，会导致显示面板在显示时出现水波纹的现象。
因此，现有的液晶显示面板技术中，还存在着液晶显示面板在有光与无光时，电容上下极板的接触面积的变化使得显示面板在显示时出现水波纹的问题，急需改进。
发明内容
本申请涉及一种阵列基板及其制作方法、显示面板，用于解决现有技术中存在着液晶显示面板在有光与无光时，电容上下极板的接触面积的变化使得显示面板在显示时出现水波纹的问题。
为解决上述问题，本申请提供的技术方案如下：
本申请提供的阵列基板，所述阵列基板包括沿第一方向依次层叠设置的衬底基板、第一金属层、第一绝缘层、非晶硅有源层、N+非晶硅层、第二金属层、钝化层以及像素电极；其中，
所述非晶硅有源层正对于所述N+非晶硅层进行设置，且所述非晶硅有源层与所述N+非晶硅层在第二方向正投影的长度相等。
根据本申请提供的一种实施例，所述第一方向垂直于所述第二方向。
根据本申请提供的一种实施例，所述非晶硅有源层沿所述第一方向的正投影长度大于所述N+非晶硅层沿所述第一方向的正投影长度。
根据本申请提供的一种实施例，所述像素电极沿所述第二方向的部分区域的正投影面积与所述N+非晶硅层沿所述第二方向的部分区域的正投影面积重叠。
根据本申请提供的一种实施例，所述第一金属层与所述第二金属层的材料为钼、钛、铝、铜、镍中的一种或多种的堆栈组合。
本申请还提供一种阵列基板的制作方法，采用上述所述的阵列基板，该方法包括以下步骤：
S10，提供衬底基板，并在所述衬底基板一侧沿第一方向依次形成第一金属层、第一绝缘层、非晶硅有源层、N+非晶硅层、第二金属层以及光刻胶层；
S20，对所述第二金属层进行第一次湿法刻蚀；
S30，对所述光刻胶层进行灰化处理，此时所述光刻胶层沿第二方向的长度大于所述第二金属层沿第二方向的长度；
S40，所述光刻胶层作为掩膜板，采用干法刻蚀所述非晶硅有源层与所述N+非晶硅层，使得所述非晶硅有源层与所述N+非晶硅层沿第二方向的正投影长度相等；
S50，对所述第二金属层进行第二次湿法刻蚀；
S60，对所述第一绝缘层进行第二次干法刻蚀；
S70，剥离掉所述光刻胶层，再在所述第二金属层背离所述衬底基板的一侧形成钝化层以及像素电极。
根据本申请提供的一种实施例，所述光刻胶层为等腰梯形。
根据本申请提供的一种实施例，所述等腰梯形有两个边平行于所述第二方向，分别为：第一边和第二边，所述第一边的长度小于所述第二边的长度。
根据本申请提供的一种实施例，所述非晶硅有源层平行且正对于所述光刻胶层第二边设置，且所述非晶硅有源层沿所述第二方向的长度等于所述光刻胶层第二边的长度。
本申请还提供一种显示面板，所述显示面板包括：上述所述的阵列基板，平行且正对于所述阵列基板设置的彩膜基板以及设置在所述阵列基板与所述彩膜基板之间的液晶层。
与现有技术相比，本申请提供的一种阵列基板及其制作方法、显示面板的有益效果为：本申请提供的阵列基板，所述阵列基板包括沿第一方向依次层叠设置的衬底基板、第一金属层、第一绝缘层、非晶硅有源层、N+非晶硅层、第二金属层、钝化层以及像素电极；其中，所述非晶硅有源层正对于所述N+非晶硅层进行设置，且所述非晶硅有源层与所述N+非晶硅层在第二方向正投影的长度相等，当背光亮度发生变化时，耦合电容Cpd上下极板的交叠面积始终不发生变化，即耦合电容Cpd的电容值不发生变化，进而减小了显示面板显示时出现水波纹影响显示质量的情况。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的阵列基板的第一制作工艺结构示意图。
图2为本申请实施例提供的阵列基板的第二制作工艺结构示意图。
图3为本申请实施例提供的阵列基板的第三制作工艺结构示意图。
图4为本申请实施例提供的阵列基板的第四制作工艺结构示意图。
图5为本申请实施例提供的阵列基板的第五制作工艺结构示意图。
图6为本申请实施例提供的阵列基板的第六制作工艺结构示意图。
图7为本申请实施例提供的阵列基板的制作方法的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
本申请提供一种阵列基板及其制作方法、显示面板，具体参阅图1-图7。
现阶段的液晶显示面板为了节省电量，背光采用一种调光模式，即电流信号为脉冲式的给入亮、暗信号，当背光亮时，所述非晶硅有源层是半导体，受到光照后，变为导体开始导电，相当于增加了第二金属层的宽度，所以耦合电容Cpd的下电极板为所述非晶硅有源层，耦合电容Cpd上下极板的交叠面积S即为所述非晶硅有源层与像素电极之间的交叠面积；当背光暗时，所述非晶硅有源层是半导体，无光照射时不导电，但所述N+非晶硅层是导体，无论有光或是无光是一直导电的，因此此时耦合电容Cpd的下基板为所述N+非晶硅层，耦合电容Cpd上下极板的交叠面积S即为所述N+非晶硅层与所述像素电极之间的交叠面积；当所述N+非晶硅层与所述非晶硅有源层的长度不同时，所述耦合电容Cpd在有光和无光时的电容值是不同的，因此，会导致显示面板在显示时出现水波纹的现象。因此，本申请提供一种阵列基板及其制作方法、显示面板用以解决上述问题。
参阅图6，为本申请提供的阵列基板的第六制作工艺结构示意图。本申请提供的阵列基板1包括沿第一方向Y依次层叠设置的衬底基板11、第一金属层13、第一绝缘层12、非晶硅有源层14、N+非晶硅层15、第二金属层16、钝化层17以及像素电极18；其中，
所述非晶硅有源层14正对于所述N+非晶硅层15进行设置，且所述非晶硅有源层14与所述N+非晶硅层15在第二方向X正投影的长度相等，即所述非晶硅有源层14与所述N+非晶硅层15的横向长度是相等的，背光亮时，所述非晶硅有源层14导电，所以耦合电容Cpd的下电极板为所述非晶硅有源层14，耦合电容Cpd上下极板的交叠面积S1即为所述非晶硅有源层14与像素电极18之间的交叠面积；背光暗时，所述非晶硅有源层14不导电，但所述N+非晶硅层15是一直导电的，因此此时耦合电容Cpd的下基板为所述N+非晶硅层15，耦合电容Cpd上下极板的交叠面积S2即为所述N+非晶硅层15与所述像素电极18之间的交叠面积；由于所述非晶硅有源层14与所述N+非晶硅层15在第二方向X的长度是相等的，因此，交叠面积S1等于交叠面积S2，无论有光还是无光，所述耦合电容Cpd的电容值都是不变的，减小了所述显示面板显示时出现水波纹的情况。
进一步地，所述第一方向Y垂直于所述第二方向X。
进一步地，所述钝化层17包围在所述第一绝缘层13、所述非晶硅有源层14、所述N+非晶硅层15以及所述第二金属层16的四周，还可以起到平坦化的作用。
在本申请的一种实施例中，所述非晶硅有源层14沿所述第一方向Y的正投影长度大于所述N+非晶硅层15沿所述第一方向Y的正投影长度，即所述非晶硅有源层14的高度大于所述N+非晶硅层15的高度，这种结构设计使得阵列基板的阻抗较小，可以增加阵列基板中薄膜晶体管的驱动能力。
在本申请的一种实施例中，所述像素电极18沿所述第二方向的部分区域的正投影面积与所述N+非晶硅层15沿所述第二方向X的部分区域的正投影面积重叠，即所述像素电极18与所述N+非晶硅层15横向的部分区域重叠，形成耦合电容Cpd的上下极板，重叠面积即为电容上下极板的正对面积S，影响电容的大小。
在本申请的一种实施例中，所述第一金属层13与所述第二金属层16的材料为钼、钛、铝、铜、镍中的一种或多种的堆栈组合。
参阅图7，本申请还提供一种阵列基板的制作方法，采用上述所述的阵列基板，该方法包括以下步骤：
S10，提供衬底基板11，并在所述衬底基板11一侧沿第一方向Y依次形成第一金属层13、第一绝缘层12、非晶硅有源层14、N+非晶硅层15、第二金属层16以及光刻胶层19；所述衬底基板11为玻璃基板或是树脂基板，优选树脂基板；所述第一金属线13为扫描线，所述第二金属线16为数据线，所述第一金属层13与所述第二金属层16的材料为钼、钛、铝、铜、镍中的一种或多种的堆栈组合；所述第一绝缘层12的材料为氧化硅(SiOx)、氮化硅(SiNx)或是二者的组合(SiOxNy)；在所述非晶硅有源层14与所述第二金属层16之间增加了所述N+非晶硅层15，且所述N+非晶硅层15与所述非晶硅有源层14的横向长度相等，所述N+非晶硅层15为导体，无论在有光或是无光时，均可以增加所述第二金属层16的宽度，从而增大所述耦合电容Cpd上下极板的正对面积，进而可以减小耦合电容Cpd在有无光照时电容值的变化导致显示面板出现水波纹的情况；
S20，对所述第二金属层16进行第一次湿法刻蚀，参阅图1；
S30，对所述光刻胶层19进行灰化处理，此时所述光刻胶层19沿第二方向X的长度大于所述第二金属层16沿第二方向X的长度，即所述光刻胶层19的横向最大长度大于所述第二金属层16的横向长度，换言之，所述光刻胶层19左右两侧的长度均大于所述第二金属层16，参阅图2；
S40，所述光刻胶层19作为掩膜板，采用干法刻蚀所述非晶硅有源层14与所述N+非晶硅层15，使得所述非晶硅有源层14与所述N+非晶硅层15沿第二方向X的正投影长度相等，即以所述光刻胶层19横向最大长度作为所述非晶硅有源层14与所述N+非晶硅层15横向刻蚀的标准，参阅图3；
S50，对所述第二金属层16进行第二次湿法刻蚀，即图案化所述第二金属层16，参阅图4；
S60，对所述第一绝缘层12进行第二次干法刻蚀，即刻蚀沟道内的所述N+非晶硅层15，参阅图5；
S70，剥离掉所述光刻胶层19，再在所述第二金属层16背离所述衬底基板11的一侧形成钝化层17以及像素电极18，参阅图6。
在本申请的一种实施例中，上述采用的所述光刻胶层19为等腰梯形，即所述光刻胶层19两个腰是相等的，上下两个边平行。
进一步地，所述等腰梯形有两个边平行于所述第二方向X，分别为：第一边和第二边，所述第一边的长度小于所述第二边的长度，即所述第一边与所述第二边均平行于水平方向。
在本申请的一种实施例中，所述非晶硅有源层14平行且正对于所述光刻胶层19的第二边设置，且所述非晶硅有源层14沿所述第二方向X的长度等于所述光刻胶层19第二边的长度。
本申请还提供一种显示面板，所述显示面板包括：上述所述的阵列基板1，平行且正对于所述阵列基板1设置的彩膜基板以及设置在所述阵列基板1与所述彩膜基板之间的液晶层。
与现有技术相比，本申请提供的一种阵列基板及其制作方法、显示面板的有益效果为：本申请提供的阵列基板，所述阵列基板1包括沿第一方向Y依次层叠设置的衬底基板11、第一金属层13、第一绝缘层12、非晶硅有源层14、N+非晶硅层15、第二金属层16、钝化层17以及像素电极18；其中，所述非晶硅有源层14正对于所述N+非晶硅层15进行设置，且所述非晶硅有源层14与所述N+非晶硅层15在第二方向X正投影的长度相等，当背光亮度发生变化时，耦合电容Cpd上下极板的交叠面积不发生变化，即耦合电容Cpd的电容值不发生变化，进而减小了显示面板显示时出现水波纹影响显示质量的情况。
以上对本申请实施例所提供的一种阵列基板及其制作方法、显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (9)

1.一种阵列基板，其特征在于，所述阵列基板包括沿第一方向依次层叠设置的衬底基板、第一金属层、第一绝缘层、非晶硅有源层、N+非晶硅层、第二金属层、钝化层以及像素电极，所述像素电极沿第二方向的部分区域的正投影面积与所述N+非晶硅层沿所述第二方向的部分区域的正投影面积重叠；其中，
所述非晶硅有源层正对于所述N+非晶硅层进行设置，且所述非晶硅有源层与所述N+非晶硅层在所述第二方向正投影的长度相等；所述像素电极为耦合电容的上极板，当背光亮时，所述非晶硅有源层为耦合电容的下极板；当背光暗时，所述N+非晶硅层为所述耦合电容的下极板。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一方向垂直于所述第二方向。
3.根据权利要求1所述的阵列基板，其特征在于，所述非晶硅有源层沿所述第一方向的正投影长度大于所述N+非晶硅层沿所述第一方向的正投影长度。
4.根据权利要求1所述的阵列基板，其特征在于，所述第一金属层与所述第二金属层的材料为钼、钛、铝、铜、镍中的一种或多种的堆栈组合。
5.一种阵列基板的制作方法，其特征在于，采用如权利要求1至4任一项所述的阵列基板，该方法包括以下步骤：
S10，提供衬底基板，并在所述衬底基板一侧沿第一方向依次形成第一金属层、第一绝缘层、非晶硅有源层、N+非晶硅层、第二金属层以及光刻胶层；
S20，对所述第二金属层进行第一次湿法刻蚀；
S30，对所述光刻胶层进行灰化处理，此时所述光刻胶层沿第二方向的长度大于所述第二金属层沿第二方向的长度；
S40，所述光刻胶层作为掩膜板，采用干法刻蚀所述非晶硅有源层与所述N+非晶硅层，使得所述非晶硅有源层与所述N+非晶硅层沿第二方向的正投影长度相等；
S50，对所述第二金属层进行第二次湿法刻蚀；
S60，对所述第一绝缘层进行第二次干法刻蚀；
S70，剥离掉所述光刻胶层，再在所述第二金属层背离所述衬底基板的一侧形成钝化层以及像素电极；所述像素电极沿所述第二方向的部分区域的正投影面积与所述N+非晶硅层沿所述第二方向的部分区域的正投影面积重叠，所述像素电极为耦合电容的上极板，当背光亮时，所述非晶硅有源层为耦合电容的下基板；当背光暗时，所述N+非晶硅层为所述耦合电容的下基板。
6.根据权利要求5所述的阵列基板的制作方法，其特征在于，所述光刻胶层为等腰梯形。
7.根据权利要求6所述的阵列基板的制作方法，其特征在于，所述等腰梯形有两个边平行于所述第二方向，分别为：第一边和第二边，所述第一边的长度小于所述第二边的长度。
8.根据权利要求5所述的阵列基板的制作方法，其特征在于，所述非晶硅有源层平行且正对于所述光刻胶层第二边设置，且所述非晶硅有源层沿所述第二方向的长度等于所述光刻胶层第二边的长度。
9.一种显示面板，其特征在于，所述显示面板包括：权利要求1所述的阵列基板，平行且正对于所述阵列基板设置的彩膜基板以及设置在所述阵列基板与所述彩膜基板之间的液晶层。
CN202010633416.2A 2020-07-02 2020-07-02 阵列基板及其制作方法、显示面板 Active CN111785735B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010633416.2A CN111785735B (zh) 2020-07-02 2020-07-02 阵列基板及其制作方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010633416.2A CN111785735B (zh) 2020-07-02 2020-07-02 阵列基板及其制作方法、显示面板

Publications (2)

Publication Number Publication Date
CN111785735A CN111785735A (zh) 2020-10-16
CN111785735B true CN111785735B (zh) 2022-07-12

Family

ID=72759228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010633416.2A Active CN111785735B (zh) 2020-07-02 2020-07-02 阵列基板及其制作方法、显示面板

Country Status (1)

Country Link
CN (1) CN111785735B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100252833A1 (en) * 2009-04-07 2010-10-07 Tpo Displays Corp. Thin film transistor devices having transistors with different electrical characteristics and method for fabricating the same
CN201867561U (zh) * 2010-11-09 2011-06-15 北京京东方光电科技有限公司 阵列基板和液晶显示器
CN111162091A (zh) * 2018-11-05 2020-05-15 三星显示有限公司 液晶显示器及用于制造液晶显示器的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100905472B1 (ko) * 2002-12-17 2009-07-02 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
KR101232061B1 (ko) * 2006-04-24 2013-02-12 삼성디스플레이 주식회사 금속 배선의 제조 방법 및 표시 기판의 제조 방법
KR20110067765A (ko) * 2009-12-15 2011-06-22 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN104218092B (zh) * 2014-08-13 2017-08-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100252833A1 (en) * 2009-04-07 2010-10-07 Tpo Displays Corp. Thin film transistor devices having transistors with different electrical characteristics and method for fabricating the same
CN201867561U (zh) * 2010-11-09 2011-06-15 北京京东方光电科技有限公司 阵列基板和液晶显示器
CN111162091A (zh) * 2018-11-05 2020-05-15 三星显示有限公司 液晶显示器及用于制造液晶显示器的方法

Also Published As

Publication number Publication date
CN111785735A (zh) 2020-10-16

Similar Documents

Publication Publication Date Title
KR100276442B1 (ko) 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
TWI322288B (en) Manufacture method of pixel array substrate
JP4238956B2 (ja) 銅配線基板及びその製造方法並びに液晶表示装置
CN108649016B (zh) 阵列基板的制作方法
US8183070B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
US20090014727A1 (en) Thin film array panel and manufacturing method thereof
EP3767673A1 (en) Array substrate, manufacturing method therefor, and display apparatus
CN109494257B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
KR20060125066A (ko) 개구율이 향상된 어레이 기판 및 이의 제조방법
US20210405478A1 (en) Array substrate and manufacturing method thereof, and display panel
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20110067765A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN114089571B (zh) 阵列基板及制作方法和显示面板
CN111736393A (zh) 一种显示基板及其制备方法和液晶显示组件
CN111785735B (zh) 阵列基板及其制作方法、显示面板
JP2005018074A (ja) 露光方法及びこれを用いる液晶表示装置用薄膜トランジスタ基板の製造方法
CN111916464A (zh) 阵列基板及其制备方法、显示面板
CN111029344A (zh) 一种阵列基板及其制备方法
CN107247376B (zh) Tft基板的制作方法及液晶显示装置的制作方法
JPH07333648A (ja) 液晶表示装置およびその製法
JP3547063B2 (ja) アクティブマトリクス型液晶表示装置の製造方法
CN107591417B (zh) 阵列基板及其制备方法
KR100527086B1 (ko) 액정표시장치의 제조방법
WO2023097496A9 (zh) 显示基板及其制作方法、显示装置
CN116413962B (zh) 液晶显示面板及其制备方法、液晶显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant