JP3547063B2 - アクティブマトリクス型液晶表示装置の製造方法 - Google Patents
アクティブマトリクス型液晶表示装置の製造方法 Download PDFInfo
- Publication number
- JP3547063B2 JP3547063B2 JP23873796A JP23873796A JP3547063B2 JP 3547063 B2 JP3547063 B2 JP 3547063B2 JP 23873796 A JP23873796 A JP 23873796A JP 23873796 A JP23873796 A JP 23873796A JP 3547063 B2 JP3547063 B2 JP 3547063B2
- Authority
- JP
- Japan
- Prior art keywords
- auxiliary capacitance
- wiring
- liquid crystal
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はコンピュータ、テレビなどのディスプレイに利用され、能動素子として薄膜トランジスタ（以下、ＴＦＴと略称する）などのスイッチング素子を有するアクティブマトリクス型液晶表示装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、液晶表示素子等を用いた卓上パーソナル用情報端末機器およびアミューズメント機器などが開発されている。これらの装置に用いられている液晶表示素子は、高画質化および大型化の要望から、能動素子として薄膜トランジスタ（ＴＦＴ）を有するアクティブマトリクス型液晶表示装置が主流となっている。
【０００３】
さらに、低消費電力化に対する要望も強く、開口率を高めて透過率をアップすることに鎬をけずっている。開口率を高めるため、画素電極を開口部一杯まで広くできるような構造が必要とされる。
【０００４】
例えば、アクティブマトリクス型液晶表示装置の一例として、図７にＴＦＴを用いて形成した液晶表示装置の一部であるアクティブマトリクス型液晶表示装置の構成の一例を示す。
【０００５】
図７に示すように、アクティブマトリクス状にスイッチング素子であるＴＦＴ２および補助容量１が形成される。走査配線であるゲート配線３はＴＦＴ２の走査電極であるゲート電極に接続され、そこへ入力される信号によってＴＦＴ２が駆動される。信号配線であるソース配線５はＴＦＴ２の信号電極であるソース電極に接続され、ビデオ信号が入力される。ＴＦＴ２のドレイン電極には画素電極６および補助容量１の一方の端子が接続される。各補助容量１のもう一方の端子は補助容量配線４に接続され、液晶表示装置の構成とした場合、対向基板上の対向電極と接続される。
【０００６】
図８に１画素分の平面図、図９にＴＦＴ２および補助容量配線４のＡ−Ａ断面構造図を示す。ここでは透明な絶縁性の基板１１の上に、陽極酸化可能な金属にてゲート電極１２および補助容量配線４を形成する。ゲート電極１２および補助容量配線４を陽極酸化処理し、陽極酸化膜２０を形成する。
【０００７】
そして、ゲート絶縁膜１３、半導体層１４、チャネル保護層１５、ソースおよびドレイン電極となるｎ＋ −Ｓｉ層１６、ソース配線５となるＩＴＯからなる透明導電膜２７と金属層１７を順次積層する。
【０００８】
そして、その上に層間絶縁膜１８を形成し、スパッタ等を用いて透明導電膜１９を成膜し、フォトリソ工程およびエッチング工程を経て、画素電極６を形成する。画素電極６は層間絶縁膜１８を貫くコンタクトホール７を介してＴＦＴ２のドレイン電極と接続される。この構造では、ゲート配線３およびソース配線５と画素電極６との間には層間絶縁膜１８が形成されているため、ゲート配線３およびソース配線５に対して画素電極６がオーバーラップされた構造となっている。
【０００９】
陽極酸化膜２０およびゲート絶縁膜１３を介して、補助容量配線４とＩＴＯからなる透明導電膜２７との間に補助容量１が形成される。
【００１０】
次に、コンタクトホール７はテーパーをもつため画素電極６と対向電極との電極間隔が異なるため、液晶の配向が乱れる。このコンタクトホール７で発生する液晶の配向乱れを隠すために、ここでは、補助容量配線４は遮光膜としても機能している。
【００１１】
【発明が解決しようとする課題】
しかしながら、高開口率化により画素電極面積を大きくする必要があるため、補助容量面積を大きくとる必要がある。補助容量面積を大きくすれば、ソース配線５の近くまでＩＴＯからなる透明導電膜２７を広げる必要がある。そのため、ソース配線５と透明導電膜２７との間隔が小さくなり、ソース配線５と透明導電膜２７との間で短絡による不良が発生しやすくなるという問題があった。
【００１２】
また、補助容量配線４は遮光膜としても機能しているので、補助容量面積である補助容量配線４も大きくとる必要があるため、開口率が低下するという問題があった。
【００１３】
また、上記で説明したように透過型の液晶表示装置以外にも、反射型の液晶表示装置についても、表示面積を大きくするため、配線と画素電極との重なりを大きくした場合、同様に補助容量面積を大きくとる必要がある。
【００１４】
本発明は、上記問題点を解決するためになされたものであり、補助容量面積を広くせずに、補助容量を大きくすることができるアクティブマトリクス型液晶表示装置を提供するものである。
【００１８】
【課題を解決するための手段】
本発明は、スイッチング素子がマトリクス状に形成され、該スイッチング素子を制御する走査配線および該スイッチング素子にデータ信号を供給する信号配線がそれぞれ直交するように形成され、該スイッチング素子にて画素電極が制御され、該画素電極に補助容量が設けられたアクティブマトリクス型液晶表示装置の製造方法において、絶縁性基板の上に走査配線および前記補助容量を構成する補助容量配線を陽極酸化可能な金属により形成する工程と、前記補助容量配線の前記補助容量を形成する部分のみを、ゴム系のレジストを用いて覆う工程と、前記走査電極および前記補助容量配線の前記ゴム系のレジストを用いて覆われていない部分を陽極酸化する工程と、陽極酸化処理後、前記補助容量配線の前記補助容量を形成する部分を覆っているゴム系のレジストを剥離する工程と、前記陽極酸化膜および前記補助容量配線の前記補助容量を形成する部分の上に、前記絶縁膜を形成する工程とを包含することを特徴とする。
【００１９】
以下、上記構成による作用を説明する。
【００２０】
本発明であるゲート電極にのみ陽極酸化膜を形成するアクティブマトリクス型液晶表示装置は、ゲート電極および補助容量配線に陽極酸化膜を形成する従来例に対して、単位面積当たりの補助容量が大幅に向上することができる。
【００２１】
従って、本発明のアクティブマトリクス型液晶表示装置では、単位面積当たりの補助容量が大幅に向上するので、補助容量面積を大きくとる必要がなくなる。
【００２２】
また、補助容量面積を大きくとる必要がないので、ソース配線と導電膜との間隔が大きくでき、ソース配線と導電膜との間で短絡による不良を減らすことができる。
【００２３】
また、補助容量配線は遮光膜としても機能しているので、補助容量面積を大きくとる必要がないので、遮光膜としての面積も大きくする必要がなく、開口率の向上に寄与できる。
【００２４】
また、ソース配線とゲート配線、補助容量配線との交差部は陽極酸化処理が行われているため、リークの発生も抑えられるため、良品率が良く、開口率の高いアクティブマトリクス型液晶表示装置を実現することができる。
【００２５】
【発明の実施の形態】
（実施形態１）
本発明の実施形態１について説明する。図１に、実施形態１におけるアクティブマトリクス型液晶表示装置の１画素の平面構成、図２に実施形態１におけるアクティブマトリクス型液晶表示装置の１画素のＡ−Ａ断面構成を示す。図３に、ゲート電極１２、補助容量配線４の陽極酸化処理の工程を示す。
【００２６】
図３および図２により、実施形態１におけるアクティブマトリクス型液晶表示装置の作製方法を説明する。
【００２７】
まず、図３（ａ）に示すように、透明な絶縁性の基板１１上に走査配線であるゲート配線３および走査電極であるゲート電極１２、ゲート配線３とほぼ平行になるように補助容量配線４を形成する。ゲート配線３、ゲート電極１２および補助容量配線４は陽極酸化可能な金属、例えば、Ｔａ、Ａｌ、Ｔｉ、Ｎｂ、Ｚｒ、Ｈｆ等の単層、あるいは上記の陽極酸化可能な金属以外の金属層を下地層とし、その上に上記の陽極酸化可能な金属層からなる多層構造である。実施形態１ではＴａまたはＡｌを用いて厚さ３００ｎｍ程度に形成した。
【００２８】
次に、図３（ｂ）に示すように、高い耐電圧を有する高密度型のポリイソプレン系、または環化ポリブタジエン系を主成分とするゴム系のレジスト３０を用いて、補助容量配線４の陽極酸化処理を行わないコンタクトホール７の下にあたる部分をパターニングして覆う。このとき同時に、ゲート配線３および補助容量配線４の表示領域外の領域にて外部からの信号を入力する箇所（端子部等）についても同様に覆ってもかまわない。
【００２９】
ここで、電解液によりゲート配線３、ゲート電極１２、補助容量配線４を陽極酸化する。実施形態１では、電解液には、電界質として働くクエン酸および酒石酸、リン酸等を混入した水溶液、またはその水溶液に電界集中を防ぐ働きをするエチレングリコールの混入したものを用いた。
【００３０】
次に、図３（ｃ）に示すように、陽極酸化処理が終了すると、ゴム系のレジスト３０を剥離する。陽極酸化処理を行うことにより、補助容量配線４の補助容量を形成する部分のみに陽極酸化処理が施されず、それ以外の補助容量配線４およびゲート電極１２に陽極酸化膜２０が形成される。
【００３１】
信号配線であるソース配線５とゲート配線３、補助容量配線４との交差部は陽極酸化膜２０が形成される。
【００３２】
次に、図３（ｄ）に示すように、陽極酸化膜２０および補助容量配線４の上に、ゲート絶縁膜１３を、例えばＳｉＮｘを用いて３００ｎｍの厚さに積層する。ゲート絶縁膜１３として、ＳｉＮｘ等の窒化物以外にも、ＳｉＯ２ 、Ｔａ２ Ｏ５ 、Ａｌ２ Ｏ３ 、ＴｉＯ２ 、Ｙ２ Ｏ３ 等の酸化物も使用することができる。
【００３３】
その後、図２に示すように、半導体層１４をＣＶＤにより真性アモーファスＳｉ半導体を５０ｎｍ形成した。次に、チャネル保護層１５をＳｉ３ Ｎ４ を用いて３００ｎｍ形成した。次に、ソース・ドレイン電極となるｎ＋ にドープされたアモーファスＳｉにてｎ＋ −Ｓｉ層１６を５０ｎｍ形成した。
【００３４】
ソース配線５を構成するＩＴＯからなる透明導電膜２７を１００ｎｍ形成し、さらにその上に金属層１７をＴａ、Ａｌ、Ｔｉ、Ｎｉ、Ｍｏ、Ｗ、Ｎｂ、Ｚｒ、Ｈｆ、Ｃｒ、Ｃｕ等の単層または、多層金属および合金で形成する。実施形態１ではＴａを用いて３００ｎｍ程度の膜厚で形成し、パターニングした。実施形態１では、ソース配線５は金属層１７とＩＴＯからなる透明導電膜２７との２層構造とした。この構成にすることにより、ソース配線５を構成する金属層１７の一部に膜の欠損があったとしても、透明導電膜２７によって電気的に接続されるため、ソース配線５の断線不良を少なくすることができる。
【００３５】
ＩＴＯからなる透明導電膜２７を補助容量配線４まで延ばし、ゲート絶縁膜１３を挟んで補助容量配線４との間に補助容量１（Ｃｓ）を形成すると同時に、画素電極６との接続として用いた。
【００３６】
なお、実施形態１では、補助容量１（Ｃｓ）の形成を、ＩＴＯからなる透明導電膜２７と補助容量配線４でしているが、補助容量配線４は遮光膜としても機能しているので、透明導電膜２７は透明でなくてもよく、ＩＴＯ以外の導電膜でもよい。
【００３７】
さらに、層間絶縁膜１８として感光性のアクリル樹脂をスピン塗布法によって３μｍの膜厚で形成した。続いてこの樹脂に対して所望のパターンに従って露光し、アルカリ性の溶液によって処理した。これによって露光された部分のみがアルカリ性の溶液によってエッチングされ、層間絶縁膜１８を貫通するコンタクトホール７を形成する。
【００３８】
また、実施形態１で用いた樹脂は塗布前では着色しているが、これは上記パターニング後に全面に露光処理を施すことによって透明化することができる。このような透明化の処理は化学的にも行うことが可能であり、それを用いても良いことは言うまでもない。
【００３９】
次に、画素電極６となる透明導電膜１９を、ＩＴＯを用いて５０〜５００ｎｍの膜厚で形成した。
【００４０】
上記の製造方法により、アクティブマトリクス型液晶表示装置が作製できる。
【００４１】
ゲート電極および補助容量配線に陽極酸化膜を形成する従来例に対して、本発明であるゲート電極にのみ陽極酸化膜を形成するアクティブマトリクス型液晶表示装置での補助容量向上の効果を図６に示す。図６では、本発明および従来例ともゲート絶縁膜１３はＳｉＮｘを用いて３００ｎｍの膜厚で形成している。図６は本発明と従来例との相対比較を表しており、従来例のデータは１００％のラインである。
【００４２】
例えば、ゲート電極としてＴａを用いると、その陽極酸化膜はＴａ２ Ｏ５ であり、その陽極酸化膜が３００ｎｍの場合、単位面積当たりの補助容量に関して、従来例を１００％とすると、本発明では単位面積当たりの補助容量は１３２％となり、単位面積当たりの補助容量が大幅に向上することがわかる。
【００４３】
また、ゲート電極としてＡｌを用いると、その陽極酸化膜はＡｌ２ Ｏ３ であり、その陽極酸化膜が３００ｎｍの場合、単位面積当たりの補助容量に関して、従来例を１００％とすると、本発明では単位面積当たりの補助容量は１６２％となり、単位面積当たりの補助容量が大幅に向上することがわかる。
【００４４】
従って、本発明のアクティブマトリクス型液晶表示装置では、補助容量配線４においてドレイン電極と画素電極との接続として用いられる透明導電膜２７の面積を広げることなく、画素電極の電位変動が許容範囲内にすることが可能になり、高開口率化技術により画素電極面積が大きくなったとしても、補助容量面積を大きくとる必要がなくなる。
【００４５】
また、補助容量面積を大きくとる必要がないので、ソース配線５と透明導電膜２７との間隔が大きくでき、ソース配線５と透明導電膜２７との間で短絡による不良を減らすことができる。
【００４６】
また、補助容量配線４は遮光膜としても機能しているので、補助容量面積を大きくとる必要がないので、遮光膜としての面積も大きくする必要がなく、開口率の向上に寄与できる。
【００４７】
また、ソース配線とゲート配線、補助容量配線との交差部は陽極酸化処理が行われているため、リークの発生も抑えられるため、良品率良く開口率の高いアクティブマトリクス型液晶表示装置を実現することができる。
【００４８】
また、本発明は、Ｃｓ Ｏｎ Ｇａｔｅ構造の液晶表示装置でも実現することができる。
【００４９】
（実施形態２）
別の実施形態として、層間絶縁膜１８をもたない構造のアクティブマトリクス型液晶表示装置である実施形態２について説明する。
【００５０】
図４に、実施形態２におけるアクティブマトリクス型液晶表示装置の１画素の平面構成、図５に実施形態２におけるアクティブマトリクス型液晶表示装置の１画素のＡ−Ａ断面構成を示す。図３に、ゲート電極１２、補助容量配線４の陽極酸化処理の工程を示す。
【００５１】
図３および図５により、実施形態２におけるアクティブマトリクス型液晶表示装置の作製方法を説明する。
【００５２】
まず、図３（ａ）に示すように、透明な絶縁性の基板１１上に走査配線であるゲート配線３および走査電極であるゲート電極１２、ゲート配線３とほぼ平行になるように補助容量配線４を形成する。ゲート配線３、ゲート電極１２および補助容量配線４は陽極酸化可能な金属、例えば、Ｔａ、Ａｌ、Ｔｉ、Ｎｂ、Ｚｒ、Ｈｆ等の単層、あるいは上記の陽極酸化可能な金属以外の金属層を下地層とし、その上に上記の陽極酸化可能な金属層からなる多層構造である。実施形態２ではＴａまたはＡｌを用いて厚さ３００ｎｍ程度に形成した。
【００５３】
次に、図３（ｂ）に示すように、高い耐電圧を有する高密度型のポリイソプレン系、または環化ポリブタジエン系を主成分とするゴム系のレジスト３０を用いて、補助容量配線４の陽極酸化処理を行わない部分をパターニングして覆う。このとき同時に、ゲート配線３、補助容量配線４の表示領域外の領域にて外部からの信号を入力する箇所（端子部等）についても同様に覆ってもかまわない。
【００５４】
ここで、電解液によりゲート配線３、ゲート電極１２、補助容量配線４を陽極酸化する。実施形態２では、電解液には、電界質として働くクエン酸および酒石酸、リン酸等を混入した水溶液、またはその水溶液に電界集中を防ぐ働きをするエチレングリコールの混入したものを用いた。
【００５５】
次に、図３（ｃ）に示すように、陽極酸化処理が終了すると、ゴム系のレジスト３０を剥離する。陽極酸化処理を行うことにより、補助容量配線４の補助容量を形成する部分のみが陽極酸化処理が施されずに、それ以外の補助容量配線４およびゲート電極１２に陽極酸化膜２０が形成される。
【００５６】
信号配線であるソース配線５とゲート配線３、補助容量配線４との交差部は陽極酸化膜２０が形成される。
【００５７】
次に、図３（ｄ）に示すように、陽極酸化膜２０および補助容量配線４の上に、ゲート絶縁膜１３を、例えばＳｉＮｘを用いて３００ｎｍの厚さに積層する。ゲート絶縁膜１３として、ＳｉＮｘ等の窒化物以外にも、ＳｉＯ２ 、Ｔａ２ Ｏ５ 、Ａｌ２ Ｏ３ 、ＴｉＯ２ 、Ｙ２ Ｏ３ 等の酸化物も使用することができる。
【００５８】
その後、図５に示すように、半導体層１４をＣＶＤにより真性アモーファスＳｉ半導体を５０ｎｍ形成した。次に、チャネル保護層１５をＳｉ３ Ｎ４ を用いて３００ｎｍ形成した。次に、ソース・ドレイン電極となるｎ＋ にドープされたアモーファスＳｉにてｎ＋ −Ｓｉ層１６を５０ｎｍ形成した。
【００５９】
ソース配線５および画素電極６を構成するＩＴＯからなる透明導電膜２７を１００ｎｍ形成し、さらにその上に金属層１７をＴａ、Ａｌ、Ｔｉ、Ｎｉ、Ｍｏ、Ｗ、Ｎｂ、Ｚｒ、Ｈｆ、Ｃｒ、Ｃｕ等の単層または、多層金属および合金で形成する。実施形態２ではＴａを用いて３００ｎｍ程度の膜厚で形成し、パターニングする。実施形態２ではソース配線５は金属層１７とＩＴＯからなる透明導電膜２７との２層構造とした。この構成にすることにより、ソース配線５を構成する金属層１７の一部に膜の欠損があったとしても、透明導電膜２７によって電気的に接続されるため、ソース配線５の断線不良を少なくすることができる。
【００６０】
この画素電極６であるＩＴＯからなる透明導電膜２７とゲート絶縁膜１３を介して補助容量配線４との間に補助容量１（Ｃｓ）を形成する。
【００６１】
上記の製造方法により、アクティブマトリクス型液晶表示装置が作製できる。
【００６２】
ゲート電極および補助容量配線に陽極酸化膜を形成する従来例に対して、本発明であるゲート電極にのみ陽極酸化膜を形成するアクティブマトリクス型液晶表示装置での補助容量向上の効果を図６に示す。図６では、本発明および従来例ともゲート絶縁膜１３はＳｉＮｘを用いて３００ｎｍの膜厚で形成している。図６は本発明と従来例との相対比較を表しており、従来例のデータは１００％のラインである。
【００６３】
例えば、ゲート電極としてＴａを用いると、その陽極酸化膜はＴａ２ Ｏ５ であり、その陽極酸化膜が３００ｎｍの場合、単位面積当たりの補助容量に関して、従来例を１００％とすると、本発明では単位面積当たりの補助容量は１３２％となり、単位面積当たりの補助容量が大幅に向上することがわかる。
【００６４】
また、ゲート電極としてＡｌを用いると、その陽極酸化膜はＡｌ２ Ｏ３ であり、その陽極酸化膜が３００ｎｍの場合、単位面積当たりの補助容量に関して、従来例を１００％とすると、本発明では単位面積当たりの補助容量は１６２％となり、単位面積当たりの補助容量が大幅に向上することがわかる。
【００６５】
従って、本発明のアクティブマトリクス型液晶表示装置では、単位面積当たりの補助容量が大幅に向上するので、補助容量面積を大きくとる必要がなくなる。
【００６６】
また、補助容量面積を大きくとる必要がないので、ソース配線５と透明導電膜２７との間隔が大きくでき、ソース配線５と透明導電膜２７との間で短絡による不良を減らすことができる。
【００６７】
また、補助容量配線４は遮光膜としても機能しているので、補助容量面積を大きくとる必要がないので、遮光膜としての面積も大きくする必要がなく、開口率の向上に寄与できる。
【００６８】
また、ソース配線とゲート配線、補助容量配線との交差部は陽極酸化処理が行われているため、リークの発生も抑えられるため、良品率良く開口率の高いアクティブマトリクス型液晶表示装置を実現することができる。
【００６９】
また、本発明は、Ｃｓ Ｏｎ Ｇａｔｅ構造の液晶表示装置でも実現することができる。
【００７０】
【発明の効果】
本発明であるゲート電極にのみ陽極酸化膜を形成するアクティブマトリクス型液晶表示装置は、ゲート電極および補助容量配線に陽極酸化膜を形成する従来例に対して、単位面積当たりの補助容量を大幅に向上することができる。
【００７１】
従って、本発明のアクティブマトリクス型液晶表示装置では、単位面積当たりの補助容量が大幅に向上するので、補助容量面積を大きくとる必要がなくなる。
【００７２】
また、補助容量面積を大きくとる必要がないので、ソース配線と導電膜との間隔が大きくでき、ソース配線と導電膜との間で短絡による不良を減らすことができる。
【００７３】
また、補助容量配線は遮光膜としても機能しているので、補助容量面積を大きくとる必要がないので、遮光膜としての面積も大きくする必要がなく、開口率の向上に寄与できる。
【００７４】
また、ソース配線とゲート配線、補助容量配線との交差部は陽極酸化処理が行われているため、リークの発生も抑えられるため、良品率が良く、開口率の高いアクティブマトリクス型液晶表示装置を実現することができる。
【図面の簡単な説明】
【図１】実施形態１のアクティブマトリクス型液晶表示装置の１画素の平面構成を示す図である。
【図２】実施形態１のアクティブマトリクス型液晶表示装置の１画素のＡ−Ａ断面構成を示す図である。
【図３】ゲート電極１２、補助容量配線４の陽極酸化処理の工程を示す図である。
【図４】実施形態２のアクティブマトリクス型液晶表示装置の１画素の平面構成を示す図である。
【図５】実施形態２のアクティブマトリクス型液晶表示装置の１画素のＡ−Ａ断面構成を示す図である。
【図６】補助容量の増加量と陽極酸化膜の膜厚との関係を示すグラフである。
【図７】ＴＦＴを用いて形成したアクティブマトリクス型液晶表示装置の構成を示す図である。
【図８】従来のアクティブマトリクス型液晶表示装置の１画素の平面構成を示す図である。
【図９】従来のアクティブマトリクス型液晶表示装置の１画素のＡ−Ａ断面構成を示す図である。
【符号の説明】
１ 補助容量
２ ＴＦＴ
３ ゲート配線
４ 補助容量配線
５ ソース配線
６ 画素電極
７ コンタクトホール
１１ 基板
１２ ゲート電極
１３ ゲート絶縁膜
１４ 半導体層
１５ チャネル保護層
１６ ｎ＋ −Ｓｉ層
１７ 金属層
１８ 層間絶縁膜
１９ ２７ 透明導電膜
２０ 陽極酸化膜
３０ ゴム系のレジスト
【発明の属する技術分野】
本発明はコンピュータ、テレビなどのディスプレイに利用され、能動素子として薄膜トランジスタ（以下、ＴＦＴと略称する）などのスイッチング素子を有するアクティブマトリクス型液晶表示装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、液晶表示素子等を用いた卓上パーソナル用情報端末機器およびアミューズメント機器などが開発されている。これらの装置に用いられている液晶表示素子は、高画質化および大型化の要望から、能動素子として薄膜トランジスタ（ＴＦＴ）を有するアクティブマトリクス型液晶表示装置が主流となっている。
【０００３】
さらに、低消費電力化に対する要望も強く、開口率を高めて透過率をアップすることに鎬をけずっている。開口率を高めるため、画素電極を開口部一杯まで広くできるような構造が必要とされる。
【０００４】
例えば、アクティブマトリクス型液晶表示装置の一例として、図７にＴＦＴを用いて形成した液晶表示装置の一部であるアクティブマトリクス型液晶表示装置の構成の一例を示す。
【０００５】
図７に示すように、アクティブマトリクス状にスイッチング素子であるＴＦＴ２および補助容量１が形成される。走査配線であるゲート配線３はＴＦＴ２の走査電極であるゲート電極に接続され、そこへ入力される信号によってＴＦＴ２が駆動される。信号配線であるソース配線５はＴＦＴ２の信号電極であるソース電極に接続され、ビデオ信号が入力される。ＴＦＴ２のドレイン電極には画素電極６および補助容量１の一方の端子が接続される。各補助容量１のもう一方の端子は補助容量配線４に接続され、液晶表示装置の構成とした場合、対向基板上の対向電極と接続される。
【０００６】
図８に１画素分の平面図、図９にＴＦＴ２および補助容量配線４のＡ−Ａ断面構造図を示す。ここでは透明な絶縁性の基板１１の上に、陽極酸化可能な金属にてゲート電極１２および補助容量配線４を形成する。ゲート電極１２および補助容量配線４を陽極酸化処理し、陽極酸化膜２０を形成する。
【０００７】
そして、ゲート絶縁膜１３、半導体層１４、チャネル保護層１５、ソースおよびドレイン電極となるｎ＋ −Ｓｉ層１６、ソース配線５となるＩＴＯからなる透明導電膜２７と金属層１７を順次積層する。
【０００８】
そして、その上に層間絶縁膜１８を形成し、スパッタ等を用いて透明導電膜１９を成膜し、フォトリソ工程およびエッチング工程を経て、画素電極６を形成する。画素電極６は層間絶縁膜１８を貫くコンタクトホール７を介してＴＦＴ２のドレイン電極と接続される。この構造では、ゲート配線３およびソース配線５と画素電極６との間には層間絶縁膜１８が形成されているため、ゲート配線３およびソース配線５に対して画素電極６がオーバーラップされた構造となっている。
【０００９】
陽極酸化膜２０およびゲート絶縁膜１３を介して、補助容量配線４とＩＴＯからなる透明導電膜２７との間に補助容量１が形成される。
【００１０】
次に、コンタクトホール７はテーパーをもつため画素電極６と対向電極との電極間隔が異なるため、液晶の配向が乱れる。このコンタクトホール７で発生する液晶の配向乱れを隠すために、ここでは、補助容量配線４は遮光膜としても機能している。
【００１１】
【発明が解決しようとする課題】
しかしながら、高開口率化により画素電極面積を大きくする必要があるため、補助容量面積を大きくとる必要がある。補助容量面積を大きくすれば、ソース配線５の近くまでＩＴＯからなる透明導電膜２７を広げる必要がある。そのため、ソース配線５と透明導電膜２７との間隔が小さくなり、ソース配線５と透明導電膜２７との間で短絡による不良が発生しやすくなるという問題があった。
【００１２】
また、補助容量配線４は遮光膜としても機能しているので、補助容量面積である補助容量配線４も大きくとる必要があるため、開口率が低下するという問題があった。
【００１３】
また、上記で説明したように透過型の液晶表示装置以外にも、反射型の液晶表示装置についても、表示面積を大きくするため、配線と画素電極との重なりを大きくした場合、同様に補助容量面積を大きくとる必要がある。
【００１４】
本発明は、上記問題点を解決するためになされたものであり、補助容量面積を広くせずに、補助容量を大きくすることができるアクティブマトリクス型液晶表示装置を提供するものである。
【００１８】
【課題を解決するための手段】
本発明は、スイッチング素子がマトリクス状に形成され、該スイッチング素子を制御する走査配線および該スイッチング素子にデータ信号を供給する信号配線がそれぞれ直交するように形成され、該スイッチング素子にて画素電極が制御され、該画素電極に補助容量が設けられたアクティブマトリクス型液晶表示装置の製造方法において、絶縁性基板の上に走査配線および前記補助容量を構成する補助容量配線を陽極酸化可能な金属により形成する工程と、前記補助容量配線の前記補助容量を形成する部分のみを、ゴム系のレジストを用いて覆う工程と、前記走査電極および前記補助容量配線の前記ゴム系のレジストを用いて覆われていない部分を陽極酸化する工程と、陽極酸化処理後、前記補助容量配線の前記補助容量を形成する部分を覆っているゴム系のレジストを剥離する工程と、前記陽極酸化膜および前記補助容量配線の前記補助容量を形成する部分の上に、前記絶縁膜を形成する工程とを包含することを特徴とする。
【００１９】
以下、上記構成による作用を説明する。
【００２０】
本発明であるゲート電極にのみ陽極酸化膜を形成するアクティブマトリクス型液晶表示装置は、ゲート電極および補助容量配線に陽極酸化膜を形成する従来例に対して、単位面積当たりの補助容量が大幅に向上することができる。
【００２１】
従って、本発明のアクティブマトリクス型液晶表示装置では、単位面積当たりの補助容量が大幅に向上するので、補助容量面積を大きくとる必要がなくなる。
【００２２】
また、補助容量面積を大きくとる必要がないので、ソース配線と導電膜との間隔が大きくでき、ソース配線と導電膜との間で短絡による不良を減らすことができる。
【００２３】
また、補助容量配線は遮光膜としても機能しているので、補助容量面積を大きくとる必要がないので、遮光膜としての面積も大きくする必要がなく、開口率の向上に寄与できる。
【００２４】
また、ソース配線とゲート配線、補助容量配線との交差部は陽極酸化処理が行われているため、リークの発生も抑えられるため、良品率が良く、開口率の高いアクティブマトリクス型液晶表示装置を実現することができる。
【００２５】
【発明の実施の形態】
（実施形態１）
本発明の実施形態１について説明する。図１に、実施形態１におけるアクティブマトリクス型液晶表示装置の１画素の平面構成、図２に実施形態１におけるアクティブマトリクス型液晶表示装置の１画素のＡ−Ａ断面構成を示す。図３に、ゲート電極１２、補助容量配線４の陽極酸化処理の工程を示す。
【００２６】
図３および図２により、実施形態１におけるアクティブマトリクス型液晶表示装置の作製方法を説明する。
【００２７】
まず、図３（ａ）に示すように、透明な絶縁性の基板１１上に走査配線であるゲート配線３および走査電極であるゲート電極１２、ゲート配線３とほぼ平行になるように補助容量配線４を形成する。ゲート配線３、ゲート電極１２および補助容量配線４は陽極酸化可能な金属、例えば、Ｔａ、Ａｌ、Ｔｉ、Ｎｂ、Ｚｒ、Ｈｆ等の単層、あるいは上記の陽極酸化可能な金属以外の金属層を下地層とし、その上に上記の陽極酸化可能な金属層からなる多層構造である。実施形態１ではＴａまたはＡｌを用いて厚さ３００ｎｍ程度に形成した。
【００２８】
次に、図３（ｂ）に示すように、高い耐電圧を有する高密度型のポリイソプレン系、または環化ポリブタジエン系を主成分とするゴム系のレジスト３０を用いて、補助容量配線４の陽極酸化処理を行わないコンタクトホール７の下にあたる部分をパターニングして覆う。このとき同時に、ゲート配線３および補助容量配線４の表示領域外の領域にて外部からの信号を入力する箇所（端子部等）についても同様に覆ってもかまわない。
【００２９】
ここで、電解液によりゲート配線３、ゲート電極１２、補助容量配線４を陽極酸化する。実施形態１では、電解液には、電界質として働くクエン酸および酒石酸、リン酸等を混入した水溶液、またはその水溶液に電界集中を防ぐ働きをするエチレングリコールの混入したものを用いた。
【００３０】
次に、図３（ｃ）に示すように、陽極酸化処理が終了すると、ゴム系のレジスト３０を剥離する。陽極酸化処理を行うことにより、補助容量配線４の補助容量を形成する部分のみに陽極酸化処理が施されず、それ以外の補助容量配線４およびゲート電極１２に陽極酸化膜２０が形成される。
【００３１】
信号配線であるソース配線５とゲート配線３、補助容量配線４との交差部は陽極酸化膜２０が形成される。
【００３２】
次に、図３（ｄ）に示すように、陽極酸化膜２０および補助容量配線４の上に、ゲート絶縁膜１３を、例えばＳｉＮｘを用いて３００ｎｍの厚さに積層する。ゲート絶縁膜１３として、ＳｉＮｘ等の窒化物以外にも、ＳｉＯ２ 、Ｔａ２ Ｏ５ 、Ａｌ２ Ｏ３ 、ＴｉＯ２ 、Ｙ２ Ｏ３ 等の酸化物も使用することができる。
【００３３】
その後、図２に示すように、半導体層１４をＣＶＤにより真性アモーファスＳｉ半導体を５０ｎｍ形成した。次に、チャネル保護層１５をＳｉ３ Ｎ４ を用いて３００ｎｍ形成した。次に、ソース・ドレイン電極となるｎ＋ にドープされたアモーファスＳｉにてｎ＋ −Ｓｉ層１６を５０ｎｍ形成した。
【００３４】
ソース配線５を構成するＩＴＯからなる透明導電膜２７を１００ｎｍ形成し、さらにその上に金属層１７をＴａ、Ａｌ、Ｔｉ、Ｎｉ、Ｍｏ、Ｗ、Ｎｂ、Ｚｒ、Ｈｆ、Ｃｒ、Ｃｕ等の単層または、多層金属および合金で形成する。実施形態１ではＴａを用いて３００ｎｍ程度の膜厚で形成し、パターニングした。実施形態１では、ソース配線５は金属層１７とＩＴＯからなる透明導電膜２７との２層構造とした。この構成にすることにより、ソース配線５を構成する金属層１７の一部に膜の欠損があったとしても、透明導電膜２７によって電気的に接続されるため、ソース配線５の断線不良を少なくすることができる。
【００３５】
ＩＴＯからなる透明導電膜２７を補助容量配線４まで延ばし、ゲート絶縁膜１３を挟んで補助容量配線４との間に補助容量１（Ｃｓ）を形成すると同時に、画素電極６との接続として用いた。
【００３６】
なお、実施形態１では、補助容量１（Ｃｓ）の形成を、ＩＴＯからなる透明導電膜２７と補助容量配線４でしているが、補助容量配線４は遮光膜としても機能しているので、透明導電膜２７は透明でなくてもよく、ＩＴＯ以外の導電膜でもよい。
【００３７】
さらに、層間絶縁膜１８として感光性のアクリル樹脂をスピン塗布法によって３μｍの膜厚で形成した。続いてこの樹脂に対して所望のパターンに従って露光し、アルカリ性の溶液によって処理した。これによって露光された部分のみがアルカリ性の溶液によってエッチングされ、層間絶縁膜１８を貫通するコンタクトホール７を形成する。
【００３８】
また、実施形態１で用いた樹脂は塗布前では着色しているが、これは上記パターニング後に全面に露光処理を施すことによって透明化することができる。このような透明化の処理は化学的にも行うことが可能であり、それを用いても良いことは言うまでもない。
【００３９】
次に、画素電極６となる透明導電膜１９を、ＩＴＯを用いて５０〜５００ｎｍの膜厚で形成した。
【００４０】
上記の製造方法により、アクティブマトリクス型液晶表示装置が作製できる。
【００４１】
ゲート電極および補助容量配線に陽極酸化膜を形成する従来例に対して、本発明であるゲート電極にのみ陽極酸化膜を形成するアクティブマトリクス型液晶表示装置での補助容量向上の効果を図６に示す。図６では、本発明および従来例ともゲート絶縁膜１３はＳｉＮｘを用いて３００ｎｍの膜厚で形成している。図６は本発明と従来例との相対比較を表しており、従来例のデータは１００％のラインである。
【００４２】
例えば、ゲート電極としてＴａを用いると、その陽極酸化膜はＴａ２ Ｏ５ であり、その陽極酸化膜が３００ｎｍの場合、単位面積当たりの補助容量に関して、従来例を１００％とすると、本発明では単位面積当たりの補助容量は１３２％となり、単位面積当たりの補助容量が大幅に向上することがわかる。
【００４３】
また、ゲート電極としてＡｌを用いると、その陽極酸化膜はＡｌ２ Ｏ３ であり、その陽極酸化膜が３００ｎｍの場合、単位面積当たりの補助容量に関して、従来例を１００％とすると、本発明では単位面積当たりの補助容量は１６２％となり、単位面積当たりの補助容量が大幅に向上することがわかる。
【００４４】
従って、本発明のアクティブマトリクス型液晶表示装置では、補助容量配線４においてドレイン電極と画素電極との接続として用いられる透明導電膜２７の面積を広げることなく、画素電極の電位変動が許容範囲内にすることが可能になり、高開口率化技術により画素電極面積が大きくなったとしても、補助容量面積を大きくとる必要がなくなる。
【００４５】
また、補助容量面積を大きくとる必要がないので、ソース配線５と透明導電膜２７との間隔が大きくでき、ソース配線５と透明導電膜２７との間で短絡による不良を減らすことができる。
【００４６】
また、補助容量配線４は遮光膜としても機能しているので、補助容量面積を大きくとる必要がないので、遮光膜としての面積も大きくする必要がなく、開口率の向上に寄与できる。
【００４７】
また、ソース配線とゲート配線、補助容量配線との交差部は陽極酸化処理が行われているため、リークの発生も抑えられるため、良品率良く開口率の高いアクティブマトリクス型液晶表示装置を実現することができる。
【００４８】
また、本発明は、Ｃｓ Ｏｎ Ｇａｔｅ構造の液晶表示装置でも実現することができる。
【００４９】
（実施形態２）
別の実施形態として、層間絶縁膜１８をもたない構造のアクティブマトリクス型液晶表示装置である実施形態２について説明する。
【００５０】
図４に、実施形態２におけるアクティブマトリクス型液晶表示装置の１画素の平面構成、図５に実施形態２におけるアクティブマトリクス型液晶表示装置の１画素のＡ−Ａ断面構成を示す。図３に、ゲート電極１２、補助容量配線４の陽極酸化処理の工程を示す。
【００５１】
図３および図５により、実施形態２におけるアクティブマトリクス型液晶表示装置の作製方法を説明する。
【００５２】
まず、図３（ａ）に示すように、透明な絶縁性の基板１１上に走査配線であるゲート配線３および走査電極であるゲート電極１２、ゲート配線３とほぼ平行になるように補助容量配線４を形成する。ゲート配線３、ゲート電極１２および補助容量配線４は陽極酸化可能な金属、例えば、Ｔａ、Ａｌ、Ｔｉ、Ｎｂ、Ｚｒ、Ｈｆ等の単層、あるいは上記の陽極酸化可能な金属以外の金属層を下地層とし、その上に上記の陽極酸化可能な金属層からなる多層構造である。実施形態２ではＴａまたはＡｌを用いて厚さ３００ｎｍ程度に形成した。
【００５３】
次に、図３（ｂ）に示すように、高い耐電圧を有する高密度型のポリイソプレン系、または環化ポリブタジエン系を主成分とするゴム系のレジスト３０を用いて、補助容量配線４の陽極酸化処理を行わない部分をパターニングして覆う。このとき同時に、ゲート配線３、補助容量配線４の表示領域外の領域にて外部からの信号を入力する箇所（端子部等）についても同様に覆ってもかまわない。
【００５４】
ここで、電解液によりゲート配線３、ゲート電極１２、補助容量配線４を陽極酸化する。実施形態２では、電解液には、電界質として働くクエン酸および酒石酸、リン酸等を混入した水溶液、またはその水溶液に電界集中を防ぐ働きをするエチレングリコールの混入したものを用いた。
【００５５】
次に、図３（ｃ）に示すように、陽極酸化処理が終了すると、ゴム系のレジスト３０を剥離する。陽極酸化処理を行うことにより、補助容量配線４の補助容量を形成する部分のみが陽極酸化処理が施されずに、それ以外の補助容量配線４およびゲート電極１２に陽極酸化膜２０が形成される。
【００５６】
信号配線であるソース配線５とゲート配線３、補助容量配線４との交差部は陽極酸化膜２０が形成される。
【００５７】
次に、図３（ｄ）に示すように、陽極酸化膜２０および補助容量配線４の上に、ゲート絶縁膜１３を、例えばＳｉＮｘを用いて３００ｎｍの厚さに積層する。ゲート絶縁膜１３として、ＳｉＮｘ等の窒化物以外にも、ＳｉＯ２ 、Ｔａ２ Ｏ５ 、Ａｌ２ Ｏ３ 、ＴｉＯ２ 、Ｙ２ Ｏ３ 等の酸化物も使用することができる。
【００５８】
その後、図５に示すように、半導体層１４をＣＶＤにより真性アモーファスＳｉ半導体を５０ｎｍ形成した。次に、チャネル保護層１５をＳｉ３ Ｎ４ を用いて３００ｎｍ形成した。次に、ソース・ドレイン電極となるｎ＋ にドープされたアモーファスＳｉにてｎ＋ −Ｓｉ層１６を５０ｎｍ形成した。
【００５９】
ソース配線５および画素電極６を構成するＩＴＯからなる透明導電膜２７を１００ｎｍ形成し、さらにその上に金属層１７をＴａ、Ａｌ、Ｔｉ、Ｎｉ、Ｍｏ、Ｗ、Ｎｂ、Ｚｒ、Ｈｆ、Ｃｒ、Ｃｕ等の単層または、多層金属および合金で形成する。実施形態２ではＴａを用いて３００ｎｍ程度の膜厚で形成し、パターニングする。実施形態２ではソース配線５は金属層１７とＩＴＯからなる透明導電膜２７との２層構造とした。この構成にすることにより、ソース配線５を構成する金属層１７の一部に膜の欠損があったとしても、透明導電膜２７によって電気的に接続されるため、ソース配線５の断線不良を少なくすることができる。
【００６０】
この画素電極６であるＩＴＯからなる透明導電膜２７とゲート絶縁膜１３を介して補助容量配線４との間に補助容量１（Ｃｓ）を形成する。
【００６１】
上記の製造方法により、アクティブマトリクス型液晶表示装置が作製できる。
【００６２】
ゲート電極および補助容量配線に陽極酸化膜を形成する従来例に対して、本発明であるゲート電極にのみ陽極酸化膜を形成するアクティブマトリクス型液晶表示装置での補助容量向上の効果を図６に示す。図６では、本発明および従来例ともゲート絶縁膜１３はＳｉＮｘを用いて３００ｎｍの膜厚で形成している。図６は本発明と従来例との相対比較を表しており、従来例のデータは１００％のラインである。
【００６３】
例えば、ゲート電極としてＴａを用いると、その陽極酸化膜はＴａ２ Ｏ５ であり、その陽極酸化膜が３００ｎｍの場合、単位面積当たりの補助容量に関して、従来例を１００％とすると、本発明では単位面積当たりの補助容量は１３２％となり、単位面積当たりの補助容量が大幅に向上することがわかる。
【００６４】
また、ゲート電極としてＡｌを用いると、その陽極酸化膜はＡｌ２ Ｏ３ であり、その陽極酸化膜が３００ｎｍの場合、単位面積当たりの補助容量に関して、従来例を１００％とすると、本発明では単位面積当たりの補助容量は１６２％となり、単位面積当たりの補助容量が大幅に向上することがわかる。
【００６５】
従って、本発明のアクティブマトリクス型液晶表示装置では、単位面積当たりの補助容量が大幅に向上するので、補助容量面積を大きくとる必要がなくなる。
【００６６】
また、補助容量面積を大きくとる必要がないので、ソース配線５と透明導電膜２７との間隔が大きくでき、ソース配線５と透明導電膜２７との間で短絡による不良を減らすことができる。
【００６７】
また、補助容量配線４は遮光膜としても機能しているので、補助容量面積を大きくとる必要がないので、遮光膜としての面積も大きくする必要がなく、開口率の向上に寄与できる。
【００６８】
また、ソース配線とゲート配線、補助容量配線との交差部は陽極酸化処理が行われているため、リークの発生も抑えられるため、良品率良く開口率の高いアクティブマトリクス型液晶表示装置を実現することができる。
【００６９】
また、本発明は、Ｃｓ Ｏｎ Ｇａｔｅ構造の液晶表示装置でも実現することができる。
【００７０】
【発明の効果】
本発明であるゲート電極にのみ陽極酸化膜を形成するアクティブマトリクス型液晶表示装置は、ゲート電極および補助容量配線に陽極酸化膜を形成する従来例に対して、単位面積当たりの補助容量を大幅に向上することができる。
【００７１】
従って、本発明のアクティブマトリクス型液晶表示装置では、単位面積当たりの補助容量が大幅に向上するので、補助容量面積を大きくとる必要がなくなる。
【００７２】
また、補助容量面積を大きくとる必要がないので、ソース配線と導電膜との間隔が大きくでき、ソース配線と導電膜との間で短絡による不良を減らすことができる。
【００７３】
また、補助容量配線は遮光膜としても機能しているので、補助容量面積を大きくとる必要がないので、遮光膜としての面積も大きくする必要がなく、開口率の向上に寄与できる。
【００７４】
また、ソース配線とゲート配線、補助容量配線との交差部は陽極酸化処理が行われているため、リークの発生も抑えられるため、良品率が良く、開口率の高いアクティブマトリクス型液晶表示装置を実現することができる。
【図面の簡単な説明】
【図１】実施形態１のアクティブマトリクス型液晶表示装置の１画素の平面構成を示す図である。
【図２】実施形態１のアクティブマトリクス型液晶表示装置の１画素のＡ−Ａ断面構成を示す図である。
【図３】ゲート電極１２、補助容量配線４の陽極酸化処理の工程を示す図である。
【図４】実施形態２のアクティブマトリクス型液晶表示装置の１画素の平面構成を示す図である。
【図５】実施形態２のアクティブマトリクス型液晶表示装置の１画素のＡ−Ａ断面構成を示す図である。
【図６】補助容量の増加量と陽極酸化膜の膜厚との関係を示すグラフである。
【図７】ＴＦＴを用いて形成したアクティブマトリクス型液晶表示装置の構成を示す図である。
【図８】従来のアクティブマトリクス型液晶表示装置の１画素の平面構成を示す図である。
【図９】従来のアクティブマトリクス型液晶表示装置の１画素のＡ−Ａ断面構成を示す図である。
【符号の説明】
１ 補助容量
２ ＴＦＴ
３ ゲート配線
４ 補助容量配線
５ ソース配線
６ 画素電極
７ コンタクトホール
１１ 基板
１２ ゲート電極
１３ ゲート絶縁膜
１４ 半導体層
１５ チャネル保護層
１６ ｎ＋ −Ｓｉ層
１７ 金属層
１８ 層間絶縁膜
１９ ２７ 透明導電膜
２０ 陽極酸化膜
３０ ゴム系のレジスト
Claims (1)
- スイッチング素子がマトリクス状に形成され、該スイッチング素子を制御する走査配線および該スイッチング素子にデータ信号を供給する信号配線がそれぞれ直交するように形成され、該スイッチング素子にて画素電極が制御され、該画素電極に補助容量が設けられたアクティブマトリクス型液晶表示装置の製造方法において、
絶縁性基板の上に走査配線および前記補助容量を構成する補助容量配線を陽極酸化可能な金属により形成する工程と、
前記補助容量配線の前記補助容量を形成する部分のみを、ゴム系のレジストを用いて覆う工程と、
前記走査電極および前記補助容量配線の前記ゴム系のレジストを用いて覆われていない部分を陽極酸化する工程と、
陽極酸化処理後、前記補助容量配線の前記補助容量を形成する部分を覆っているゴム系のレジストを剥離する工程と、
前記陽極酸化膜および前記補助容量配線の前記補助容量を形成する部分の上に、前記絶縁膜を形成する工程と
を包含することを特徴とするアクティブマトリクス型液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23873796A JP3547063B2 (ja) | 1996-09-10 | 1996-09-10 | アクティブマトリクス型液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23873796A JP3547063B2 (ja) | 1996-09-10 | 1996-09-10 | アクティブマトリクス型液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1090717A JPH1090717A (ja) | 1998-04-10 |
| JP3547063B2 true JP3547063B2 (ja) | 2004-07-28 |
Family
ID=17034514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23873796A Expired - Fee Related JP3547063B2 (ja) | 1996-09-10 | 1996-09-10 | アクティブマトリクス型液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3547063B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333179B1 (ko) * | 1998-06-30 | 2002-08-24 | 주식회사 현대 디스플레이 테크놀로지 | 박막트랜지스터액정표시소자및그의제조방법 |
| KR100303069B1 (ko) * | 1999-06-03 | 2001-10-29 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 제조방법 |
| KR100672623B1 (ko) * | 2000-08-30 | 2007-01-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 제조방법 |
| KR100382955B1 (ko) * | 2000-10-10 | 2003-05-09 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR100770472B1 (ko) * | 2003-03-27 | 2007-10-26 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시소자용 어레이기판의 제조방법 |
-
1996
- 1996-09-10 JP JP23873796A patent/JP3547063B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1090717A (ja) | 1998-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100287666B1 (ko) | 액티브매트릭스기판 | |
| JPH03232274A (ja) | 液晶表示装置 | |
| US20060273316A1 (en) | Array substrate having enhanced aperture ratio, method of manufacturing the same and display apparatus having the same | |
| US20050212985A1 (en) | Liquid crystal display device and its manufacturing method | |
| KR100308367B1 (ko) | 액티브매트릭스기판 | |
| JP3868649B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP3547063B2 (ja) | アクティブマトリクス型液晶表示装置の製造方法 | |
| KR100238206B1 (ko) | 박막트랜지스터 액정 표시장치및 그 제조방법 | |
| JP2001343659A (ja) | アクティブマトリクス型液晶表示パネルおよびその製造方法 | |
| JP3085305B2 (ja) | 液晶表示装置の製造方法 | |
| JPH11212120A (ja) | 液晶表示装置およびその製造方法 | |
| JP2005106881A (ja) | 液晶表示装置とその製造方法 | |
| JPH07104315A (ja) | 液晶表示装置 | |
| JPH07325321A (ja) | 液晶表示装置の製造方法 | |
| JPH0611728A (ja) | 液晶表示装置およびその製造方法 | |
| JP2002190600A (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JPH0815733A (ja) | 薄膜トランジスタパネルとその製造方法 | |
| JPH03212621A (ja) | 液晶表示装置 | |
| JP2008032855A (ja) | 液晶表示装置 | |
| JP3077439B2 (ja) | マトリクス基板及びその製造方法 | |
| JPH07104316A (ja) | 液晶表示装置の製造方法 | |
| JP2008066537A (ja) | 薄膜トランジスタ基板の製造方法、薄膜トランジスタ基板、並びにその薄膜トランジスタ基板を備えた液晶表示装置及び検出装置 | |
| JPH0340511B2 (ja) | ||
| JP2002185002A (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| KR0139347B1 (ko) | 양극산화를 이용한 액정디스플레이 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040409 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040409 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |