JPH0611728A - 液晶表示装置およびその製造方法 - Google Patents

液晶表示装置およびその製造方法

Info

Publication number
JPH0611728A
JPH0611728A JP17076192A JP17076192A JPH0611728A JP H0611728 A JPH0611728 A JP H0611728A JP 17076192 A JP17076192 A JP 17076192A JP 17076192 A JP17076192 A JP 17076192A JP H0611728 A JPH0611728 A JP H0611728A
Authority
JP
Japan
Prior art keywords
insulating film
shielding film
liquid crystal
film
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17076192A
Other languages
English (en)
Inventor
Michiya Kobayashi
道哉 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP17076192A priority Critical patent/JPH0611728A/ja
Publication of JPH0611728A publication Critical patent/JPH0611728A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 輝度が高く表示品位の良好な液晶表示装置を
提供する。 【構成】 遮光膜23の上層部分を陽極酸化して絶縁膜
25とすることにより、絶縁膜25およびそのスルーホ
ール17、21などをフォトリソグラフィ工程を用いず
に寸法精度よく形成できるので、製造工程を簡易化する
ことができ、かつ画素部分の開口率を向上することがで
きる。また陽極酸化法により形成された絶縁膜はピンホ
ールが極めて少ないので、この絶縁膜25の上層に形成
される画素電極27とこの絶縁膜の下層の遮光膜23と
の電気的接触の危険性を低減させることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は遮光膜を有する液晶表示
装置およびその製造方法に関する。
【0002】
【従来の技術】液晶表示装置の表示の高品位化、高速駆
動化には、各表示画素ごとにスイッチングトランジスタ
を設けたアクティブマトリックス型液晶表示装置が好適
なものとして広く知られている。スイッチングトランジ
スタには非晶質シリコン(以下a−Siと略称)、また
は多結晶シリコン(以下poly−Siと略称)による
薄膜トランジスタ(TFT)を用いるのが一般的であ
る。
【0003】a−SiによるTFTは、安価なガラス基
板上に大面積にわたって形成が可能な特長を有すること
から、壁掛けテレビやOA用ディスプレイなどの大型画
面の液晶表示装置に好適である。
【0004】一方poly−SiによるTFTは、キャ
リアの移動度が数10乃至 200cm2/Vsと比較的大き
いので、TFTサイズが小さくても液晶表示素子の画素
を駆動するスイッチング素子としては十分な機能を有
し、周辺駆動回路も同一基板上に一体で形成できるため
装置全体を小型化することができるので、プロジェクシ
ョンテレビやビデオカメラのビューファインダといった
小型で高精細であることが要求される液晶表示装置に好
適である。
【0005】図3(a)はpoly−SiによるTFT
を用いた従来の液晶表示装置のTFT基板側の表示画素
部分を示す平面図、図3(b)はそのA−B断面図であ
る。TFT301は、第1のpoly−Siによる活性
層303と、ゲート絶縁膜305、低抵抗の第2のpo
ly−Siによるゲート307からなる。ゲート307
両側の部分はTFT301のソース309・ドレイン3
11であり、n型ドーパントであるP(燐)が打ち込ま
れて低抵抗となっている。上記ドレイン311は層間絶
縁膜313を挟んでAlからなる信号線315に接続さ
れており、上記ゲート307は第2のpoly−Siに
よるゲート線317と一体である。上記ソース309
は、層間絶縁膜313を挟んで、ITOからなる画素電
極316と接続されている。さらに上記ソース309は
蓄積容量319に接続されている。蓄積容量319は、
MOS容量であり、その下地部分321は第1のpol
y−SiからなりTFT301の活性層303と一体で
あり、ゲート絶縁膜305と同時に形成される絶縁膜3
23を挟んで、上部には第2のpoly−Siによる蓄
積容量線325がある。
【0006】図4は、上述の表示画素が形成されたTF
Tアレイ基板401と対向基板403を示す一部省略斜
視図である。対向基板403には、マトリックス配置さ
れたいわゆるブラックマトリックス(あるいはブラック
マスク)と呼ばれる遮光膜405とITOのような透明
電極からなる対向電極(図示省略)が形成されている。
通常、ブラックマトリックスとしての遮光膜405
は、TFTアレイ基板401に形成されているゲート線
317、信号線315、TFT301を覆い隠し、画素
電極316の部分のみ開口を設けるような形状に配設さ
れている。TFT301は活性層がa−Siであるかp
oly−Siであるかを問わず、光が照射されるとOF
F電流が増大して誤動作することがあるので、このよう
なTFTの誤動作の原因となる入射光を遮るために遮光
膜が必要である。このような構成の従来の液晶表示装置
においては、TFTアレイ基板401と対向基板403
とを組立てる際に高精度の位置合わせが必要である。す
なわち、TFTアレイ基板401と対向基板403とを
組み合わせて配置する際の位置ずれにより、例えば画素
電極316と信号線315との間の間隙部分が遮光膜4
05の開口部分にはみ出すと、前記間隙では液晶が駆動
されないため、例えばTN型液晶を用いたノーマリホワ
イトモードの液晶表示素子の場合では、その部分に光が
常時通過し表示画素のコントラスト比が低くなるためで
ある。
【0007】そこでこのようなTFTアレイ基板と対向
基板との位置合わせずれに起因する遮光膜405の位置
ずれを吸収するために、ブラックマトリックスの開口寸
法にそのずれの寸法程度のマージンを取り面積を小さく
すればよい。しかしながら、このような方法では画素電
極316の画素表示にあたる部分の開口率が小さくな
り、画面の輝度が低下するという問題がある。一方、位
置合わせ精度自体を向上させることも考えられるが、実
際にはTFTアレイ基板401と対向基板403との位
置合わせ精度は画面サイズにもよるものの、例えば対角
5インチ前後のサイズのもので通常± 2μm程度、10イ
ンチ級のサイズでは± 3μm程度でまでが可能な範囲で
あり、位置合わせ精度をこれ以上にするのは極めて困難
である。したがって従来の技術においては、遮光膜の画
素電極とのオーバラップ部分は数μm程度、すなわち上
記の合わせ精度程度は取るように設計されている。
【0008】さらに、TFTアレイ基板と対向基板とで
はその製造プロセスの熱履歴が異なる。poly−Si
を用いたTFTアレイ基板では最高1000℃程度、a−S
iを用いたTFTアレイ基板では最高 350℃程度にまで
加熱する工程があるのに対し、対向基板では最高 200℃
程度までの加熱工程である。したがって、TFTアレイ
基板側と対向基板側で熱による膨脹および伸縮の度合い
が異なり、両基板上のパターンにピッチずれが生じると
いう問題がある。これを吸収するためには遮光膜の開口
部分の寸法にマージンをさらに大きく取らねばならない
が、そのようにすると遮光膜の開口面積はさらに小さく
なり、画面の輝度がさらに低下するという問題がある。
【0009】上記の問題を解決するためには、遮光膜を
TFTアレイ基板側に作り込むことが効果的である。T
FTアレイ基板の製造プロセスにおいて使用される露光
マスクの合せ精度は容易に 1μm以下にできるため、対
向基板とTFTアレイ基板との位置合わせずれを吸収す
るためのマージンを取らずともよくなり、開口率が改善
されるからである。
【0010】図5(a)は、遮光膜を作り込んだTFT
アレイ基板の表示画素部分を示す平面図、図5(b)は
そのA−B断面図である。なお、図5(a)において斜
線の部分は、遮光膜によって覆われた部分を示してい
る。
【0011】TFT501は、基板500上に配設され
た第1のpoly−Siによる活性層503と、ゲート
絶縁膜505、低抵抗の第2のpoly−Siによるゲ
ート507からなる。ゲート507両側の部分はTFT
501のソース509・ドレイン511であり、n型ド
ーパントであるP(燐)が打ち込まれて低抵抗となって
いる。上記ドレイン511は第1の層間絶縁膜513を
挟んでAlからなる信号線515に接続されており、上
記ゲート507は第2のpoly−Siによるゲート線
517と一体である。以上の積層構造の上には第2の層
間絶縁膜519が形成されており、さらに、第2の層間
絶縁膜519の上に遮光膜521が形成・パタニングさ
れている。さらに、遮光膜521の上には第3の層間絶
縁膜523が形成されており、さらにその上にITOか
らなる画素電極525が形成・パタニングされている。
この画素電極525は、前記の第1の層間絶縁膜51
3、第2の層間絶縁膜519、第3の層間絶縁膜523
を通してTFT501のソース509に接続されてい
る。遮光膜521はある一定電位を持つように電圧が印
加される。
【0012】
【発明が解決しようとする課題】しかしながら、前述の
ような構成のTFTアレイ基板では、画素電極525と
下層にあるTFT501のソース509とを接続する
際、これらの層間を接続するためのスルーホール527
を設けることによる層間の電気的短絡を避けるために、
その中間層にあたる遮光膜521に開口を設けておく必
要がある。これは比較的導電性の高い画素電極525と
遮光膜521とが電気的に接触することを防ぐためであ
る。遮光膜521は、そのスルーホールを避けるための
開口を設けねばならないが、その開口の面積は、製造の
際の位置ずれを考慮しその位置ずれを吸収できるクリア
ランスを取って大きめに設定しなければならない。具体
的には、スルーホール527、遮光膜521、画素電極
525など各層のフォトリソグラフィ工程におけるエッ
チングなどによる位置ずれを考慮しなければならない。
例えば画素電極525と下層にあるTFT501のソー
ス509が配設された第1のpoly−Si層を接続す
るために第1の層間絶縁膜513および第2の層間絶縁
膜519に穿設するスルーホール527の大きさを 5μ
m角とすると、遮光膜521の開口はマスク擦れ、エッ
チング精度を考慮すると10μm角以上としなければなら
ない。
【0013】その結果、上記の開口から光が漏れてしま
い、遮光膜としての機能が十分ではなくなるという問題
がある。また、前記の開口の面積だけ補助容量の面積が
小さくなるので、形成可能な補助容量の値が小さくな
り、画像の品位が低下するという問題がある。
【0014】本発明は、このような問題を解決するため
に成されたもので、その目的は、液晶表示装置の製造時
に生じる位置ずれを吸収するための寸法マージンを取る
ことによる遮光膜の開口率の低下の問題や、表示にとっ
て不要な開口の面積を大きく取らねばならないことによ
る光の漏れの問題を解消して、輝度が高く表示品位の良
好な液晶表示装置を提供することにある。
【0015】
【課題を解決するための手段】本発明の液晶表示装置
は、基板上に複数の走査配線および複数の信号配線と、
該走査配線および信号配線に接続されるスイッチング素
子と、該スイッチング素子に接続される画素電極と、前
記画素電極を避けて配設され前記スイッチング素子に入
射する光を遮る遮光膜とを有するスイッチング素子アレ
イ基板と、前記スイッチング素子アレイ基板に対向して
間隙を有して配置される対向電極が配設された対向基板
と、前記スイッチング素子アレイ基板と前記対向基板と
の間に封入される液晶組成物とを有する液晶表示装置に
おいて、前記遮光膜が金属材料からなり、前記遮光膜の
上層を酸化してなる絶縁膜を具備することを特徴として
いる。 また、本発明の液晶表示装置の製造方法は、基
板上に複数のゲート配線と複数の信号配線と該走査配線
および信号配線に接続するスイッチング素子と、該スイ
ッチング素子に接続する画素電極とを配設し、少なくと
も前記ゲート配線または前記信号配線または前記スイッ
チング素子に入射する光を遮るように遮光膜を配設し、
前記遮光膜上に絶縁膜を配設してスイッチング素子アレ
イ基板を形成し、これを対向電極と組み合わせてその間
隙に液晶組成物を封入して挟持させ、液晶表示装置を製
造するにあたり、金属材料を成膜して前記遮光膜を形成
し、前記遮光膜の上層を陽極酸化により酸化して絶縁膜
を形成することを特徴としている。 なお、遮光膜の材
質としては、Ta、Cr、Ti、Wなどの高融点金属や
Alなどが好適である。
【0016】
【作用】遮光膜を陽極酸化して絶縁膜とすることによ
り、製造工程を簡易化することができ、かつ画素部分の
開口率を向上することができる。
【0017】また、陽極酸化法により形成された絶縁膜
はピンホールが極めて少ないので、この絶縁膜の上層に
形成される画素電極およびこの絶縁膜の下層の遮光膜と
の電気的接触の危険性を低減させることができる。
【0018】また、スルーホール用の遮光膜の開口を広
げることなくTFTアレイ基板が製造できるため、前記
の開口により補助容量が小さくなるという問題や、表示
画素電極の開口率が小さくなることによる画面の輝度の
低下などの問題を解消することができる。
【0019】
【実施例】以下、本発明の液晶表示装置の実施例を、図
面に基づいて詳細に説明する。 (実施例1)図1は、本発明に係る第1の実施例の液晶
表示装置における、表示画素部分を示す断面図である。
説明の簡略化のために、特にTFTアレイ基板を中心に
説明する。
【0020】この第1の実施例の液晶表示装置の表示画
素部分は、次のように構成されている。石英基板上1
に、第1のpoly−Siによる活性層3と、ゲート絶
縁膜5と、低抵抗の第2のpoly−Si膜からなるゲ
ート7と、ゲート7下の活性層3の左右にそれぞれ配設
されたソース9およびドレイン11とからその主要部が
構成されるTFT素子12が形成されている。その上を
覆うように、SiO2 からなる第1の層間絶縁膜13が
形成され、上記ドレイン11部分に第1の層間絶縁膜1
3の外部から電気的接続を取るためのスルーホール15
が穿設されている。Alからなる信号線17が前記のス
ルーホール15でドレイン11に接続されている。第2
の層間絶縁膜19が第1の層間絶縁膜13および信号線
17を覆うように形成され、活性層3のソース9側の端
部に達するスルーホール21がゲート絶縁膜5、第1の
層間絶縁膜13、第2の層間絶縁膜19を貫通して形成
されている。さらにTa膜からなる遮光膜23が、画素
部分を避け、かつTFT素子12などを遮光するような
形状の、いわゆるブラックマトリックスとして、第2の
層間絶縁膜19上に形成されている。そして遮光膜23
の外向面(主面側)には、その遮光膜23の表面自体を
酸化してなる第3の層間絶縁膜25が形成されている。
【0021】そしてITOからなる画素電極27がその
第3の層間絶縁膜25の上層として形成されている。こ
の画素電極27は前記のスルーホール21で活性層3に
接続されソース9に接続されている。
【0022】次に、本実施例の液晶表示装置の製造方法
を、画素部分を中心に説明する。
【0023】石英基板上1に、第1のpoly−Siに
よる活性層3と、ゲート絶縁膜5と、低抵抗の第2のp
oly−Si膜からなるゲート7と、ゲート7下の活性
層3の左右にそれぞれ配設されたソース9およびドレイ
ン11とからその主要部が構成されるTFT素子12を
形成する。
【0024】第1のpoly−Siおよび第2のpol
y−Siは減圧CVD法により形成し、ゲート絶縁膜5
は熱酸化法により形成する。
【0025】ゲート7は第2のpoly−Si膜をエッ
チングして形成する。つまりゲート線(図示省略)と同
一の膜で一体形成する。ゲート7下の活性層3の左右両
側の部分はTFT素子12のソース9およびドレイン1
1であり、n型ドーパントであるP(燐)をイオン注入
法により打込んで低抵抗領域としている。
【0026】次に減圧CVD法により、SiO2 からな
る第1の層間絶縁膜13を形成し、上記ドレイン11部
分に第1の層間絶縁膜13の外部から電気的接続を取る
ためのスルーホール15を穿設する。引続きAl膜をス
パッタにより成膜した後、エッチングして所望の形状に
パターンニングし信号線17を形成する。この信号線1
7は前記のスルーホール15でドレイン11に接続され
る。
【0027】次に常圧CVD法により第2の絶縁膜19
を形成し、活性層3のソース9側の端部にまで達するス
ルーホール21を形成する。
【0028】引き続き、遮光膜23としてTa膜をスパ
ッタ法により成膜後エッチングによりパタニングして所
定の形状のブラックマトリックスに形成する。
【0029】続いて上記Ta膜からなる所定の形状の遮
光膜23を陽極としてこれに電圧を印加し、遮光膜23
の外向面(主面側)を陽極酸化して第3の層間絶縁膜2
5を形成する。本実施例においては、遮光膜23は画素
に対応する部分に開口を有してひとつながりの形状のた
め、その一端に陽極酸化用電源を接続して、クエン酸溶
液中で陽極酸化を行なった。その陽極酸化の印加電圧は
100V、時間は60分で、このとき形成された酸化膜の厚
さは1700オングストロームであった。遮光膜23のスル
ーホール用の開口は陽極酸化がTa膜内にも広がるた
め、1000オングストローム程度拡がった。
【0030】引き続きITOをスパッタ法により形成、
パターニングして画素電極27を形成する。このとき、
画素電極27は前記のスルーホール21で活性層3に接
続しソース9に接続される。
【0031】本実施例においては、第1の絶縁膜13、
第2の絶縁膜19に開けたスルーホールの大きさを 5μ
m角とし、遮光膜23のスルーホール用の開口は前記 5
μm角に対し周辺を 1μmずつ広げ 7μm角とした。こ
の場合、画素電極27は遮光膜23と電気的に接触する
ことなく、TFT素子12のソース9との接触を取るこ
とができた。なお、遮光膜23のスルーホール用の開口
は、前述したように陽極酸化がTa膜内にも広がるため
1000オングストローム程度広がるものの、表示画素の開
口率や補助容量の値にはほとんど影響はなく、精度良く
絶縁膜と遮光膜とを形成することができる。
【0032】(実施例2)上記の第1の実施例において
は、ゲート配線・信号配線・スイッチングトランジスタ
の一群と、遮光膜と、画素電極とが、この順にそれぞれ
絶縁体を挟んで積層形成されているアクティブマトリッ
クス型液晶表示装置の場合について述べたが、本発明を
実施するには上記の構成に限らない。
【0033】図2は、第2の実施例に係るアクティブマ
トリックス型の液晶表示装置の画素部分の構成を示す断
面図である。
【0034】この第2の実施例の液晶表示装置は、石英
基板201直上にTaからなる遮光膜203が形成さ
れ、遮光膜203、ゲート配線(図示省略)および信号
配線205およびTFT素子207の一群、画素電極2
06の順に、それらの層間にそれぞれ絶縁体209、2
29を挟んで積層形成されているように構成された液晶
表示装置である。
【0035】前記の遮光膜203の上層部にはTaを陽
極酸化してなる2000オングストロームの膜厚の絶縁膜2
13が形成されている。その上に常圧CVD法により成
膜されたSiO2 膜215が形成されている。さらにそ
の上に第1のpoly−Siによる活性層217と、ゲ
ート絶縁膜219、低抵抗の第2のpoli−Siによ
るゲート221からなるTFT素子207が形成されて
いる。ゲート221下の活性層217の両横の部分はT
FT素子207のソース223、ドレイン225であ
り、n型ドーパントであるP(燐)がイオン注入法によ
り打込まれて低抵抗となっている。さらにその上層に層
間絶縁膜209としてSiO2 膜が形成されており、上
記ドレイン225部分にAlからなる信号線205が形
成され、スルーホール227を通してドレイン225に
接続されている。その上層には第2の絶縁膜229が形
成されている。さらにITOからなる画素電極206が
形成されており、スルーホール231にてソース223
に接続されている。
【0036】このような第2の実施例の液晶表示装置に
おいては、遮光膜203と他の導電体からなる層とがス
ルーホールの位置ずれ(パターンずれ)などによって電
気的に接触してしまうといった欠陥はさけることができ
るものの、遮光膜203と他の導電体とがピンホール欠
陥によって電気的に接触してしまうという場合がある。
しかし、本発明では、ピンホールの極めて少ない陽極酸
化膜を用いているので、そのようなピンホール欠陥など
の、膜の欠陥の発生を抑えることができる。
【0037】なお、上記の実施例では、遮光膜としてT
aを用いる場合について述べたが、これには限定しな
い。Cr、Ti、Wなどの高融点金属、あるいはAlを
用いることも可能である。その際、陽極酸化工程に用い
る溶液も前述のクエン酸に限らず、それぞれの金属に適
した溶液を用いることはいうまでもない。遮光膜用の金
属材料としては、光透過率が小さいことから一般的には
Cr、Ta、Ti、Wなどのいわゆる高融点材料が用い
られるが、これらの高融点材料は酸化性が強く、例えば
低圧CVD法や常圧CVD法によりSiO2 膜を金属膜
表面に堆積しようとしても、金属全体が急速に酸化して
しまい、可視光範囲で透明になってしまい、遮光膜とし
ての機能を果さなくなるというという問題がある。これ
らの高融点材料は、 400℃以上では10ppmの酸素があ
ると酸化されてしまう。したがってこれらの高融点材料
上に絶縁膜を形成しようとすると、低温下での成膜が可
能なプラズマCVD法によらねばならないが、プラズマ
CVD法により得られる膜は、周知のようにパーティク
ルが多くピンホールも多いため、その膜品質が低いとい
う問題がある。しかしながら本発明によれば、陽極酸化
された遮光膜の上に減圧CVD法や常圧CVD法により
SiO2 膜を形成することが可能であり、あるいはSi
2 膜を形成せずとも直接TFT素子の活性層となるp
oly−Si膜を形成することもできる。
【0038】また、上記の第2の実施例に示すような構
成の液晶表示装置では、SiO2 膜215は省略あるい
は代替が必ずしも不可能ではない。SiO2 膜215
は、遮光膜203とTFT207との間のこのように 2
層構造として層間絶縁膜を厚くするために配設したもの
である。この意味では、絶縁膜213を層間絶縁膜とし
て膜厚が比較的厚めな膜とすれば 1層構造としてもよ
い。
【0039】また、上記の実施例においては、遮光膜が
開口を有しながらもひとつながりの形状となっている場
合について説明したが、遮光膜のパターンはこれには限
定しない。例えば各画素ごとに分割された形状の遮光膜
にも本発明の技術を用いることができる。ただしこの場
合、各画素ごとに分割された一つ一つの遮光膜をなんら
かのブリッジパターンのようなもので接続し、その一端
に電圧を印加するなどの方策を加える必要があるもの
の、ほぼ上記の実施例と同様の方法で陽極酸化を行なう
ことができる。
【0040】また、上記の第1および第2の実施例で
は、nチャンネルのpoly−SiTFTについて述べ
てきたが、pチャンネルのpoly−SiTFTを画素
のスイッチングトランジスタとして用いたときにも有効
である。さらに、poly−SiTFTに限らず、スタ
ガ型のa−SiTFTを画素のスイッチングトランジス
タとして用いることもできる。
【0041】
【発明の効果】以上、詳細な説明に明らかなように、本
発明によれば、液晶表示装置の製造時に生じる位置ずれ
を吸収するための寸法マージンを取ることによる遮光膜
の開口率の低下の問題や、表示にとって不要な開口の面
積を大きく取らねばならないことによる光の漏れの問題
を解消して、輝度が高く表示品位の良好な液晶表示装置
を提供することができる。また、そのような液晶表示装
置の製造方法、特に遮光膜および絶縁膜の工程を簡易な
ものとすることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係る液晶表示装置の表
示画素部分の構造を示す平面図。
【図2】本発明の第2の実施例に係る液晶表示装置の表
示画素部分の構造を示す平面図。
【図3】従来の液晶表示装置の表示画素部分の構造を示
す図。
【図4】液晶表示装置のTFTアレイ基板およびと対向
基板を示す一部省略斜視図。
【図5】遮光膜がTFTアレイ基板側に形成された従来
の液晶表示装置の表示画素部分を示す図。
【符号の説明】
1…石英基板、3…活性層、5…ゲート絶縁膜、7…ゲ
ート、9…ソース、11…ドレイン、12…TFT素
子、13…第1の層間絶縁膜、15、21…スルーホー
ル、17…信号線、19…第2の層間絶縁膜、23…遮
光膜、25…第3の層間絶縁膜、27…画素電極

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 基板上に複数の走査配線および複数の信
    号配線と、該走査配線および信号配線に接続されるスイ
    ッチング素子と、該スイッチング素子に接続される画素
    電極と、前記画素電極を避けて配設され前記スイッチン
    グ素子に入射する光を遮る遮光膜とを有するスイッチン
    グ素子アレイ基板と、前記スイッチング素子アレイ基板
    に対向して間隙を有して配置される対向電極が配設され
    た対向基板と、前記スイッチング素子アレイ基板と前記
    対向基板との間に封入される液晶組成物とを有する液晶
    表示装置において、 前記遮光膜が金属材料からなり、前記遮光膜の上層を酸
    化してなる絶縁膜を具備することを特徴とする液晶表示
    装置。
  2. 【請求項2】 基板上に複数のゲート配線と複数の信号
    配線と該ゲート配線および信号配線に接続するスイッチ
    ング素子と、該スイッチング素子に接続する画素電極と
    を配設し、前記画素電極を避け、かつ前記スイッチング
    素子に入射する光を遮るように遮光膜を配設し、前記遮
    光膜上に絶縁膜を配設してスイッチング素子アレイ基板
    を形成し、これを対向電極と組み合わせてその間隙に液
    晶組成物を封入して挟持させ、液晶表示装置を製造する
    にあたり、 金属材料を成膜して前記遮光膜を形成し、 前記遮光膜の上層を陽極酸化により酸化して絶縁膜を形
    成することを特徴とする液晶表示装置の製造方法。
JP17076192A 1992-06-29 1992-06-29 液晶表示装置およびその製造方法 Pending JPH0611728A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17076192A JPH0611728A (ja) 1992-06-29 1992-06-29 液晶表示装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17076192A JPH0611728A (ja) 1992-06-29 1992-06-29 液晶表示装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0611728A true JPH0611728A (ja) 1994-01-21

Family

ID=15910894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17076192A Pending JPH0611728A (ja) 1992-06-29 1992-06-29 液晶表示装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0611728A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2720170A1 (fr) * 1994-05-17 1995-11-24 Thomson Lcd Procédé de fabrication d'un écran LCD muni d'un masque opaque.
US5721601A (en) * 1994-09-29 1998-02-24 Sanyo Electric Co., Ltd. Display units having two insolating films and a planarizing film and process for producing the same
JP2001125510A (ja) * 1995-11-17 2001-05-11 Semiconductor Energy Lab Co Ltd アクティブマトリクス型el表示装置
US6885027B2 (en) 1994-06-02 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Active matrix display and electrooptical device
US7110059B2 (en) 1995-05-08 2006-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2720170A1 (fr) * 1994-05-17 1995-11-24 Thomson Lcd Procédé de fabrication d'un écran LCD muni d'un masque opaque.
US6885027B2 (en) 1994-06-02 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Active matrix display and electrooptical device
US7148506B2 (en) 1994-06-02 2006-12-12 Semiconductor Energy Laboratory Co., Ltd. Active matrix display and electrooptical device
US7459724B2 (en) 1994-06-02 2008-12-02 Semiconductor Energy Laboratory Co., Ltd. Active matrix display and electrooptical device
US5721601A (en) * 1994-09-29 1998-02-24 Sanyo Electric Co., Ltd. Display units having two insolating films and a planarizing film and process for producing the same
US7110059B2 (en) 1995-05-08 2006-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device
US7190420B2 (en) 1995-05-08 2007-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device
US7683978B2 (en) 1995-05-08 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2001125510A (ja) * 1995-11-17 2001-05-11 Semiconductor Energy Lab Co Ltd アクティブマトリクス型el表示装置

Similar Documents

Publication Publication Date Title
JP3024661B2 (ja) アクティブマトリクス基板及びその製造方法
KR100868771B1 (ko) 액정표시장치
US7057691B2 (en) Semiconductor device
EP0450941B1 (en) An active matrix display device
US7955908B2 (en) Thin film transistor array panel and manufacturing method thereof
US20040001170A1 (en) Liquid crystal display device having array substrate of color filter on thin film transistor structure and manufacturing method thereof
JP2001013518A (ja) 液晶表示装置およびその製造方法
KR100308367B1 (ko) 액티브매트릭스기판
JP3454340B2 (ja) 液晶表示装置
JP2008139619A (ja) 液晶表示装置及びその製造方法
JPH08179355A (ja) アクティブマトリクス基板
JP2906470B2 (ja) アクティブマトリックス基板
KR100238206B1 (ko) 박막트랜지스터 액정 표시장치및 그 제조방법
JPH08160454A (ja) 液晶表示装置
JPH0611728A (ja) 液晶表示装置およびその製造方法
JP2000122096A (ja) 反射型液晶表示装置およびその製造方法
JP3294509B2 (ja) 液晶表示装置
JPH10268346A (ja) アクティブマトリクス型液晶表示装置
JP3011210B2 (ja) アクティブマトリックス基板の製造方法
JP3370463B2 (ja) マトリックス型表示装置
JPH06208134A (ja) 液晶表示装置
JPH0618922A (ja) 液晶表示装置
JP3006990B2 (ja) アクティブマトリクス基板およびその製造方法
KR0154810B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JPH1172802A (ja) アクティブ素子アレイ基板の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020129