JPH10268346A - アクティブマトリクス型液晶表示装置 - Google Patents

アクティブマトリクス型液晶表示装置

Info

Publication number
JPH10268346A
JPH10268346A JP6977697A JP6977697A JPH10268346A JP H10268346 A JPH10268346 A JP H10268346A JP 6977697 A JP6977697 A JP 6977697A JP 6977697 A JP6977697 A JP 6977697A JP H10268346 A JPH10268346 A JP H10268346A
Authority
JP
Japan
Prior art keywords
insulating film
liquid crystal
crystal display
display device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6977697A
Other languages
English (en)
Inventor
Makoto Shibusawa
誠 渋沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6977697A priority Critical patent/JPH10268346A/ja
Publication of JPH10268346A publication Critical patent/JPH10268346A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 層間絶縁膜を介し設けられる画素電極及びス
イッチング素子を電気的に導通するため、層間絶縁膜に
形成される微細なスルーホールを生産性及び液晶表示素
子の開口率を低下する事無く確実に形成し、導通不良に
よる点欠点を生じる事無く良好な表示品位を得る。 【解決手段】 層間絶縁膜46のスルーホール形成領域
下方にTFT18成膜工程と同一工程にて形成されるゲ
ート下地膜31a、ゲート絶縁膜32、半導体下地膜3
4a、チャネル保護下地膜36a、コンタクト下地膜3
7a、ソース電極下地膜40aからなる下地膜44を形
成し、スルーホール43を形成するためのフォトレジス
ト56の膜厚を薄くしフォトリソグラフィ工程によるフ
ォトレジスト56の解像力の低下を抑止し、スルーホー
ル43を確実に形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電極基板間に液晶
組成物を保持して成る液晶表示装置において、マトリク
ス状に配列されたスイッチング素子にて画素電極を駆動
するアクティブマトリクス型液晶表示装置に関する。
【0002】
【従来の技術】近年、薄型軽量且つ高密度大容量であり
ながら高機能更には高精細を得る液晶表示装置の製品化
が図られ、特にカラー化等に優位であると共に、大面積
化も容易である等の理由から透明絶縁性基板上に薄膜ト
ランジスタ(以下TFTと称する。)や金属・絶縁膜・
金属(以下MIMと称する。)素子をスイッチング素子
として備えた直視透過型液晶表示装置の展開が図られて
いる。この様な液晶表示装置にあっては、更に大画面
化、高精細化が要求されると共に、高輝度化及び低消費
電力化も要求され、透過型液晶表示装置にあっては、絶
縁性基板上に電気配線及びTFTを設け、その上に層間
絶縁膜を介して画素電極を形成する事により、電極配線
及びTFT以外の部分を全て開口部として、表示部の開
口率向上を図り、バックライトの消費電力低減を図る装
置の開発が進められている。
【0003】この様に層間絶縁膜を介し、TFTの上方
に画素電極を設ける画素電極上置きタイプの透過型液晶
表示装置にあっては、画素電極とTFTとの電気的接合
は層間絶縁膜に微細なスルーホールを開けて行ってい
る。
【0004】そして従来、層間絶縁膜にコンタクトホー
ルを形成するため、図6に示す第1の従来例あるいは図
8に示す第2の従来例の様な方法が実施されていた。即
ち、第1の従来例にあっては、透過型液晶表示装置の透
明絶縁基板1上に形成される電気配線(図示せず)及び
TFT2の全面を被覆する層間絶縁膜3上にフォトレジ
スト4を塗布し、開口パターン6aが形成されるフォト
マスク6を介してフォトレジスト4のスルーホール7位
置を露光し、更に現像する事によりフォトレジスト4に
開口パターン6aに対応するパターンを形成した後、フ
ォトレジスト4をマスクにエッチングを行い層間絶縁膜
3にスルーホール7を形成した後、層間絶縁膜3上に画
素電極8をパターン形成し、TFT2のソース電極2a
と画素電極8とをスルーホール7を介して電気的に接続
していた。
【0005】又、第2の従来例にあっては、透過型液晶
表示装置の透明絶縁基板1上に形成される電気配線(図
示せず)及びTFT2の全面を、感光性有機絶縁膜から
なる層間絶縁膜10にて被覆し、フォトレジストを用い
る事無く開口パターン6aが形成されたフォトマスク6
を介して層間絶縁膜10を直接露光し、更に現像する事
により層間絶縁膜10にスルーホール11を形成し、T
FT2のソース電極2aと層間絶縁膜10上に形成され
る画素電極12とを電気的に接続していた。
【0006】
【発明が解決しようとする課題】しかしながら第1の従
来例にあっては、フォトレジストは通常1〜2μmの膜
厚で回転塗布されるため、フォトレジスト表面は下地で
有る層間絶縁膜に対して平坦化される事となり、その結
果フォトレジスト4の膜厚は層間絶縁膜3の凸部3aに
あっては薄く、層間絶縁膜3の凹部3bにあっては厚く
成り、フォトレジスト4の膜厚の厚い部分にあっては、
露光・現像による解像力が低下し、フォトマスク6上の
開口部6aが微細で有る事から図7に示す様にフォトレ
ジスト4が良好にパターン形成されず、ひいてはスルー
ホール7の形成不良を引き起こし、ソース電極2aと画
素電極8が電気的に接続不良となり、透過型液晶表示装
置上において点欠点として現れ、表示品位を低下すると
いう問題を生じていた。
【0007】このため、スルーホールを確実に形成する
ようフォトマスク6上の開口部6aのパターンを大きく
し、スルーホール7を大きくする方法も考えられるが、
このようにするとTFT2のソース電極2a側も大きく
しなければならず、液晶表示装置の開口率を低下させて
しまうという新たな問題を生じていた。
【0008】一方第2の従来例にあっても、層間絶縁膜
を構成する感光性有機絶縁膜は通常1〜2μmの膜厚で
回転塗布されその表面は下地で有る電気配線やTFTに
対して平坦化され、その結果層間絶縁膜10の膜厚はT
FT2の凸部2bにあっては薄く、TFT2の凹部2c
にあっては厚く成り、第1の従来例と同様、層間絶縁膜
10の膜厚の厚い部分にあっては、露光・現像による解
像力が低下し、図9に示す様にスルーホール11の形成
不良を引き起こし、ソース電極2aと画素電極12が電
気的に接続不良となり、透過型液晶表示装置の表示品位
の低下を来すという問題を生じていた。
【0009】このため、第1の従来例と同様スルーホー
ル11を大きくする方法も考えられるが、TFT2のソ
ース電極2a側も大きくしなければならず、第1の従来
例と同様、液晶表示装置の開口率を低下させてしまうと
いう新たな問題を生じていた。
【0010】そこで本発明は上記課題を除去するもの
で、層間絶縁膜に形成されるスルーホールを介し画素電
極及びTFTを電気的に接続する際に、画素電極の開口
率の低下を来す事無くスルーホールの形成不良を防止
し、TFT及び画素電極の確実な接続を図り、従来接続
不良により生じていた液晶表示装置の点欠点による表示
品位の低下を防止し、良好な表示を得られ屡信頼性の高
い液晶表示装置を提供する事を目的とする。
【0011】
【課題を解決するための手段】本発明は上記課題を解決
する為、絶縁基板上の複数の信号配線の交点に配列され
るスイッチング素子及び、このスイッチング素子を被覆
する層間絶縁膜上にマトリクス状に配列され、前記層間
絶縁膜に形成されるスルーホールを介して前記スイッチ
ング素子に接続される画素電極を有するアレイ基板と、
共通電極を有し前記アレイ基板に間隙を隔てて対向配置
される対向基板と、前記アレイ基板及び前記対向基板間
に封入される液晶組成物とを具備するアクティブマトリ
クス型液晶表示装置において、前記層間絶縁膜の前記ス
ルーホール形成領域の下方に前記層間絶縁膜成膜位置を
高くする為の下地膜を形成するものである。
【0012】又本発明は上記課題を解決する為、複数の
信号配線の交点に配列され、ゲート電極上にゲート絶縁
膜を介し半導体層を配し、更に前記半導体層を挟みソー
ス電極並びにドレイン電極を配して成る薄膜トランジス
タ及び、この薄膜トランジスタを被覆する層間絶縁膜上
にマトリクス状に配列され形成され、前記層間絶縁膜に
形成されるスルーホールを介して前記ソース電極に接続
される画素電極を有するアレイ基板と、共通電極を有し
前記アレイ基板に間隙を隔てて対向配置される対向基板
と、前記アレイ基板及び前記対向基板間に封入される液
晶組成物とを具備するアクティブマトリクス型液晶表示
装置において、前記層間絶縁膜の前記スルーホール形成
領域下方に、前記薄膜トランジスタの形成層と同一層を
有する下地膜を形成し、前記層間絶縁膜成膜高さを前記
薄膜トランジスタの最上位の高さとほぼ同等の高さにす
るものである。
【0013】上記構成により本発明は、スルーホール形
成領域における層間絶縁膜の成膜面を高くする事によ
り、フォトリソグラフィ技術によるスルーホール形成時
に、露光・現像されるフォトレジストあるいは感光性有
機絶縁膜の膜厚を薄く出来、フォトレジストあるいは感
光性有機絶縁膜露光時の解像力の低下を抑制し、開口率
の低下を来す事無くフォトマクスのパターンに応じた微
細なスルーホールを確実に形成し、TFTと画素電極の
接続不良を解消して、液晶表示装置の表示品位の向上を
図るものである。
【0014】
【発明の実施の形態】以下、本発明の第1の実施の形態
を図1乃至図3を参照して説明する。17は、アクティ
ブマトリクス型の液晶表示装置であり、スイッチング素
子としてTFT18を用いるアレイ基板20と、対向基
板21との間に、配向膜22、23を介して、液晶組成
物24を保持して成っている。又、26、27は、アレ
イ基板20及び対向基板21の外側に夫々貼着される偏
光板である。
【0015】ここでアレイ基板20は、透明なガラスか
らなる透明絶縁基板28上に、膜厚3000オングスト
ロームのアルミニウム(Al)、モリブデン(Mo)、
タングステン(W)、タンタル(Ta)、チタン(T
i)、銅(Cu)、クロム(Cr)等の金属あるいはこ
れ等金属を一種類以上含んだモリブデン−タングステン
(Mo−W)等の合金からなるゲート電極31及びこの
ゲート電極31と一体的に形成される信号配線である走
査線30、並びにゲート電極31とは電気的に分離され
たゲート下地膜31aがパターン形成されている。
【0016】そしてこれ等の上には、厚さ4000オン
グストロームの酸化シリコン(SiOx)等の絶縁膜か
らなる、ゲート絶縁膜32が被覆され、このゲート絶縁
膜32を介したゲート電極31上方には、膜厚500オ
ングストロームのアモルファスシリコン(以下a−Si
と称する。)からなる半導体層34及び膜厚3000オ
ングストロームの窒化シリコン(SiN)等の絶縁膜か
らなるチャネル保護層36並びに、良好なオーミック性
接触を得るための厚さ500オングストロームの例えば
リン(P)イオンを多量にドープしたn+型a−Si等
からなるコンタクト層37、膜厚5000オングストロ
ームのアルミニウム(Al)、モリブデン(Mo)、タ
ングステン(W)、タンタル(Ta)、チタン(T
i)、銅(Cu)、クロム(Cr)等の金属あるいはこ
れ等金属の合金からなり、半導体層34を挾んで設けら
れるソース電極40、ドレイン電極41を有するTFT
18が形成されている。
【0017】一方、ゲート絶縁膜32を介したゲート下
地膜31a上方には、半導体層34と同一材料からなり
同一膜厚の半導体下地膜34a及びチャネル保護層36
と同一材料からなり同一膜厚のチャネル保護下地膜36
a、並びに、コンタクト層37と同一材料からなり同一
膜厚のコンタクト下地膜37a、ソース電極40と同一
材料からなり同一膜厚のソース電極下地膜40aが形成
され、スルーホール43下方に下地膜44を有してい
る。尚42は、ドレイン電極41と一体に形成される電
気配線である信号線である。
【0018】そしてこれ等の上面には、スルーホール4
3が形成される膜厚3000オングストロームの窒化シ
リコン(SiNx)等の絶縁膜からなる層間絶縁膜46
が積層され、層間絶縁膜46上には、膜厚1000オン
グストロームのインジウム錫酸化物(以下ITOと称す
る。)からなる画素電極47が形成され、スルーホール
43を介してソース電極40に電気的に接続されてい
る。
【0019】一方対向基板21は、透明なガラスからな
る透明絶縁基板48上にITOからなる対向電極50を
有している。
【0020】次にアレイ基板20の製造方法について述
べる。先ず透明絶縁基板28上にスパッタリング法によ
りアルミニウム(Al)、モリブデン(Mo)、タング
ステン(W)、タンタル(Ta)、チタン(Ti)、銅
(Cu)、クロム(Cr)等の金属あるいはこれ等金属
を一種類以上含んだモリブデン−タングステン(Mo−
W)等の合金を成膜し、フォトレジスト(図示せず)を
マスクとしてフォトエッチング加工するフォトリソグラ
フィ技術を用い、走査線30及びゲート電極31並びに
ゲート下地膜31aをパターン形成する。
【0021】次に例えば、プラズマCVD法やスパッタ
リング法等により、ゲート絶縁膜32、半導体層34及
びチャネル保護層36を連続的に成膜し、フォトリソグ
ラフィ技術を用い、チャネル保護層36及びチャネル保
護下地膜36aをパターン形成する。続いて半導体層3
4上に、プラズマCVD法によりコンタクト層37を成
膜した後、フォトリソグラフィ技術によりコンタクト層
37及び半導体層34を島状にパターン形成すると共
に、コンタクト下地膜37a及び半導体下地膜34aを
島状にパターン形成する。
【0022】更にスパッタリング法等によりアルミニウ
ム(Al)、モリブデン(Mo)、タングステン
(W)、タンタル(Ta)、チタン(Ti)、銅(C
u)、クロム(Cr)等の金属あるいはこれ等金属を一
種類以上含む合金からなる導電膜を成膜し、ソース電極
40、ドレイン電極41、ソース電極下地膜40a、信
号線42、をパターン形成する。この後、CVD法によ
り層間絶縁膜46を成膜した上に図3(a)に示す様に
フォトレジスト56を回転塗布し、開口パターン57a
を有するフォトマスク57を介して開口パターン57a
からスルーホール43位置を露光し、更に現像する事に
より図3(b)に示す様にフォトレジスト56に開口パ
ターン56aを形成し、更に図3(c)に示すようにフ
ォトレジスト56をマスクにエッチングを行い層間絶縁
膜46にスルーホール43をパターン形成した後、フォ
トレジスト56を除去する。
【0023】次いでスパッタ法により層間絶縁膜46上
にITO膜を成膜し、フォトリソグラフィ技術によりパ
ターン形成して画素電極47を形成し、スルーホール4
3を介しソース電極40及び信号線42に電気的に接続
し、アレイ基板20を形成する。
【0024】次に対向基板21にあっては、透明絶縁基
板48上にスパッタ法により対向電極50を全面に形成
する。そしてアレイ基板20及び対向基板21の対向面
に、夫々配向膜22、23を塗布し、反対面に偏光板2
6、27を貼着し、両基板20、21を対向して組み立
て、セル化する。そして両基板20、21間に液晶組成
物24を注入した後封止し、液晶表示装置17を形成す
る。
【0025】この様に構成すれば、透明絶縁基板28上
のスルーホール43形成領域下方には、TFT18の形
成層と同一層からなる下地膜44が形成され、フォトリ
ソグラフィ工程によりスルーホール43を形成するため
に回転塗布されるフォトレジスト57の塗布面がTFT
18上面とほぼ同等の高さにされる事から、スルーホー
ル形成領域におけるフォトレジスト57の膜厚を薄く出
来る。従ってフォトレジスト57の解像力の低下を抑制
出来、フォトマスク57の開口パターン57aが微細で
あってもフォトレジスト57を確実にパターン形成出
来、ひいてはフォトレジスト57をマスクにして層間絶
縁膜46に確実にスルーホール43を形成出来る。従っ
て液晶表示装置の開口率の低下を来す事無くTFT18
と画素電極47の接続不良を解消出来、表示品位の高い
液晶表示素子を得られる。
【0026】又下地膜44は、TFT18の成膜工程と
同一の工程にて形成出来るので、下地膜44形成のため
の新たな工程が不要で有り、アレイ基板の生産性を損な
う事も無く、製造コストの上昇を招くおそれも無い。
【0027】次に本発明の第2の実施の形態について図
4及び至図5を参照して説明する。尚本実施の形態は第
1の実施の形態における層間絶縁膜の材質が異なる事か
らスルーホール形成時にフォトレジストを塗布する事無
く、層間絶縁膜に直接フォトリソグラフィ工程を実施す
るものの他は第1の実施の形態と同様で有る事から、第
1の実施の形態と同一部分については同一符号を付しそ
の説明を省略する。
【0028】即ち本実施の形態にあっては、液晶表示素
子58を構成するアレイ基板60の透明絶縁基板28上
にTFT18及び下地膜44形成後、膜厚2μm程度の
感光性有機絶縁膜で有る感光性ポリイミド樹脂からなる
層間絶縁膜61を塗布し、図5(a)に示す様に開口パ
ターン57aを有するフォトマスク57を介して開口パ
ターン57aからスルーホール62位置を露光し、更に
現像する事により図5、(b)に示す様に層間絶縁膜6
1に開口パターン57aと同一パターンのスルーホール
62をパターン形成する。この後スパッタ法により層間
絶縁膜61上にITO膜を成膜し、フォトリソグラフィ
技術によりパターン形成して画素電極47を形成し、ス
ルーホール62を介し画素電極47及びソース電極に電
気的に接続し、アレイ基板60を形成するものである。
【0029】この様に構成すれば、第1の実施の形態と
同様、層間絶縁膜61のスルーホール43形成領域下方
に設けられる下地膜44により、スルーホール43形成
領域における層間絶縁膜61の膜厚を薄く出来、フォト
リソグラフィ工程時感光性有機絶縁膜からなる層間絶縁
膜60を直接露光・現像する際の解像力の低下を抑制出
来、微細であってもスルーホール61の形成を確実に行
え、アレイ基板60においてTFT18と画素電極47
の接続不良を生じる事が無く、この様なアレイ基板60
を用いて成る液晶表示装置58の表示品位を向上出来
る。又第1の実施の形態と同様、下地膜44をTFT1
8の形成と同一工程で形成出来、下地膜44形成に拘わ
らず、アレイ基板の生産性が損なわれず、又製造コスト
の上昇も生じ無い。
【0030】尚本発明は上記実施の形態に限られるもの
ではなく、その趣旨を変えない範囲での変更は可能であ
って、下地膜の材質や形状等任意で有り、例えばゲート
電極及びゲート下地膜は、夫々分離せずに一体的にパタ
ーン形成しても良いし、アレイ基板形成時ゲート電極と
同層の補助容量電極を設ける場合に補助容量電極の一部
あるいは全部を下地膜に用いる等しても良い。更には、
下地膜をTFT等のアレイ基板状の他の構成層とは全く
別の材質を用い別体に形成しても良い。ただし、実施の
形態の様に、下地膜を、TFTの構成層と同一材質及び
同一工程にて形成すれば下地膜形成のための新たな工程
が不要となり、コストの上昇を防止出来る。
【0031】又下地膜の高さも任意であるが、アレイ基
板上に設けられる形成層の最上位の高さと同等とすれ
ば、スルーホール形成領域におけるフォトレジストある
いは感光性有機絶縁膜の膜厚を最小に出来、フォトレジ
ストあるいは感光性有機絶縁膜の解像力の低下をより抑
制出来、スルーホールの形成不良をより確実に防止し、
信頼性の一層の向上をはかれる。
【0032】
【発明の効果】以上説明したように本発明によれば、層
間絶縁膜を介して設けられる画素電極及びソース電極を
電気的に接続する為のスルーホール形成領域の下方に下
地膜を設ける事により、フォトリソグラフィ工程にて層
間絶縁膜にスルーホールを形成する為層間絶縁膜に塗布
されるフォトレジスト、あるいはフォトリソグラフィ工
程が直接成される感光性有機絶縁膜の、スルーホール形
成領域における膜厚を薄く出来、フォトリソグラフィ工
程による解像力が向上する事から、微細且つ接続信頼性
の高いスルーホールを確実に形成出来、TFTと画素電
極の接続不良による点欠点等を生じる事が無く、表示品
位の良好な信頼性の高い液晶表示装置を得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態のアレイ基板を示す
一部概略平面図である。
【図2】本発明の第1の実施の形態の液晶表示装置を示
す図1のA−A´線における概略断面図である。
【図3】本発明の第1の実施の形態のアレイ基板の製造
工程を示し(a)はそのフォトレジスト塗布時、(b)
はそのフォトレジストへの開口パターン形成時、(c)
はその層間絶縁膜へのスルーホール形成時を示す概略説
明図である。
【図4】本発明の第2の実施の形態の液晶表示装置を示
す概略断面図である。
【図5】本発明の第2の実施の形態のアレイ基板の製造
工程を示し(a)はその層間絶縁膜成膜時、(b)はそ
の層間絶縁膜へスルーホール形成時を示す概略説明図で
ある。
【図6】第1の従来例におけるアレイ基板を示す概略断
面図で有る。
【図7】第1の従来例におけるスルーホールの形成不良
を示す概略説明図である。
【図8】第2の従来例におけるアレイ基板を示す概略断
面図で有る。
【図9】第2の従来例におけるスルーホールの形成不良
を示す概略説明図である。
【符号の説明】
17…液晶表示装置 18…TFT 20…アレイ基板 22、23…配向膜 24…液晶組成物 26、27…偏光板 28…透明絶縁基板 30…走査線 31…ゲート電極 31a…ゲート下地膜 32…ゲート絶縁膜 34…半導体層 34a…半導体下地膜 36…チャネル保護層 36a…チャネル保護下地膜 37…コンタクト層 37a…コンタクト下地膜 40…ソース電極 40a…ソース電極下地膜 41…ドレイン電極 42…信号線 43…スルーホール 46…層間絶縁膜 47…画素電極 56…フォトレジスト 57…フォトマスク

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板上の複数の信号配線の交点に配
    列されるスイッチング素子及び、このスイッチング素子
    を被覆する層間絶縁膜上にマトリクス状に配列され、前
    記層間絶縁膜に形成されるスルーホールを介して前記ス
    イッチング素子に接続される画素電極を有するアレイ基
    板と、共通電極を有し前記アレイ基板に間隙を隔てて対
    向配置される対向基板と、前記アレイ基板及び前記対向
    基板間に封入される液晶組成物とを具備するアクティブ
    マトリクス型液晶表示装置において、 前記層間絶縁膜の前記スルーホール形成領域の下方に前
    記層間絶縁膜成膜位置を高くする為の下地膜を形成する
    事を特徴とするアクティブマトリクス型液晶表示装置。
  2. 【請求項2】 下地膜を、アレイ基板上に設けられる任
    意の形成層と同一工程にて形成する事を特徴とする請求
    項1に記載のアクティブマトリクス型液晶表示装置。
  3. 【請求項3】 任意の形成層が信号配線及び/又はスイ
    ッチング素子を構成する形成層で有る事を特徴とする請
    求項2に記載のアクティブマトリクス型液晶表示装置。
  4. 【請求項4】 下地膜の上面の高さを、アレイ基板上に
    設けられる任意の形成層の最上位の高さとほぼ同等とす
    る事を特徴とする請求項1に記載のアクティブマトリク
    ス型液晶表示装置。
  5. 【請求項5】 複数の信号配線の交点に配列され、ゲー
    ト電極上にゲート絶縁膜を介し半導体層を配し、更に前
    記半導体層を挟みソース電極並びにドレイン電極を配し
    て成る薄膜トランジスタ及び、この薄膜トランジスタを
    被覆する層間絶縁膜上にマトリクス状に配列され形成さ
    れ、前記層間絶縁膜に形成されるスルーホールを介して
    前記ソース電極に接続される画素電極を有するアレイ基
    板と、共通電極を有し前記アレイ基板に間隙を隔てて対
    向配置される対向基板と、前記アレイ基板及び前記対向
    基板間に封入される液晶組成物とを具備するアクティブ
    マトリクス型液晶表示装置において、 前記層間絶縁膜の前記スルーホール形成領域下方に、前
    記薄膜トランジスタの形成層と同一層を有する下地膜を
    形成し、前記層間絶縁膜成膜高さを前記薄膜トランジス
    タの最上位の高さとほぼ同等の高さにする事を特徴とす
    るアクティブマトリクス型液晶表示装置。
  6. 【請求項6】 薄膜トランジスタが、半導体層上にチャ
    ネル保護層及びコンタクト層を有し、下地膜が、ゲート
    電極と同層のゲート下地膜、ゲート絶縁膜、前記半導体
    層と同層の半導体下地膜、前記チャネル保護層と同層の
    チャネル保護下地膜、前記コンタクト層と同層のコンタ
    クト下地膜、ソース電極並びにドレイン電極と同層の電
    極下地膜を順次積層して成る事を特徴とする請求項5に
    記載のアクティブマトリクス型液晶表示装置。
  7. 【請求項7】 層間絶縁膜が感光性有機絶縁膜で有る事
    を特徴とする請求項6に記載のアクティブマトリクス型
    液晶表示装置。
JP6977697A 1997-03-24 1997-03-24 アクティブマトリクス型液晶表示装置 Pending JPH10268346A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6977697A JPH10268346A (ja) 1997-03-24 1997-03-24 アクティブマトリクス型液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6977697A JPH10268346A (ja) 1997-03-24 1997-03-24 アクティブマトリクス型液晶表示装置

Publications (1)

Publication Number Publication Date
JPH10268346A true JPH10268346A (ja) 1998-10-09

Family

ID=13412530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6977697A Pending JPH10268346A (ja) 1997-03-24 1997-03-24 アクティブマトリクス型液晶表示装置

Country Status (1)

Country Link
JP (1) JPH10268346A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005300693A (ja) * 2004-04-07 2005-10-27 Sharp Corp フォトリソグラフィによるパターン形成方法
KR100543042B1 (ko) * 1999-06-03 2006-01-20 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100560971B1 (ko) * 1999-06-03 2006-03-15 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100577784B1 (ko) * 1999-06-25 2006-05-10 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정 표시소자의 제조방법
KR100623975B1 (ko) * 1999-05-07 2006-09-13 삼성전자주식회사 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
JP2009048063A (ja) * 2007-08-22 2009-03-05 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623975B1 (ko) * 1999-05-07 2006-09-13 삼성전자주식회사 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
KR100543042B1 (ko) * 1999-06-03 2006-01-20 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100560971B1 (ko) * 1999-06-03 2006-03-15 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100577784B1 (ko) * 1999-06-25 2006-05-10 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정 표시소자의 제조방법
JP2005300693A (ja) * 2004-04-07 2005-10-27 Sharp Corp フォトリソグラフィによるパターン形成方法
JP2009048063A (ja) * 2007-08-22 2009-03-05 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器

Similar Documents

Publication Publication Date Title
JP3844913B2 (ja) アクティブマトリックス型液晶表示装置
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
JP5101580B2 (ja) 液晶表示装置用基板及びそれを用いた液晶表示装置
US7550183B2 (en) Method for manufacturing conductive element substrate, conductive element substrate, method for manufacturing liquid crystal display, liquid crystal display and electronic information equipment
US8264652B2 (en) Liquid crystal display device with a data link connecting a data pad and data line
JP2963529B2 (ja) アクティブマトリクス表示装置
US8294839B2 (en) Thin film transistor array panel for liquid crystal display and method of manufacturing the same
US7253439B2 (en) Substrate for display, method of manufacturing the same and display having the same
US7511782B2 (en) Liquid crystal display device and fabrication method having open gate/data pads with transparent conductive layer thereon to an edge thereof
US20040001170A1 (en) Liquid crystal display device having array substrate of color filter on thin film transistor structure and manufacturing method thereof
US20010040649A1 (en) Manufacturing method of a liquid crystal display
JP2008107849A (ja) 液晶表示装置及びその製造方法
US6943859B2 (en) Liquid crystal display device and its fabricating method
JP2000162647A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR100376348B1 (ko) 화소 에러가 적은 액정표시장치 및 그 제조방법
JP2000214481A (ja) 液晶表示装置およびその製造方法
KR100238206B1 (ko) 박막트랜지스터 액정 표시장치및 그 제조방법
JPH10268346A (ja) アクティブマトリクス型液晶表示装置
JP4090594B2 (ja) 反射型液晶表示装置およびその製造方法
KR100303440B1 (ko) 평면구동방식의액정표시장치
JP3393420B2 (ja) 半導体装置
KR20070072113A (ko) 액정표시소자 및 그 제조방법
JP3377003B2 (ja) アクティブ素子アレイ基板の製造方法
KR20010019666A (ko) 박막트랜지스터 액정표시장치
JP3982730B2 (ja) 薄膜トランジスタアレイ基板の製造方法