KR100577784B1 - 박막 트랜지스터 액정 표시소자의 제조방법 - Google Patents

박막 트랜지스터 액정 표시소자의 제조방법 Download PDF

Info

Publication number
KR100577784B1
KR100577784B1 KR1019990024187A KR19990024187A KR100577784B1 KR 100577784 B1 KR100577784 B1 KR 100577784B1 KR 1019990024187 A KR1019990024187 A KR 1019990024187A KR 19990024187 A KR19990024187 A KR 19990024187A KR 100577784 B1 KR100577784 B1 KR 100577784B1
Authority
KR
South Korea
Prior art keywords
film
gate
data line
photoresist
passivation
Prior art date
Application number
KR1019990024187A
Other languages
English (en)
Other versions
KR20010003756A (ko
Inventor
조향미
정태균
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1019990024187A priority Critical patent/KR100577784B1/ko
Publication of KR20010003756A publication Critical patent/KR20010003756A/ko
Application granted granted Critical
Publication of KR100577784B1 publication Critical patent/KR100577784B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

본 발명은 데이터 라인의 단선문제를 효과적으로 방지할 수 있는 TFT-LCD의 제조방법을 제공한다.
본 발명에 따라 TFT-LCD는 절연기판, 상기 절연기판 상에 형성된 게이트 라인, 상기 게이트 라인이 형성된 절연기판 상에 형성된 게이트 절연막, 상기 게이트 절연막 상부에 형성된 데이터 라인 및 상기 데이터 라인이 형성된 기판 전면에 형성된 패시배이션막을 구비한다. 여기서, 패시배이션막 상부에 23,000 내지 28,000Å 두께의 포토레지스트막을 형성하고, 포토레지스트막을 노광 및 현상하여 포토레지스트 패턴을 형성한 후, 포토레지스트 패턴을 식각마스크로 하여 상기 패시배이션막 및 게이트 절연막을 식각하여 패드영역의 게이트 라인 및 데이터 라인을 오픈시킨다.

Description

박막 트랜지스터 액정 표시 소자의 제조방법{Method of manufacturing thin film transistor-liquid crystal display device}
도 1a 및 도 1b는 본 발명의 실시예에 따른 박막 트랜지스터 액정 표시소자의 제조방법을 설명하기 위한 단면도.
(도면의 주요 부분에 대한 부호의 설명)
10 : 절연기판 11 : 게이트 라인
12 : 게이트 절연막 15 : 데이터 라인
16 : 패시배이션막 100 : 포토레지스트 패턴
본 발명은 액정 표시 소자의 제조방법에 관한 것으로, 특히 데이터 라인의 단선을 효과적으로 방지할 수 있는 박막 트랜지스터 액정 표시소자의 제조방법에 관한 것이다.
일반적으로, 액티브 매트릭스형 액정표시(active matrix-type liquid crystal display; AM-LCD) 소자는 얇아서 다양한 표시장치에 사용된다. 이러한 AM-LCD 장치에서, 박막 트랜지스터(thin film transistor; TFT)가 각 화소에 대한 스 위칭 소자로서 제공되어, 개개의 화소전극들이 독립적으로 구동되기 때문에, 듀티(duty) 비의 감소에 기인하는 콘트라스트가 감소되지 않고, 또한 디스플레이 용량이 증가하여 라인수가 증가될 때에도 시야각이 감소되지 않는다.
한편, 제조비용을 감소시키고 장비의 효율을 높이기 위하여 7-마스크 공정 대신에 마스크 수를 감소시킨 5-마스크 공정이 TFT-LCD를 제조하는데 적용되고 있다. 5-마스크는 게이트용 제 1 마스크와, 채널용 제 2 마스크, 소오스/드레인 (데이터 라인)용 제 3 마스크, 콘택홀 및 패드오픈용 제 4 마스크 및 화소전극용 제 5 마스크이다. 즉, 상기한 5-마스크 공정에서는 제 4 마스크를 이용하여 화소전극과 소오스의 콘택을 위한 콘택홀을 형성함과 동시에 패드를 오픈시킨다.
그러나, 콘택홀을 형성하면서 데이터 라인 패드를 오픈하기 위해서는 패시배이션막인 SiON막의 단일막만을 식각하는 반면, 게이트 라인 패드 오픈을 위해서는 게이트 절연막인 SiNx막과 패시배이션막인 SiON막의 이중막을 식각해야 하므로, 건식식각 뿐만 아니라 습식식각이 요구된다. 습식식각은 BOE(Buffered Oxide Etchant)를 이용하여 진행하는데, 이때, 식각마스크로서 사용되는 포토레지스트막으로 BOE가 침투하여 포토레지스트막이 손상된다. 예컨대 종래에는 포토레지스트막을 15,000Å 정도의 두께로 형성하고 120℃ 정도의 온도에서 하드베이킹을 진행하고, 습식식각을 30℃ 이상의 온도에서 3분 이상 진행하였는데, 상기한 포토레지스트막의 손상은 그의 형성 두께가 얇아서 표면 단차가 높고, 하드 베이킹 온도가 낮고, 습식식각시의 온도가 높고 시간이 길수록 더욱더 심해지므로, 상기한 바와 같 은 종래의 조건에서는 포토레지스트막의 손상이 심해져서, 하부의 소오스/드레인 및 데이터 라인이 손상되고, 심한 경우 데이터 라인이 단선되어 소자의 수율이 저하된다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 패드 부분의 게이트 및 데이터 라인을 동시에 노출시킬 때 데이터 라인의 단선문제를 효과적으로 방지할 수 있는 TFT-LCD의 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 절연기판, 상기 절연기판 상에 형성된 게이트 라인, 상기 절연기판 상에 상기 게이트 라인을 덮도록 형성된 게이트 절연막, 상기 게이트 절연막 상부에 형성된 데이터 라인 및 상기 게이트 절연막 상에 상기 데이터 라인을 덮도록 형성된 패시배이션막을 구비한 박막 트랜지스터 액정 표시소자의 제조방법에 있어서, 상기 패시배이션막 상부에 23,000 내지 28,000Å 두께의 포토레지스트막을 도포하는 단계; 상기 포토레지스트막을 노광 및 현상하여 패드영역의 상기 패시배이션막을 노출시키는 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 식각마스크로 하여 상기 패시배이션막 및 게이트 절연막을 식각하여 패드영역의 상기 게이트 라인 및 데이터 라인을 오픈시키는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 1a 및 도 1b은 본 발명의 실시예에 따른 5-마스크 공정에 의한 TFT-LCD의 제조방법을 설명하기 위한 단면도로서, 도 1a 및 도 1b에서는 게이트 및 데이터 라인의 패드부분(A, B)만을 도시하였다.
도 1a을 참조하면, 유리와 같은 투명한 절연기판(10) 상에 제 1 금속막을 증 착하고 게이트용 제 1 마스크를 이용하여 패터닝하여 게이트 라인(11) 및 게이트 라인(11)에서 연장된 게이트(미도시)를 형성하고, 기판 전면에 SiNx막으로 이루어진 게이트 절연막(12)을 형성한다. 그런 다음, 기판 전면에 반도체층 및 도핑된 반도체층을 순차적으로 증착하고 채널용 제 2 마스크를 이용하여 패터닝하여 게이트 상의 게이트 절연막(12) 상부에 채널층(미도시)을 형성하고, 채널층 상부에 오믹층 (미도시)을 형성한다.
그리고 나서, 기판 전면에 제 2 금속막을 증착하고 데이터 라인용 제 3 마스크를 이용하여 패터닝하여 데이트 라인(15) 및 게이트의 양 측과 오버랩하는 소오스/드레인(미도시)을 형성한다. 이때, 오믹층이 패터닝되어 채널층의 상면이 노출된다. 그런 다음, 기판 전면에 SiON막으로 이루어진 패시배이션막(16)을 형성하고 그 상부에 포토레지스트막을 도포한다.
바람직하게, 포토레지스트막은 종래보다 비교적 두꺼운 23,000 내지 28,000Å의 두께로 도포하고, 130 내지 140℃의 온도에서 하드베이킹을 진행한다. 상기에서 포토레지스트막의 두께가 25,000Å인 경우에는 하드베이킹을 130℃의 온도에서 진행하고, 23,000Å인 경우에는 140℃의 온도에서 진행한다. 즉, 포토레지스트막의 두께가 얇을수록 하드베이킹을 높은 온도에서 진행한다. 그후, 포토레지스트막을 콘택홀 및 패드오픈용 제 4 마스크를 이용하여 노광한 후 현상하여, 패드부분(A, B)의 게이트 및 데이터 라인 (11, 15) 상의 패시배이션막(16) 및 상기 소오스 상의 패시배이션막(16)을 노출시키는 포토레지스트 패턴(100)을 형성한다.
도 1b를 참조하면, 포토레지스트 패턴(100)을 식각 마스크로하여 패시배이션막(16) 및 게이트 절연막(12)을 식각하여, 소오스의 일부를 노출시키는 화소전극용 콘택홀을 형성함과 동시에 패드부분(A, B)의 게이트 라인(11) 및 데이터 라인(15)을 오픈시킨다. 이때, 식각은 건식식각 및 BOE를 이용한 습식식각으로 진행한다.
바람직하게, 습식식각은 25 내지 30℃, 바람직하게 28℃의 온도에서 1분 30초 내지 2분 30초 동안 진행한다. 바람직하게, 포토레지스트막을 28,000Å의 두께로 형성한 경우에는 2 내지 3분, 바람직하게 2분 30초, 더욱 바람직하게 45초-45초-45초로 나누어서 진행하고, 포토레지스트막을 23,000Å 및 25,000Å으로 형성한 경우에는 1 내지 2분, 바람직하게 1분 30초 동안, 더욱 바람직하게 30초-30초-30초로 나누어서 진행한다. 이에 따라, 습식식각시 포토레지스트 패턴(100)의 손상이 방지되어, 데이터 라인의 손상이 방지되므로, 데이터 라인의 단선이 방지된다.
그리고 나서, 공지된 방법으로 포토레지스트 패턴(100)을 제거하고, 콘택홀에 매립되도록 패시배이션막(16) 상부에 ITO막을 증착하고 화소전극용 제 5 마스크를 이용하여 패터닝하여 화소전극(미도시)을 형성한다.
상기한 본 발명에 의하면, 5-마스크 공정을 이용한 TFT-LCD의 제조에서, 제 4 마스크를 이용한 콘택홀 및 패드 오픈공정시 식각 마스크로서 사용되는 포토레지스트막의 형성두께 및 하드베이킹 시간을 높이고, 패시배이션막과 게이트 절연막의 식각시 습식식각시간 및 온도를 감소시킴으로써, 포토레지스트막의 손상이 최소화된다. 이에 따라, 데이터 라인의 손상이 방지되어 데이터 라인의 단선이 방지됨으 로써, 안정적인 수율을 확보할 수 있게 된다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (1)

  1. 절연기판, 상기 절연기판 상에 형성된 게이트 라인, 상기 절연기판 상에 상기 게이트 라인을 덮도록 형성된 게이트 절연막, 상기 게이트 절연막 상부에 형성된 데이터 라인 및 상기 게이트 절연막 상에 상기 데이터 라인을 덮도록 형성된 패시배이션막을 구비한 박막 트랜지스터 액정 표시소자의 제조방법에 있어서,
    상기 패시배이션막 상부에 23,000 내지 28,000Å 두께의 포토레지스트막을 도포하는 단계;
    상기 포토레지스트막을 노광 및 현상하여 패드영역의 상기 패시배이션막을 노출시키는 포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 식각마스크로 하여 상기 패시배이션막 및 게이트 절연막을 식각하여 패드영역의 상기 게이트 라인 및 데이터 라인을 오픈시키는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 액정 표시소자의 제조방법.
KR1019990024187A 1999-06-25 1999-06-25 박막 트랜지스터 액정 표시소자의 제조방법 KR100577784B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990024187A KR100577784B1 (ko) 1999-06-25 1999-06-25 박막 트랜지스터 액정 표시소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990024187A KR100577784B1 (ko) 1999-06-25 1999-06-25 박막 트랜지스터 액정 표시소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20010003756A KR20010003756A (ko) 2001-01-15
KR100577784B1 true KR100577784B1 (ko) 2006-05-10

Family

ID=19595243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990024187A KR100577784B1 (ko) 1999-06-25 1999-06-25 박막 트랜지스터 액정 표시소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100577784B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08106107A (ja) * 1994-10-04 1996-04-23 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法及び薄膜トランジスタマトリクス
JPH08148566A (ja) * 1994-11-22 1996-06-07 Internatl Business Mach Corp <Ibm> 半導体装置の製造方法
JPH10221712A (ja) * 1997-02-04 1998-08-21 Sharp Corp 液晶表示装置の製造方法
JPH10268346A (ja) * 1997-03-24 1998-10-09 Toshiba Corp アクティブマトリクス型液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08106107A (ja) * 1994-10-04 1996-04-23 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法及び薄膜トランジスタマトリクス
JPH08148566A (ja) * 1994-11-22 1996-06-07 Internatl Business Mach Corp <Ibm> 半導体装置の製造方法
JPH10221712A (ja) * 1997-02-04 1998-08-21 Sharp Corp 液晶表示装置の製造方法
JPH10268346A (ja) * 1997-03-24 1998-10-09 Toshiba Corp アクティブマトリクス型液晶表示装置

Also Published As

Publication number Publication date
KR20010003756A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
US7049215B2 (en) Thin film transistor array panel and fabricating method thereof
US7235813B2 (en) Thin film transistor and pixel structure thereof
US6140158A (en) Method of manufacturing thin film transistor-liquid crystal display
KR101087398B1 (ko) 액정표시장치의 패드 구조 및 그 제조방법
US7125756B2 (en) Method for fabricating liquid crystal display device
KR100552296B1 (ko) 다결정규소박막트랜지스터기판의제조방법
KR100577784B1 (ko) 박막 트랜지스터 액정 표시소자의 제조방법
KR100577782B1 (ko) 박막 트랜지스터 액정 표시 소자
US6734048B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
KR100648214B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100336890B1 (ko) 박막트랜지스터액정표시소자의제조방법
KR100663288B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100488927B1 (ko) 스테거드타입박막트렌지스터액정표시소자및그의제조방법
KR100599958B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR20000040113A (ko) Tft-lcd의 제조방법
JP2881868B2 (ja) 薄膜トランジスタ液晶ディスプレイの製造方法
KR20060021531A (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
KR100613767B1 (ko) 박막 트랜지스터 액정 표시소자의 제조방법
KR100663289B1 (ko) 액정표시장치의 박막트랜지스터 제조방법
KR102035004B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
KR20010003763A (ko) 박막 트랜지스터 액정 표시소자의 제조방법
KR0172880B1 (ko) 액정표시장치의 제조방법
KR100852831B1 (ko) 액정표시장치의 어레이 기판 제조방법
KR100737641B1 (ko) 박막 트랜지스터 액정표시장치 제조방법
KR20000021350A (ko) 액정 표시 소자의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130417

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170417

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180424

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190502

Year of fee payment: 14

EXPY Expiration of term