KR100852831B1 - 액정표시장치의 어레이 기판 제조방법 - Google Patents
액정표시장치의 어레이 기판 제조방법 Download PDFInfo
- Publication number
- KR100852831B1 KR100852831B1 KR1020020045643A KR20020045643A KR100852831B1 KR 100852831 B1 KR100852831 B1 KR 100852831B1 KR 1020020045643 A KR1020020045643 A KR 1020020045643A KR 20020045643 A KR20020045643 A KR 20020045643A KR 100852831 B1 KR100852831 B1 KR 100852831B1
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- film
- electrode
- layer
- forming
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 14
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 239000010408 film Substances 0.000 claims abstract description 72
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 19
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 19
- 239000011733 molybdenum Substances 0.000 claims abstract description 19
- 230000001681 protective effect Effects 0.000 claims abstract description 9
- 239000010409 thin film Substances 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 238000002161 passivation Methods 0.000 claims abstract description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정표시장치의 어레이 기판 제조방법을 개시한다. 개시된 본 발명의 방법은, 절연 기판 상에 게이트 전극을 포함한 게이트 라인을 형성하는 단계; 상기 게이트 전극을 덮도록 상기 절연 기판 상에 게이트 절연막을 증착하는 단계; 상기 게이트 전극 상부의 게이트 절연막 상에 채널층 및 오믹층을 차례로 형성하는 단계; 상기 오믹층 상에 몰리브덴막을 형성하는 단계; 상기 몰리브덴막을 SF6 가스와 O2 가스의 혼합 가스 또는 Cl2 가스와 O2 가스의 혼합 가스로 식각하여 소오스/드레인 전극을 형성함과 동시에 소오스 전극과 드레인 전극 사이의 오믹층 부분을 산화시켜, 박막트랜지스터를 구성하는 단계; 상기 박막트랜지스터를 덮도록 기판의 전 영역 상에 보호막을 형성하는 단계; 및 상기 보호막 상에 소오스 전극과 콘택되는 화소 전극을 형성하는 단계를 포함한다.
본 발명에 따르면, 오믹층의 식각을 생략하기 때문에 채널층에서의 식각 데미지를 발생을 방지할 수 있으며, 아울러, 상기 채널층의 두께를 낮출 수 있다.
Description
도 1a 내지 도 1d는 종래 기술에 따른 액정표시장치의 어레이 기판 제조방법을 설명하기 위한 각 공정별 단면도.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 제조방법을 설명하기 위한 각 공정별 단면도.
-도면의 주요 부분에 대한 부호의 설명-
21 : 투명성 절연기판 23 : 게이트 전극
25 : 게이트 절연막 27 : 채널층
29 : 오믹층 29a : SiO2 막
31 : 몰리브덴(Mo)막 31a : 소오스 전극
31b : 드레인 전극 33 : 감광막 패턴
35 : TFT 37 : 보호막
39 : 화소 전극
본 발명은 액정표시소자에 관한 것으로, 보다 상세하게는, 백 채널 구조의 박막트랜지스터를 갖는 액정표시장치의 어레이 기판 제조방법에 관한 것이다.
액정표시장치(Liquid Crystal Display)는 경박 단소하고 저전압구동과 저전력 소모라는 장점을 바탕으로 널리 이용되고 있으며, 그 발전속도가 매우 빨라 차세대 표시장치로서 인식되고 있다. 특히, 박막트랜지스터 액정표시장치(Thin Film Transistor Liquid Crystal Display : 이하, TFT LCD)는 CRT(Cathode Ray Tube)에 필적할만한 화면의 고화질화, 대형화 및 컬러화 등을 실현하였는 바, 최근들어 노트북 PC 및 모니터 시장에서 크게 각광 받고 있다.
이와 같은 액정표시장치는 전형적으로 박막트랜지스터 및 화소전극 등을 구비한 어레이 기판과 컬러필터 및 상대전극 등을 구비한 컬러필터 기판이 액정의 개재하에 합착된 구조를 가진다.
한편, 어레이 기판의 제조 공정을 단순화시키는 것은, 즉, 마스크 공정수를 줄이는 것은 제조비용 측면에서 TFT LCD의 상용화에 크게 영향을 미친다. 따라서, 마스크 공정수를 감소시키기 위한 여러가지 구조들이 제안되고 있으며, 한 예로, BCE(Back Channel Etch) 구조의 TFT를 갖는 어레이 기판 제조방법이 제안되었다.
도 1a 내지 도 1d는 종래 기술에 따른 액정표시장치의 어레이 기판 제조방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
먼저, 도 1a에 도시된 바와 같이, 투명성 절연기판(1) 상에 게이트용 금속막을 증착하고, 상기 게이트용 금속막을 패터닝하여 상기 기판 상에 게이트 전극(3)을 포함한 게이트 라인(도시안됨)을 형성한다.
그런다음, 상기 게이트 전극(3)을 덮도록 기판(1)의 전 영역 상에 게이트 절연막(5)을 형성하고, 상기 게이트 절연막(5) 상에 비도핑된 비정질실리콘막(이하, a-Si막)과 도핑된 비정질실리콘막(이하, n+ a-Si막)을 차례로 증착한다.
이어서, 상기 a-Si막과 n+ a-Si막을 패터닝하여 액티브 라인을 형성함과 동시에 TFT 형성 영역의 게이트 절연막(5) 부분 상에 채널층(7) 및 오믹층(9)을 형성하고, 그 다음, 상기 기판 결과물 상에 소오스/드레인용 금속막(11)을 증착한다.
다음으로, 도 1b에 도시된 바와 같이, 상기 TFT 형성 영역에 증착된 소오스/드레인용 금속막(11) 상에 공지의 공정에 따라 소오스/드레인 전극 형성 영역을 포함한 데이터 라인 형성 영역을 한정하는 감광막 패턴(13)을 형성한다.
그런다음, 도 1c에 도시된 바와 같이, 상기 감광막 패턴을 식각 장벽으로 하여 소오스/드레인용 금속막을 식각하고, 이를 통해, 소오스 및 드레인 전극(11a, 11b)을 포함한 데이터라인(도시안됨)을 형성한다.
또한, 상기 소오스 및 드레인 전극(11a, 11b)의 형성 후에는 상기 소오스 전극(11a)과 드레인 전극(11b) 사이, 즉, 채널 영역 상의 오믹층 부분을 식각해주면서 채널층 표면의 일부 두께를 함께 식각하며, 이 결과로 BCE 구조의 TFT(15)를 구성한다.
다음으로, 상기 감광막 패턴을 제거한 상태에서, 도 1d에 도시된 바와 같이, 상기 결과물 상부에 TFT(15)를 보호하기 위한 보호막(17)을 증착하고, 이어서, 상기 보호막(17) 상에 공지된 ITO 공정을 통해 소오스 전극(11a)과 콘택되는 화소 전극(19)을 형성하고, 이 결과로 어레이 기판을 완성한다.
그러나, 종래의 어레이 기판 제조방법에 따르면, 소오스/드레인 전극 형성 후에 오믹층을 식각하기 때문에 이 과정에서 채널층에 식각 데미지가 발생될 수 있으며, 아울러, 상기 채널층은 식각 마진을 고려하여 에치스탑퍼(Etch Stopper)형 TFT에서의 그것 보다 두께를 증가시켜야 하기 때문에 단차 유발에 기인하는 또 다른 문제가 야기될 수 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 채널층의 식각 데미지 발생을 방지하면서 상기 채널층의 두께를 감소시킬 수 있는 액정표시장치의 어레이 기판 제조방법을 제공하는데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 제조방법은, 절연 기판 상에 게이트 전극을 포함한 게이트 라인을 형성하는 단계; 상기 게이트 전극을 덮도록 상기 절연 기판 상에 게이트 절연막을 증착하는 단계; 상기 게이트 전극 상부의 게이트 절연막 상에 채널층 및 오믹층을 차례로 형성하는 단계; 상기 오믹층 상에 몰리브덴막을 형성하는 단계; 상기 몰리브덴막을 SF6 가스와 O2 가스의 혼합 가스 또는 Cl2 가스와 O2 가스의 혼합 가스로 식각하여 소오스/드레인 전극을 형성함과 동시에 소오스 전극과 드레인 전극 사이의 오믹층 부분을 산화시켜, 박막트랜지스터를 구성하는 단계; 상기 박막트랜지스터를 덮도록 기판의 전 영역 상에 보호막을 형성하는 단계; 및 상기 보호막 상에 소오스 전극과 콘택되는 화소 전극을 형성하는 단계를 포함한다.
여기서, 상기 오믹층은 80∼100Å 두께로 형성하며, 상기 몰리브덴막을 식각하는 단계는 O2 가스의 비율을 60％ 이상으로 하는 Cl2 가스와 O2 가스의 혼합가스로 수행한다.
본 발명에 따르면, 소오스/드레인용 금속막의 식각시에 오믹층을 산화시켜 채널 영역 상의 오믹층 부분을 완전히 제거한 효과를 얻을 수 있는 바, 오믹층의 식각을 생략할 수 있으며, 이에 따라, 채널층에서의 식각 데미지를 발생을 방지할 수 있음은 물론 상기 채널층의 두께를 낮출 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2a 내지 도 2b는 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 제조방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 2a를 참조하면, 투명성 절연 기판(21) 상에 게이트용 금속막을 형성하고, 이를 패터닝하여 게이트 전극(23)을 포함한 게이트 라인(도시안됨)을 형성한다. 그런다음, 상기 게이트 전극(23)을 덮도록 상기 기판(21)의 전 영역 상에 게이트 절연막(25)을 형성한다.
이어서, 상기 게이트 절연막(25) 상에 a-Si막과 n+ a-Si막을 차례로 형성한다. 여기서, 상기 n+ a-Si막은, 이후에 설명되겠지만, 오믹 콘택을 이룰수 있는 최소 두께, 예컨데, 100Å 이하, 바람직하게 80∼100Å의 두께로 형성한다.
그 다음, 상기 n+ a-Si막과 a-Si막을 패터닝하여 액티브라인(도시안됨)을 형 성함과 동시에 TFT 형성 영역 상의 게이트 절연막(25) 부분 상에 채널층(27) 및 오믹층(29)을 형성하고, 이어서, 상기 기판 결과물 상에 소오스/드레인용 금속막으로서 몰리브덴(Mo)막(31)을 형성한다.
도 2b를 참조하면, 상기 몰리브덴막 상에 소오스/드레인 전극 형성 영역을 포함한 데이터 라인 형성 영역을 한정하는 감광막 패턴(33)을 형성한다. 그런다음, 상기 감광막 패턴(33)을 식각 장벽으로하여 몰리브덴막을 식각하고, 이를 통해, 소오스 및 드레인 전극(31a, 31b)을 포함한 데이터 라인(도시안됨)을 형성함과 동시에 TFT(35)를 구성한다.
여기서, 상기 몰리브덴막의 식각은 통상 SF6 가스와 O2 가스의 혼합 가스를 이용한 건식 식각으로 수행하는 것이 일반적이지만, 상기 몰리브덴막은 Cl2 가스와 O2 가스의 혼합 가스로도 식각 가능하다.
이때, Cl2와 O2의 혼합 가스를 사용하면서, 상기 O2 가스의 혼합 비율을 60％ 이상으로 하면, 몰리브덴막은 식각되는 반면 n+ a-Si막은 식각되지 않는다. 이것은 식각 가스내의 O2 가스가 n+ a-Si막의 표면을 산화시키게 되고, 이렇게 형성된 산화막(SiO2 : 29a)은 Cl2와 O2의 혼합 가스에 식각되지 않기 때문이다.
따라서, 본 발명은 몰리브덴막의 식각시 Cl2와 O2의 혼합 가스를 이용하면서 O2 가스의 혼합 비율을 60％ 이상으로 함으로써 n+ a-Si막의 식각없이 상기 몰리브덴막의 식각만이 이루어지도록 한다.
또한, 전술한 바와 같이, O2 가스의 혼합 비율을 60％ 이상으로 할 경우, 몰리브덴막의 식각시에 n+ a-Si막을 산화시키게 되는데, 이때, 상기 n+ a-Si막의 두께를 오믹 콘택을 이룰 수 있는 최소의 두께, 예컨데, 100Å 이하의 두께로 형성하게 되면, 채널 영역 상의 n+ a-Si막 부분을 완전히 산화시킬 수 있게 되며, 따라서, 식각의 수행없이 오믹층의 분리를 이룰 수 있게 된다.
결론적으로, 본 발명은 소오스/드레인용 금속막인 몰리브덴막의 식각시, O2 가스의 혼합 비율을 60％ 이상으로 하는 Cl2와 O2의 혼합 가스를 사용하면서, 오믹층인 n+ a-Si막의 두께를 오믹 콘택을 이룰 수 있는 최소한의 두께로 설정할 경우, 오믹층에 대한 식각없이 n+ a-Si막의 산화를 통해 상기 오믹층의 분리를 이룰 수 있는 바, 채널층에의 식각 데미지 발생을 근본적으로 방지할 수 있으며, 또한, 식각 마진을 고려할 필요가 없어서 채널층의 두께를 낮출 수 있게 되어 상기 채널층의 두께에 기인하는 단차 유발의 문제도 방지할 수 있게 된다.
도 2c를 참조하면, 감광막 패턴을 제거한 상태에서, TFT(35)가 형성된 기판 결과물의 전면 상에 상기 TFT(35)를 보호하기 위한 보호막(37)을 증착하고, 이어, 상기 보호막(37)의 소정 부분을 식각하여 소오스 전극(31a)을 노출시키는 비아홀을 형성한다.
그런다음, 상기 비아홀을 매립하도록 보호막(37) 상에 ITO 금속막을 증착하고, 이를 패터닝하여 상기 비아홀을 통해 TFT의 소오스 전극(31a)과 콘택되는 화소 전극(39)을 형성하며, 이 결과로서, 본 발명에 따른 어레이 기판 제조를 완성한다.
이상에서와 같이, 본 발명은 소오스 전극과 드레인 전극 사이의 오믹층 부분을 산화시킴으로써 채널 영역 상의 오믹층 부분을 식각하지 않아도 되며, 이에 따라, 오믹층을 식각할 때 발생하는 채널층에의 식각 데미지 유발을 근본적으로 제거할 수 있으며, 아울러, 채널층은 식각 마진을 고려할 필요 없는 바, 얇게 형성할 수가 있어서 단차 문제도 해결할 수가 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시 할 수 있다.
Claims (3)
- 절연 기판 상에 게이트 전극을 포함한 게이트 라인을 형성하는 단계;상기 게이트 전극을 덮도록 상기 절연 기판 상에 게이트 절연막을 증착하는 단계;상기 게이트 전극 상부의 게이트 절연막 상에 채널층 및 오믹층을 차례로 형성하는 단계;상기 오믹층 상에 몰리브덴막을 형성하는 단계;상기 몰리브덴막을 SF6 가스와 O2 가스의 혼합 가스 또는 Cl2 가스와 O2 가스의 혼합 가스로 식각하여 소오스/드레인 전극을 형성함과 동시에 소오스 전극과 드레인 전극 사이의 오믹층 부분을 산화시켜, 박막트랜지스터를 구성하는 단계;상기 박막트랜지스터를 덮도록 기판의 전 영역 상에 보호막을 형성하는 단계; 및상기 보호막 상에 소오스 전극과 콘택되는 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 어레이 기판 제조방법.
- 제 1 항에 있어서, 상기 오믹층은 80∼100Å 두께로 형성하는 것을 특징으로 하는 액정표시장치의 어레이 기판 제조방법.
- 제 1 항에 있어서, 상기 몰리브덴막을 식각하는 단계는 O2 가스의 비율을 60 ％ 이상으로 하는 Cl2 가스와 O2 가스의 혼합가스로 수행하는 것을 특징으로 하는 액정표시장치의 어레이 기판 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020045643A KR100852831B1 (ko) | 2002-08-01 | 2002-08-01 | 액정표시장치의 어레이 기판 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020045643A KR100852831B1 (ko) | 2002-08-01 | 2002-08-01 | 액정표시장치의 어레이 기판 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040012201A KR20040012201A (ko) | 2004-02-11 |
| KR100852831B1 true KR100852831B1 (ko) | 2008-08-18 |
Family
ID=37320208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020045643A KR100852831B1 (ko) | 2002-08-01 | 2002-08-01 | 액정표시장치의 어레이 기판 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100852831B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105470193A (zh) * | 2014-09-09 | 2016-04-06 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 金属钼材料的刻蚀方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010017848A (ko) * | 1999-08-16 | 2001-03-05 | 박종섭 | 액정 표시 장치 및 그 제조방법 |
| KR20020002051A (ko) * | 2000-06-29 | 2002-01-09 | 주식회사 현대 디스플레이 테크놀로지 | 박막 트랜지스터 액정표시장치의 제조방법 |
-
2002
- 2002-08-01 KR KR1020020045643A patent/KR100852831B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010017848A (ko) * | 1999-08-16 | 2001-03-05 | 박종섭 | 액정 표시 장치 및 그 제조방법 |
| KR20020002051A (ko) * | 2000-06-29 | 2002-01-09 | 주식회사 현대 디스플레이 테크놀로지 | 박막 트랜지스터 액정표시장치의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040012201A (ko) | 2004-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7399662B2 (en) | Method of manufacturing a thin film transistor device | |
| KR100800947B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100333180B1 (ko) | Tft-lcd제조방법 | |
| US6608658B1 (en) | Top gate TFT structure having light shielding layer and method to fabricate the same | |
| US5326712A (en) | Method for manufacturing a thin film transistor | |
| KR100852831B1 (ko) | 액정표시장치의 어레이 기판 제조방법 | |
| JP2009054836A (ja) | Ｔｆｔ基板及びその製造方法 | |
| KR20020037417A (ko) | 수직형 박막 트랜지스터의 액정표시소자 제조방법 | |
| KR100707024B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| US6713328B2 (en) | Manufacturing method of thin film transistor panel | |
| KR100648221B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| KR100683155B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| KR100837884B1 (ko) | 액정표시장치의 제조방법 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR20020091695A (ko) | 박막트랜지스터 제조방법 | |
| KR20040022289A (ko) | 액정표시장치의 어레이 기판 제조방법 | |
| KR100590917B1 (ko) | 액정표시소자의 제조방법 | |
| KR100476048B1 (ko) | 박막 트랜지스터 액정표시소자의 제조방법 | |
| KR100341129B1 (ko) | 박막 트랜지스터-액정 표시 장치의 제조방법 | |
| KR100701662B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| KR0172880B1 (ko) | 액정표시장치의 제조방법 | |
| KR100737641B1 (ko) | 박막 트랜지스터 액정표시장치 제조방법 | |
| KR100577786B1 (ko) | 박막 트랜지스터 액정표시소자의 게이트 라인 형성방법 | |
| KR100867470B1 (ko) | 액정표시장치의 어레이 기판 제조방법 | |
| KR100577784B1 (ko) | 박막 트랜지스터 액정 표시소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120709 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20130711 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160718 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180724 Year of fee payment: 11 |