KR100590917B1 - 액정표시소자의 제조방법 - Google Patents
액정표시소자의 제조방법 Download PDFInfo
- Publication number
- KR100590917B1 KR100590917B1 KR1019990024607A KR19990024607A KR100590917B1 KR 100590917 B1 KR100590917 B1 KR 100590917B1 KR 1019990024607 A KR1019990024607 A KR 1019990024607A KR 19990024607 A KR19990024607 A KR 19990024607A KR 100590917 B1 KR100590917 B1 KR 100590917B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal film
- etching
- amorphous silicon
- silicon layer
- gas
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 67
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 42
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims abstract description 40
- 239000010936 titanium Substances 0.000 claims abstract description 25
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 25
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 14
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 10
- 239000011737 fluorine Substances 0.000 claims abstract description 10
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 9
- 239000000460 chlorine Substances 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 7
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 5
- 150000003608 titanium Chemical class 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 30
- 230000008569 process Effects 0.000 claims description 22
- 238000011065 in-situ storage Methods 0.000 claims description 7
- 239000010408 film Substances 0.000 description 80
- 239000004065 semiconductor Substances 0.000 description 13
- 230000001681 protective effect Effects 0.000 description 10
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Abstract
본 발명은 액정표시소자의 제조방법을 개시한다. 개시된 본 발명의 액정표시소자의 제조방법은, 절연성 기판 상에 게이트 라인, 게이트 절연막, 비도핑된 비정질실리콘층 및 도핑된 비정질실리콘층을 순차적으로 형성하는 단계; 상기 도핑된 비정질실리콘층 상에 티타늄 금속막과 몰리브덴 금속막의 적층 구조로 이루어진 데이터 라인용 금속막을 증착하는 단계; 상기 데이터 라인용 금속막인 몰리브덴 금속막 상에 그의 소정 부분을 노출시키는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각 마스크로해서, 노출된 몰리브덴 금속막 부분은 불소 계열의 식각 가스로 식각하는 단계; 상기 몰리브덴 금속막의 일부분이 식각되어 노출된 티타늄 금속막 부분을 염소 계열의 식각 가스로 식각하는 단계; 및 상기 티타늄 금속막이 식각되어 노출된 도핑된 비정질실리콘층 부분과 그 하부에 배치된 비도핑된 비정질실리콘층의 일부 두께를 불소 계열의 식각 가스로 식각하는 단계를 포함하여 이루어진다.
Description
도 1a 내지 도 1d는 본 발명의 실시예에 따른 액정표시소자의 제조방법을 설명하기 위한 공정 단면도.
(도면의 주요 부분에 대한 부호의 설명)
1 : 유리기판 2 : 게이트 라인
3 : 게이트 절연막 4 : 비도핑된 비정질실리콘층
4a : 반도체층 5 : 도핑된 비정질실리콘층
5a : 오믹층 6 : 티타늄 금속막
7 : 몰리브덴 금속막 10 : 데이터 라인용 금속막
10a,10b : 소오스/드레인 전극 11 : 감광막 패턴
본 발명은 액정표시소자의 제조방법에 관한 것으로, 특히, 데이터 라인을 티타늄 금속막과 몰리브덴 금속막의 적층 구조로 형성시키는 액정표시소자의 제조방법에 관한 것이다.
텔레비젼 및 그래픽 디스플레이 등의 표시 장치에 이용되는 액정표시소자 (Liquid Crystal Display : 이하, LCD)는 CRT(Cathod-ray tube)를 대신하여 개발되어져 왔다. 특히, 매트릭스 형태로 배열된 각 화소마다 박막 트랜지스터(Thin Film Transistor : 이하, TFT)가 구비된 TFT LCD는 고속 응답 특성을 갖는 잇점과 고화소수에 적합하다는 잇점 때문에 CRT에 필적할만한 화면의 고화질화 및 대형화, 컬러화 등을 실현하고 있다.
이러한 TFT LCD는 TFT 및 화소전극이 형성된 TFT 어레이 기판과, 컬러필터 및 상대전극이 형성된 컬러필터 기판이 액정층의 개재하에 합착된 구조이다.
한편, TFT 어레이 기판의 제조 공정을 단순화시키는 것은, 즉, 포토 공정의 수를 줄이는 것은 제조비용 측면에서 TFT LCD의 상용화에 크게 영향을 미친다. 따라서, 포토 공정의 수를 감소시키기 위한 여러 가지 구조들이 제안되고 있으며, 한 예로, 최근에는 ITO 금속막으로 이루어진 화소전극을 TFT 어레이 기판의 최상부에 배치시키는 탑 ITO 구조가 제안되고 있다.
이러한 탑 ITO 구조는 TFT 어레이 기판은 5단계의 포토 공정에 의해 제작할 수 있기 때문에, 6 또는 7단계의 포토 공정을 요구하는 통상의 TFT 어레이 기판의 제조 공정 보다 그 제조공정의 단순화을 얻을 수 있으며, 이에 따라, 제조비용의 절감 효과를 얻을 수 있다.
그러나, 상기와 같은 탑 ITO 구조의 TFT 어레이 기판의 제조시에는, 화소전극을 형성하기 위한 ITO 금속막의 식각시에 사용되는 식각 용액(이하, ITO 에천트라 칭함)에 의해 데이터 라인의 손상이 발생되는 문제점이 있다.
자세하게, 탑 ITO 구조의 TFT 어레이 기판의 제조 공정중의 하나인 보호막의 형성시에는, 하부층의 표면 단차에 기인하여, 보호막의 스텝 커버리지 특성이 저하되기 때문에, 소오스/드레인 전극을 포함하는 데이터 라인이 보호막에 의해 덮혀지지 않게 되는 현상이 발생하게 되고, 또한, 보호막 내에는 그 증착시에 파티클, 또는, 스트레스에 의한 크랙이 발생하게 된다.
또한, ITO 에천트로서, 종래에는 염산 및 질산, 또는, 염산 및 초산으로 이루어진 화학 용액을 사용하고 있는데, 이러한 ITO 에천트에 대해 통상 데이터 라인용 금속막으로 사용되고 있는 알루미늄 금속막은 매우 취약한 특성을 보이고 있다.
그런데, 상기와 같이, 데이터 라인이 보호막에 의해 덮혀지지 않거나, 또는, 보호막 내에 파티클 및 크랙이 발생된 상태로 후속의 ITO 공정을 진행하게 되면, ITO 에천트는 파티클 및 크랙을 통해 알루미늄 금속막으로 침투하여 접촉하거나, 또는, 직접적으로 알루미늄 금속막과 접촉하게 되고, 이때, 알루미늄 금속막은 ITO 에천에 대해 매우 취약한 특성을 보이기 때문에, 알루미늄 금속막은 ITO 에천트에 의해 부식되고, 결과적으로, 데이터 라인의 손상이 발생하게 됨은 물론, 심한 경우에는 데이터 라인의 오픈 불량이 발생하게 된다.
따라서, 상기와 같은 데이터 라인이 손상되는 것을 방지하기 위하여, 최근에는 ITO 에천트에 대해서 영향을 적게 받는 몰리브덴 금속막을 데이터 라인용 금속막으로 이용하는 방법이 수행되고 있다.
그러나, 몰리브덴 금속막을 데이터 라인용 금속막으로 이용할 경우에는, 상기 몰리브덴 금속막을 식각함에 있어서, 다음과 같은 문제점이 있다.
먼저, 몰리브덴 금속막에 대한 습식 식각은 그 물질 특성상, 균일도의 제어가 어렵기 때문에, 그 적용이 곤란하다. 반면에, 몰리브덴 금속막에 대한 건식 식각은 균일도의 제어가 습식 식각 공정에 비해 용이한 잇점은 있으나, 몰리브덴 금속막의 식각시에, 그 하부에 배치된 오믹층(n+ a-Si) 및 반도체층(a-Si)에 데미지를 주게 되고, 아울러, 몰리브덴 금속막과 오믹층을 연속적으로 식각하는 인-시튜(In-Situ) 공정시, 반도체층에 대한 식각 균일도의 제어가 어렵기 때문에, 결과적으로, TFT 특성의 불균일이 발생하게 되는 문제점이 있다.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 몰리브덴 금속막의 식각시에 오믹층 및 반도체층에 데미지가 인가되는 것이 방지되도록, 몰리브덴 금속막의 하부에 티타늄 금속막을 블로킹막으로서 개재시키고, 아울러, 데이터 라인을 형성하기 위한 식각 공정을 3단계로 나누어 수행함으로써, 식각 균일도 및 반도체층의 특성 저하를 방지할 수 있는 LCD의 제조방법을 제공하는데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 LCD의 제조방법은, 절연성 기판 상에 게이트 라인, 게이트 절연막, 비도핑된 비정질실리콘층 및 도핑된 비정질실리콘층을 순차적으로 형성하는 단계; 상기 도핑된 비정질실리콘층 상에 티타늄 금속막과 몰리브덴 금속막의 적층 구조로 이루어진 데이터 라인용 금속막을 증착하는 단계; 상기 데이터 라인용 금속막인 몰리브덴 금속막 상에 그의 소정 부분을 노 출시키는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각 마스크로해서, 노출된 몰리브덴 금속막 부분은 불소 계열의 식각 가스로 식각하는 단계; 상기 몰리브덴 금속막의 일부분이 식각되어 노출된 티타늄 금속막 부분을 염소 계열의 식각 가스로 식각하는 단계; 및 상기 티타늄 금속막이 식각되어 노출된 도핑된 비정질실리콘층 부분과 그 하부에 배치된 비도핑된 비정질실리콘층의 일부 두께를 불소 계열의 식각 가스로 식각하는 단계를 포함하여 이루어진다.
본 발명에 따르면, 데이터 라인을 티타늄 금속막과 몰리브덴 금속막의 적층 구조로 형성하여, 상기 티타늄 금속막이 식각 데미지에 대한 블로킹층으로서의 기능을 하게 함으로써, 상기 몰리브덴 금속막의 식각시에 오믹층 및 반도체층이 손상되는 것을 방지할 수 있으며, 이에 따라, TFT의 특성 저하를 방지할 수 있다.
이하, 첨부된 도면을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 LCD의 제조방법을 설명하기 위한 공정 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 절연성 기판, 예컨데, 유리기판(1) 상에 게이트 라인(2)과 게이트 절연막(3)을 차례로 형성하고, 상기 게이트 절연막(3) 상에 도핑되지 않은 비정질실리콘층(a-Si : 4)과 도핑된 비정질실리콘층(n+ a-Si : 5)을 차례로 형성한다. 여기서, 도핑되지 않은 비정질실리콘층(4)은 TFT의 반도체층이 되는 층이며, 도핑된 비정질실리콘층(5)은 상기 반도체층과 후속에서 형성되는 소오스/드레인 전극간의 접촉 특성을 향상시키기 위한 오믹층이 되는 층이다.
계속해서, 도핑된 비정질실리콘층(5) 상에 티타늄 금속막(6)과 몰리브덴 금속막(7)이 차례로 증착된 적층 구조의 데이터 라인용 금속막(10)을 형성하고, 이어서, 상기 데이터 라인용 금속막(10)인 몰리브덴 금속막(7) 상에 그의 소정 부분을 노출시키는 감광막 패턴(11)을 형성한다. 여기서, 몰리브덴 금속막(7)은 실질적인 데이터 라인의 기능을 하는 막으로서, 2,000∼3,000Å 두께로 증착한다. 그리고, 티타늄 금속막(6)은 상기 몰리브덴 금속막(7)의 식각시에, 식각 데미지가 하부층으로 전달되는 것을 막기 위한 블로킹층으로서의 기능을 하는 막으로서, 300∼500Å의 두께로 증착한다.
다음으로, 도 1b에 도시된 바와 같이, 감광막 패턴을 식각 마스크로해서, 노출된 몰리브덴 금속막(7) 부분을 불소 계열의 가스, 예를들어, SF6 가스와 CF4 가스의 혼합 가스로 식각·제거한다. 이때, 전술한 바와 같이, 티타늄 금속막(6)은 몰리브덴 금속막(7)의 식각시에, 도핑된 비정질실리콘층(5) 및 비도핑된 비정질실리콘층(4)에 인가되는 식각 데미지를 막아주기 때문에, 상기 도핑된 비정질실리콘층(5)과 비도핑된 비정질실리콘층(4)의 손상은 일어나지 않는다.
이어서, 도 1c에 도시된 바와 같이, 몰리브덴 금속막(7)이 식각되어 노출된 티타늄 금속막(6) 부분을 염소 계열의 가스, 예를들어, HCl, BCl3 또는 Cl2 가스 중에서 선택되는 하나의 가스를 사용하여 식각·제거한다. 이 결과, 소오스/드레인 전극(10a, 10b)이 형성되며, 아울러, 도핑된 비정질실리콘층(5)의 일부분은 노출된 다.
그리고나서, 도 1d에 도시된 바와 같이, 노출되어진 도핑된 비정질실리콘층(5) 부분은 불소 계열의 가스, 예를들어, SF6 가스 또는 CF4 가스 중에서 선택되는 하나의 가스로 식각·제거된다. 이때, 식각 공정은 과도 식각으로 수행되며, 이에 따라, 비도핑된 비정질실리콘층의 일부 두께도 함께 식각·제거되고, 이 결과로, 오믹층(5a) 및 BCE 구조의 반도체층(4a)이 얻어지며, 전체적으로는 TFT가 완성된다.
이후, 도시하지는 않았으나, 상기 결과물의 상부에 보호막을 도포하고, 이어서, 상기 보호막에 TFT의 소오스 전극을 노출시키는 콘택홀을 형성한 후, 마지막으로, ITO 공정을 수행하여 상기 보호막 상에 소오스 전극과 콘택하는 화소전극을 형성한다.
한편, 전술한 본 발명의 실시예에서, 몰리브덴 금속막에 대한 식각 공정과, 티타늄 금속막에 대한 식각 공정 및 상기 도핑된 비정질실리콘층과 비도핑된 비정질실리콘층에 대한 식각 공정은 인-시튜(In-Situ) 방식으로 수행할 수 있다.
즉, 종래에는 반도체층의 식각 균일성 확보 측면에서, 몰리브덴 금속막과 도핑된 비정질실리콘층 및 비도핑된 비정질실리콘층에 대한 식각 공정을 인-시튜 방식으로 수행할 수 없다. 그러나, 본 발명의 경우에는 티타늄 금속막이 몰리브덴 금속막의 식각시에 상기 도핑된 비정질실리콘층과 비도핑된 비정질실리콘층에 데미지가 인가되는 것을 방지하기 때문에 반도체층의 식각 균일성을 확보할 수 있고, 아 울러, 식각 공정을 3단계에 걸쳐 수행하기 때문에, 상기한 식각 공정들을 인-시튜 방식으로 수행할 수 있게 된다.
이상에서와 같이, 본 발명은 티타늄 금속막과 몰리브덴 금속막을 데이터 라인용 금속막으로 이용하기 때문에, ITO 에천트에 의해 데이터 라인의 손상을 방지할 수 있다.
또한, 티타늄 금속막이 몰리브덴 금속막의 식각시에 식각 데미지에 대한 블로킹층으로 작용하기 때문에, 반도체층의 식각 균일성을 확보할 수 있고, 이에 따라, TFT 특성을 향상시킬 수 있다.
게다가, 데이터 라인용 금속막의 식각 공정과 오믹층 및 반도체층에 대한 식각 공정을 인-시튜 방식으로 수행할 수 있기 때문에, 공정 시간의 단축 효과를 얻을 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
Claims (6)
- 절연성 기판 상에 게이트 라인, 게이트 절연막, 비도핑된 비정질실리콘층 및 도핑된 비정질실리콘층을 순차적으로 형성하는 단계;상기 도핑된 비정질실리콘층 상에 티타늄 금속막과 몰리브덴 금속막의 적층 구조로 이루어진 데이터 라인용 금속막을 증착하는 단계;상기 데이터 라인용 금속막인 몰리브덴 금속막 상에 그의 소정 부분을 노출시키는 감광막 패턴을 형성하는 단계;상기 감광막 패턴을 식각 마스크로해서, 노출된 몰리브덴 금속막 부분은 불소 계열의 식각 가스로 식각하는 단계;상기 몰리브덴 금속막의 일부분이 식각되어 노출된 티타늄 금속막 부분을 염소 계열의 식각 가스로 식각하는 단계; 및상기 티타늄 금속막이 식각되어 노출된 도핑된 비정질실리콘층 부분과 그 하부에 배치된 비도핑된 비정질실리콘층의 일부 두께를 불소 계열의 식각 가스로 식각하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 1 항에 있어서, 상기 티타늄 금속막은 300∼500Å 두께로 증착하고, 상기 몰리브덴 금속막은 2,000∼3,000Å 두께로 증착하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 1 항에 있어서, 상기 몰리브덴 금속막을 식각하기 위한 불소 계열의 식각 가스는, SF6 가스와 CF4 가스의 혼합 가스인 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 1 항에 있어서, 상기 티타늄 금속막을 식각하기 위한 염소 계열의 식각 가스는, HCl, BCl3 또는 Cl2 가스 중에서 선택되는 하나인 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 1 항에 있어서, 상기 도핑된 비정질실리콘층과 비도핑된 비정질실리콘층을 식각하기 위한 불소 계열의 식각 가스는, SF6 가스 또는 CF4 가스 중에서 선택되는 하나인 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 1 항에 있어서, 상기 몰리브덴 금속막에 대한 식각 공정과, 상기 티타늄 금속막에 대한 식각 공정 및 상기 도핑된 비정질실리콘층과 비도핑된 비정질실리콘층에 대한 식각 공정은 인-시튜 방식으로 수행하는 것을 특징으로 하는 액정표시소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990024607A KR100590917B1 (ko) | 1999-06-28 | 1999-06-28 | 액정표시소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990024607A KR100590917B1 (ko) | 1999-06-28 | 1999-06-28 | 액정표시소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010004022A KR20010004022A (ko) | 2001-01-15 |
| KR100590917B1 true KR100590917B1 (ko) | 2006-06-19 |
Family
ID=19595825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990024607A KR100590917B1 (ko) | 1999-06-28 | 1999-06-28 | 액정표시소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100590917B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100975466B1 (ko) * | 2004-04-19 | 2010-08-11 | 하이디스 테크놀로지 주식회사 | 액정표시장치의 어레이 기판 제조방법 |
| CN104091821B (zh) * | 2014-07-16 | 2017-05-03 | 上海和辉光电有限公司 | 柔性显示装置和耐折叠金属导线 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10135465A (ja) * | 1996-10-29 | 1998-05-22 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ及びその製造方法 |
| KR19990017658A (ko) * | 1997-08-25 | 1999-03-15 | 윤종용 | 몰리브덴 또는 몰리브덴 합금을 이용한 반도체 장치의 제조방법 |
| KR19990025891A (ko) * | 1997-09-19 | 1999-04-06 | 윤종용 | 금속막과 그 위에 절연층을 포함하는 반도체 장치의 제조 방법 |
| KR19990075407A (ko) * | 1998-03-20 | 1999-10-15 | 윤종용 | 박막 트랜지스터 기판의 제조 방법 |
-
1999
- 1999-06-28 KR KR1019990024607A patent/KR100590917B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10135465A (ja) * | 1996-10-29 | 1998-05-22 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ及びその製造方法 |
| KR19990017658A (ko) * | 1997-08-25 | 1999-03-15 | 윤종용 | 몰리브덴 또는 몰리브덴 합금을 이용한 반도체 장치의 제조방법 |
| KR19990025891A (ko) * | 1997-09-19 | 1999-04-06 | 윤종용 | 금속막과 그 위에 절연층을 포함하는 반도체 장치의 제조 방법 |
| KR19990075407A (ko) * | 1998-03-20 | 1999-10-15 | 윤종용 | 박막 트랜지스터 기판의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010004022A (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08236775A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR100336881B1 (ko) | 박막트랜지스터액정표시소자의제조방법 | |
| KR100590917B1 (ko) | 액정표시소자의 제조방법 | |
| KR100303348B1 (ko) | 액정표시소자의 데이터 라인 형성방법 | |
| KR100590918B1 (ko) | 액정표시소자의 제조방법 | |
| KR101002470B1 (ko) | 액정표시장치 제조방법 | |
| KR100705616B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| KR100336880B1 (ko) | 박막트랜지스터액정표시소자의게이트전극형성방법 | |
| KR100341122B1 (ko) | 박막트랜지스터의게이트전극형성방법 | |
| KR100837884B1 (ko) | 액정표시장치의 제조방법 | |
| KR100507268B1 (ko) | 액정표시소자의 제조방법 | |
| KR100559218B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
| KR20010004016A (ko) | 박막 트랜지스터 액정표시소자의 제조방법 | |
| KR100577788B1 (ko) | 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이기판의 제조방법 | |
| KR100375734B1 (ko) | 티에프티 어레이 기판의 제조방법 | |
| KR20010004020A (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
| KR20000003756A (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| KR100336899B1 (ko) | 박막트랜지스터액정표시소자의제조방법 | |
| KR100599958B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| KR100195253B1 (ko) | 다결정실리콘-박막트랜지스터의 제조방법 | |
| KR100619160B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100590916B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
| KR100279265B1 (ko) | 박막 트랜지스터 액정표시소자의 보호막 형성방법 | |
| KR100852831B1 (ko) | 액정표시장치의 어레이 기판 제조방법 | |
| KR20000045306A (ko) | 박막 트랜지스터 액정표시소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130514 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140519 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150518 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160518 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170523 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180517 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190527 Year of fee payment: 14 |
|
| EXPY | Expiration of term |