KR100336881B1 - 박막트랜지스터액정표시소자의제조방법 - Google Patents
박막트랜지스터액정표시소자의제조방법 Download PDFInfo
- Publication number
- KR100336881B1 KR100336881B1 KR10-1998-0024339A KR19980024339A KR100336881B1 KR 100336881 B1 KR100336881 B1 KR 100336881B1 KR 19980024339 A KR19980024339 A KR 19980024339A KR 100336881 B1 KR100336881 B1 KR 100336881B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- etching
- mask
- organic insulating
- amorphous silicon
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 10
- 239000010409 thin film Substances 0.000 title claims abstract description 10
- 239000010408 film Substances 0.000 claims abstract description 95
- 238000005530 etching Methods 0.000 claims abstract description 60
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000011521 glass Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000001681 protective effect Effects 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 239000012535 impurity Substances 0.000 claims abstract description 5
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 2
- 238000004528 spin coating Methods 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 감광성 유기절연막으로 에치 스톱퍼를 형성하는 박막 트랜지스터 액정표시소자의 제조방법에 관한 것이다. 본 발명의 박막 트랜지스터 액정표시소자의 제조방법은 유리기판 상에 게이트 금속막을 증착하고, 제1마스크를 이용한 식각공정으로 상기 게이트 금속막을 식각하여 게이트 전극을 형성하는 단계; 유리기판 전면에 게이트 절연막, 불순물이 도핑되지 않은 제1비정질실리콘막, 및 감광성 유기절연막을 순차적으로 형성하는 단계; 감광성 유기절연막에 대하여 유리기판의 후면에서 게이트 전극을 노광 마스크로 하는 노광을 실시한 후, 현상을 실시하여 에치 스톱퍼를 형성하는 단계; 에치 스톱퍼 및 제1비정질실리콘막 상에 불순물이 도핑된 제2비정질실리콘막과 소오스/드레인용 금속막을 순차적으로 형성하는 단계; 소오스/드레인용 금속막과 제2비정질실리콘막 및 제1비정질실리콘막을 제2마스크를 이용한 식각공정을 통해 식각하여 소오스/드레인 전극과 오믹층 및 반도체층을 형성하는 단계; 전체 상부에 유기절연막을 도포하고, 제3마스크를 이용한 식각공정으로 상기 유기절연막을 식각하여 보호막을 형성하는 단계; 및 전체 상부에 ITO금속막을 증하고, 제4마스크를 이용한 식각공정으로 상기 ITO금속막을 식각하여 드레인 전극과 콘택되는 화소전극을 형성하는 단계를 포함한다.
Description
본 발명은 박막 트랜지스터 액정표시소자에 관한 것으로, 보다 상세하게는,식각 마스크의 수를 감소시킬 수 있는 박막 트랜지스터 액정표시소자의 제조방법에 관한 것이다.
텔레비젼 및 그래픽 디스플레이 등의 표시 장치에 이용되는 액정표시소자 (Liquid Crystal Display : 이하, LCD)는 CRT(Cathod-ray tube)를 대신하여 개발되어져 왔다. 특히, 각 화소의 구동을 독립적으로 제어하기 위한 스위칭 소자로서 박막 트랜지스터(Thin Film Transistor : 이하, TFT)가 구비되는 TFT LCD는 고속 응답 특성을 갖는 잇점과 고화소수에 적합하다는 잇점 때문에 CRT에 필적할만한 화면의 고화질화 및 대형화, 컬러화 등을 실현하는데 크게 기여하고 있다.
도 1a 내지 도 1e는 종래 기술에 따른 TFT LCD의 제조방법을 설명하기 위한일련의 공정 단면도로서, 이를 설명하면 다음과 같다.
도 1a를 참조하면, 유리 기판(1) 전면에 게이트 금속을 증착하고, 제1마스크 (도시안됨)를 식각 마스크로 하는 식각 공정을 통해 상기 게이트 금속을 패터닝하여 게이트 전극(2)을 형성한다. 그런 다음, 게이트 전극(2)이 덮혀지도록 유리 기판(1) 전면에 게이트 절연막(3)을 증착하고, 상기 게이트 절연막(3) 상에 도핑되지 않은 제1비정질실리콘층(4 : 이하, a-Si층이라 칭함)과 실리콘 질화막(5)을 순차적으로 증착한다.
도 1b를 참조하면, 제2마스크(도시안됨)를 식각 마스크로 하는 식각 공정으로 상기 실리콘 질화막을 패터닝하여 a-Si층(4) 상에 에치 스톱퍼(5A)을 형성한 후, 상기 a-Si층(4) 상에 에치 스톱퍼(5A)가 덮혀지도록 불순물이 도핑된 제2비정질실리콘층(6 : 이하, n+a-Si층이라 칭함)을 증착한다.
도 1c를 참조하면, 제3마스크(도시안됨)를 식각 마스크로 하는 식각 공정을 통해 상기 n+a-Si층(6)와 그하부의 a-Si층(4)을 동시에 식각하여 오믹층(6A) 및 TFT의 채널층 역할을 하는 반도체층(4A)을 동시에 형성한다. 그리고 나서, 전체 상부에 소오스/드레인용 금속막(7)을 소정 두께로 증착한다.
도 1d를 참조하면, 제4마스크(도시안됨)를 식각 마스크로 하는 식각 공정으로 상기 소오스/드레인용 금속막을 패터닝하여 소오스 전극(7A) 및 드레인 전극 (7B)을 형성한다. 여기서, 에치 스톱퍼(5A)의 상부면을 덮고 있는 오믹층(6A) 부분은 상기 소오스/드레인용 금속막의 식각시에 제거된다.
도 1e를 참조하면, 전체 상부에 유기절연막, 예를 들어, 아크릴, 폴리이미드 또는 BCB 등을 소정 두께로 도포하고, 제5마스크를 식각 마스크로 하는 식각 공정을 통해 상기 유기절연막을 패터닝하여 TFT를 보호하기 위한 보호막(8)을 형성한다. 이때, 상기 식각시에 드레인 전극(7B)의 소정 부분을 노출시키는 콘택홀(C)을 함께 형성한다.
그런 다음, 보호막(8) 전면 상에 투명 금속인 ITO 금속막을 증착하고, 이어서, 제6마스크를 식각 마스크로 하는 식각 공정을 통해 상기 ITO 금속막을 패터닝하여 콘택홀을 통하여 드레인 전극(7B)과 콘택되는 화소전극(9)을 형성한다.
그러나, 상기와 같은 종래 TFT LCD의 제조방법에서는 각 구성 요소들을 형성하기 위하여 대략 6 내지 7매 정도의 식각 마스크를 사용하게 되는데, 이러한 식각 마스크를 사용함에 따라 제조비용이 증가됨은 물론 마스크의 오정렬로 인하여 불량이 발생될 수 있는 문제점이 있었다.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 식각 마스크의 수를 감소시킴으로써, 제조비용을 감소시킴과 동시에 불량 발생을 감소킬 수 있는 TFT LCD의 제조방법을 제공하는데, 그 목적이 있다.
도 1a 내지 도 1e는 종래 기술에 따른 박막 트랜지스터 액정표시소자의 제조방법을 설명하기 위한 일련의 공정 단면도.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 박막 트랜지스터 액정표시소자의 제조방법을 설명하기 위한 일련의 공정 단면도.
(도면의 주요 부분에 대한 부호의 설명)
11 : 유리기판 12 : 게이트 전극
13 : 게이트 절연막 14 : 제1비정실리콘막
14A : 반도체층 15 : 감광성 유기절연막
15A : 에치 스톱퍼 16 : 제2비정질실리콘막
16A : 오믹층 17 : 소오스/드레인용 금속막
17A : 소오스/드레인 전극 18 : 보호막
19 : 화소전극 C : 콘택홀
상기와 같은 목적을 달성하기 위한 본 발명의 TFT LCD의 제조방법은, 유리기판 상에 게이트 금속막을 증착하고, 제1마스크를 식각 마스크로 하는 식각 공정으로 상기 게이트 금속막을 식각하여 유리기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 유리기판 전면에 게이트 절연막, a-Si막, 및 감광성 유기절연막을 순차적으로 형성하는 단계; 상기 감광성 유기절연막에 대하여 유리기판의 후면에서 상기 게이트 전극을 노광 마스크로 하는 노광 공정을 실시한 후, 현상 공정을 실시하여 상기 a-Si막 상에 감광성 유기절연막으로된 에치 스톱퍼를 형성하는 단계; 상기 에치 스톱퍼 및 a-Si막 상에 n+a-Si막과 소오스/드레인용 금속막을 순차적으로 형성하는 단계; 제2마스크를 식각 마스크로 하는 식각 공정을 통해 상기 소오스/드레인용 금속막과 n+a-Si막 및 a-Si막을 연속적으로 식각하여 소오스/드레인 전극과, 오믹층, 및 반도체층을 형성하는 단계; 전체 상부에 유기절연막을 도포하고, 제3마스크를 식각 마스크로 하는 식각 공정을 실시하여 소오스/드레인전극과 이에 인접된 게이트 절연막 부분을 피복함과 동시에 드레인 전극의 소정 부분을 노출시키는 콘택홀이 형성된 보호막을 형성하는 단계; 및 상기 보호막을 포함한 게이트 절연막 전면 상에 ITO 금속막을 증착하고, 제4마스크를 식각 마스크로 하는 식각 공정으로 상기 ITO 금속막을 식각하여 화소영역에 상기 드레인 전극과 콘택되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 감광성 유기절연막으로 에치 스탑퍼를 형성함으로써, TFT의 제조시에 식각 마스크 수를 감소시킬 수 있으며, 이에 따라, 제조비용 및 마스크의 오정렬로 인하여 불량이 발생되는 확률을 감소시킬 수 있다.
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 TFT LCD의 제조방법을 설명하기 위한 일련의 공정 단면도로서, 이를 설명하면 다음과 같다.
우선, 도 2a에 도시된 바와 같이, 유리기판(11) 상에 게이트 금속막, 예를 들어, MoW막을 증착하고, 이어서, 제1마스크(도시안됨)를 식각 마스크로 하는 식각 공정으로 상기 게이트 금속막을 식각하여 유리기판(11) 상에 게이트 전극(12)을 형성한다. 그런 다음, 게이트 전극(12)을 포함한 유리기판(11) 전면 상에 게이트 절연막(13), a-Si막(14), 및 아크릴 또는 BCB막과 같은 감광성 유기절연막(15)을 순차적으로 증착한다. 여기서, 게이트 절연막(13) 및 a-Si막(14)은 공지된 방법, 예를 들어, 화학기상증착 또는 스퍼터 방법으로 증착하며, 감광성 유기절연막(15)의 경우는 스핀 코팅법으로 도포한다.
이어서, 도 2b에 도시된 바와 같이, 감광성 유기절연막에 대하여 유리기판 (11)의 후면에서 백라이트(back light)를 이용하여 게이트 전극(12)을 노광 마스크로 하는 노광 공정을 실시하고, 이어서, 노광된 감광성 유기절연막에 대한 현상 공정을 실시하여 a-Si막(14) 상에 감광성 유기절연막으로된 에치 스톱퍼(15A)를 형성한다.
그 다음, 도 2c에 도시된 바와 같이, 에치 스톱퍼(15A)가 형성된 a-Si막(14) 상에 상기 에치 스톱퍼(15A)가 덮혀지도록 n+a-Si막(16), 소오스/드레인용 금속막 (17)을 순차적으로 증착한 후, 도 2d에 도시된 바와 같이, 제2마스크를 식각 마스크로 하는 식각 공정으로 상기 소오스/드레인용 금속막과 n+a-Si막 및 a-Si막을 연속적으로 식각하여 소오스/드레인 전극(17A, 17B)과, 오믹층(16A), 및 반도체층 (14A)을 형성한다. 이 결과, 유리기판(11) 상에는 TFT가 완성된다.
이후, 도 2e에 도시된 바와 같이, 전체 상부에 유기절연막을 도포하고, 이어서, 제3마스크(도시안됨)를 식각 마스크로 하는 식각 공정을 실시하여 TFT를 보호하기 위한 보호막(18)을 형성한다. 이때, 보호막(18)의 소정 부분에는 드레인 전극 (17B)을 노출시키는 콘택홀(C)도 함께 형성한다.
마지막으로, 도 2f에 도시된 바와 같이, 전체 상부에 ITO 금속막을 증착한 후, 제4마스크를 식각 마스크로 하는 식각 공정을 실시하여 콘택홀을 통하여 드레인 전극(17B)과 콘택되는 화소전극(19)을 형성한다.
이상에서와 같이, 본 발명은 에치 스톱퍼를 감광성 유기절연막으로 형성함으로써, TFT의 제조시에 식각 마스크의 수를 감소시킬 수 있으며, 이에 따라, 공정 단순화 효과를 얻을 수 있음은 물론 제조비용을 감소시킬 수 있다.
또한, 식각 마스크의 수를 감소시켰기 때문에 식각 마스크의 오정렬로 인한 불량 발생 확률을 감소시킬 수 있다.
게다가, 종래 에치 스톱퍼로 사용되는 실리콘 질화막에 비해 감광성 유기절연막의 유전률이 낮기 때문에 Cgs를 감소시키게 됨으로써, TFT의 특성도 향상시킬 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
Claims (3)
- 유리기판 상에 게이트 금속막을 증착하고, 제1마스크를 식각 마스크로 하는 식각 공정으로 상기 게이트 금속막을 식각하여 유리기판 상에 게이트 전극을 형성하는 단계;상기 게이트 전극이 형성된 유리기판 전면에 게이트 절연막, 불순물이 도핑되지 않은 제1비정질실리콘막, 및 감광성 유기절연막을 순차적으로 형성하는 단계;상기 감광성 유기절연막에 대하여 유리기판의 후면에서 상기 게이트 전극을 노광 마스크로 하는 노광 공정을 실시한 후, 현상 공정을 실시하여 상기 제1비정질실리콘막 상에 감광성 유기절연막으로된 에치 스톱퍼를 형성하는 단계;상기 에치 스톱퍼 및 제1비정질실리콘막 상에 불순물이 도핑된 제2비정질실리콘막과 소오스/드레인용 금속막을 순차적으로 형성하는 단계;제2마스크를 식각 마스크로 하는 식각 공정을 통해 상기 소오스/드레인용 금속막과 제2비정질실리콘막 및 제1비정질실리콘막을 연속적으로 식각하여 소오스/드레인 전극과, 오믹층, 및 반도체층을 형성하는 단계;전체 상부에 유기절연막을 도포하고, 제3마스크를 식각 마스크로 하는 식각 공정을 실시하여 소오스/드레인 전극과 이에 인접된 게이트 절연막 부분을 피복함과 동시에 드레인 전극의 소정 부분을 노출시키는 콘택홀이 형성된 보호막을 형성하는 단계; 및상기 보호막을 포함한 게이트 절연막 전면 상에 ITO 금속막을 증착하고, 제4마스크를 식각 마스크로 하는 식각 공정으로 상기 ITO 금속막을 식각하여 화소영역에 상기 드레인 전극과 콘택되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 액정표시소자의 제조방법.
- 제 1 항에 있어서, 상기 감광성 유기절연막은 아크릴 또는 BCB인 것을 특징으로 하는 박막 트랜지스터 액정표시소자의 제조방법.
- 제 1 항 또는 제 2 항에 있어서, 상기 감광성 유기절연막은 스핀 코팅으로 도포하는 것을 특징으로 하는 박막 트랜지스터 액정표시소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0024339A KR100336881B1 (ko) | 1998-06-26 | 1998-06-26 | 박막트랜지스터액정표시소자의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0024339A KR100336881B1 (ko) | 1998-06-26 | 1998-06-26 | 박막트랜지스터액정표시소자의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000003173A KR20000003173A (ko) | 2000-01-15 |
| KR100336881B1 true KR100336881B1 (ko) | 2003-01-15 |
Family
ID=19540922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0024339A KR100336881B1 (ko) | 1998-06-26 | 1998-06-26 | 박막트랜지스터액정표시소자의제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100336881B1 (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020080866A (ko) * | 2001-04-18 | 2002-10-26 | 주식회사 현대 디스플레이 테크놀로지 | 박막 트랜지스터 액정표시장치의 제조방법 |
| KR100737641B1 (ko) * | 2001-05-07 | 2007-07-09 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정표시장치 제조방법 |
| KR100707016B1 (ko) * | 2001-05-31 | 2007-04-11 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정표시장치의 제조방법 |
| KR20020091706A (ko) * | 2001-05-31 | 2002-12-06 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시소자의 박막 트랜지스터 제조방법 |
| KR100476051B1 (ko) * | 2001-09-05 | 2005-03-10 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치의 제조방법 |
| CN102655165B (zh) | 2011-03-28 | 2015-04-29 | 京东方科技集团股份有限公司 | 一种非晶氧化物薄膜晶体管及其制作方法、显示面板 |
| KR102094847B1 (ko) | 2013-07-03 | 2020-03-31 | 삼성디스플레이 주식회사 | 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법 |
| KR102131195B1 (ko) | 2013-07-16 | 2020-07-08 | 삼성디스플레이 주식회사 | 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940022164A (ko) * | 1993-03-24 | 1994-10-20 | 쯔지 하루오 | 반사형 액정표시장치 및 그의 제조방법 |
| KR970028753A (ko) * | 1995-11-20 | 1997-06-24 | 김주용 | 액정 표시 소자의 제조 방법 |
-
1998
- 1998-06-26 KR KR10-1998-0024339A patent/KR100336881B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940022164A (ko) * | 1993-03-24 | 1994-10-20 | 쯔지 하루오 | 반사형 액정표시장치 및 그의 제조방법 |
| KR970028753A (ko) * | 1995-11-20 | 1997-06-24 | 김주용 | 액정 표시 소자의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000003173A (ko) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5913113A (en) | Method for fabricating a thin film transistor of a liquid crystal display device | |
| KR100333180B1 (ko) | Tft-lcd제조방법 | |
| KR100336881B1 (ko) | 박막트랜지스터액정표시소자의제조방법 | |
| KR100272266B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| US6335781B2 (en) | Method for manufacturing an LCD in which a photoresist layer is at least 1.2 times thicker than the passivation layer | |
| KR100328847B1 (ko) | 박막트랜지스터의제조방법 | |
| KR100272255B1 (ko) | 박막트랜지스터제조방법 | |
| KR100648221B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| KR100837884B1 (ko) | 액정표시장치의 제조방법 | |
| KR100219500B1 (ko) | 박막트랜지스터-액정표시장치의 제조방법 | |
| KR100507283B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| KR101002470B1 (ko) | 액정표시장치 제조방법 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| KR100527080B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
| KR100619160B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100336899B1 (ko) | 박막트랜지스터액정표시소자의제조방법 | |
| KR100195253B1 (ko) | 다결정실리콘-박막트랜지스터의 제조방법 | |
| KR100205868B1 (ko) | 이중 게이트 박막 트랜지스터 및 그 제조방법 | |
| KR100559218B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
| KR100289654B1 (ko) | 버티컬구조의박막트랜지스터를구비한액정표시소자및그의제조방법 | |
| KR100671521B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| KR100375734B1 (ko) | 티에프티 어레이 기판의 제조방법 | |
| KR20000003756A (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| JP2782829B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR20000045306A (ko) | 박막 트랜지스터 액정표시소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130417 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140421 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20150416 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20160418 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20170417 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20180424 Year of fee payment: 17 |
|
| EXPY | Expiration of term |