KR20020091706A - 액정표시소자의 박막 트랜지스터 제조방법 - Google Patents
액정표시소자의 박막 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR20020091706A KR20020091706A KR1020010030575A KR20010030575A KR20020091706A KR 20020091706 A KR20020091706 A KR 20020091706A KR 1020010030575 A KR1020010030575 A KR 1020010030575A KR 20010030575 A KR20010030575 A KR 20010030575A KR 20020091706 A KR20020091706 A KR 20020091706A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- thin film
- forming
- amorphous silicon
- photoresist
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000010408 film Substances 0.000 claims abstract description 110
- 239000010409 thin film Substances 0.000 claims abstract description 56
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 239000011521 glass Substances 0.000 claims abstract description 10
- 230000004888 barrier function Effects 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 5
- 230000008569 process Effects 0.000 claims description 18
- 239000004642 Polyimide Substances 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 125000000740 n-pentyl group Chemical group [H]C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])* 0.000 claims description 2
- 238000004528 spin coating Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- -1 benzo chloro butene Chemical compound 0.000 claims 1
- 239000010410 layer Substances 0.000 description 24
- 230000000903 blocking effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910021357 chromium silicide Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정표시소자의 박막 트랜지스터 제조방법에 관한 것으로, 4 마스크 공정을 이용한 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
이를 위한 본 발명의 액정표시소자의 박막 트랜지스터 제조방법은, 박막 트랜지스터부와 데이타 라인부 및 데이타 패드부를 포함하는 유리기판을 제공하는 단계; 상기 유리기판상에 각각의 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 기판 전면상에 게이트 절연막과, 비도핑된 비정질 실리콘막 및 도핑된 비정질 실리콘막으로 적층된 반도체층, 및 포토 레지스트막을 차례로 형성하는 단계; 상기 박막 트랜지스터부 및 데이타 라인부에 형성된 포토레지스트막에 있어서, 상기 게이트 전극으로 인해 단차가 있는 부분에서는 상기 포토 레지스트막을 남겨두고 그 주변 영역에 있는 포토 레지스트막을 박막의 포토 레지스트막으로 형성하면서, 동시에 상기 데이타 패드부에 있는 포토 레지스트막을 제거하는 단계; 상기 박막의 포토 레지스트막 및 데이타 패드부상의 도핑된 비정질 실리콘막을 동시에 제거하는 단계; 상기 남겨진 포토 레지스트막을 식각장벽으로 도핑된 비정질 실리콘막 및 비도핑된 비정질 실리콘막을 차례로 패터닝하는 단계; 상기 포토 레지스트막을 제거한 다음, 기판 전면에 소오스/드레인용 금속막을 형성하는 단계; 상기 박막 트랜지스터부의 소오스/드레인용 금속막을 일정부분 패터닝하여 소오스/드레인 전극을 형성함과 동시에 상기 데이타 라인부의 소오스/드레인용 금속막을 제거하는 단계; 상기 소오스/드레인 전극을 식각장벽으로 백채널 에치 영역을 형성함과 동시에 상기 데이타 라인부의 반도체층을 일정 두께 식각하는 단계; 상기 소오스 전극과 콘택하는 화소전극을 형성하는 단계; 및 상기 백채널 에치 영역을 보호하기 위한 박막을 형성하는 단계를 포함하는 액정표시소자의 박막 트랜지스터 제조방법을 제공하는 것을 특징으로 한다.
Description
본 발명은 액정표시소자의 박막 트랜지스터 제조방법에 관한 것으로, 보다 구체적으로는 4 마스크 공정을 이용한 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
텔레비젼 및 그래픽 디스플레이 등의 표시 장치에 이용되는 액정표시 소자는 CRT(Cathod-ray tube)를 대신하여 개발되어져 왔다. 특히, 박막 트랜지스터 (Thin Film Transistor Liquid Crystal Display : 이하, TFT-LCD)는 고속 응답 특성과 고화소수에 적합한 잇점을 갖기 때문에, 상기 CRT에 필적할만한 표시 화면의 대형화 및 고화질화를 실현할 수 있다. 이와 같은, TFT-LCD는 TFT 및 화소전극이 구비된 TFT 어레이 기판과 컬러필터 및 상대전극이 구비된 컬러필터 기판 사이에 액정층이 개재된 구조를 갖는다.
한편, 현재 대부분의 LCD 제조업체에서는 제조 공정이 상대적으로 쉽고 별도의 TFT 광차단막 형성이 필요없는 역 스태거형(Inverted Staggered) 구조의 TFT를 채용하고 있다. 이러한 역 스태거형 구조의 TFT는 채널 형성 공정에 따라 백 채녈 에치(Back Channel Etch; 이하, BCE) 구조와 에치 스탑퍼(Each Stopper) 구조로 나눌 수 있는데 이하, 역 스태거형 구조의 TFT중 리소그라피 공정이 적은 BCE-TFT LCD의 제조방법을 상세히 설명한다.
도 1a 내지 도 1d는 종래의 BCE-TFT LCD의 제조방법으로, TFT부(A), 데이타라인부(B)와 데이타 패드부(C)를 각각 도시한 것이다.
도 1a을 참조하면, 투명성 절연기판, 예를들어, 유리기판(1)과 같은 투명성 절연기판 상에 게이트 전극(2)을 형성하고, 전체 상부에 게이트 절연막(3)을 증착한다. 그런다음 게이트 절연막(3) 상부에 비도핑된 비정질 실리콘막과 도핑된 비정질 실리콘막이 적층된 반도체층(4)을 형성하고 이어서, 단일 혹은 적층의 소오스/드레인용 금속막(5) 예컨데, Mo/Al/Mo으로 구성된 금속막을 증착한다.
그런다음 도 1b에 도시된 바와같이, 박막 트랜지스터 구조를 한정하는 마스크 패턴(미도시)을 이용하여 상기 소오스/드레인용 금속막(5) 및 반도체층(4)을 소정부분 식각하여 박막 트랜지스터 구조를 형성한다. 이때, 데이타 패드부(C) 상부에 있는 소오스/드레인용 금속막(5)과 반도체층(4) 및 게이트 절연막(3)을 차례로 제거하여 게이트 전극(2)만을 남겨둔다.
그 다음, 도 1c에 도시된 바와같이, 박막 트랜지스터부(A)의 소오스/드레인용 금속막(5) 소정부분을 식각하여 소오스/드레인 전극(5a, 5b)을 형성함과 동시에 데이타 라인부(B)의 소오스/드레인용 금속막(5)을 제거한다. 이어서, 상기 반도체층(4)의 도핑된 비정질 실리콘막을 건식식각 함으로써 TFT(10)를 구성한다.
그 다음, 도 1d에 도시된 바와같이, 상기 TFT(10)를 보호하기 위하여, 전체 상부에 보호막(6), 예컨데, SiNx막을 형성한다. 이어서, 보호막(6)을 선택적으로 식각하여, TFT부(A)의 소오스 전극(5a) 및 데이타 패드부(C)의 게이트 전극(2)을 노출시키는 비아홀(7)을 형성한다. 그리고나서, 상기 비아홀(7)이 매립되도록 보호막(6)상에 ITO막으로 된 화소전극(8)을 증착하여 상기 TFT부(A)의 소오스전극(5a)과 데이타 패드부(B)의 게이트 전극(2)이 콘택되도록 한다.
그러나, 종래의 액정표시소자의 박막 트랜지스터 제조방법은 5 마스크 공정을 사용하여 TFT-LCD 기판을 형성한다. 즉, 상기 게이트 전극 - 박막 트랜지스터 구조 - 소오스/드레인 전극 - 비아홀 - 화소전극의 형성과정에서 마스크 공정이 수행된다.
한편, 현재의 TFT-LCD 기판을 형성하는 데 있어서 공정 시간의 단축과 공정 수의 감소는 제작 원가를 낮추고 생산성을 향상시켜 가격을 낮출 수 있음을 의미한다. 즉, 상기 5 마스크 공정에서 마스크의 수를 줄이는 것은 공정 수와 공정시간의 단축으로 상당한 원가 절감과 생산성 향상에 큰 영향을 끼칠 수 있다.
따라서, 본 발명의 목적은 4 마스크를 이용하여 액정표시소자의 박막 트랜지스터를 제조하는 방법을 제공하는 데 있다.
도 1a 내지 도 1d는 종래 기술에 따른 액정표시소자의 박막 트랜지스터 제조방법을 설명하기 위한 제조공정도.
도 2a 내지 도 2j는 본 발명에 따른 액정표시소자의 박막 트랜지스터 제조방법을 설명하기 위한 제조공정도.
* 도면의 주요 부분에 대한 부호 설명 *
20 : 유리 기판22 : 게이트 전극
24 : 게이트 절연막25 : 비도핑된 비정질 실리콘막
26 : 도핑된 비정질 실리콘막28 : 반도체층
30 : 포토 레지스트막30a : 박막의 포토 레지스트막
32 : 소오스/드레인용 금속막32a, 32b : 소오스/드레인 전극
34 : 화소 전극36 : 박막
100 : 석영 기판101 : 크롬 실리사이드막
102 : 차단막103 : 투과 영역
104 : 차단 영역105 : 하프-톤 영역
110 : 하프-톤 마스크
상기 목적 달성을 위한 본 발명의 액정표시소자의 박막 트랜지스터 제조방법은, 박막 트랜지스터부와 데이타 라인부 및 데이타 패드부를 포함하는 유리기판을 제공하는 단계; 상기 유리기판상에 각각의 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 기판 전면상에 게이트 절연막과, 비도핑된 비정질 실리콘막 및 도핑된 비정질 실리콘막으로 적층된 반도체층, 및 포토 레지스트막을 차례로 형성하는 단계; 상기 박막 트랜지스터부 및 데이타 라인부에 형성된 포토레지스트막에 있어서, 상기 게이트 전극으로 인해 단차가 있는 부분에서는 상기 포토 레지스트막을 남겨두고 그 주변 영역에 있는 포토 레지스트막을 박막의 포토 레지스트막으로 형성하면서, 동시에 상기 데이타 패드부에 있는 포토 레지스트막을 제거하는 단계; 상기 박막의 포토 레지스트막 및 데이타 패드부상의 도핑된 비정질 실리콘막을 동시에 제거하는 단계; 상기 남겨진 포토 레지스트막을 식각장벽으로 도핑된 비정질 실리콘막 및 비도핑된 비정질 실리콘막을 차례로 패터닝하는 단계; 상기 포토 레지스트막을 제거한 다음, 기판 전면에 소오스/드레인용 금속막을 형성하는 단계; 상기 박막 트랜지스터부의 소오스/드레인용 금속막을 일정부분 패터닝하여 소오스/드레인 전극을 형성함과 동시에 상기 데이타 라인부의 소오스/드레인용 금속막을 제거하는 단계; 상기 소오스/드레인 전극을 식각장벽으로 백채널 에치 영역을 형성함과 동시에 상기 데이타 라인부의 반도체층을 일정 두께 식각하는 단계; 상기 소오스 전극과 콘택하는 화소전극을 형성하는 단계; 및 상기 백채널 에치 영역을 보호하기 위한 박막을 형성하는 단계를 포함하는 액정표시소자의 박막 트랜지스터 제조방법을 제공하는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도 2a 내지 도 2j는 본 발명의 실시예에 따른 액정표시소자의 박막 트랜지스터 제조방법을 설명하기 위한 제조공정도이다.
도 2a에 도시된 바와같이, 박막 트랜지스터부(A)와 데이타 라인부(B) 및 데이타 패드부(C)를 구비하는 유리기판(20)을 제공한다. 이러한 유리기판(20) 전면에 게이트 금속막을 증착한다. 이어서, 상기 게이트 금속막을 제1 마스크 패턴(미도시)으로 소정부분 패터닝하여 박막 트랜지스터부(A)와 데이타 라인부(B) 및 데이타 패드부(C)에 각각 게이트 전극(22)을 형성한다.
그 다음, 도 2b에 도시된 바와같이, 게이트 전극(22)이 형성된 유리기판(20) 전면에 게이트 절연막(24)과 비도핑된 비정질 실리콘막(25) 및 도핑된 비정질 실리콘막(26)으로 적층된 반도체층(28), 및 포토 레지스트막(30)을 차례로 증착한다.
이어서, 도 2c에 도시된 바와같이, 상기 포토 레지스트막(30)을 제2 마스크 패턴, 예컨대, 하프-톤 마스크를 이용하여 노광 및 현상공정을 수행한다.
상기 하프-톤(Half-tone) 마스크는 도시된 바와같이, 석영기판(100) 상부에 크롬 실리사이드막(101)을 소정부분 증착하고, 그 상부에 빛이 100% 차단되는 차단막(102)을 형성하여 하프-톤 마스크(110)를 형성한다. 상기 하프-톤 마스크(110)는 빛이 100% 투과되는 영역(103: 투과 영역)과, 차단막 (102)으로 인해 빛이 100% 차단되는 영역(104 : 차단 영역) 및 빛의 30 내지 70% 정도 투과되는 영역(105: 하프톤 영역)을 포함한다. 상기 차단층은 바람직하게 크롬으로 구성된다.
이러한 하프톤 마스크(110)를 이용하여 박막 트랜지스터부(A) 및 데이타 라인부(B)에 형성된 포토레지스트막(30)은 상기 게이트 전극으로 인해 단차가 있는 부분에서 포토 레지스트막(30)을 남겨두고 그 주변 영역에 있는 포토 레지스트막을 박막의 포토 레지스트막(30a)으로 형성하면서, 동시에 상기 데이타 패드부(C)에 있는 포토 레지스트막을 제거한다.
그 다음, 도 2d에 도시된 바와같이 박막의 포토 레지스트막(30a) 및 데이타 패드부(C)에 형성된 도핑된 비정질 실리콘막(26)을 동시에 제거한다. 이때, 상기제거 공정은 건식 식각을 이용하며, O2 개스를 포함한 에천트를 사용한다.
또한, 데이타 패드부(C)의 도핑된 비정질 실리콘막(26)을 O2 개스가 포함되지 않은 에천트를 이용하여 건식 식각한 후, O2 에싱(ashing)을 하여 박막의 포토레지스트막(30a)을 제거할 수도 있다.
이어서, 도 2e에 도시된 바와같이, 상기 남아있는 포토 레지스트막(30)을 식각 장벽으로 박막 트랜지스터부(A) 및 데이타 라인부(B)의 반도체층(28)을 패터닝하여 박막 트랜지스터 구조를 형성한다.
그 다음, 도 2f에 도시된 바와같이, 포토 레지스트막(30)을 제거한 다음, 기판 전면에 소오스/드레인용 금속막(32)을 증착한다. 이어서, 제3 마스크 패턴(미도시)을 이용하여 박막 트랜지스터부(A)의 소오스/드레인용 금속막을 일정부분 패터닝하여 소오스/드레인 전극(32a)(32b)을 형성함과 동시에 상기 데이타 라인부의 소오스/드레인용 금속막을 제거한다.
그 다음, 도 2g에 도시된 바와같이, 소오스/드레인 전극(32a)(32b)을 식각장벽으로 반도체층(28)을 일정두께로 식각하여 백채널 에치 영역(BCE)을 형성하고, 그와 동시에 데이타 라인부(B)의 반도체층(28)도 일정두께로 식각된다.
그 다음, 도 2h에 도시된 바와같이, 기판 전면에 ITO(Indium Thin Oxide)막을 형성하고, 제4 마스크 패턴(미도시)을 이용하여 상기 ITO막을 소정부분 패터닝함으로써 소오스 전극(32a)과 콘택하는 화소전극(34)을 형성한다.
이어서, 도 2i에 도시된 바와같이 백채널 에치 영역(BCE)을 보호하기 위한 박막(36)을 형성한다. 이때, 상기 박막(36)은 백채널 에치영역(BCE)이 형성된 기판을 O2 및 N2O 플라즈마를 이용한 어닐링 공정을 수행하여 형성되는 산화막이거나, 스핀 코팅 및 스퍼터링 방식 중 어느 하나를 이용하여 형성하는 유기 절연막일 수 있다. 이때 상기 유기 절연막은 벤조 클로로 부텐, 폴리 아밀 또는 폴리 이미드 등으로 구성된다. 여기서, 상기 산화막 및 유기 절연막은 박막 트랜지스터부(A) 및 데이타 라인부(B)에만 형성된다.
또한, 도 2j에 도시된 바와같이, 상기 박막(36)은 액정 셀을 배향시키기 위한 배향막으로 기판 전면에 도포될 수도 있다. 이러한 배향막은 폴리 이미드막을 코팅한 것으로 보호막 역할을 수행할 수 있기 때문이다.
이에따라, 4 마스크 공정을 이용하여 액정표시소자의 TFT 기판을 제조할 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상술한 본 발명의 액정표시소자의 박막 트랜지스터 제조방법에 의하면, 4 마스크 공정만을 이용하여 TFT-LCD 기판을 형성하여 공정 수 및 공정시간을 단축시킴으로써 상당한 원가 절감과 생산성 향상에 큰 효과가 있다.
Claims (8)
- 박막 트랜지스터부와 데이타 라인부 및 데이타 패드부를 포함하는 유리기판을 제공하는 단계;상기 유리기판상에 각각의 게이트 전극을 형성하는 단계;상기 게이트 전극이 형성된 기판 전면상에 게이트 절연막과, 비도핑된 비정질 실리콘막 및 도핑된 비정질 실리콘막으로 적층된 반도체층, 및 포토 레지스트막을 차례로 형성하는 단계;상기 박막 트랜지스터부 및 데이타 라인부에 형성된 포토레지스트막에 있어서, 상기 게이트 전극으로 인해 단차가 있는 부분에서는 상기 포토 레지스트막을 남겨두고 그 주변 영역에 있는 포토 레지스트막을 박막의 포토 레지스트막으로 형성하면서, 동시에 상기 데이타 패드부에 있는 포토 레지스트막을 제거하는 단계;상기 박막의 포토 레지스트막 및 상기 데이타 패드부에 형성된 도핑된 비정질 실리콘막을 제거하는 단계;상기 남겨진 포토 레지스트막을 식각장벽으로 도핑된 비정질 실리콘막 및 비도핑된 비정질 실리콘막을 차례로 패터닝하는 단계;상기 포토 레지스트막을 제거한 다음, 기판 전면에 소오스/드레인용 금속막을 형성하는 단계;상기 박막 트랜지스터부의 소오스/드레인용 금속막을 일정부분 패터닝하여 소오스/드레인 전극을 형성함과 동시에 상기 데이타 라인부의 소오스/드레인용 금속막을 제거하는 단계;상기 소오스/드레인 전극을 식각장벽으로 백채널 에치 영역을 형성함과 동시에 상기 데이타 라인부의 반도체층을 일정 두께 식각하는 단계;상기 소오스 전극과 콘택하는 화소전극을 형성하는 단계; 및상기 백채널 에치 영역을 보호하기 위한 박막을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 박막 트랜지스터 제조방법.
- 제 1항에 있어서,상기 박막의 포토 레지스트막 형성 및 데이타 패드부의 포토레지스트막 제거는 하프-톤 마스크를 이용하는 것을 특징으로 하는 액정표시소자의 박막 트랜지스터 제조방법.
- 제 1항에 있어서,상기 박막의 포토 레지스트막 및 상기 데이타 패드부에 형성된 도핑된 비정질 실리콘막의 제거 공정은 건식 식각을 이용하며 O2 개스를 포함한 에천트로 동시에 제거하는 것을 특징으로 하는 액정표시소자의 박막 트랜지스터 제조방법.
- 제 1항에 있어서,상기 박막의 포토 레지스트막 및 상기 데이타 패드부에 형성된 도핑된 비정질 실리콘막의 제거 공정은 상기 데이타 패드부의 도핑된 비정질 실리콘막을 O2 개스가 포함되지 않은 에천트를 이용하여 건식 식각한 후, O2 에싱(ashing)을 하여 상기 박막의 포토레지스트막을 제거하는 것을 특징으로 하는 액정표시소자의 박막 트랜지스터 제조방법.
- 제 1항에 있어서,상기 백채널 에치영역의 보호를 위한 박막은 상기 백채널 에치영역이 형성된 기판을 O2 및 N2O 플라즈마를 이용한 어닐링 공정을 수행하여 형성되는 산화막인 것을 특징으로 하는 액정표시소자의 박막 트랜지스터 제조방법.
- 제 1항에 있어서,상기 백채널 에치영역의 보호를 위한 박막은 스핀 코팅 및 스퍼터링 방식 중 어느 하나를 이용하여 형성하는 유기 절연막인 것을 특징으로 하는 액정표시소자의 박막 트랜지스터 제조방법.
- 제 6항에 있어서,상기 유기 절연막은 벤조 클로로 부텐, 폴리 아밀 및 폴리 이미드 중 어느 하나인 것을 특징으로 하는 액정표시소자의 박막 트랜지스터 제조방법.
- 제 1항에 있어서,상기 상기 백채널 에치영역의 보호를 위한 박막은 기판 전면에 도포되는 배향막인 것을 특징으로 하는 액정표시소자의 박막 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010030575A KR20020091706A (ko) | 2001-05-31 | 2001-05-31 | 액정표시소자의 박막 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010030575A KR20020091706A (ko) | 2001-05-31 | 2001-05-31 | 액정표시소자의 박막 트랜지스터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020091706A true KR20020091706A (ko) | 2002-12-06 |
Family
ID=27707401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010030575A KR20020091706A (ko) | 2001-05-31 | 2001-05-31 | 액정표시소자의 박막 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020091706A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100404329B1 (ko) * | 2001-07-27 | 2003-11-03 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치의 데이터 패드부 및 그 형성방법 |
| KR20110070532A (ko) * | 2009-12-18 | 2011-06-24 | 엘지디스플레이 주식회사 | 액정표시장치용 박막트랜지스터 제조방법 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970077369A (ko) * | 1996-05-16 | 1997-12-12 | 김광호 | 박막 트랜지스터의 제조 방법 |
| KR20000003173A (ko) * | 1998-06-26 | 2000-01-15 | 김영환 | 박막 트랜지스터 액정표시소자의 제조방법 |
| KR20000014531A (ko) * | 1998-08-21 | 2000-03-15 | 윤종용 | 평면 구동 방식 액정 표시 장치의 제조 방법 |
| KR20000019504A (ko) * | 1998-09-11 | 2000-04-15 | 구본준, 론 위라하디락사 | 액정 표시 장치 제조 방법 |
| KR20010026624A (ko) * | 1999-09-08 | 2001-04-06 | 구본준 | 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자 |
| KR20010038386A (ko) * | 1999-10-25 | 2001-05-15 | 구본준 | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 |
-
2001
- 2001-05-31 KR KR1020010030575A patent/KR20020091706A/ko not_active Application Discontinuation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970077369A (ko) * | 1996-05-16 | 1997-12-12 | 김광호 | 박막 트랜지스터의 제조 방법 |
| KR20000003173A (ko) * | 1998-06-26 | 2000-01-15 | 김영환 | 박막 트랜지스터 액정표시소자의 제조방법 |
| KR20000014531A (ko) * | 1998-08-21 | 2000-03-15 | 윤종용 | 평면 구동 방식 액정 표시 장치의 제조 방법 |
| KR20000019504A (ko) * | 1998-09-11 | 2000-04-15 | 구본준, 론 위라하디락사 | 액정 표시 장치 제조 방법 |
| KR20010026624A (ko) * | 1999-09-08 | 2001-04-06 | 구본준 | 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자 |
| KR20010038386A (ko) * | 1999-10-25 | 2001-05-15 | 구본준 | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100404329B1 (ko) * | 2001-07-27 | 2003-11-03 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치의 데이터 패드부 및 그 형성방법 |
| KR20110070532A (ko) * | 2009-12-18 | 2011-06-24 | 엘지디스플레이 주식회사 | 액정표시장치용 박막트랜지스터 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7755739B2 (en) | Method for manufacturing an array substrate for an LCD device, comprising ashing two photoresist layers and forming a contact hole | |
| KR100333274B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US8854565B2 (en) | Method of fabricating liquid crystal display device | |
| KR20020036023A (ko) | 액정 표시 장치용 어레이 기판의 제조 방법 | |
| CN111446264B (zh) | 阵列基板及其制造方法 | |
| US6746887B1 (en) | Method of preventing a data pad of an array substrate from overetching | |
| JP2001264798A (ja) | アクティブマトリックス基板及びそれを用いた光学変調素子 | |
| KR100336881B1 (ko) | 박막트랜지스터액정표시소자의제조방법 | |
| KR100648221B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| US8435722B2 (en) | Method for fabricating liquid crystal display device | |
| KR20020091706A (ko) | 액정표시소자의 박막 트랜지스터 제조방법 | |
| KR20020037417A (ko) | 수직형 박막 트랜지스터의 액정표시소자 제조방법 | |
| KR100663294B1 (ko) | 박막 트랜지스터 액정표시장치 제조방법 | |
| KR100507283B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR20020002051A (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100705616B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| KR100476048B1 (ko) | 박막 트랜지스터 액정표시소자의 제조방법 | |
| KR100837884B1 (ko) | 액정표시장치의 제조방법 | |
| KR100619160B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100870659B1 (ko) | 액정표시소자 제조방법 | |
| KR100476055B1 (ko) | 반사형 액정표시소자의 박막트랜지스터 패널 제조방법 | |
| KR100577788B1 (ko) | 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이기판의 제조방법 | |
| JPH09129590A (ja) | 薄膜トランジスタの製造方法 | |
| KR20020002655A (ko) | 박막 트랜지스터 액정표시 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |